JPH10189809A - 半導体パッケージ及びそれを用いた半導体装置 - Google Patents
半導体パッケージ及びそれを用いた半導体装置Info
- Publication number
- JPH10189809A JPH10189809A JP34429396A JP34429396A JPH10189809A JP H10189809 A JPH10189809 A JP H10189809A JP 34429396 A JP34429396 A JP 34429396A JP 34429396 A JP34429396 A JP 34429396A JP H10189809 A JPH10189809 A JP H10189809A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- circuit
- external connection
- signal circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体チップが備える半導体信号回路と電気
的に接続可能に形成された基板信号回路及び半導体チッ
プが備える半導体電源回路と電気的に接続可能に形成さ
れた基板電源回路を有する基板と、基板信号回路及び基
板電源回路と電気的に接続され、母基板に実装して接続
するための外部接続端子を上記基板の側面に複数備える
半導体パッケージにおいて、基板信号回路の配線長さが
変動しても、安定に動作可能な半導体装置が得られる半
導体パッケージを提供することにある。 【解決手段】 本発明の半導体パッケージは、半導体チ
ップが備える半導体信号回路と電気的に接続可能に形成
された基板信号回路及び半導体チップが備える半導体電
源回路と電気的に接続可能に形成された基板電源回路を
有する基板と、基板信号回路と電気的に接続され、母基
板に実装して接続するための外部接続端子を上記基板の
側面に複数備える半導体パッケージにおいて、上記外部
接続端子の端子径が基板信号回路の回路長に反比例して
形成されていることを特徴とする。
的に接続可能に形成された基板信号回路及び半導体チッ
プが備える半導体電源回路と電気的に接続可能に形成さ
れた基板電源回路を有する基板と、基板信号回路及び基
板電源回路と電気的に接続され、母基板に実装して接続
するための外部接続端子を上記基板の側面に複数備える
半導体パッケージにおいて、基板信号回路の配線長さが
変動しても、安定に動作可能な半導体装置が得られる半
導体パッケージを提供することにある。 【解決手段】 本発明の半導体パッケージは、半導体チ
ップが備える半導体信号回路と電気的に接続可能に形成
された基板信号回路及び半導体チップが備える半導体電
源回路と電気的に接続可能に形成された基板電源回路を
有する基板と、基板信号回路と電気的に接続され、母基
板に実装して接続するための外部接続端子を上記基板の
側面に複数備える半導体パッケージにおいて、上記外部
接続端子の端子径が基板信号回路の回路長に反比例して
形成されていることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、電気機器、電子機
器に搭載される半導体装置、及びそれらに用いられる半
導体パッケージに関するものである。
器に搭載される半導体装置、及びそれらに用いられる半
導体パッケージに関するものである。
【０００２】
【従来の技術】半導体装置の高集積化、高機能化にとも
ない、半導体装置をプリント配線基板等の母基板に実装
するための端子数が増加し、半導体装置も大きくなって
きた。そのため、半導体装置を構成する基板の４つの側
面に外部接続端子を形成したＰＬＣＣ半導体装置が実用
化されている。
ない、半導体装置をプリント配線基板等の母基板に実装
するための端子数が増加し、半導体装置も大きくなって
きた。そのため、半導体装置を構成する基板の４つの側
面に外部接続端子を形成したＰＬＣＣ半導体装置が実用
化されている。
【０００３】このＰＬＣＣ半導体装置は、図３に示すよ
うに、半導体装置部７、及び、その半導体装置部７の信
号入出力する半導体信号回路６ａ、及び、半導体処理部
に電源を供給する半導体電源回路６ｂを表面に有する半
導体チップ５がボンディングパッドを表面に有する基板
８に搭載され、その半導体チップ５が備える半導体信号
回路６ａ及び半導体電源回路６ｂと、基板８が備えるボ
ンディングパッド３の間がボンディングワイヤー４等で
電気的に接続され、基板８の半導体チップ５を搭載した
部分等が封止材で封止されている。また、上記基板８の
側面には、外部接続端子１が形成されており、その外部
接続端子１は母基板に実装しやすいように、導通スルホ
ールを半裁した形状を有している。そしてこの外部接続
端子１とボンディングパッドとの間は、配線回路２（基
板信号回路２と同等）により接続されることによって半
導体チップ５と外部接続端子１の電気的接続がされてい
る。このように、半導体チップ５の大きさと外部接続端
子１の配列及び配列間隔が大きく異なるため、配線回路
２を形成した配線回路２を形成した基板８を用いること
によって外部接続端子１の数を増大させた半導体装置を
実装可能としている。
うに、半導体装置部７、及び、その半導体装置部７の信
号入出力する半導体信号回路６ａ、及び、半導体処理部
に電源を供給する半導体電源回路６ｂを表面に有する半
導体チップ５がボンディングパッドを表面に有する基板
８に搭載され、その半導体チップ５が備える半導体信号
回路６ａ及び半導体電源回路６ｂと、基板８が備えるボ
ンディングパッド３の間がボンディングワイヤー４等で
電気的に接続され、基板８の半導体チップ５を搭載した
部分等が封止材で封止されている。また、上記基板８の
側面には、外部接続端子１が形成されており、その外部
接続端子１は母基板に実装しやすいように、導通スルホ
ールを半裁した形状を有している。そしてこの外部接続
端子１とボンディングパッドとの間は、配線回路２（基
板信号回路２と同等）により接続されることによって半
導体チップ５と外部接続端子１の電気的接続がされてい
る。このように、半導体チップ５の大きさと外部接続端
子１の配列及び配列間隔が大きく異なるため、配線回路
２を形成した配線回路２を形成した基板８を用いること
によって外部接続端子１の数を増大させた半導体装置を
実装可能としている。
【０００４】近年の高度情報化社会の進展と半導体チッ
プの進歩により、半導体装置に付与する機能はますます
増大し、集積度や動作速度の向上が年々高まっており、
外部端子の増加と消費電力の増加を招いている。そのた
め、基板上の配線回路の数がさらに増加して基板の大き
さが拡大して半導体装置を形成していた。
プの進歩により、半導体装置に付与する機能はますます
増大し、集積度や動作速度の向上が年々高まっており、
外部端子の増加と消費電力の増加を招いている。そのた
め、基板上の配線回路の数がさらに増加して基板の大き
さが拡大して半導体装置を形成していた。
【０００５】ところが、基板の大きさが拡大するととも
に、ボンディングパッドと外部接続端子の距離が遠くな
り、その間を接続する配線回路を長くひきまわして電気
的に接続する配線回路の長さが長くなり、配線回路の長
さにより信号処理のタイミングのずれが発生し、半導体
装置の作動が不安定になる場合があった。
に、ボンディングパッドと外部接続端子の距離が遠くな
り、その間を接続する配線回路を長くひきまわして電気
的に接続する配線回路の長さが長くなり、配線回路の長
さにより信号処理のタイミングのずれが発生し、半導体
装置の作動が不安定になる場合があった。
【０００６】
【発明が解決しようとする課題】本発明は上記の問題に
鑑みてなされたものであり、その目的とするところは、
半導体チップが備える半導体信号回路と電気的に接続可
能に形成された基板信号回路及び半導体チップが備える
半導体電源回路と電気的に接続可能に形成された基板電
源回路を有する基板と、基板信号回路及び基板電源回路
と電気的に接続され、母基板に実装して接続するための
外部接続端子を上記基板の側面に複数備える半導体パッ
ケージにおいて、基板信号回路の配線長さが変動して
も、安定に動作可能な半導体装置が得られる半導体パッ
ケージを提供することにある。
鑑みてなされたものであり、その目的とするところは、
半導体チップが備える半導体信号回路と電気的に接続可
能に形成された基板信号回路及び半導体チップが備える
半導体電源回路と電気的に接続可能に形成された基板電
源回路を有する基板と、基板信号回路及び基板電源回路
と電気的に接続され、母基板に実装して接続するための
外部接続端子を上記基板の側面に複数備える半導体パッ
ケージにおいて、基板信号回路の配線長さが変動して
も、安定に動作可能な半導体装置が得られる半導体パッ
ケージを提供することにある。
【０００７】また、この半導体パッケージを用いた、基
板信号回路及び基板電源回路の配線長さが変動しても、
安定に作動する半導体装置を提供することにある。
板信号回路及び基板電源回路の配線長さが変動しても、
安定に作動する半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】本発明の請求項１に係る
半導体パッケージは、半導体チップ５が備える半導体信
号回路と電気的に接続可能に形成された基板信号回路２
及び半導体チップ５が備える半導体電源回路６と電気的
に接続可能に形成された基板電源回路２を有する基板８
と、基板信号回路２と電気的に接続され、母基板に実装
して接続するための外部接続端子１を上記基板８の側面
に複数備える半導体パッケージにおいて、上記外部接続
端子１の端子径が基板信号回路２の回路長に反比例して
形成されていることを特徴とする。
半導体パッケージは、半導体チップ５が備える半導体信
号回路と電気的に接続可能に形成された基板信号回路２
及び半導体チップ５が備える半導体電源回路６と電気的
に接続可能に形成された基板電源回路２を有する基板８
と、基板信号回路２と電気的に接続され、母基板に実装
して接続するための外部接続端子１を上記基板８の側面
に複数備える半導体パッケージにおいて、上記外部接続
端子１の端子径が基板信号回路２の回路長に反比例して
形成されていることを特徴とする。
【０００９】本発明の請求項２に係る半導体パッケージ
は、上記請求項１記載の半導体パッケージにおいて、上
記外部接続端子１の端子径が基板信号回路２の回路幅に
比例して形成されていることを特徴とする。
は、上記請求項１記載の半導体パッケージにおいて、上
記外部接続端子１の端子径が基板信号回路２の回路幅に
比例して形成されていることを特徴とする。
【００１０】本発明の請求項３に係る半導体装置は、上
記請求項１又は請求項２記載の半導体パッケージに、半
導体信号回路６及び半導体電源回路を有する半導体チッ
プ５を搭載してなることを特徴とする。
記請求項１又は請求項２記載の半導体パッケージに、半
導体信号回路６及び半導体電源回路を有する半導体チッ
プ５を搭載してなることを特徴とする。
【００１１】本発明によると、基板信号回路２と電気的
に接続された外部接続端子１の端子径を、該外部接続端
子１に接続される基板信号回路２の回路長に反比例して
形成しているため、基板信号回路２の回路長が短く信号
伝達時間が早いと、外部接続端子１の端子径が小さくな
り、外部接続端子１での信号伝達時間が遅くなる。ま
た、基板信号回路２の回路長が長く信号伝達時間が遅い
と、外部接続端子１の端子径が大きくなり、外部接続端
子１での信号伝達時間が早くなって、半導体チップ５の
半導体信号回路６から外部接続端子１を介して母基板に
安定した伝達時間で信号を伝達することができ、半導体
装置は安定して作動可能となる。
に接続された外部接続端子１の端子径を、該外部接続端
子１に接続される基板信号回路２の回路長に反比例して
形成しているため、基板信号回路２の回路長が短く信号
伝達時間が早いと、外部接続端子１の端子径が小さくな
り、外部接続端子１での信号伝達時間が遅くなる。ま
た、基板信号回路２の回路長が長く信号伝達時間が遅い
と、外部接続端子１の端子径が大きくなり、外部接続端
子１での信号伝達時間が早くなって、半導体チップ５の
半導体信号回路６から外部接続端子１を介して母基板に
安定した伝達時間で信号を伝達することができ、半導体
装置は安定して作動可能となる。
【００１２】また、本発明によると、基板信号回路２と
電気的に接続された外部接続端子１の端子径を、該外部
接続端子１に接続される基板信号回路２の回路幅に反比
例して形成しているため、基板信号回路２の回路幅が広
く信号伝達時間が早いと、外部接続端子１の端子径が小
さくなり、外部接続端子１での信号伝達時間が遅くな
る。また、基板信号回路２の回路長が狭く信号伝達時間
が遅いと、外部接続端子１の端子径が大きくなり、外部
接続端子１での信号伝達時間が早くなって、半導体チッ
プ５の半導体信号回路６から外部接続端子１を介して母
基板に安定した伝達時間で信号を伝達することができ、
半導体装置は安定して作動可能となる。
電気的に接続された外部接続端子１の端子径を、該外部
接続端子１に接続される基板信号回路２の回路幅に反比
例して形成しているため、基板信号回路２の回路幅が広
く信号伝達時間が早いと、外部接続端子１の端子径が小
さくなり、外部接続端子１での信号伝達時間が遅くな
る。また、基板信号回路２の回路長が狭く信号伝達時間
が遅いと、外部接続端子１の端子径が大きくなり、外部
接続端子１での信号伝達時間が早くなって、半導体チッ
プ５の半導体信号回路６から外部接続端子１を介して母
基板に安定した伝達時間で信号を伝達することができ、
半導体装置は安定して作動可能となる。
【００１３】
【発明の実施の形態】以下、本発明の半導体パッケージ
及び半導体装置を図面に基づいて具体的に説明する。図
１は、本発明係る半導体パッケージの一実施形態に半導
体チップを搭載して製造した一実施形態の半導体装置を
説明する斜視図である。
及び半導体装置を図面に基づいて具体的に説明する。図
１は、本発明係る半導体パッケージの一実施形態に半導
体チップを搭載して製造した一実施形態の半導体装置を
説明する斜視図である。
【００１４】本発明の一実施形態の半導体装置は、図１
に示す如く、半導体チップ５とその半導体チップ５を搭
載する基板８と母基板に実装して接続するための複数の
外部接続端子１とを備え、上記半導体チップ５等を封止
材で封止して形成されている。（封止材は図示せず。） 半導体チップ５の表面には、図に示すように、電気的処
理を行う半導体処理部と、この半導体処理部との間で信
号を入出力する半導体信号回路６と、この半導体処理部
に電源を供給する半導体電源回路６が形成されている。
に示す如く、半導体チップ５とその半導体チップ５を搭
載する基板８と母基板に実装して接続するための複数の
外部接続端子１とを備え、上記半導体チップ５等を封止
材で封止して形成されている。（封止材は図示せず。） 半導体チップ５の表面には、図に示すように、電気的処
理を行う半導体処理部と、この半導体処理部との間で信
号を入出力する半導体信号回路６と、この半導体処理部
に電源を供給する半導体電源回路６が形成されている。
【００１５】また、基板８の表面には複数の配線回路が
形成されており、配線回路のうち半導体チップ５が備え
る半導体信号回路６との間で信号を入出力する基板信号
回路２とその半導体信号回路６が金線の等のボンディン
グワイヤー４で電気的に接続され、配線回路のうち半導
体チップ５が備える半導体電源回路６に電源を供給する
基板電源回路２ａが同様のボンディングワイヤー４で電
気的に接続されている。なお、本発明の半導体信号回路
６及び半導体電源回路６は、ボンディングワイヤー４と
物理的に接続するボンディングパッド３や外部接続端子
１と物理的に接続する電極や、ボンディングパッド３及
び電極の間を接続する回路の部分を表している。
形成されており、配線回路のうち半導体チップ５が備え
る半導体信号回路６との間で信号を入出力する基板信号
回路２とその半導体信号回路６が金線の等のボンディン
グワイヤー４で電気的に接続され、配線回路のうち半導
体チップ５が備える半導体電源回路６に電源を供給する
基板電源回路２ａが同様のボンディングワイヤー４で電
気的に接続されている。なお、本発明の半導体信号回路
６及び半導体電源回路６は、ボンディングワイヤー４と
物理的に接続するボンディングパッド３や外部接続端子
１と物理的に接続する電極や、ボンディングパッド３及
び電極の間を接続する回路の部分を表している。
【００１６】また、基板８の側面には母基板に実装して
接続するための複数の外部接続端子１が形成されてい
る。この外部接続端子１は、基板８に貫通穴を形成し、
メッキを施して円筒形の導通スルホールを形成したの
ち、切断装置で半裁して形成されるものである。
接続するための複数の外部接続端子１が形成されてい
る。この外部接続端子１は、基板８に貫通穴を形成し、
メッキを施して円筒形の導通スルホールを形成したの
ち、切断装置で半裁して形成されるものである。
【００１７】なお、基板信号回路２又は基板電源回路２
ａと外部接続端子１の接続は、既知の製造方法で行われ
るもので、積層板をエッチングして形成され、さらに、
上記外部接続端子１を形成するさいに行われるメッキに
より電気的に接続される。この基板信号回路２の回路長
は、外部接続端子１とボンディングパッド３の位置関係
により様々で、一般に、外部接続端子１が基板８の角部
に近づくにつれて長くなる傾向にある。図では、基板８
の一辺の中央より角部に近づくにつれて回路長が長くな
り、上記外部接続端子１の端子径がそれに伴い基板８の
一辺の中央部の外部接続端子１の端子径が小さく、角部
に近づいた外部接続端子１ａの端子径が大きくなってい
る。
ａと外部接続端子１の接続は、既知の製造方法で行われ
るもので、積層板をエッチングして形成され、さらに、
上記外部接続端子１を形成するさいに行われるメッキに
より電気的に接続される。この基板信号回路２の回路長
は、外部接続端子１とボンディングパッド３の位置関係
により様々で、一般に、外部接続端子１が基板８の角部
に近づくにつれて長くなる傾向にある。図では、基板８
の一辺の中央より角部に近づくにつれて回路長が長くな
り、上記外部接続端子１の端子径がそれに伴い基板８の
一辺の中央部の外部接続端子１の端子径が小さく、角部
に近づいた外部接続端子１ａの端子径が大きくなってい
る。
【００１８】また、図２は、本発明のたの一実施形態を
示すもので、半導体装置の側面を拡大した説明図であ
る。
示すもので、半導体装置の側面を拡大した説明図であ
る。
【００１９】基板８の上面には基板信号回路２又は基板
電源回路２ａが形成され、側面に形成された外部接続端
子１に接続されている。この基板信号回路２又は基板電
源回路２ａは、先で述べたとおり、エッチングとメッキ
により形成されている。図２に示す如く、エッチングと
メッキにより形成された基板信号回路２は、一定の厚み
ｈを有している。その中で、回路幅ｂ１、ｂ２が異なる
回路２１、２２が存在すると、信号の伝達時間を一定に
保つために、外部接続端子１１、１２の端子径Ｃ１、Ｃ
２を回路の幅が大きいと小さく、回路の幅が小さいと大
きくして半導体装置を形成している。
電源回路２ａが形成され、側面に形成された外部接続端
子１に接続されている。この基板信号回路２又は基板電
源回路２ａは、先で述べたとおり、エッチングとメッキ
により形成されている。図２に示す如く、エッチングと
メッキにより形成された基板信号回路２は、一定の厚み
ｈを有している。その中で、回路幅ｂ１、ｂ２が異なる
回路２１、２２が存在すると、信号の伝達時間を一定に
保つために、外部接続端子１１、１２の端子径Ｃ１、Ｃ
２を回路の幅が大きいと小さく、回路の幅が小さいと大
きくして半導体装置を形成している。
【００２０】上述したように、半導体パッケージを構成
する基板に形成された外部接続端子の端子径を、該外部
接続端子に接続された回路の幅及び回路の長さに反比例
して形成する、すなわち、外部接続端子の端子面積を回
路の幅及び回路の長さに反比例して形成することによ
り、それぞれの回路を伝達する信号の伝達速度を略一定
にすることができ、半導体装置は安定して動作する。
する基板に形成された外部接続端子の端子径を、該外部
接続端子に接続された回路の幅及び回路の長さに反比例
して形成する、すなわち、外部接続端子の端子面積を回
路の幅及び回路の長さに反比例して形成することによ
り、それぞれの回路を伝達する信号の伝達速度を略一定
にすることができ、半導体装置は安定して動作する。
【００２１】本発明で用いる基板としては、表面に配線
回路を有し、その側面に外部接続端子を形成できるもの
であれば特に限定するものではなく、既知のプリント配
線板が使用される。また、配線回路を形成する金属とし
ては、電気的信頼性より銅を使用するのが好ましい。ま
た、この基板は多層プリント配線板のように内部に回路
を有してもよく、スルホールが内部に形成されていても
よい。
回路を有し、その側面に外部接続端子を形成できるもの
であれば特に限定するものではなく、既知のプリント配
線板が使用される。また、配線回路を形成する金属とし
ては、電気的信頼性より銅を使用するのが好ましい。ま
た、この基板は多層プリント配線板のように内部に回路
を有してもよく、スルホールが内部に形成されていても
よい。
【００２２】
【発明の効果】上述したように、本発明に係る半導体パ
ッケージは、外部接続端子に接続される基板信号回路の
回路の幅及び回路の長さに反比例して、該外部接続端子
の端子径が形成されているので、端子径が大きいものは
外部接続端子で伝達速度が速くなり、端子径が小さいも
のは外部接続端子で伝達速度が遅くなり、それぞれ伝達
時間が短く又は速くなり、半導体チップを搭載してボン
ディングワイヤーにより接続されたそれぞれの回路を加
味すると、半導体チップより外部接続端子までの伝達時
間が略同じとなり、安定した動作をする半導体装置が得
られる。
ッケージは、外部接続端子に接続される基板信号回路の
回路の幅及び回路の長さに反比例して、該外部接続端子
の端子径が形成されているので、端子径が大きいものは
外部接続端子で伝達速度が速くなり、端子径が小さいも
のは外部接続端子で伝達速度が遅くなり、それぞれ伝達
時間が短く又は速くなり、半導体チップを搭載してボン
ディングワイヤーにより接続されたそれぞれの回路を加
味すると、半導体チップより外部接続端子までの伝達時
間が略同じとなり、安定した動作をする半導体装置が得
られる。
【００２３】また、本発明の半導体装置は、半導体チッ
プより外部接続端子までの伝達時間が略一定の半導体パ
ッケージを用いているため安定した動作をする半導体装
置となる。
プより外部接続端子までの伝達時間が略一定の半導体パ
ッケージを用いているため安定した動作をする半導体装
置となる。
【図１】本発明の一実施形態を示す半導体装置の斜視図
である。
である。
【図２】本発明の他の一実施形態を示す半導体装置の説
明図である。
明図である。
【図３】本発明の従来の形態を示す半導体装置の斜視図
である。
である。
１ 外部接続端子 ２ 基板信号回路 ３ ボンディングパッド ４ ボンディングワイヤー ５ 半導体チップ ６ 半導体信号回路、半導体電源回路 ８ 基板
Claims (3)
- 【請求項１】 半導体チップが備える半導体信号回路と
電気的に接続可能に形成された基板信号回路及び半導体
チップが備える半導体電源回路と電気的に接続可能に形
成された基板電源回路を有する基板と、基板信号回と電
気的に接続され、母基板に実装して接続するための外部
接続端子を上記基板の側面に複数備える半導体パッケー
ジにおいて、上記外部接続端子の端子径が基板信号回路
の回路長に反比例して形成されていることを特徴とする
半導体パッケージ。 - 【請求項２】 上記請求項１記載の半導体パッケージに
おいて、上記外部接続端子の端子径が基板信号回路の回
路幅に比例して形成されていることを特徴とする半導体
パッケージ。 - 【請求項３】 上記請求項１又は請求項２記載の半導体
パッケージに、半導体信号回路及び半導体電源回路を有
する半導体チップを搭載してなることを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34429396A JPH10189809A (ja) | 1996-12-24 | 1996-12-24 | 半導体パッケージ及びそれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34429396A JPH10189809A (ja) | 1996-12-24 | 1996-12-24 | 半導体パッケージ及びそれを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10189809A true JPH10189809A (ja) | 1998-07-21 |
Family
ID=18368126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34429396A Pending JPH10189809A (ja) | 1996-12-24 | 1996-12-24 | 半導体パッケージ及びそれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10189809A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1167970A (ja) * | 1997-08-25 | 1999-03-09 | Fujitsu Ltd | Ｌｓｉパッケージの配線構造 |
| JP2013251303A (ja) * | 2012-05-30 | 2013-12-12 | Canon Inc | 半導体パッケージ及び積層型半導体パッケージ |
-
1996
- 1996-12-24 JP JP34429396A patent/JPH10189809A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1167970A (ja) * | 1997-08-25 | 1999-03-09 | Fujitsu Ltd | Ｌｓｉパッケージの配線構造 |
| JP2013251303A (ja) * | 2012-05-30 | 2013-12-12 | Canon Inc | 半導体パッケージ及び積層型半導体パッケージ |
| EP2669944A3 (en) * | 2012-05-30 | 2017-08-23 | Canon Kabushiki Kaisha | Semiconductor package and stacked semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4949220A (en) | Hybrid IC with heat sink | |
| GB2346740A (en) | Integrated printed wiring board assembly | |
| JPH0656873B2 (ja) | 集積回路モジュールの機能を変更する方法および装置 | |
| US20020097566A1 (en) | Semiconductor module | |
| JPH10189809A (ja) | 半導体パッケージ及びそれを用いた半導体装置 | |
| KR20020055687A (ko) | 반도체 패키지 | |
| JP2798108B2 (ja) | 混成集積回路装置 | |
| JPH02134890A (ja) | 回路素子実装基板 | |
| JP2002368027A (ja) | 半導体装置の製造方法 | |
| US20040090755A1 (en) | Small and securely-soldered electronic unit | |
| JPH0945814A (ja) | 半導体装置 | |
| JPH05102621A (ja) | 導電パターン | |
| JP2817715B2 (ja) | ボールグリッドアレイ型回路基板 | |
| JPH0555719A (ja) | 回路基板装置 | |
| JPH06350025A (ja) | 半導体装置 | |
| RU2168798C2 (ru) | Полупроводниковое устройство и способ его изготовления | |
| JPH11260959A (ja) | 半導体パッケージ | |
| JP2000260661A (ja) | チップ部品およびチップ部品実装基板 | |
| JP2743524B2 (ja) | 混成集積回路装置 | |
| JP2556204B2 (ja) | フィルムキャリア半導体装置の実装方法 | |
| JP2739123B2 (ja) | 電子部品搭載用基板の製造方法 | |
| JP2978829B2 (ja) | 絶縁テープ付き半導体チップ | |
| JPH08186196A (ja) | 半導体装置の実装構造 | |
| JPH08236659A (ja) | リードレスチップキャリア及びこのリードレスチップキャリアを実装するプリント基板 | |
| JPH09199669A (ja) | プリント配線基板モジュール |