JPH10190041A - ホトダイオード - Google Patents

Abstract

(57)【要約】 【課題】 高感度化と高耐圧化とを同時に達成可能とし
たホトダイオードを提供する。 【解決手段】 本発明は、ｐ⁺型の基板１と、この基板
１上に形成されたｐ^-型エピタキシャル層２と、この表
層２の受光領域に形成されたｎ⁺型の受光層３と、この
受光層３の周囲に受光層３よりも深くかつ内周が受光層
３と接続するように形成されたｎ型のガードリング層４
と、このガードリング層４の周囲のエピタキシャル層２
にガードリング層４と離隔して形成されたｐ⁺型チャネ
ルストッパ層６と、ガードリング層４の周囲のエピタキ
シャル層２にガードリング層４と一定の間隔をあけると
共に外周がチャネルストッパ層６と接続するように形成
されたｐ型フィールドドープ層５とを備え、ｎ⁺型受光
層３とｐ⁺型基板１に挟まれたｐ−型エピタキシャル層
２を光キャリア発生領域とする構成である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、受光素子として用
いられるホトダイオードに係り、特に詳細には、アノー
ドとなるｐ型領域とカソードとなるｎ型領域の間に、低
濃度のｐ型、ｎ型または、ｉ型の光キャリア生成領域を
介在させたＰＩＮ構造のホトダイオードに関する。

【０００２】

【従来の技術】アバランシェホトダイオード（以下「Ａ
ＰＤ」とする）は、入射光により生成された電子・正孔
対を、アバランシェ効果によって増倍できるため、高感
度の受光素子として注目されている。そして、ＰＩＮ構
造のＡＰＤ（ＰＩＮ−ＡＰＤ）では光キャリア生成領域
が厚いために入射光を効率よく吸収できるので、更に高
感度が実現できる。

【０００３】図２は、従来のＰＩＮ−ＡＰＤの断面図で
ある。図示の通り、ｐ⁺型基板１にはｐ^-型エピタキシャ
ル層２が成長され、この表層の受光領域にｎ⁺型層３が
形成されることにより、ｐ⁺型基板１をＰ領域（アノー
ド領域）、ｐ^-型エピタキシャル層２をＩ領域（光キャ
リア生成領域）、ｎ⁺型層３をＮ領域（カソード領域）
とするＰＩＮ構造が形成されている。

【０００４】なお、ｎ⁺型層３の周囲には、ｎ型ガード
リング層４が接続して形成されることにより、電界がＰ
Ｎ接合の周辺で大きくなることを防ぎ、これを囲むよう
にｐ⁺型チャネルストッパ層６が離隔して形成されるこ
とにより、同一基板上に形成された図示しない他の素子
（他のＡＰＤや信号増幅用のトランジスタ）と、ＡＰＤ
を分離することができる。

【０００５】この構造によれば、表面のＳｉＯ₂膜７に
形成した開口を介して、ｎ⁺型層３とカソード電極８を
接続することができるだけでなく、同様にＳｉＯ₂膜７
に形成した開口を介して、ｐ⁺型チャネルストッパ層６
とアノード電極９を接続することができる。このため、
ｐ⁺型基板１に直接に（例えばｐ⁺型基板１の裏面に）ア
ノード電極を設けることなく、素子の表面上の配線のみ
でｐ⁺型基板１とｎ⁺型層３に挾まれたｐ^-型エピタキシ
ャル層２に空乏層を形成し、光キャリア生成領域として
機能させることが可能となる。

【０００６】

【発明が解決しようとする課題】しかしながら、このプ
レーナー構造の従来技術では、ＡＰＤを高感度にしよう
とすると、ｎ型ガードリング層４とｐ⁺型チャネルスト
ッパ層６との間のＰＮ接合耐圧が低下し、アバランシェ
増倍のための十分なバイアス電圧を印加することが難し
く、高感度化を実現することが容易でなかった。

【０００７】すなわち、高感度化のためには光キャリア
生成領域における入射光の吸収を多くすれば良く、この
ためには、光キャリア生成領域を大きくする、つまりｐ
^-型エピタキシャル層２を厚くすれば良いが、このため
には、ｐ^-型エピタキシャル層２の不純物濃度を十分に
低くしなければならない。なぜなら、ｐ^-型エピタキシ
ャル層２をｎ⁺型層３との界面からｐ⁺型基板１に至るま
で空乏化するための逆バイアスは、ｐ^-型エピタキシャ
ル層２の不純物濃度に比例するからである。

【０００８】そこで、ｐ^-型エピタキシャル層２を十分
に低濃度にすると、ｎ型ガードリング層４とｐ⁺型チャ
ネルストッパ層６の間のｐ^-型エピタキシャル層２の表
層部は、極性が容易にｎ型に反転する。この極性反転
は、半導体の表面準位やＳｉＯ₂膜７上の配線１０から
の電界により生じるが、特にＡＰＤではカソード電極８
とアノード電極９の間に高電圧が印加されるため、配線
１０からの電界の影響はより大きく、容易に極性反転し
てしまう。

【０００９】極性反転が生じると、ｐ^-型エピタキシャ
ル層２の表層のｎ型反転部１１とｐ⁺型チャネルストッ
パ層６の間にＰＮ接合が現れるが、ｐ⁺型チャネルスト
ッパ層６は高濃度であるため電界が集中し、ここで耐圧
が低下する。このため、アバランシェ増倍のための十分
な逆バイアス電圧が印加できない。

【００１０】結局、図２に示すタイプのＡＰＤ、すなわ
ち低濃度のｐ型、ｎ型またはｉ型層を光キャリア生成領
域とするＰＩＮ−ＡＰＤのようなＰＩＮ構造を有するホ
トダイオードにおいては、高感度化と高耐圧化を同時に
実現することは、互いにトレードオフの関係にあった。

【００１１】そこで本発明は、高感度化と高耐圧化とを
同時に達成可能としたホトダイオードを提供することを
目的とする。

【００１２】

【課題を解決するための手段】本発明に係るホトダイオ
ードは、第一導電型不純物が高濃度にドープされた半導
体基板と、この半導体基板上に形成され、第一導電型不
純物が低濃度にドープされたエピタキシャル層と、この
エピタキシャル層の表層の受光領域に形成され、第二導
電型不純物が高濃度にドープされた第二導電型の受光層
と、この受光層の周囲のエピタキシャル層に、受光層よ
りも深くかつ内周が受光層と接続するように形成され、
第二導電型の不純物が低濃度にドープされた第二導電型
のガードリング層と、このガードリング層の周囲のエピ
タキシャル層にガードリング層と離隔して形成され第一
導電型不純物が高濃度にドープされたチャネルストッパ
層と、ガードリング層の周囲のエピタキシャル層にガー
ドリング層と一定の間隔をあけると共に外周がチャネル
ストッパ層と接続するように形成され、第一導電型の不
純物がチャネルストッパ層よりも低濃度かつエピタキシ
ャル層よりも高濃度にドープされたフィールドドープ層
とを備え、受光層と半導体基板に挟まれたエピタキシャ
ル層を光キャリア発生領域としたことを特徴とする。

【００１３】本発明によれば、低ドープで第二導電型の
ガードリング層と低ドープで第一導電型のフィールドド
ープ層の間の間隔部分に、このフィールドドープ層より
低ドープで第一導電型のエピタキシャル層を介在させた
ので、この間隔部分のエピタキシャル層が極性反転する
か否かにかかわりなく、この部分のｐｎ接合耐圧が低下
することがない。

【００１４】すなわち、極性反転しないときは、低ドー
プのガードリング層と十分に低ドープの上記間隔部分と
の間でｐｎ接合が形成され、極性反転するときには、低
ドープのフィールドドープ層と反転層との間でｐｎ接合
が形成されるので、いずれの場合にも接合部での電界集
中が緩和され、ホトダイオードの高耐圧化が保たれる。

【００１５】このため、ＡＰＤの動作電圧を高く設定で
き、それゆえ表面準位や表面上の配線により極性反転が
容易に発生してしまう程度まで、十分にエピタキシャル
層を低ドープにでき、第一導電型の半導体基板と第二導
電型の受光層に挟まれた領域の第一導電型エピタキシャ
ル層を十分に空乏化することができる。従って、光キャ
リア生成領域を大きくして入射光の吸収効率が高くな
る。また、上記のようにエピタキシャル層を十分に低ド
ープできるので、第一導電型のエピタキシャル層と接す
る第二導電型の受光層の界面近傍に高電界が集中し、こ
のためＡＰＤとして用いた場合にアバランシェ増倍効果
が高まる。

【００１６】従って、本発明によれば、ＰＩＮ構造を有
するホトダイオード（例えばＰＩＮＮ−ＡＰＤ）の高耐
圧化と高感度化が同時に達成される。

【００１７】本発明に係るＡＰＤは、上記第一導電型が
ｐ型であり、上記第二導電型はｎ型であり、上記受光層
に接続されたカソード電極と、上記チャネルストッパ層
に接続されたアノード電極とをさらに備えることとして
もよい。

【００１８】このようにすれば、光キャリア生成領域で
生成された電子・正孔対のうち、電子がｎ型受光層とｐ
型エピタキシャル層の界面方向に誘導されるので、ＡＰ
Ｄとして用いた場合には、電子が高電界によるアバラン
シェ増倍されることとなり、高い検出感度が実現され
る。

【００１９】

【発明の実施の形態】以下、実施形態に係るＰＩＮ−Ａ
ＰＤを詳細に説明する。なお、図において同一要素には
同一符号を付す。

【００２０】図１の通り、ボロン等のｐ型不純物が高濃
度にドープされたＳｉ単結晶からなるｐ⁺型基板１上に
は、同じくｐ型不純物を十分に低濃度にドープしたＳｉ
単結晶からなるｐ^-型エピタキシャル層２が形成されて
いる。ここで、ｐ⁺型基板１は比抵抗が０．０１〜０．
０２Ω・ｃｍ程度であり、ｐ^-型エピタキシャル層２は
不純物濃度が５×１０¹⁴〜 ５×１０¹⁵ｃｍ^-3程度（比
抵抗が３〜２０Ω・ｃｍ）、厚さは３〜３０μｍ程度で
ある。

【００２１】ｐ^-型エピタキシャル層２の表層の受光領
域には、砒素等のｎ型不純物が高濃度にドープされ、受
光層としてのｎ⁺型層３が例えば拡散法により形成され
ている。ｎ⁺型層３の不純物濃度は３×１０¹⁸〜 ３×１
０²¹ｃｍ^-3程度であり、深さは０．２〜１．０μｍ程度
である。

【００２２】ｐ^-型エピタキシャル層２の表層の受光領
域の周辺部には、ｎ型不純物が低濃度にドープされ、ｎ
⁺型層３の周縁部と接続するｎ型ガードリング層４が形
成されている。ｎ型ガードリング層４の不純物濃度は表
面で５×１０¹⁵〜 ５×１０^{1 8}ｃｍ^-3程度であり、深さ
は１．０〜５．０ μｍ程度である。このように、深く
形成することでｎ型ガードリング層４の断面の曲率半径
を大きくでき、しかもｐ^-型エピタキシャル層２とのｐ
ｎ接合を階段接合ではなく傾斜接合とできるので、ｎ型
ガードリング層４の外側部分における耐圧を向上させる
ことが可能になる。

【００２３】ｐ^-型エピタキシャル層２の表層のｎ型ガ
ードリング層４の外側には、ｎ型ガードリング層４と１
μｍ程度以上の間隔をあけて、ボロン等のｐ型不純物が
低濃度にドープされたｐ型フィールドドープ層５が形成
されている。ｐ型フィールドドープ層５の不純物濃度は
表面で３×１０¹⁵〜１×１０¹⁷ｃｍ^-3程度であり、深さ
は０．５〜２．０μｍ程度である。このｐ^-型エピタキ
シャル層２より高濃度のｐ型フィールドドープ層５を設
けたこと、特にｎ型ガードリング層４との間に一定の間
隔部分Ｓをあけてｐ型フィールドドープ層５を設けた点
に本実施形態の特徴があり、これより、ｐ^-型エピタキ
シャル層２を十分に低ドープとしながら、耐圧を向上さ
せることが可能となる。

【００２４】ｐ^-型エピタキシャル層２の表層のｐ型フ
ィールドドープ層５のさらに外側には、ボロン等のｐ型
不純物がｐ型フィールドドープ層５よりも高濃度にドー
プされたｐ⁺型チャネルストッパ層６が形成されてい
る。ｐ⁺型チャネルストッパ層６の不純物濃度は３×１
０¹⁵〜３×１０²⁰ｃｍ^-3程度であり、深さは０．２〜
１．０μｍ程度である。ＡＰＤをトランジスタ等と集積
化してＩＣチップを作製するときは、上記の濃度及び深
さが好ましいが、異なっていても動作上の問題はない。

【００２５】上記のように各領域が形成されたｐ^-型エ
ピタキシャル層２の上面には、ＳｉＯ₂膜７が積層され
ており、ｎ⁺型層３の上面では入射光に対する反射防止
膜として機能する。ｎ⁺型層３の周縁部上のＳｉＯ₂膜７
には、コンタクトホールが形成され、ここにカソード電
極８がオーミック接続されている。また、ｐ⁺型チャネ
ルストッパ層６の上のＳｉＯ₂膜７にもコンタクトホー
ルが形成され、ここにアノード電極９がオーミック接続
されている。そして、これら電極８、９は、ＳｉＯ₂膜
７上の配線１０により、同一基板上のトランジスタ等の
他の回路素子（図示せず）と接続されている。

【００２６】さらに、ＳｉＯ₂膜７および配線１０の上
にはＰＳＧ等の保護膜（図示せず）が形成され、ｎ⁺型
層３の上方（受光領域）を除く領域にはアルミニウム等
からなる遮光膜（図示せず）が形成され、入射光は受光
領域にのみ選択的に入射する。

【００２７】次に、図１に示すＰＩＮ−ＡＰＤの動作を
説明する。

【００２８】まず、カソード電極８とアノード電極９に
逆バイアス電圧が印加されると、ｎ⁺型層３とｎ型ガー
ドリング層４は正の同電位になり、ｐ⁺型チャネルスト
ッパ層６とｐ型フィールドドープ層５は負の同電位にな
り、かつｐ⁺型基板１はｐ^-型エピタキシャル層２を介し
てｐ⁺型チャネルストッパ層６と同電位になる。

【００２９】このためｐ⁺型基板１とｎ⁺型層３に挟ま
れ、かつｎ型ガードリング層４に囲まれたｐ^-型エピタ
キシャル層２は空乏化し、光キャリア生成領域が形成さ
れる。同時に、ｎ型ガードリング層４とｐ型フィールド
ドープ層５の間のｐ^-型エピタキシャル層２も空乏化す
るが、前述の遮光膜により入射光は届かないので、光キ
ャリア生成領域として機能することはない。

【００３０】ＳｉＯ₂膜７を介してｎ⁺型層３からｐ^-型
エピタキシャル層２に光が入射すると、電子・正孔対が
発生し、空乏層の電界によって電子はｎ⁺型層３方向
へ、正孔はｐ⁺型基板１方向へドリフトする。そして、
電子がｐ^-型エピタキシャル層２に接するｎ⁺型層３の界
面端部に到達すると、高電界によってアバランシェ増倍
を起こし、増倍電子は信号電流としてカソード電極８，
１０から出力される。

【００３１】ここで、ｐ^-型エピタキシャル層２が十分
に低ドープであれば、光入射で生成された電子がドリフ
ト中に不純物準位にトラップされる確率が低くなり、検
出感度が向上する。また、ｐ^-型エピタキシャル層２が
十分に低ドープであれば、印加された逆バイアス電圧に
よる内部電界は、より多くｎ⁺型層３のｐ^-型エピタキシ
ャル層２との界面端部に集中するので、アバランシェ増
倍の効果をさらに高めることができる。本実施形態で
は、ｐ^-型エピタキシャル層２の不純物濃度を５×１０
¹⁴〜 ５×１０¹⁵ｃｍ^-3程度まで十分に低くしているの
で、上記の検出感度の向上とアバランシェ増倍効率の向
上を、同時かつ十分に達成している。

【００３２】一方、逆バイアス電圧による空乏層は、ｎ
型ガードリング層４とｐ型フィールドドープ層５の間の
表層部分にも生成されるが、ｐ^-型エピタキシャル層２
の表層である間隔部分Ｓが極性反転しない場合には、ｎ
型ガードリング層４と間隔部分Ｓの界面を中心にして、
極性反転した場合には、ｐ型フィールドドープ層５と間
隔部分Ｓの界面を中心として、キャリア濃度に応じて両
側に空乏層が広がる。また、間隔部分Ｓがｐ^-型から中
性（ｉ型）に変わる場合は、ｎ型ガードリング層４と間
隔部分Ｓ及びｐ型フィールドドープ層５と間隔部分Ｓの
両界面を中心として、キャリア濃度に応じて両側に空乏
層が広がる。

【００３３】いずれにせよ、逆バイアス電圧による内部
電界は、十分に低ドープのｐ^-型エピタキシャル層２か
らなる間隔部分Ｓを中心として、その両側の低ドープの
ｎ型ガードリング層４またはｐ型フィールドドープ層５
でのみ発生し、高ドープのｎ⁺型層３とｐ⁺型チャネルス
トッパ層６に空乏層が到達する事はない。このため、極
性反転の有無にかかわらず電界集中が緩和できるので、
ＰＩＮ−ＡＰＤの高耐圧化が可能となる。

【００３４】なお、図１に示すＰＩＮ−ＡＰＤは、次の
様なプロセスで作製される。まず、ｐ⁺型基板上１にｐ^-
型エピタキシャル層２が成長される。次に、熱拡散、イ
オン注入あるいは薄いＳｉＯ₂膜７を表面に形成した状
態でのイオン注入（スルー注入）により、レジストマス
クを介してｎ型ガードリング層４、ｐ型フィールドドー
プ層５、ｎ⁺型層３、ｐ⁺型チャネルストッパ６の順に形
成される。そして、ＳｉＯ₂膜７にコンタクトホールが
形成され、カソード電極８及びアノード電極９が形成さ
れる。

【００３５】本発明は、上記実施形態に限定されること
なく種々の変形が可能である。

【００３６】例えば、半導体基板１をｎ⁺型とし、受光
層３やフィールドドープ層５等のすべての要素の導電型
を逆にしてもよい。ただし、実施形態の導電型であれ
ば、光生成された電子・正孔対のうち電子をアバランシ
ェ増倍する事となるので、高感度検出のためにはより好
ましい。

【００３７】また、アバランシェ増倍機能を有していな
い通常のＰＩＮホトダイオードでもよい。ただし、ＡＰ
Ｄに印加される逆バイアス電圧は通常のＰＩＮホトダイ
オードより高いので、本発明による高耐圧化の効果はＡ
ＰＤの方がより優れている。

【００３８】尚、ＡＰＤにおいて表面の反転化によるリ
ーク電流を防止する技術として、特開昭５８−１１５８
７３号公報が知られているが、これはＰＮ構造のホトダ
イオードに関するものであり、基本構造が本発明と異な
る。また、表面がｎ^-型からｐ^-型に反転するのを防止す
るために、表面をｎ^-型からｎ型に高ドープ化するもの
であり、間隔部分を極性反転し得る程度の低ドープ領域
のまま残しておく本発明と異なる。このため、上記公報
の技術ではｐｎ接合の界面に電界が集中し耐圧が低下す
る。

【００３９】

【発明の効果】本発明のホトダイオードによれば、ガー
ドリング層とチャネルストッパ層の間にチャネルストッ
パ層と接するフィールドドープ層を設け、さらにフィー
ルドドープ層とガードリング層の間に一定の間隔部分を
設けたので、間隔部分が極性反転するか否かにかかわら
ず電界集中を緩和でき、高耐圧化できる。

【００４０】このため、極性反転を考慮することなく、
エピタキシャル層の不純物濃度を設計できるので、用途
に応じて最も高感度で光吸収効率の高い光キャリア生成
領域として機能するエピタキシャル層を、Ｐ層とＮ層に
挾まれたＩ層に有するＰＩＮ構造のホトダイオードを実
現できる。

【００４１】特に、基板をｐ⁺型としたＰＩＮ−ＡＰＤ
とした時には、高耐圧化と高感度化を同時に達成できる
効果がある。

【図面の簡単な説明】

【図１】実施形態に係るＰＩＮ−ＡＰＤの断面図であ
る。

【図２】従来のＰＩＮ−ＡＰＤの断面図である。

【符号の説明】

１…ｐ⁺型基板、２…ｐ^-型エピタキシャル層、３…ｎ⁺
型層、４…ｎ型ガードリング層、５…ｐ型フィールドド
ープ層、６…ｐ⁺型チャネルストッパ層、７…ＳｉＯ
₂膜、８…カソード電極、９…アノード電極、１０…配
線、１１…ｎ型反転部、Ｓ…間隔部分。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 第一導電型不純物が高濃度にドープされ
   た半導体基板と、 この半導体基板上に形成され、前記第一導電型不純物が
   低濃度にドープされたエピタキシャル層と、 このエピタキシャル層の表層の受光領域に形成され、第
   二導電型不純物が高濃度にドープされた第二導電型の受
   光層と、 この受光層の周囲の前記エピタキシャル層に、前記受光
   層よりも深くかつ内周が前記受光層と接続するように形
   成され、前記第二導電型の不純物が低濃度にドープされ
   た第二導電型のガードリング層と、 このガードリング層の周囲の前記エピタキシャル層に前
   記ガードリング層と離隔して形成され前記第一導電型不
   純物が高濃度にドープされたチャネルストッパ層と、 前記ガードリング層の周囲の前記エピタキシャル層に前
   記ガードリング層と一定の間隔をあけると共に外周が前
   記チャネルストッパ層と接続するように形成され、前記
   第一導電型の不純物が前記チャネルストッパ層よりも低
   濃度かつ前記エピタキシャル層よりも高濃度にドープさ
   れたフィールドドープ層とを備え、 前記受光層と前記半導体基板に挟まれた前記エピタキシ
   ャル層を光キャリア発生領域としたことを特徴とするホ
   トダイオード。
2. 【請求項２】 前記第一導電型はｐ型であり、前記第二
   導電型はｎ型であり、 前記受光層に接続されたカソード電極と、前記チャネル
   ストッパ層に接続されたアノード電極とを更に備えるこ
   とを特徴とする請求項１記載のホトダイオード。