JPH10190363A - Feedback amplifier circuit - Google Patents
Feedback amplifier circuitInfo
- Publication number
- JPH10190363A JPH10190363A JP20493597A JP20493597A JPH10190363A JP H10190363 A JPH10190363 A JP H10190363A JP 20493597 A JP20493597 A JP 20493597A JP 20493597 A JP20493597 A JP 20493597A JP H10190363 A JPH10190363 A JP H10190363A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- feedback
- resistance element
- feedback amplifier
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、高抵抗素子を含む
帰還増幅回路に関するものである。[0001] 1. Field of the Invention [0002] The present invention relates to a feedback amplifier circuit including a high resistance element.
【0002】[0002]
【従来の技術】従来の高抵抗素子を含む帰還増幅回路を
図11に示す。1は増幅回路である。2は帰還回路であ
り、増幅回路1の出力の一部を入力側にフィードバック
する。つまり、増幅回路1の入力端子部分は帰還回路2
を介して充電されることになる。3は高抵抗素子であ
り、帰還回路1と直列に接続され、帰還回路1の動作を
安定させるためのものである。2. Description of the Related Art FIG. 11 shows a conventional feedback amplifier circuit including a high resistance element. Reference numeral 1 denotes an amplifier circuit. A feedback circuit 2 feeds back a part of the output of the amplifier circuit 1 to the input side. That is, the input terminal portion of the amplifier circuit 1 is connected to the feedback circuit 2
Will be charged through. Reference numeral 3 denotes a high-resistance element, which is connected in series with the feedback circuit 1 and stabilizes the operation of the feedback circuit 1.
【0003】上記回路構成において、特に入力信号が微
少な場合、回路内部に発生するノイズを小さくする必要
があるが、高抵抗素子3により発生するノイズはその抵
抗値に反比例するので、低ノイズ回路を実現するために
はこの抵抗値をかなり高いものにしなけれぱならない。In the above circuit configuration, especially when the input signal is very small, it is necessary to reduce the noise generated inside the circuit. However, since the noise generated by the high resistance element 3 is inversely proportional to the resistance value, a low noise circuit is required. In order to realize this, the resistance value must be made considerably high.
【0004】図12は、上図の概略基本回路図である。
増幅回路1は、オペアンプOP1,帰還容量Cf及び基
準電位Vrとで構成され、帰還回路2は、オペアンプO
P2,容量C1,基準電位Vr及び抵抗R1とで構成され
ている。FIG. 12 is a schematic basic circuit diagram of the above figure.
The amplifier circuit 1 includes an operational amplifier OP1, a feedback capacitor Cf, and a reference potential Vr, and the feedback circuit 2 includes an operational amplifier O1.
P2, a capacitor C1, a reference potential Vr, and a resistor R1.
【0005】オペアンプOP1の出力の一部がオペアン
プOP2の正端子に入力され、オペアンプOP2の出力
が高抵抗素子Riを介してオペアンプOP1の負端子に
入力される。オペアンプOP1の正端子は基準電位Vr
を介してグランドに接続され、オペアンプOP2の負端
子は、抵抗R1及び基準電位Vrを介してグランドに接続
され、オペアンプOP2の負端子と出力側とは容量C1
を介して接続されている。[0005] A part of the output of the operational amplifier OP1 is input to the positive terminal of the operational amplifier OP2, and the output of the operational amplifier OP2 is input to the negative terminal of the operational amplifier OP1 via the high resistance element Ri. The positive terminal of the operational amplifier OP1 has the reference potential Vr
, And the negative terminal of the operational amplifier OP2 is connected to ground via the resistor R1 and the reference potential Vr, and the negative terminal of the operational amplifier OP2 and the output side are connected to the capacitor C1.
Connected through.
【0006】また、入力端子とグランドとは、容量Cs
の焦電素子6を介して接続されている。The input terminal and the ground are connected to a capacitor Cs
Are connected via the pyroelectric element 6.
【0007】この回路は、焦電素子6からの入力電流信
号を出力電圧に変換する、電流―電圧変換回路として働
くが、この時の変換インピーダンスZ(s)は、This circuit functions as a current-voltage conversion circuit for converting an input current signal from the pyroelectric element 6 into an output voltage. At this time, the conversion impedance Z (s) is
【0008】[0008]
【数1】 (Equation 1)
【0009】と表される。ここで、## EQU1 ## here,
【0010】[0010]
【数2】 (Equation 2)
【0011】とおくと、上式は[0011] In other words, the above equation is
【0012】[0012]
【数3】 (Equation 3)
【0013】のように書き換えられる。このように、こ
の電流―電圧変換回路の変換インピーダンスは、バンド
パスフィルタの周波数特性を持っている。ここで、ω0
は中心周波数で、Qは一般に選択度と呼ばれるものであ
る。Rewritten as follows. As described above, the conversion impedance of the current-voltage conversion circuit has the frequency characteristic of the band-pass filter. Where ω0
Is the center frequency, and Q is what is commonly called selectivity.
【0014】また、焦電素子6からの入力信号は微小で
あるため、この回路は低雑音であることが要求される
が、この回路において支配的であるノイズ成分の一つと
して抵抗Ri(高抵抗素子3)による熱雑音があり、こ
れを抑えるためにRiの抵抗値は1T(テラ)Ω程度以
上の高抵抗になっている。Further, since the input signal from the pyroelectric element 6 is very small, this circuit is required to have low noise. However, as one of the dominant noise components in this circuit, a resistor Ri (high) is used. There is thermal noise due to the resistance element 3), and in order to suppress this, the resistance value of Ri is a high resistance of about 1T (tera) Ω or more.
【0015】次に、この帰還増幅回路に電源が投入され
た場合の動作について図12に基づいて説明する。帰還
増幅回路に電源が投入されると、入力端子は基準電圧V
rと等しくなろうとするが、焦電素子6は等価的には容
量であり、その出力インピーダンスは非常に高い。Next, an operation when power is supplied to the feedback amplifier circuit will be described with reference to FIG. When the power is supplied to the feedback amplifier circuit, the input terminal receives the reference voltage V.
Although trying to be equal to r, the pyroelectric element 6 is equivalently a capacitance, and its output impedance is very high.
【0016】従って、入力端子を充電する経路は、帰還
回路2を経て高抵抗素子3からの経路のみとなる。しか
し、高抵抗素子3も上述の理由により高抵抗になってい
るため、充電に長い時間を必要とすることになる。Therefore, the path for charging the input terminal is only the path from the high resistance element 3 via the feedback circuit 2. However, since the high-resistance element 3 also has a high resistance for the above-described reason, a long time is required for charging.
【0017】[0017]
【発明が解決しようとする課題】上述のような構成の帰
還増幅回路では、低ノイズ回路を実現するために抵抗値
の高い高抵抗素子3を用いると、入力端子部分の充電ス
ピードが遅くなり、そのため、電源投入時等のように回
路が安定していない状態から正常動作可能な安定した状
態になるまでにかなり長い時間を必要とするという間題
があった。In the feedback amplifier circuit having the above configuration, if a high-resistance element 3 having a high resistance value is used in order to realize a low-noise circuit, the charging speed of the input terminal portion is reduced. For this reason, there is a problem that a considerably long time is required from a state in which the circuit is not stable, such as when the power is turned on, to a stable state in which the circuit can operate normally.
【0018】本発明は、上記の点に鑑みて成されたもの
であり、その目的とするところは、不安定な状態から安
定かつ正常動作可能な状態に復帰するまでの時間を短縮
することのできる帰還増幅回路を提供することにある。The present invention has been made in view of the above points, and an object of the present invention is to reduce the time required to return from an unstable state to a stable and normal operation state. An object of the present invention is to provide a feedback amplifier circuit which can be used.
【0019】[0019]
【課題を解決するための手段】請求項1記載の発明は、
増幅回路と、該増幅回路の出力の一部を入力側にフィー
ドバックするための帰還回路と、該帰還回路と直列に接
続され該帰還回路の動作を安定させる高抵抗素子とから
なる帰還増幅回路において、前記高抵抗素子と並列に接
続され前記高抵抗素子に電流を流すか否かを制御するス
イッチ回路と、該スイッチ回路の動作を制御する制御回
路とを付加するようにしたことを特徴とするものであ
る。According to the first aspect of the present invention,
In a feedback amplifier circuit including an amplifier circuit, a feedback circuit for feeding back part of the output of the amplifier circuit to the input side, and a high-resistance element connected in series with the feedback circuit to stabilize the operation of the feedback circuit. A switch circuit that is connected in parallel with the high-resistance element and controls whether or not a current flows through the high-resistance element, and a control circuit that controls the operation of the switch circuit. Things.
【0020】請求項2記載の発明は、請求項1記載の帰
還増幅回路において、前記スイッチ回路と直列に緩衝用
抵抗素子を付加するようにしたことを特徴とするもので
ある。According to a second aspect of the present invention, in the feedback amplifier circuit of the first aspect, a buffer resistor is added in series with the switch circuit.
【0021】請求項3記載の発明は、請求項1または請
求項2記載の帰還増幅回路において、前記制御回路をコ
ンデンサと該コンデンサを充電する充電用抵抗素子との
直列回路で構成し、該直列回路を電源とグランドとの間
に接続し、前記充電用抵抗素子と前記コンデンサとの接
続点の電位に基づき前記スイッチ回路を制御するように
したことを特徴とするものである。According to a third aspect of the present invention, in the feedback amplifier circuit according to the first or second aspect, the control circuit comprises a series circuit of a capacitor and a charging resistor for charging the capacitor. A circuit is connected between a power supply and a ground, and the switch circuit is controlled based on a potential at a connection point between the charging resistance element and the capacitor.
【0022】請求項4記載の発明は、請求項3記載の帰
還増幅回路において、前記充電用抵抗素子として、前記
高抵抗素子と同じ特性を有する素子を用いたことを特徴
とするものである。According to a fourth aspect of the present invention, in the feedback amplifying circuit according to the third aspect, an element having the same characteristic as the high resistance element is used as the charging resistance element.
【0023】請求項5記載の発明は、請求項3または請
求項4記載の帰還増幅回路において、前記制御回路にバ
ッファ回路を付加し、前記接続点と前記スイッチ回路と
を前記パッファ回路を介して接続するようにしたことを
特徴とするものである。According to a fifth aspect of the present invention, in the feedback amplifier circuit according to the third or fourth aspect, a buffer circuit is added to the control circuit, and the connection point and the switch circuit are connected via the buffer circuit. It is characterized in that it is connected.
【0024】請求項6記載の発明は、請求項5記載の帰
還増幅回路において、前記バッファ回路を第1のインバ
ータと第2のインバータとを直列に接続することにより
構成し、前記第1のインバータの閾値を高くし、前記第
2のインバータの閾値を低くするようにしたことを特徴
とするものである。According to a sixth aspect of the present invention, in the feedback amplifier circuit of the fifth aspect, the buffer circuit is configured by connecting a first inverter and a second inverter in series, and the first inverter Is increased, and the threshold value of the second inverter is decreased.
【0025】請求項7記載の発明は、請求項5または請
求項6記載の帰還増幅回路において、前記バッファ回路
を第1のインバータと第2のインバータとを直列に接続
することにより構成し、前記第1のインバータにヒステ
リシス特性を持たせるようにしたことを特徴とするもの
である。According to a seventh aspect of the present invention, in the feedback amplifying circuit according to the fifth or sixth aspect, the buffer circuit is constituted by connecting a first inverter and a second inverter in series. The first inverter has a hysteresis characteristic.
【0026】請求項8記載の発明は、請求項5乃至請求
項7記載の帰還増幅回路において、前記高抵抗素子と前
記スイッチ回路との組を前記帰還回路と直列に複数組接
続し、前記スイッチ回路と前記接続点との間にそれぞれ
異なる数の前記バッファ回路を介在させるようにしたこ
とを特徴とするものである。According to an eighth aspect of the present invention, in the feedback amplifier circuit according to any one of the fifth to seventh aspects, a plurality of sets of the high resistance element and the switch circuit are connected in series with the feedback circuit, and A different number of the buffer circuits are interposed between the circuit and the connection point.
【0027】請求項9記載の発明は、請求項1または請
求項2記載の帰還増幅回路において、前記制御回路をプ
ログラム可能なデジタル回路により構成するようにした
ことを特徴とするものである。According to a ninth aspect of the present invention, in the feedback amplifier circuit of the first or second aspect, the control circuit is constituted by a programmable digital circuit.
【0028】請求項10記載の発明は、請求項9記載の
帰還増幅回路において、前記高抵抗素子と前記スイッチ
回路との組を前記帰還回路と直列に複数組接続し、それ
ぞれの前記スイッチ回路を前記デジタル回路により制御
するようにしたことを特徴とするものである。According to a tenth aspect of the present invention, in the feedback amplifying circuit according to the ninth aspect, a plurality of sets of the high-resistance element and the switch circuit are connected in series with the feedback circuit, and each of the switch circuits is connected. It is characterized by being controlled by the digital circuit.
【0029】[0029]
【発明の実施の形態】以下、本発明の実施形態について
図面に基づき説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0030】=実施形態1= 図1は、本発明の一実施形態に係る帰還増幅回路を示す
概略構成図である。1は増幅回路である。2は帰還回路
であり、増幅回路1の出力の一部を入力側にフィードバ
ックする。3は高抵抗素子であり、帰還回路2と直列に
接続され、帰還回路2の動作を安定させるためのもので
ある。4はスイッチ回路であり、高抵抗素子3と並列に
接続され、高抵抗素子3に電流が流れるか否かを制御す
るものである。つまり、スイッチ回路4がオンしている
ときは高抵抗素子3に電流が流れなくなり、スイッチ回
路4がオフしているときは高抵抗素子3に電流が流れる
ような制御を行うのである。5は制御回路であり、スイ
ッチ回路4のオン/オフ制御を行うものである。Embodiment 1 FIG. 1 is a schematic configuration diagram showing a feedback amplifier circuit according to an embodiment of the present invention. Reference numeral 1 denotes an amplifier circuit. A feedback circuit 2 feeds back a part of the output of the amplifier circuit 1 to the input side. Reference numeral 3 denotes a high resistance element which is connected in series with the feedback circuit 2 and stabilizes the operation of the feedback circuit 2. A switch circuit 4 is connected in parallel with the high resistance element 3 and controls whether or not a current flows through the high resistance element 3. In other words, control is performed such that current does not flow through the high resistance element 3 when the switch circuit 4 is on, and current flows through the high resistance element 3 when the switch circuit 4 is off. Reference numeral 5 denotes a control circuit for performing on / off control of the switch circuit 4.
【0031】図2は、上図の概略基本回路図である。増
幅回路1は、オペアンプOP1,帰還容量Cf及び基準
電位Vrとで構成され、帰還回路2は、オペアンプOP
2,容量C1,基準電位Vr及び抵抗R1とで構成されて
いる。FIG. 2 is a schematic basic circuit diagram of the above figure. The amplifier circuit 1 includes an operational amplifier OP1, a feedback capacitor Cf, and a reference potential Vr. The feedback circuit 2 includes an operational amplifier OP1.
2, a capacitor C1, a reference potential Vr and a resistor R1.
【0032】オペアンプOP1の出力の一部がオペアン
プOP2の正端子に入力され、オペアンプOP2の出力
が高抵抗素子3を介してオペアンプOP1の負端子に入
力される。オペアンプOP1の正端子は基準電位Vrを
介してグランドに接続され、オペアンプOP2の負端子
は、抵抗R1及び基準電位Vrを介してグランドに接続さ
れ、オペアンプOP2の負端子と出力側とは容量C1を
介して接続されている。Part of the output of the operational amplifier OP1 is input to the positive terminal of the operational amplifier OP2, and the output of the operational amplifier OP2 is input to the negative terminal of the operational amplifier OP1 via the high resistance element 3. The positive terminal of the operational amplifier OP1 is connected to ground via the reference potential Vr, the negative terminal of the operational amplifier OP2 is connected to ground via the resistor R1 and the reference potential Vr, and the negative terminal of the operational amplifier OP2 and the output side have a capacitance C1. Connected through.
【0033】また、入力端子とグランドとは、容量Cs
の焦電素子6を介して接続されている。The input terminal and the ground are connected to a capacitance Cs
Are connected via the pyroelectric element 6.
【0034】次に、本実施形態の動作について説明す
る。帰還増幅回路の電源投入時や回路にノイズが印加さ
れた時等のように回路動作が不安定である場合に、制御
回路5によりスイッチ回路4をオンし、高抵抗素子3に
流れる電流をスイッチ回路4にバイパスさせる。スイッ
チ回路4は、高抵抗素子3に比べ抵抗値が小さいため、
回路が安定状態になるまでの時間が早く、回路が安定状
態になり正常動作をするようになったところで制御回路
5ではスイッチ回路4をオフし、電流が高抵抗素子3に
導通するようにする。その後、過渡期を経て、回路が安
定動作可能な状態になる。Next, the operation of this embodiment will be described. When the circuit operation is unstable, such as when the power of the feedback amplifier circuit is turned on or when noise is applied to the circuit, the control circuit 5 turns on the switch circuit 4 to switch the current flowing through the high resistance element 3 The circuit 4 is bypassed. Since the switch circuit 4 has a smaller resistance value than the high resistance element 3,
When the time required for the circuit to reach a stable state is short, and when the circuit comes to a stable state and operates normally, the control circuit 5 turns off the switch circuit 4 so that the current is conducted to the high resistance element 3. . Thereafter, after a transition period, the circuit enters a state where stable operation is possible.
【0035】従って、本実施形態においては、帰還増幅
回路が安定正常な動作を行うようになるまでの時間を長
くする原因となる高抵抗素子3に流れる電流を、回路の
動作が安定するまで高抵抗素子3より抵抗値の遙かに小
さいスイッチ回路4によりバイパスするようにしたの
で、電源投入時等のように回路動作が不安定な状態から
安定かつ正常動作可能な状態になるまでの時間を短縮す
ることができる。Therefore, in the present embodiment, the current flowing through the high resistance element 3, which causes the time required for the feedback amplifier circuit to perform stable and normal operation, is increased until the operation of the circuit is stabilized. Since the bypass is performed by the switch circuit 4 whose resistance value is much smaller than that of the resistance element 3, the time required for the circuit operation to change from an unstable state to a stable and normal operation state, such as when power is turned on, is reduced. Can be shortened.
【0036】= 実施形態2= 図3は、本発明の他の実施形態に係る帰還増幅回路を示
す概略構成図である。本実施形態では、図1で示した帰
還増幅回路に加えて、緩衝用抵抗素子7をスイッチ回路
4と直列に接続した構成となっており、高抵抗素子3に
電流が流れていない場合でも、緩衝用抵抗素子7には電
流が流れることになる。Embodiment 2 = FIG. 3 is a schematic configuration diagram showing a feedback amplifier circuit according to another embodiment of the present invention. In the present embodiment, in addition to the feedback amplifier circuit shown in FIG. 1, a buffer resistance element 7 is connected in series with the switch circuit 4, so that even when no current flows through the high resistance element 3, A current flows through the buffering resistance element 7.
【0037】従って、本実施形態においては、スイッチ
回路4のオン/オフに関わらず、常に回路中に抵抗が存
在することになるので、高抵抗素子3を完全に短絡した
ときに回路が不安定になり発振してしまうのを防止する
ことができる。Therefore, in the present embodiment, since the resistance is always present in the circuit regardless of the ON / OFF state of the switch circuit 4, the circuit becomes unstable when the high-resistance element 3 is completely short-circuited. And oscillation can be prevented.
【0038】=実施形態3= 図4は、本発明の他の実施形態に係る帰還増幅回路を示
す概略構成図である。本実施形態では、図1で示した帰
還増幅回路の制御回路5をコンデンサ8とコンデンサ8
を充電するために用いる充電用抵抗素子9とを直列に接
続したものにより構成している。充電用抵抗素子9の接
続点10と異なる側には電源が接続され、コンデンサ8
の接続点10と異なる側はグランドに接続され、コンデ
ンサ8と充電用抵抗素子9との接続点10はスイッチ回
路4に接続された構成となっており、接続点10の電
位、即ち、コンデンサ8の充電電位によりスイッチ回路
4のオン/オフが制御されるようになっている。Embodiment 3 = FIG. 4 is a schematic configuration diagram showing a feedback amplifier circuit according to another embodiment of the present invention. In the present embodiment, the control circuit 5 of the feedback amplifier circuit shown in FIG.
Is connected in series with a charging resistor 9 used to charge the battery. A power supply is connected to the charging resistor 9 on a side different from the connection point 10,
Is connected to the ground, and the connection point 10 between the capacitor 8 and the charging resistor 9 is connected to the switch circuit 4. The potential of the connection point 10, that is, the capacitor 8 ON / OFF of the switch circuit 4 is controlled by the charging potential of the switch circuit 4.
【0039】次に、本実施形態の帰還増幅回路に電源が
投入された場合の動作について説明する。コンデンサ8
が充電されていないときはスイッチ回路4はオンしてお
り、高抵抗素子3に流れる電流はスイッチ回路4により
バイパスされている。帰還増幅回路に電源が投入される
と、充電用抵抗素子9を介してコンデンサ8が充電さ
れ、接続点10の電位は電源の立ち上がりに比ぺて、コ
ンデンサ8及び充電用抵抗素子9の時定数でゆっくりと
立ち上がる。つまり、コンデンサ8の容量及び充電用抵
抗素子9の抵抗値が高いほど立ち上がり時間は長くな
る。そして、接続点10の電位がある閾値に達するまで
スイッチ回路4はオンされているので、帰還増幅回路は
急速に安定状態に近づく。Next, an operation when power is supplied to the feedback amplifier circuit of the present embodiment will be described. Capacitor 8
Is not charged, the switch circuit 4 is on, and the current flowing through the high resistance element 3 is bypassed by the switch circuit 4. When power is supplied to the feedback amplifier circuit, the capacitor 8 is charged via the charging resistor 9, and the potential of the connection point 10 is higher than the rise of the power supply by the time constant of the capacitor 8 and the charging resistor 9. And get up slowly. That is, the higher the capacitance of the capacitor 8 and the resistance value of the charging resistor 9, the longer the rise time. Since the switch circuit 4 is turned on until the potential of the connection point 10 reaches a certain threshold, the feedback amplifier circuit rapidly approaches a stable state.
【0040】接続点10の電位が前記閾値に達すると、
スイッチ回路4がオフし、高抵抗素子3に電流が導通さ
れる状態になり、帰還増幅回路は過渡期を経て正常動作
可能な状態に落ち着くことになる。When the potential at the connection point 10 reaches the threshold value,
The switch circuit 4 is turned off, the current is conducted to the high resistance element 3, and the feedback amplifier circuit settles in a state where it can operate normally after a transition period.
【0041】なお、コンデンサ8を放電する放電回路
(図示せず)を設けるようにすれば、ノイズ等により帰
還増幅回路の動作が不安定になったとき、この放電回路
により再びスイッチ回路4をオンし、上述と同様の動作
により帰還増幅回路の動作が安定するまでの時間を短縮
させることができる。If a discharge circuit (not shown) for discharging the capacitor 8 is provided, when the operation of the feedback amplifier circuit becomes unstable due to noise or the like, the switch circuit 4 is turned on again by the discharge circuit. However, the time until the operation of the feedback amplifier circuit is stabilized can be reduced by the same operation as described above.
【0042】また、高抵抗素子3と充電用抵抗素子9と
して、例えぱ温度特性等について同じ特性を有する素子
を用いれば、高抵抗素子3と充電用抵抗素子9とにおい
て温度特性等による各々の抵抗値のぱらつきが同じにな
る。従って、高抵抗素子3の抵抗値がぱらつきにより高
くなると、スイッチ回路4がオフした際、高抵抗素子3
の抵抗値が高くなったことにより余計に安定状態までの
時間がかかることになるが、充電用抵抗素子9の抵抗値
も高抵抗素子3と同様に高くなる。これにより、コンデ
ンサ8の充電時間も長くなるので、スイッチ回路4がオ
ンしている時間が長くなり、結果として高抵抗素子3の
抵抗値のぱらつきによって安定動作可能になるまでの時
間が長くなるのを防止することができる。If elements having the same temperature characteristics or the like are used as the high resistance element 3 and the charging resistance element 9, for example, each of the high resistance element 3 and the charging resistance element 9 depends on the temperature characteristics and the like. The variation in resistance value is the same. Therefore, when the resistance value of the high resistance element 3 increases due to fluctuation, when the switch circuit 4 is turned off, the high resistance element 3
However, it takes extra time to reach a stable state due to the increase in the resistance value of the charging resistance element 9, but the resistance value of the charging resistance element 9 also increases similarly to the high resistance element 3. As a result, the charging time of the capacitor 8 becomes longer, so that the time during which the switch circuit 4 is on becomes longer, and as a result, the time until the stable operation becomes possible due to fluctuations in the resistance value of the high resistance element 3 becomes longer. Can be prevented.
【0043】=実施形態4= 図5は、本発明の他の実施形態に係る帰還増幅回路を示
す概略構成図である。本実施形態では、図4で示した帰
還増幅回路において、コンデンサ8と充電用抵抗素子9
との接続点10とスイッチ回路4とをバッファ回路11
を介して接続した構成となっている。バッファ回路11
はインバータ等により構成され、信号が入カされてから
出力されるまでに若干の遅延時間を生じる。Embodiment 4 = FIG. 5 is a schematic configuration diagram showing a feedback amplifier circuit according to another embodiment of the present invention. In the present embodiment, in the feedback amplifier circuit shown in FIG.
A connection point 10 with the switch circuit 4 and a buffer circuit 11
It is configured to be connected via a. Buffer circuit 11
Is constituted by an inverter or the like, and generates a slight delay time from when a signal is input to when it is output.
【0044】従って、本実施形態においては、バッファ
回路11に信号が入力されてから出力されるまでの遅延
時間を利用して、オンしているスイッチ回路4がオフす
るまでの時間を遅らせることができる。つまり、スイッ
チ回路4がオンしている時間を長くするために帰還増幅
回路の回路サイズに直接影響を与えるコンデンサ8の容
量を増加させることなくバッファ回路11によりスイッ
チ回路4がオンしている時間を長くすることができる。Therefore, in the present embodiment, the time from when the signal is input to the buffer circuit 11 to when the signal is output to the buffer circuit 11 is used to delay the time until the switch circuit 4 that is on is turned off. it can. In other words, in order to extend the time during which the switch circuit 4 is turned on, the time during which the switch circuit 4 is turned on by the buffer circuit 11 can be reduced without increasing the capacitance of the capacitor 8 which directly affects the circuit size of the feedback amplifier circuit. Can be longer.
【0045】=実施形態5= 図6は、本発明の他の実施形態に係る帰還増幅回路を示
す概略構成図である。本実施形態では、図5で示した帰
還増幅回路において、バッファ回路11をインバータ1
1a,11bとを直列に接続することにより構成し、イ
ンバータ11aの閾値を高く、インバータ11bの閾値
を低くするようにした構成となっている。Embodiment 5 = FIG. 6 is a schematic configuration diagram showing a feedback amplifier circuit according to another embodiment of the present invention. In the present embodiment, in the feedback amplifier circuit shown in FIG.
1a and 11b are connected in series so that the threshold value of the inverter 11a is high and the threshold value of the inverter 11b is low.
【0046】次に、本実施形態の動作について説明す
る。実施形態3と同様に、接続点10の電位によりスイ
ッチ回路4をオンからオフに切り換える。この際、イン
バータ11aは、通常のインバータの閾値よりも高く設
定すると、信号が入力されてから出力されるまでの時間
を長くすることができるので、結果としてスイッチ回路
4がオンしている時間を長くすることができる。また、
同様に、次段のインバータ11bの閾値を通常のインパ
ータの閾値よりも低くすることで、インバータ11bに
信号が入力されてから出力されるまでの時間を長くする
ことができるので、結果としてスイッチ回路4がオンし
ている時間を長くすることができる。Next, the operation of this embodiment will be described. As in the third embodiment, the switch circuit 4 is switched from on to off by the potential of the connection point 10. At this time, if the inverter 11a is set higher than the threshold value of the normal inverter, the time from when a signal is input to when the signal is output can be lengthened. As a result, the time during which the switch circuit 4 is on is reduced. Can be longer. Also,
Similarly, by making the threshold value of the inverter 11b at the next stage lower than the threshold value of the normal inverter, the time from when a signal is input to the inverter 11b to when the signal is output can be lengthened. 4 can be made longer.
【0047】なお、どちらか一方のインバータ11a,
11bについて前述のように閾値を設定するだけでもイ
ンパータにおける信号の遅延時間を長くすることができ
る。Note that either one of the inverters 11a,
As described above, the delay time of the signal in the impeller can be extended simply by setting the threshold value for 11b.
【0048】従って、本実施形態においては、スイッチ
回路4がオンしている時間を長くするために帰還増幅回
路の回路サイズに直接影響を与えるコンデンサ8の容量
を増加させることなく、バッファ回路11を構成するイ
ンパータ11a,11bの閾値を設定することによりス
イッチ回路がオンしている時間を長くすることができ
る。Therefore, in the present embodiment, the buffer circuit 11 is connected to the buffer circuit 11 without increasing the capacitance of the capacitor 8 which directly affects the circuit size of the feedback amplifier circuit in order to lengthen the ON time of the switch circuit 4. By setting the threshold values of the configured impellers 11a and 11b, the time during which the switch circuit is on can be extended.
【0049】=実施形態6= 図7は、本発明の他の実施形態に係る帰還増幅回路を示
す概略構成図である。本実施形態では、図5で示した帰
還増幅回路において、バッファ回路11をインバータ1
1c,11dとを直列に接続することにより構成し、イ
ンバータ11cにヒステリシス特性を持たせるようにし
た構成となっている。Embodiment 6 = FIG. 7 is a schematic configuration diagram showing a feedback amplifier circuit according to another embodiment of the present invention. In the present embodiment, in the feedback amplifier circuit shown in FIG.
1c and 11d are connected in series, so that the inverter 11c has a hysteresis characteristic.
【0050】次に、本実施形態の動作について説明す
る。実施形態3と同様に接続点10の電位によりスイッ
チ回路4をオンからオフに切り換える。この際、インバ
ータ11cは、ヒステリシス特性を有するので、コンデ
ンサ8,充電用抵抗素子9等で発生したノイズを吸収
し、スイッチ回路4に与えるノイズの影響が小さくする
ように働く。インバータ11dは、インバータ11cに
おいて反転された信号の極性を再び反転させ、元の状態
に戻すためのものである。Next, the operation of this embodiment will be described. As in the third embodiment, the switch circuit 4 is switched from on to off by the potential of the connection point 10. At this time, since the inverter 11c has a hysteresis characteristic, it works so as to absorb the noise generated in the capacitor 8, the charging resistance element 9 and the like, and to reduce the influence of the noise on the switch circuit 4. The inverter 11d inverts the polarity of the signal inverted by the inverter 11c again to return to the original state.
【0051】従って、本実施形態においては、ヒステリ
シス特性を有するインバータ11cがスイッチ回路4へ
の信号に含まれるノイズを吸収するように働くので、コ
ンデンサ8,充電用抵抗素子9等からスイッチ回路4へ
伝わるノイズによる影響を減少させることができる。Therefore, in this embodiment, since the inverter 11c having the hysteresis characteristic works so as to absorb the noise included in the signal to the switch circuit 4, the inverter 11c from the capacitor 8, the charging resistor 9 and the like to the switch circuit 4 The effect of transmitted noise can be reduced.
【0052】=実施形態7=図8は、本発明の他の実施
形態に係る帰還増幅回路を示す概略構成図である。本実
施形態では、増幅回路1に、増幅回路1の出力の一部を
入力側にフィードバックする帰還回路2を接続し、高抵
抗素子3aとスイッチ回路4aとの並列回路と高抵抗素
子3bとスイッチ回路4bとの並列回路との直列回路が
帰還回路2に直列に接続されている。コンデンサ8と充
電用抵抗素子9との接続点10とスイッチ回路4aと
は、インバータ11c,11dを介して、接続点10と
スイッチ回路4bとは、インバータ11c〜11fの直
列回路を介して接続されている。Embodiment 7 = FIG. 8 is a schematic configuration diagram showing a feedback amplifier circuit according to another embodiment of the present invention. In the present embodiment, a feedback circuit 2 that feeds back a part of the output of the amplifier circuit 1 to the input side is connected to the amplifier circuit 1, and a parallel circuit of a high resistance element 3a and a switch circuit 4a, a high resistance element 3b, and a switch A series circuit with a parallel circuit with the circuit 4b is connected in series to the feedback circuit 2. The connection point 10 between the capacitor 8 and the charging resistance element 9 and the switch circuit 4a are connected via inverters 11c and 11d, and the connection point 10 and the switch circuit 4b are connected via a series circuit of inverters 11c to 11f. ing.
【0053】なお、高抵抗素子とスイッチ回路との並列
回路を帰還回路2と直列に3組以上接続するようにして
も良い。Incidentally, three or more sets of parallel circuits of high resistance elements and switch circuits may be connected in series with the feedback circuit 2.
【0054】次に、本実施形態の動作について説明す
る。スイッチ回路4のオン/オフの制御については、実
施形態6と同様である。しかし、スイッチ回路4aとス
イッチ回路4bとでは、接続点10との間にあるインバ
ータの数が異なるため、図8に示した回路構成では、ス
イッチ回路bがオンしている時間が長くなる。このた
め、高抵抗素子3aが導通されるようになってから高抵
抗素子3bが導通されるようになる。Next, the operation of this embodiment will be described. The on / off control of the switch circuit 4 is the same as in the sixth embodiment. However, the switch circuit 4a and the switch circuit 4b differ in the number of inverters between the connection point 10 and the switch circuit b in the circuit configuration shown in FIG. Therefore, after the high resistance element 3a becomes conductive, the high resistance element 3b becomes conductive.
【0055】従って、本実施形態においては、接続点1
0とそれぞれのスイッチ回路4a,4bとの間に任意の
数のインバータを付加することで、スイッチ回路4a,
4bがオフするまでの時間を任意に設定することがで
き、これにより帰還増幅回路において高抵抗素子3a,
3bがバイパスされている状態から導通状態にいきなり
切り換わるのではなく、高抵抗素子3a,3bの抵抗値
が幾つかの段階を経て徐々に増加するようにできるの
で、いきなり切り換わることで発生するノイズや回路の
動作が不安定になることを防ぐことができる。Therefore, in this embodiment, the connection point 1
By adding an arbitrary number of inverters between 0 and each of the switch circuits 4a and 4b,
4b can be set arbitrarily until the high-resistance element 3a,
The resistance value of the high-resistance elements 3a and 3b can be gradually increased through several stages instead of switching from the bypass state to the conduction state from the bypass state. Noise and unstable operation of the circuit can be prevented.
【0056】=実施形態8= 図9は、本発明の他の実施形態に係る帰還増幅回路を示
す概略構成図である。本実施形態では、図1で示した帰
還増幅回路において、制御回路5がカウンタ機能等を備
えたプログラム可能なデジタル回路12で構成されてい
る。Embodiment 8 = FIG. 9 is a schematic configuration diagram showing a feedback amplifier circuit according to another embodiment of the present invention. In the present embodiment, in the feedback amplifier circuit shown in FIG. 1, the control circuit 5 is configured by a programmable digital circuit 12 having a counter function and the like.
【0057】従って、本実施形態においては、デジタル
回路12のプログラムを変更することによりスイッチ回
路4がオンしている時間を自由に設定することができ
る。Therefore, in this embodiment, the time during which the switch circuit 4 is on can be freely set by changing the program of the digital circuit 12.
【0058】=実施形態9= 図10は、本発明の他の実施形態に係る帰還増幅回路を
示す概略構成図である。本実施形態では、増幅回路1
に、増幅回路1の出力の一部を入力側にフィードバック
する帰還回路2を接続し、高抵抗素子3aとスイッチ回
路4aとの並列回路と高抵抗素子3bとスイッチ回路4
bとの並列回路との直列回路が帰還回路2に直列に接続
されている。そして、スイッチ回路4a,4bにはデジ
タル回路12が接続されている。Embodiment 9 = FIG. 10 is a schematic configuration diagram showing a feedback amplifier circuit according to another embodiment of the present invention. In the present embodiment, the amplification circuit 1
Is connected to a feedback circuit 2 for feeding back a part of the output of the amplifier circuit 1 to the input side, and a parallel circuit of a high resistance element 3a and a switch circuit 4a, a high resistance element 3b and a switch circuit 4
A series circuit with a parallel circuit with b is connected to the feedback circuit 2 in series. A digital circuit 12 is connected to the switch circuits 4a and 4b.
【0059】なお、高抵抗素子とスイッチ回路との並列
回路を帰還回路2と直列に3組以上接続するようにして
も良い。It should be noted that three or more parallel circuits of the high resistance element and the switch circuit may be connected in series with the feedback circuit 2.
【0060】従って、本実施形態においては、デジタル
回路12により複数のスイッチ回路4a,4bがオフす
るまでの時間を自由に設定することができる。また、帰
還増幅回路の高抵抗素子3a,3bの抵抗値をスイッチ
回路4a,4bのオン/オフにより容易に制御できるた
め、用途に応じて帰還増幅回路の抵抗値を自由に設定す
ることができる。Therefore, in the present embodiment, the time until the plurality of switch circuits 4a and 4b are turned off can be freely set by the digital circuit 12. Further, since the resistance values of the high resistance elements 3a and 3b of the feedback amplifier circuit can be easily controlled by turning on / off the switch circuits 4a and 4b, the resistance value of the feedback amplifier circuit can be set freely according to the application. .
【0061】[0061]
【発明の効果】請求項1記載の発明は、増幅回路と、増
幅回路の出力の一部を入力側にフィードバックするため
の帰還回路と、帰還回路と直列に接続され帰還回路の動
作を安定させる高抵抗素子とからなる帰還増幅回路にお
いて、高抵抗素子と並列に接続され高抵抗素子に電流を
流すか否かを制御するスイッチ回路と、スイッチ回路の
動作を制御する制御回路とを付加するようにしたので、
電源投入時等の回路動作が不安定な状態から安定かつ正
常動作可能な状態になるまでの時間を短縮する帰還増幅
回路を提供することができた。According to the first aspect of the present invention, the amplifier circuit, a feedback circuit for feeding back a part of the output of the amplifier circuit to the input side, and a series connection with the feedback circuit to stabilize the operation of the feedback circuit. In a feedback amplifier circuit including a high-resistance element, a switch circuit that is connected in parallel with the high-resistance element and controls whether a current flows through the high-resistance element and a control circuit that controls the operation of the switch circuit are added. Because it was
It is possible to provide a feedback amplifier circuit that shortens the time required for the circuit operation to change from an unstable state at power-on or the like to a stable and normal operation state.
【0062】請求項2記載の発明は、請求項1記載の帰
還増幅回路において、スイッチ回路と直列に緩衝用抵抗
素子を付加するようにしたので、高抵抗素子を完全に短
絡したときに回路が不安定になり発振しやすくなるのを
防止することができる。According to a second aspect of the present invention, in the feedback amplifying circuit according to the first aspect, a buffer resistance element is added in series with the switch circuit. It is possible to prevent unstable operation and easy oscillation.
【0063】請求項3記載の発明は、請求項1または請
求項2記載の帰還増幅回路において、制御回路をコンデ
ンサとコンデンサを充電する充電用抵抗素子との直列回
路で構成し、直列回路を電源とグランドとの間に接続
し、充電用抵抗素子とコンデンサとの接続点の電位に基
づきスイッチ回路を制御するようにしたので、コンデン
サがある程度の時間経過とともに充電され接続点の電位
がある閾値を越えたところで高抵抗素子が導通されるよ
うになるため、帰還増幅回路において電源投入時等の不
安定な状態から安定かつ正常動作可能な状態に復帰する
までの時間を短縮することができる。According to a third aspect of the present invention, in the feedback amplifier circuit according to the first or second aspect, the control circuit comprises a series circuit of a capacitor and a charging resistor for charging the capacitor, and the series circuit is connected to a power supply. And the ground, and controls the switch circuit based on the potential of the connection point between the charging resistor and the capacitor. Since the high-resistance element becomes conductive at the point where the voltage is exceeded, the time required for the feedback amplifier circuit to return from an unstable state such as when power is turned on to a stable and normal operation state can be reduced.
【0064】請求項4記載の発明は、請求項3記載の帰
還増幅回路において、充電用抵抗素子として、高抵抗素
子と同じ特性を有する素子を用いたので、高抵抗素子と
充電用抵抗素子の温度特性等により各々の抵抗値のぱら
つきが同じになり、抵抗値のぱらつきにより帰還増幅回
路が安定動作するまでの時間が長くなるのを防止するこ
とができる。According to a fourth aspect of the present invention, in the feedback amplifying circuit according to the third aspect, an element having the same characteristics as the high resistance element is used as the charging resistance element. Variations in the resistance values become the same due to temperature characteristics and the like, and it is possible to prevent the time required for the feedback amplifier circuit to operate stably due to the fluctuations in the resistance values to be extended.
【0065】請求項5記載の発明は、請求項3または請
求項4記載の帰還増幅回路において、制御回路にバッフ
ァ回路を付加し、接続点とスイッチ回路とをパッファ回
路を介して接続するようにしたので、バッファ回路によ
りスイッチ回路をオフする信号が伝搬する時間を遅らせ
ることが可能となり、高抵抗素子に導通されるまでの時
間を遅らせることができる。According to a fifth aspect of the present invention, in the feedback amplifier circuit of the third or fourth aspect, a buffer circuit is added to the control circuit, and the connection point and the switch circuit are connected via a buffer circuit. Therefore, the time required for the signal for turning off the switch circuit to propagate through the buffer circuit can be delayed, and the time required for the high-resistance element to become conductive can be delayed.
【0066】請求項6記載の発明は、請求項5記載の帰
還増幅回路において、バッファ回路を第1のインバータ
と第2のインバータとを直列に接続することにより構成
し、第1のインバータの閾値を高くし、第2のインバー
タの閾値を低くするようにしたので、第1のインバータ
及び第2のインバータにおいて信号が入力されてから出
力されるまでの時間を閾値の設定により遅らせることが
可能となり、高抵抗素子に導通されるまでの時間を遅ら
せることができる。According to a sixth aspect of the present invention, in the feedback amplifier circuit of the fifth aspect, the buffer circuit is configured by connecting the first inverter and the second inverter in series, and the threshold value of the first inverter is determined. And the threshold of the second inverter is lowered, so that the time from when a signal is input to when it is output in the first and second inverters can be delayed by setting the threshold. In addition, it is possible to delay a time until the high resistance element is conducted.
【0067】請求項7記載の発明は、請求項5または請
求項6記載の帰還増幅回路において、バッファ回路を第
1のインバータと第2のインバータとを直列に接続する
ことにより構成し、第1のインバータにヒステリシス特
性を持たせるようにしたので、制御回路にノイズが発生
した際、制御回路からスイッチ回路へ伝わるノイズによ
る影響を減少させることができる。According to a seventh aspect of the present invention, in the feedback amplifying circuit according to the fifth or sixth aspect, the buffer circuit is constituted by connecting a first inverter and a second inverter in series. Is made to have a hysteresis characteristic, so that when noise occurs in the control circuit, the influence of the noise transmitted from the control circuit to the switch circuit can be reduced.
【0068】請求項8記載の発明は、請求項5乃至請求
項7記載の帰還増幅回路において、高抵抗素子とスイッ
チ回路との組を帰還回路と直列に複数組接続し、スイッ
チ回路と接続点との間にそれぞれ異なる数のバッファ回
路を介在させるようにしたので、帰還増幅回路において
高抵抗素子がバイパスされている状態から導通される状
態にいきなり切り換わるのではなく、高抵抗素子の抵抗
値が幾つかの段階を経て徐々に増加するようになり、い
きなり切り換わることで発生するノイズや回路の動作が
不安定になるのを防止することができる。According to an eighth aspect of the present invention, in the feedback amplifying circuit according to the fifth to seventh aspects, a plurality of sets of a high resistance element and a switch circuit are connected in series with the feedback circuit, and the switch circuit and the connection point are connected. And a different number of buffer circuits between them, so that the feedback amplifier circuit does not suddenly switch from the state where the high resistance element is bypassed to the state where it is conductive, but the resistance value of the high resistance element. Gradually increases after several stages, and it is possible to prevent noise generated by sudden switching and unstable operation of the circuit.
【0069】請求項9記載の発明は、請求項1または請
求項2記載の帰還増幅回路において、制御回路をプログ
ラム可能なデジタル回路により構成するようにしたの
で、スイッチ回路をオンし、高抵抗素子に流れる電流を
バイパスしてから高抵抗素子に導通されるまでの時間を
自由に設定することができる。According to a ninth aspect of the present invention, in the feedback amplifying circuit according to the first or second aspect, the control circuit is constituted by a programmable digital circuit. The time from bypassing the current flowing through to the high resistance element can be set freely.
【0070】請求項10記載の発明は、請求項9記載の
帰還増幅回路において、高抵抗素子とスイッチ回路との
組を帰還回路と直列に複数組接続し、それぞれのスイッ
チ回路をデジタル回路により制御するようにしたので、
複数のスイッチ回路の動作時間を自由に設定できるとと
もに、複数の高抵抗素子の中から所望の抵抗値を持つ抵
抗素子を選択することが可能となる。According to a tenth aspect of the present invention, in the feedback amplifying circuit of the ninth aspect, a plurality of sets of a high resistance element and a switch circuit are connected in series with the feedback circuit, and each switch circuit is controlled by a digital circuit. I decided to
The operation time of the plurality of switch circuits can be freely set, and a resistance element having a desired resistance value can be selected from the plurality of high resistance elements.
【図1】本発明の一実施形態に係る帰還増幅回路を示す
概略構成図である。FIG. 1 is a schematic configuration diagram showing a feedback amplifier circuit according to an embodiment of the present invention.
【図2】上図の概略基本回路図である。FIG. 2 is a schematic basic circuit diagram of the upper diagram.
【図3】本発明の他の実施形態に係る帰還増幅回路を示
す概略構成図である。FIG. 3 is a schematic configuration diagram illustrating a feedback amplifier circuit according to another embodiment of the present invention.
【図4】本発明の他の実施形態に係る帰還増幅回路を示
す概略構成図である。FIG. 4 is a schematic configuration diagram illustrating a feedback amplifier circuit according to another embodiment of the present invention.
【図5】本発明の他の実施形態に係る帰還増幅回路を示
す概略構成図である。FIG. 5 is a schematic configuration diagram showing a feedback amplifier circuit according to another embodiment of the present invention.
【図6】本発明の他の実施形態に係る帰還増幅回路を示
す概略構成図である。FIG. 6 is a schematic configuration diagram showing a feedback amplifier circuit according to another embodiment of the present invention.
【図7】本発明の他の実施形態に係る帰還増幅回路を示
す概略構成図である。FIG. 7 is a schematic configuration diagram showing a feedback amplifier circuit according to another embodiment of the present invention.
【図8】本発明の他の実施形態に係る帰還増幅回路を示
す概略構成図である。FIG. 8 is a schematic configuration diagram showing a feedback amplifier circuit according to another embodiment of the present invention.
【図9】本発明の他の実施形態に係る帰還増幅回路を示
す概略構成図である。FIG. 9 is a schematic configuration diagram showing a feedback amplifier circuit according to another embodiment of the present invention.
【図10】本発明の他の実施形態に係る帰還増幅回路を
示す概略構成図である。FIG. 10 is a schematic configuration diagram showing a feedback amplifier circuit according to another embodiment of the present invention.
【図11】従来例に係る帰還増幅回路を示す概略構成図
である。FIG. 11 is a schematic configuration diagram showing a feedback amplifier circuit according to a conventional example.
【図12】上図の概略基本回路図である。FIG. 12 is a schematic basic circuit diagram of the upper diagram.
OP1,OP2 オペアンプ Cf 帰還容量 C1 容量 Ri,R1 抵抗 Vr 基準電位 1 増幅回路 2 帰還回路 3,3a,3b 高抵抗素子 4,4a,4b スイッチ回路 5 制御回路 6 焦電素子 7 緩衝用抵抗素子 8 コンデンサ 9 充電用抵抗素子 10 接続点 11 バッファ回路 11a〜11f インバータ 12 デジタル回路 OP1, OP2 operational amplifier Cf feedback capacitance C1 capacitance Ri, R1 resistance Vr reference potential 1 amplification circuit 2 feedback circuit 3, 3a, 3b high resistance element 4, 4a, 4b switch circuit 5 control circuit 6 pyroelectric element 7 buffer resistance element 8 Capacitor 9 Charging resistance element 10 Connection point 11 Buffer circuit 11a to 11f Inverter 12 Digital circuit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤村 俊夫 大阪府門真市大字門真1048番地松下電工株 式会社内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Toshio Fujimura 1048 Kazuma Kadoma, Kadoma City, Osaka Inside Matsushita Electric Works, Ltd.
Claims (10)
入力側にフィードバックするための帰還回路と、該帰還
回路と直列に接続され該帰還回路の動作を安定させる高
抵抗素子とからなる帰還増幅回路において、前記高抵抗
素子と並列に接続され前記高抵抗素子に電流を流すか否
かを制御するスイッチ回路と、該スイッチ回路の動作を
制御する制御回路とを付加するようにしたことを特徴と
する帰還増幅回路。An amplifier circuit, a feedback circuit for feeding back a part of an output of the amplifier circuit to an input side, and a high resistance element connected in series with the feedback circuit for stabilizing the operation of the feedback circuit. In the feedback amplifier circuit, a switch circuit connected in parallel with the high-resistance element to control whether a current flows through the high-resistance element and a control circuit to control the operation of the switch circuit are added. A feedback amplifier circuit characterized in that:
子を付加するようにしたことを特徴とする請求項1記載
の帰還増幅回路。2. The feedback amplifier circuit according to claim 1, wherein a buffer resistance element is added in series with said switch circuit.
サを充電する充電用抵抗素子との直列回路で構成し、該
直列回路を電源とグランドとの間に接続し、前記充電用
抵抗素子と前記コンデンサとの接続点の電位に基づき前
記スイッチ回路を制御するようにしたことを特徴とする
請求項1または請求項2記載の帰還増幅回路。3. The control circuit comprises a series circuit of a capacitor and a charging resistance element for charging the capacitor, wherein the series circuit is connected between a power supply and a ground, and wherein the charging resistance element and the capacitor are connected. 3. The feedback amplifier circuit according to claim 1, wherein the switch circuit is controlled based on a potential at a connection point with the feedback amplifier.
素子と同じ特性を有する素子を用いたことを特徴とする
請求項3記載の帰還増幅回路。4. The feedback amplifier circuit according to claim 3, wherein an element having the same characteristics as said high resistance element is used as said charging resistance element.
前記接続点と前記スイッチ回路とを前記パッファ回路を
介して接続するようにしたことを特徴とする請求項3ま
たは請求項4記載の帰還増幅回路。5. A buffer circuit is added to the control circuit,
5. The feedback amplifier circuit according to claim 3, wherein the connection point and the switch circuit are connected via the buffer circuit.
第2のインバータとを直列に接続することにより構成
し、前記第1のインバータの閾値を高くし、前記第2の
インバータの閾値を低くするようにしたことを特徴とす
る請求項5記載の帰還増幅回路。6. The buffer circuit is configured by connecting a first inverter and a second inverter in series, and increases the threshold value of the first inverter and lowers the threshold value of the second inverter. 6. The feedback amplifier circuit according to claim 5, wherein
第2のインバータとを直列に接続することにより構成
し、前記第1のインバータにヒステリシス特性を持たせ
るようにしたことを特徴とする請求項5または請求項6
記載の帰還増幅回路。7. The buffer circuit according to claim 1, wherein a first inverter and a second inverter are connected in series, and the first inverter is provided with a hysteresis characteristic. 5 or Claim 6
Feedback amplifier circuit as described.
組を前記帰還回路と直列に複数組接続し、前記スイッチ
回路と前記接続点との間にそれぞれ異なる数の前記バッ
ファ回路を介在させるようにしたことを特徴とする請求
項5乃至請求項7記載の帰還増幅回路。8. A plurality of sets of the high resistance element and the switch circuit are connected in series with the feedback circuit, and different numbers of the buffer circuits are interposed between the switch circuit and the connection points. 8. The feedback amplifier circuit according to claim 5, wherein:
ル回路により構成するようにしたことを特徴とする請求
項1または請求項2記載の帰還増幅回路。9. The feedback amplifier circuit according to claim 1, wherein said control circuit comprises a programmable digital circuit.
の組を前記帰還回路と直列に複数組接続し、それぞれの
前記スイッチ回路を前記デジタル回路により制御するよ
うにしたことを特徴とする請求項9記載の帰還増幅回
路。10. A plurality of sets of said high-resistance element and said switch circuit are connected in series with said feedback circuit, and each of said switch circuits is controlled by said digital circuit. 9. The feedback amplifier according to 9.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20493597A JP3374710B2 (en) | 1996-10-30 | 1997-07-30 | Feedback amplifier circuit |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28828396 | 1996-10-30 | ||
| JP8-288283 | 1996-10-30 | ||
| JP20493597A JP3374710B2 (en) | 1996-10-30 | 1997-07-30 | Feedback amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10190363A true JPH10190363A (en) | 1998-07-21 |
| JP3374710B2 JP3374710B2 (en) | 2003-02-10 |
Family
ID=26514746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20493597A Expired - Lifetime JP3374710B2 (en) | 1996-10-30 | 1997-07-30 | Feedback amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3374710B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004077665A1 (en) * | 2003-02-25 | 2004-09-10 | Nippon Telegraph And Telephone Corporation | Limiter amplifier |
| JP2006153510A (en) * | 2004-11-25 | 2006-06-15 | Matsushita Electric Works Ltd | Pyroelectric infrared detector |
-
1997
- 1997-07-30 JP JP20493597A patent/JP3374710B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004077665A1 (en) * | 2003-02-25 | 2004-09-10 | Nippon Telegraph And Telephone Corporation | Limiter amplifier |
| JP2006153510A (en) * | 2004-11-25 | 2006-06-15 | Matsushita Electric Works Ltd | Pyroelectric infrared detector |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3374710B2 (en) | 2003-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0405523B1 (en) | Charge pump circuit | |
| JP3456904B2 (en) | Power supply circuit provided with inrush current suppression means and integrated circuit provided with this power supply circuit | |
| JP2860407B2 (en) | Oscillator | |
| JP4966592B2 (en) | Power circuit | |
| US6683765B2 (en) | Switching power unit | |
| JPH1117457A (en) | Electronic device provided with high-speed start-up characteristic | |
| JPS62219813A (en) | Mosfet integrated delay circuit for digital signal | |
| EP0422391A2 (en) | CMOS driver circuit | |
| KR0132781B1 (en) | Integrated circuit with at least one push-pull stage | |
| JPH06244706A (en) | Input buffer with compensated low-pass filter net | |
| US20040233684A1 (en) | Pulse width modulated charge pump | |
| US7075381B2 (en) | Oscillator circuit and oscillator | |
| JP3683188B2 (en) | Delay circuit | |
| JP3374710B2 (en) | Feedback amplifier circuit | |
| JP2561003B2 (en) | Active pull-down ECL circuit | |
| JPH0281090A (en) | Electric power recovery circuit | |
| JP3358501B2 (en) | Feedback amplifier circuit | |
| JP4075164B2 (en) | Charge pump | |
| JPH0620167B2 (en) | Spurious signal reduction circuit | |
| JPH05198196A (en) | Method and apparatus for decreasing effect of sample-switch charge injection into plurality of series-connected sample-data comparators | |
| JP2984001B2 (en) | Low voltage controlled backup electronics with delayed switch off | |
| JPH0621723A (en) | Muting control circuit | |
| JP2006094610A (en) | Power supply ripple filter circuit | |
| JPH09270686A (en) | Power-on reset circuit | |
| JP2976439B2 (en) | Multi-gain amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091129 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091129 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101129 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111129 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131129 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |