JPH10190453A - 差動チャージポンプ回路 - Google Patents
差動チャージポンプ回路Info
- Publication number
- JPH10190453A JPH10190453A JP8350363A JP35036396A JPH10190453A JP H10190453 A JPH10190453 A JP H10190453A JP 8350363 A JP8350363 A JP 8350363A JP 35036396 A JP35036396 A JP 35036396A JP H10190453 A JPH10190453 A JP H10190453A
- Authority
- JP
- Japan
- Prior art keywords
- current
- emitter
- voltage
- power storage
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 蓄電手段の両端に流れる電流が等しくなるよ
う制御して、蓄電手段を充電するアタック電流及びリカ
バリ電流の誤差を補正し得る差動チャージポンプ回路を
提供する。 【解決手段】 コンデンサＣ１の両端の差電圧を帰還増
幅して該コンデンサＣ１をバイアスする帰還増幅回路
と、第３及び第４のエミッタフォロアにそれぞれ流れる
電流を検出する第１及び第２の電流検出回路と、第１及
び第２の電流検出回路の出力をそれぞれ第５及び第６の
エミッタフォロアを介してベースに入力し、それぞれの
コレクタ出力を第３及び第４のエミッタフォロアに供給
する第３及び第４のトランジスタを備え、第１及び第２
の電流検出手回路の出力の差電圧を負帰還増幅して帰還
増幅回路の出力に加える負帰還増幅回路とを備えて構成
する。
う制御して、蓄電手段を充電するアタック電流及びリカ
バリ電流の誤差を補正し得る差動チャージポンプ回路を
提供する。 【解決手段】 コンデンサＣ１の両端の差電圧を帰還増
幅して該コンデンサＣ１をバイアスする帰還増幅回路
と、第３及び第４のエミッタフォロアにそれぞれ流れる
電流を検出する第１及び第２の電流検出回路と、第１及
び第２の電流検出回路の出力をそれぞれ第５及び第６の
エミッタフォロアを介してベースに入力し、それぞれの
コレクタ出力を第３及び第４のエミッタフォロアに供給
する第３及び第４のトランジスタを備え、第１及び第２
の電流検出手回路の出力の差電圧を負帰還増幅して帰還
増幅回路の出力に加える負帰還増幅回路とを備えて構成
する。
Description
【０００１】
【発明の属する技術分野】本発明は第１の電流（アタッ
ク電流）及び第２の電流（リカバリ電流）により充電さ
れる蓄電手段を備えた差動チャージポンプ回路に係り、
特に、蓄電手段の両端に流れる電流が等しくなるよう制
御して、蓄電手段を充電する第１の電流（アタック電
流）及び第２の電流（リカバリ電流）の誤差を補正し得
る差動チャージポンプ回路に関する。
ク電流）及び第２の電流（リカバリ電流）により充電さ
れる蓄電手段を備えた差動チャージポンプ回路に係り、
特に、蓄電手段の両端に流れる電流が等しくなるよう制
御して、蓄電手段を充電する第１の電流（アタック電
流）及び第２の電流（リカバリ電流）の誤差を補正し得
る差動チャージポンプ回路に関する。
【０００２】
【従来の技術】従来の差動チャージポンプ回路の回路図
を図３に示す。同図において、本従来例の差動チャージ
ポンプ回路は、おおまかに、電源電位ＶＣＣを供給する
電源Ｖ１と、アタック電流及びリカバリ電流により充電
されるコンデンサＣ１（容量値Ｃ）と、コンデンサＣ１
の両端の電圧をそれぞれ第１及び第２のエミッタフォロ
アを介してベースに入力する第１及び第２のトランジス
タＱ４及びＱ１１と、第１及び第２のトランジスタＱ４
及びＱ１１のコレクタ出力をそれぞれコンデンサＣ１の
両端に供給する第３及び第４のエミッタフォロアを備
え、コンデンサＣ１の両端の差電圧を帰還増幅して該コ
ンデンサＣ１をバイアスする帰還増幅回路とを備えて構
成されている。
を図３に示す。同図において、本従来例の差動チャージ
ポンプ回路は、おおまかに、電源電位ＶＣＣを供給する
電源Ｖ１と、アタック電流及びリカバリ電流により充電
されるコンデンサＣ１（容量値Ｃ）と、コンデンサＣ１
の両端の電圧をそれぞれ第１及び第２のエミッタフォロ
アを介してベースに入力する第１及び第２のトランジス
タＱ４及びＱ１１と、第１及び第２のトランジスタＱ４
及びＱ１１のコレクタ出力をそれぞれコンデンサＣ１の
両端に供給する第３及び第４のエミッタフォロアを備
え、コンデンサＣ１の両端の差電圧を帰還増幅して該コ
ンデンサＣ１をバイアスする帰還増幅回路とを備えて構
成されている。
【０００３】第１のエミッタフォロアは、ベースをコン
デンサＣ１の第１端子Ｎ１に、コレクタを電源電位ＶＣ
Ｃに、エミッタを第２電流源Ｉ２（電流値Ｉ）にそれぞ
れ接続したＮＰＮトランジスタＱ１と、ベースをＰＮＰ
トランジスタＱ１のエミッタに、コレクタを接地電位Ｇ
ＮＤに、エミッタを第１電流源Ｉ１（電流値Ｉ）にそれ
ぞれ接続したＰＮＰトランジスタＰ１とを備えている。
デンサＣ１の第１端子Ｎ１に、コレクタを電源電位ＶＣ
Ｃに、エミッタを第２電流源Ｉ２（電流値Ｉ）にそれぞ
れ接続したＮＰＮトランジスタＱ１と、ベースをＰＮＰ
トランジスタＱ１のエミッタに、コレクタを接地電位Ｇ
ＮＤに、エミッタを第１電流源Ｉ１（電流値Ｉ）にそれ
ぞれ接続したＰＮＰトランジスタＰ１とを備えている。
【０００４】第２のエミッタフォロアは、ベースをコン
デンサＣ１の第２端子Ｎ２に、コレクタを電源電位ＶＣ
Ｃに、エミッタを第１０電流源Ｉ１０（電流値Ｉ）にそ
れぞれ接続したＮＰＮトランジスタＱ１６と、ベースを
ＰＮＰトランジスタＱ１６のエミッタに、コレクタを接
地電位ＧＮＤに、エミッタを第１１電流源Ｉ１１（電流
値Ｉ）にそれぞれ接続したＰＮＰトランジスタＰ２とを
備えている。
デンサＣ１の第２端子Ｎ２に、コレクタを電源電位ＶＣ
Ｃに、エミッタを第１０電流源Ｉ１０（電流値Ｉ）にそ
れぞれ接続したＮＰＮトランジスタＱ１６と、ベースを
ＰＮＰトランジスタＱ１６のエミッタに、コレクタを接
地電位ＧＮＤに、エミッタを第１１電流源Ｉ１１（電流
値Ｉ）にそれぞれ接続したＰＮＰトランジスタＰ２とを
備えている。
【０００５】また、帰還増幅回路は、ベースをＰＮＰト
ランジスタＰ１のエミッタに、コレクタを第１抵抗Ｒ１
（抵抗値Ｒ）の一方の端子に、エミッタを第４電流源Ｉ
４（電流値Ｉ）にそれぞれ接続した第１のトランジスタ
（ＮＰＮトランジスタ）Ｑ４と、ベースをＰＮＰトラン
ジスタＰ２のエミッタに、コレクタを第３抵抗Ｒ３（抵
抗値Ｒ）の一方の端子に、エミッタを第８電流源Ｉ８
（電流値Ｉ）にそれぞれ接続した第２のトランジスタ
（ＮＰＮトランジスタ）Ｑ１１と、ベース及びコレクタ
を電源電位ＶＣＣに、エミッタを第１抵抗Ｒ１の他方の
端子にそれぞれ接続したＮＰＮトランジスタＱ５と、ベ
ース及びコレクタを電源電位ＶＣＣに、エミッタを第３
抵抗Ｒ３の他方の端子にそれぞれ接続したＮＰＮトラン
ジスタＱ１０と、第１及び第３抵抗Ｒ１及びＲ３と、一
方をＮＰＮトランジスタＱ４のエミッタに、他方をＮＰ
ＮトランジスタＱ１１のエミッタにそれぞれ接続した第
２抵抗Ｒ２（抵抗値２Ｒ）とを備えて構成されている。
ランジスタＰ１のエミッタに、コレクタを第１抵抗Ｒ１
（抵抗値Ｒ）の一方の端子に、エミッタを第４電流源Ｉ
４（電流値Ｉ）にそれぞれ接続した第１のトランジスタ
（ＮＰＮトランジスタ）Ｑ４と、ベースをＰＮＰトラン
ジスタＰ２のエミッタに、コレクタを第３抵抗Ｒ３（抵
抗値Ｒ）の一方の端子に、エミッタを第８電流源Ｉ８
（電流値Ｉ）にそれぞれ接続した第２のトランジスタ
（ＮＰＮトランジスタ）Ｑ１１と、ベース及びコレクタ
を電源電位ＶＣＣに、エミッタを第１抵抗Ｒ１の他方の
端子にそれぞれ接続したＮＰＮトランジスタＱ５と、ベ
ース及びコレクタを電源電位ＶＣＣに、エミッタを第３
抵抗Ｒ３の他方の端子にそれぞれ接続したＮＰＮトラン
ジスタＱ１０と、第１及び第３抵抗Ｒ１及びＲ３と、一
方をＮＰＮトランジスタＱ４のエミッタに、他方をＮＰ
ＮトランジスタＱ１１のエミッタにそれぞれ接続した第
２抵抗Ｒ２（抵抗値２Ｒ）とを備えて構成されている。
【０００６】また、第３のエミッタフォロアは、ベース
をＮＰＮトランジスタ（第１のトランジスタ）Ｑ４のコ
レクタに、コレクタを電源電位ＶＣＣに、エミッタをＮ
ＰＮトランジスタＱ１２を介して第９電流源Ｉ９（電流
値はアタック電流Ｉａｔ）にそれぞれ接続したＮＰＮト
ランジスタＱ１３で実現され、第４のエミッタフォロア
は、ベースをＮＰＮトランジスタ（第２のトランジス
タ）Ｑ１１のコレクタに、コレクタを電源電位ＶＣＣ
に、エミッタを第３電流源Ｉ３（電流値はリカバリ電流
Ｉｄｅｃ）にそれぞれ接続したＮＰＮトランジスタＱ２
で実現されている。
をＮＰＮトランジスタ（第１のトランジスタ）Ｑ４のコ
レクタに、コレクタを電源電位ＶＣＣに、エミッタをＮ
ＰＮトランジスタＱ１２を介して第９電流源Ｉ９（電流
値はアタック電流Ｉａｔ）にそれぞれ接続したＮＰＮト
ランジスタＱ１３で実現され、第４のエミッタフォロア
は、ベースをＮＰＮトランジスタ（第２のトランジス
タ）Ｑ１１のコレクタに、コレクタを電源電位ＶＣＣ
に、エミッタを第３電流源Ｉ３（電流値はリカバリ電流
Ｉｄｅｃ）にそれぞれ接続したＮＰＮトランジスタＱ２
で実現されている。
【０００７】更に、本従来例の差動チャージポンプ回路
は、ベースを信号ＡＴＫ＿Ｈに、コレクタをコンデンサ
Ｃ１の第２端子Ｎ２に、エミッタを第９電流源Ｉ９にそ
れぞれ接続して、信号ＡＴＫ＿Ｈが”Ｈ”レベルの時に
オン状態となるＮＰＮトランジスタＱ１２と、ベースを
信号ＡＴＫ＿Ｌに、コレクタを電源電位ＶＣＣに、エミ
ッタをエミッタを第９電流源Ｉ９にそれぞれ接続して、
信号ＡＴＫ＿Ｈが”Ｌ”レベルの時にオン状態となるＮ
ＰＮトランジスタＱ１５とを備えている。
は、ベースを信号ＡＴＫ＿Ｈに、コレクタをコンデンサ
Ｃ１の第２端子Ｎ２に、エミッタを第９電流源Ｉ９にそ
れぞれ接続して、信号ＡＴＫ＿Ｈが”Ｈ”レベルの時に
オン状態となるＮＰＮトランジスタＱ１２と、ベースを
信号ＡＴＫ＿Ｌに、コレクタを電源電位ＶＣＣに、エミ
ッタをエミッタを第９電流源Ｉ９にそれぞれ接続して、
信号ＡＴＫ＿Ｈが”Ｌ”レベルの時にオン状態となるＮ
ＰＮトランジスタＱ１５とを備えている。
【０００８】以上のような構成において、本従来例の差
動チャージポンプ回路では、コンデンサＣ１は、第９電
流源Ｉ９のアタック電流Ｉａｔ及び第３電流源Ｉ３のリ
カバリ電流Ｉｄｅｃによりチャージされる。
動チャージポンプ回路では、コンデンサＣ１は、第９電
流源Ｉ９のアタック電流Ｉａｔ及び第３電流源Ｉ３のリ
カバリ電流Ｉｄｅｃによりチャージされる。
【０００９】コンデンサＣ１の両端電圧は、それぞれ第
１及び第２のエミッタフォロアＱ１，Ｐ１及びＱ１６，
Ｐ２を介して、第１及び第２のトランジスタＱ４及びＱ
１１、並びに第１、第２及び第３の抵抗Ｒ１，Ｒ２及び
Ｒ３によって構成される帰還増幅回路に入力される。こ
の差動増幅回路のゲインは約１倍であり、この差動増幅
回路の出力が第３及び第４のエミッタフォロアＱ２及び
Ｑ１３を介してコンデンサＣ１の両端に接続されてい
る。
１及び第２のエミッタフォロアＱ１，Ｐ１及びＱ１６，
Ｐ２を介して、第１及び第２のトランジスタＱ４及びＱ
１１、並びに第１、第２及び第３の抵抗Ｒ１，Ｒ２及び
Ｒ３によって構成される帰還増幅回路に入力される。こ
の差動増幅回路のゲインは約１倍であり、この差動増幅
回路の出力が第３及び第４のエミッタフォロアＱ２及び
Ｑ１３を介してコンデンサＣ１の両端に接続されてい
る。
【００１０】
【発明が解決しようとする課題】上記従来の差動チャー
ジポンプ回路においては、第３及び第４のエミッタフォ
ロアを構成するＮＰＮトランジスタＱ２及びＱ１３のベ
ース−エミッタ電圧ＶBEが等しければ、ＮＰＮトランジ
スタＱ２及びＱ１３に等しく分流し、コンデンサＣ１に
流れる電流は、その何れかの端子から流すアタック電流
またはリカバリ電流の正確に１／２の電流が流れる。し
かしながら、実際には、差動増幅回路のオフセットやゲ
イン誤差等により、ＮＰＮトランジスタＱ２及びＱ１３
のベース−エミッタ電圧ＶBEは正確に等しくはならず、
ＮＰＮトランジスタＱ２及びＱ１３に流れる電流値は
１：１から外れることになる。特に、コンデンサＣ１の
両端電圧が大きくなると、ゲイン誤差の影響が大きくな
り、コンデンサＣ１に流れる電流値に誤差を生じること
となる。
ジポンプ回路においては、第３及び第４のエミッタフォ
ロアを構成するＮＰＮトランジスタＱ２及びＱ１３のベ
ース−エミッタ電圧ＶBEが等しければ、ＮＰＮトランジ
スタＱ２及びＱ１３に等しく分流し、コンデンサＣ１に
流れる電流は、その何れかの端子から流すアタック電流
またはリカバリ電流の正確に１／２の電流が流れる。し
かしながら、実際には、差動増幅回路のオフセットやゲ
イン誤差等により、ＮＰＮトランジスタＱ２及びＱ１３
のベース−エミッタ電圧ＶBEは正確に等しくはならず、
ＮＰＮトランジスタＱ２及びＱ１３に流れる電流値は
１：１から外れることになる。特に、コンデンサＣ１の
両端電圧が大きくなると、ゲイン誤差の影響が大きくな
り、コンデンサＣ１に流れる電流値に誤差を生じること
となる。
【００１１】定量的に考察すれば、コンデンサＣ１をバ
イアスする１対のエミッタフォロア（ＮＰＮトランジス
タＱ２及びＱ１３）のベース−エミッタ電圧ＶBEに差が
あると、各々に流れる電流値の比は、ΔＶBEをＮＰＮト
ランジスタＱ２及びＱ１３のベース−エミッタ電圧ＶBE
の差、Ｉ１，Ｉ２をそれぞれＮＰＮトランジスタＱ２及
びＱ１３に流れる電流値とするとき、次式に従うことに
なる。 Ｉ２／Ｉ１＝ｅｘｐ（ΔＶBE／ＶT）
イアスする１対のエミッタフォロア（ＮＰＮトランジス
タＱ２及びＱ１３）のベース−エミッタ電圧ＶBEに差が
あると、各々に流れる電流値の比は、ΔＶBEをＮＰＮト
ランジスタＱ２及びＱ１３のベース−エミッタ電圧ＶBE
の差、Ｉ１，Ｉ２をそれぞれＮＰＮトランジスタＱ２及
びＱ１３に流れる電流値とするとき、次式に従うことに
なる。 Ｉ２／Ｉ１＝ｅｘｐ（ΔＶBE／ＶT）
【００１２】上記従来の差動チャージポンプ回路におい
ては、コンデンサＣ１をバイアスするための帰還増幅回
路（ゲイン１倍）のゲイン誤差により、Ｉ２／Ｉ１≠１
となり、この結果、コンデンサＣ１に流れるアタック電
流及びリカバリ電流の電流値に大きな誤差が生じてい
た。この誤差は、コンデンサＣ１の両端電圧ＶCAPと、
帰還増幅回路のゲイン誤差ΔＧによって変化し、図４の
ブロック図からも明らかなように、ΔＶBE＝ＶCAP×Δ
Ｇとなるため、コンデンサＣ１の両端の電位差が大きく
なると、Ｉ２／Ｉ１の誤差は無視できない大きさとなる
という事情があった。
ては、コンデンサＣ１をバイアスするための帰還増幅回
路（ゲイン１倍）のゲイン誤差により、Ｉ２／Ｉ１≠１
となり、この結果、コンデンサＣ１に流れるアタック電
流及びリカバリ電流の電流値に大きな誤差が生じてい
た。この誤差は、コンデンサＣ１の両端電圧ＶCAPと、
帰還増幅回路のゲイン誤差ΔＧによって変化し、図４の
ブロック図からも明らかなように、ΔＶBE＝ＶCAP×Δ
Ｇとなるため、コンデンサＣ１の両端の電位差が大きく
なると、Ｉ２／Ｉ１の誤差は無視できない大きさとなる
という事情があった。
【００１３】本発明は、上記従来の事情に鑑みてなされ
たものであって、第１の電流（アタック電流）及び第２
の電流（リカバリ電流）により充電される蓄電手段を備
えた差動チャージポンプ回路において、蓄電手段の両端
に流れる電流が等しくなるよう制御して、蓄電手段を充
電する第１の電流（アタック電流）及び第２の電流（リ
カバリ電流）の誤差を補正し得る差動チャージポンプ回
路を提供することを目的としている。
たものであって、第１の電流（アタック電流）及び第２
の電流（リカバリ電流）により充電される蓄電手段を備
えた差動チャージポンプ回路において、蓄電手段の両端
に流れる電流が等しくなるよう制御して、蓄電手段を充
電する第１の電流（アタック電流）及び第２の電流（リ
カバリ電流）の誤差を補正し得る差動チャージポンプ回
路を提供することを目的としている。
【００１４】
【課題を解決するための手段】上記課題を解決するため
に、本発明の差動チャージポンプ回路は、第１の電流及
び第２の電流により充電される蓄電手段と、前記蓄電手
段の両端の差電圧を帰還増幅して該蓄電手段をバイアス
する帰還増幅手段とを具備する差動チャージポンプ回路
であって、前記蓄電手段の両端にそれぞれ流れる電流を
検出する２個の電流検出手段と、前記２個の電流検出手
段の出力の差電圧を負帰還増幅して前記帰還増幅手段の
出力に加える負帰還増幅手段とを具備するものである。
に、本発明の差動チャージポンプ回路は、第１の電流及
び第２の電流により充電される蓄電手段と、前記蓄電手
段の両端の差電圧を帰還増幅して該蓄電手段をバイアス
する帰還増幅手段とを具備する差動チャージポンプ回路
であって、前記蓄電手段の両端にそれぞれ流れる電流を
検出する２個の電流検出手段と、前記２個の電流検出手
段の出力の差電圧を負帰還増幅して前記帰還増幅手段の
出力に加える負帰還増幅手段とを具備するものである。
【００１５】また、本発明の差動チャージポンプ回路
は、第１の電流及び第２の電流により充電される蓄電手
段と、前記蓄電手段の両端の電圧をそれぞれ第１及び第
２のエミッタフォロアを介してベースに入力する第１及
び第２のトランジスタと、前記第１及び第２のトランジ
スタのコレクタ出力をそれぞれ前記蓄電手段の両端に供
給する第３及び第４のエミッタフォロアを備え、前記蓄
電手段の両端の差電圧を帰還増幅して該蓄電手段をバイ
アスする帰還増幅手段とを具備する差動チャージポンプ
回路であって、前記第３及び第４のエミッタフォロアの
ベース−エミッタ間電圧の差を検出する電圧検出手段
と、前記電圧検出手段による差電圧をそれぞれ第５及び
第６のエミッタフォロアを介して両者のベース間に入力
し、それぞれのコレクタ出力を前記第３及び第４のエミ
ッタフォロアに供給する第３及び第４のトランジスタを
備え、前記電圧検出手段により検出された差電圧を負帰
還増幅して前記帰還増幅手段の出力に加える負帰還増幅
手段とを具備するものである。
は、第１の電流及び第２の電流により充電される蓄電手
段と、前記蓄電手段の両端の電圧をそれぞれ第１及び第
２のエミッタフォロアを介してベースに入力する第１及
び第２のトランジスタと、前記第１及び第２のトランジ
スタのコレクタ出力をそれぞれ前記蓄電手段の両端に供
給する第３及び第４のエミッタフォロアを備え、前記蓄
電手段の両端の差電圧を帰還増幅して該蓄電手段をバイ
アスする帰還増幅手段とを具備する差動チャージポンプ
回路であって、前記第３及び第４のエミッタフォロアの
ベース−エミッタ間電圧の差を検出する電圧検出手段
と、前記電圧検出手段による差電圧をそれぞれ第５及び
第６のエミッタフォロアを介して両者のベース間に入力
し、それぞれのコレクタ出力を前記第３及び第４のエミ
ッタフォロアに供給する第３及び第４のトランジスタを
備え、前記電圧検出手段により検出された差電圧を負帰
還増幅して前記帰還増幅手段の出力に加える負帰還増幅
手段とを具備するものである。
【００１６】また、本発明の差動チャージポンプ回路
は、第１の電流及び第２の電流により充電される蓄電手
段と、前記蓄電手段の両端の電圧をそれぞれ第１及び第
２のエミッタフォロアを介してベースに入力する第１及
び第２のトランジスタと、前記第１及び第２のトランジ
スタのコレクタ出力をそれぞれ前記蓄電手段の両端に供
給する第３及び第４のエミッタフォロアを備え、前記蓄
電手段の両端の差電圧を帰還増幅して該蓄電手段をバイ
アスする帰還増幅手段とを具備する差動チャージポンプ
回路であって、前記第３及び第４のエミッタフォロアに
それぞれ流れる電流を検出する２個の電流検出手段と、
前記２個の電流検出手段の出力をそれぞれ第５及び第６
のエミッタフォロアを介してベースに入力し、それぞれ
のコレクタ出力を前記第３及び第４のエミッタフォロア
に供給する第３及び第４のトランジスタを備え、前記２
個の電流検出手段の出力の差電圧を負帰還増幅して前記
帰還増幅手段の出力に加える負帰還増幅手段とを具備す
るものである。
は、第１の電流及び第２の電流により充電される蓄電手
段と、前記蓄電手段の両端の電圧をそれぞれ第１及び第
２のエミッタフォロアを介してベースに入力する第１及
び第２のトランジスタと、前記第１及び第２のトランジ
スタのコレクタ出力をそれぞれ前記蓄電手段の両端に供
給する第３及び第４のエミッタフォロアを備え、前記蓄
電手段の両端の差電圧を帰還増幅して該蓄電手段をバイ
アスする帰還増幅手段とを具備する差動チャージポンプ
回路であって、前記第３及び第４のエミッタフォロアに
それぞれ流れる電流を検出する２個の電流検出手段と、
前記２個の電流検出手段の出力をそれぞれ第５及び第６
のエミッタフォロアを介してベースに入力し、それぞれ
のコレクタ出力を前記第３及び第４のエミッタフォロア
に供給する第３及び第４のトランジスタを備え、前記２
個の電流検出手段の出力の差電圧を負帰還増幅して前記
帰還増幅手段の出力に加える負帰還増幅手段とを具備す
るものである。
【００１７】また、本発明の差動チャージポンプ回路
は、前記負帰還増幅手段は、前記第３及び第４のトラン
ジスタのエミッタに接続される電流源と、前記第３及び
第４のトランジスタのコレクタに接続される第１及び第
２の抵抗とを具備し、前記電流源の電流値並びに前記第
１及び第２の抵抗の抵抗値により、前記負帰還増幅手段
の負帰還増幅率を決定するものである。
は、前記負帰還増幅手段は、前記第３及び第４のトラン
ジスタのエミッタに接続される電流源と、前記第３及び
第４のトランジスタのコレクタに接続される第１及び第
２の抵抗とを具備し、前記電流源の電流値並びに前記第
１及び第２の抵抗の抵抗値により、前記負帰還増幅手段
の負帰還増幅率を決定するものである。
【００１８】本発明の差動チャージポンプ回路では、蓄
電手段は、第１の電流（アタック電流）及び第２の電流
（リカバリ電流）によりチャージされ、本来、第３及び
第４のエミッタフォロアを構成するトランジスタのベー
ス−エミッタ電圧ＶBEが等しければ、各トランジスタに
等しく分流し、蓄電手段に流れる電流は、その何れかの
端子から流すアタック電流またはリカバリ電流の正確に
１／２の電流が流れるはずであるが、実際には、差動増
幅回路のオフセットやゲイン誤差等により、各トランジ
スタのベース−エミッタ電圧ＶBEは正確に等しくはなら
ず、両者に流れる電流値は１：１から外れることにな
る。
電手段は、第１の電流（アタック電流）及び第２の電流
（リカバリ電流）によりチャージされ、本来、第３及び
第４のエミッタフォロアを構成するトランジスタのベー
ス−エミッタ電圧ＶBEが等しければ、各トランジスタに
等しく分流し、蓄電手段に流れる電流は、その何れかの
端子から流すアタック電流またはリカバリ電流の正確に
１／２の電流が流れるはずであるが、実際には、差動増
幅回路のオフセットやゲイン誤差等により、各トランジ
スタのベース−エミッタ電圧ＶBEは正確に等しくはなら
ず、両者に流れる電流値は１：１から外れることにな
る。
【００１９】そこで、本発明の差動チャージポンプ回路
では、電流検出手段により第３及び第４のエミッタフォ
ロアの電流比を検出、或いは、電圧検出手段により第３
及び第４のエミッタフォロアのベース−エミッタ間電圧
の差を検出して、第５及び第６のエミッタフォロアを介
して負帰還増幅手段の差動対（第３及び第４のトランジ
スタ）に入力し、該差動対のコレクタを第１及び第２の
抵抗に接続することにより、電圧検出手段または電流検
出手段により検出された差電圧を負帰還増幅して帰還増
幅手段の出力に加算している。
では、電流検出手段により第３及び第４のエミッタフォ
ロアの電流比を検出、或いは、電圧検出手段により第３
及び第４のエミッタフォロアのベース−エミッタ間電圧
の差を検出して、第５及び第６のエミッタフォロアを介
して負帰還増幅手段の差動対（第３及び第４のトランジ
スタ）に入力し、該差動対のコレクタを第１及び第２の
抵抗に接続することにより、電圧検出手段または電流検
出手段により検出された差電圧を負帰還増幅して帰還増
幅手段の出力に加算している。
【００２０】ここで、電圧検出手段または電流検出手段
のエミッタの差電圧は、第３及び第４のエミッタフォロ
アのコレクタ電流によらず、電流比のみによるので、負
帰還増幅手段のゲインは電流源の電流値並びに第１及び
第２の抵抗によって決まる。従って、第５及び第６のエ
ミッタフォロアのベース電流が無視できる程度までの微
小電流からトランジスタの最大電流能力までの範囲の電
流値で、系の特性を変化させることなく動作させること
ができ、第１の電流（アタック電流）及び第２の電流
（リカバリ電流）の誤差を補正することが可能となる。
のエミッタの差電圧は、第３及び第４のエミッタフォロ
アのコレクタ電流によらず、電流比のみによるので、負
帰還増幅手段のゲインは電流源の電流値並びに第１及び
第２の抵抗によって決まる。従って、第５及び第６のエ
ミッタフォロアのベース電流が無視できる程度までの微
小電流からトランジスタの最大電流能力までの範囲の電
流値で、系の特性を変化させることなく動作させること
ができ、第１の電流（アタック電流）及び第２の電流
（リカバリ電流）の誤差を補正することが可能となる。
【００２１】
【発明の実施の形態】以下、本発明の差動チャージポン
プ回路の一実施形態について、図面を参照して詳細に説
明する。
プ回路の一実施形態について、図面を参照して詳細に説
明する。
【００２２】〔実施形態〕図１は本発明の一実施形態に
係る差動チャージポンプ回路の構成図である。同図にお
いて、図３（従来例）と重複する部分には同一の符号を
附する。
係る差動チャージポンプ回路の構成図である。同図にお
いて、図３（従来例）と重複する部分には同一の符号を
附する。
【００２３】同図において、本実施形態の差動チャージ
ポンプ回路は、おおまかに、電源電位ＶＣＣを供給する
電源Ｖ１と、アタック電流及びリカバリ電流により充電
されるコンデンサＣ１（容量値Ｃ）と、コンデンサＣ１
の両端の電圧をそれぞれ第１及び第２のエミッタフォロ
アを介してベースに入力する第１及び第２のトランジス
タＱ４及びＱ１１と、第１及び第２のトランジスタＱ４
及びＱ１１のコレクタ出力をそれぞれコンデンサＣ１の
両端に供給する第３及び第４のエミッタフォロアを備
え、コンデンサＣ１の両端の差電圧を帰還増幅して該コ
ンデンサＣ１をバイアスする帰還増幅回路と、第３及び
第４のエミッタフォロアにそれぞれ流れる電流を検出す
る第１及び第２の電流検出回路と、第１及び第２の電流
検出回路の出力をそれぞれ第５及び第６のエミッタフォ
ロアを介してベースに入力し、それぞれのコレクタ出力
を第３及び第４のエミッタフォロアに供給する第３及び
第４のトランジスタを備え、第１及び第２の電流検出手
回路の出力の差電圧を負帰還増幅して帰還増幅回路の出
力に加える負帰還増幅回路とを備えて構成されている。
ポンプ回路は、おおまかに、電源電位ＶＣＣを供給する
電源Ｖ１と、アタック電流及びリカバリ電流により充電
されるコンデンサＣ１（容量値Ｃ）と、コンデンサＣ１
の両端の電圧をそれぞれ第１及び第２のエミッタフォロ
アを介してベースに入力する第１及び第２のトランジス
タＱ４及びＱ１１と、第１及び第２のトランジスタＱ４
及びＱ１１のコレクタ出力をそれぞれコンデンサＣ１の
両端に供給する第３及び第４のエミッタフォロアを備
え、コンデンサＣ１の両端の差電圧を帰還増幅して該コ
ンデンサＣ１をバイアスする帰還増幅回路と、第３及び
第４のエミッタフォロアにそれぞれ流れる電流を検出す
る第１及び第２の電流検出回路と、第１及び第２の電流
検出回路の出力をそれぞれ第５及び第６のエミッタフォ
ロアを介してベースに入力し、それぞれのコレクタ出力
を第３及び第４のエミッタフォロアに供給する第３及び
第４のトランジスタを備え、第１及び第２の電流検出手
回路の出力の差電圧を負帰還増幅して帰還増幅回路の出
力に加える負帰還増幅回路とを備えて構成されている。
【００２４】第１のエミッタフォロアは、ベースをコン
デンサＣ１の第１端子Ｎ１に、コレクタを電源電位ＶＣ
Ｃに、エミッタを第２電流源Ｉ２にそれぞれ接続したＮ
ＰＮトランジスタＱ１と、ベースをＰＮＰトランジスタ
Ｑ１のエミッタに、コレクタを接地電位ＧＮＤに、エミ
ッタを第１電流源Ｉ１にそれぞれ接続したＰＮＰトラン
ジスタＰ１と、第１及び第２電流源Ｉ１（電流値Ｉ）及
びＩ２（電流値Ｉ）とを備えている。
デンサＣ１の第１端子Ｎ１に、コレクタを電源電位ＶＣ
Ｃに、エミッタを第２電流源Ｉ２にそれぞれ接続したＮ
ＰＮトランジスタＱ１と、ベースをＰＮＰトランジスタ
Ｑ１のエミッタに、コレクタを接地電位ＧＮＤに、エミ
ッタを第１電流源Ｉ１にそれぞれ接続したＰＮＰトラン
ジスタＰ１と、第１及び第２電流源Ｉ１（電流値Ｉ）及
びＩ２（電流値Ｉ）とを備えている。
【００２５】第２のエミッタフォロアは、ベースをコン
デンサＣ１の第２端子Ｎ２に、コレクタを電源電位ＶＣ
Ｃに、エミッタを第１０電流源Ｉ１０にそれぞれ接続し
たＮＰＮトランジスタＱ１６と、ベースをＰＮＰトラン
ジスタＱ１６のエミッタに、コレクタを接地電位ＧＮＤ
に、エミッタを第１１電流源Ｉ１１にそれぞれ接続した
ＰＮＰトランジスタＰ２と、第１０及び第１１電流源Ｉ
１０（電流値Ｉ）及びＩ１０（電流値Ｉ）とを備えてい
る。
デンサＣ１の第２端子Ｎ２に、コレクタを電源電位ＶＣ
Ｃに、エミッタを第１０電流源Ｉ１０にそれぞれ接続し
たＮＰＮトランジスタＱ１６と、ベースをＰＮＰトラン
ジスタＱ１６のエミッタに、コレクタを接地電位ＧＮＤ
に、エミッタを第１１電流源Ｉ１１にそれぞれ接続した
ＰＮＰトランジスタＰ２と、第１０及び第１１電流源Ｉ
１０（電流値Ｉ）及びＩ１０（電流値Ｉ）とを備えてい
る。
【００２６】また、帰還増幅回路は、ベースをＰＮＰト
ランジスタＰ１のエミッタに、コレクタを第１抵抗Ｒ１
（抵抗値Ｒ）の一方の端子に、エミッタを第４電流源Ｉ
４にそれぞれ接続した第１のトランジスタ（ＮＰＮトラ
ンジスタ）Ｑ４と、ベースをＰＮＰトランジスタＰ２の
エミッタに、コレクタを第３抵抗Ｒ３（抵抗値Ｒ）の一
方の端子に、エミッタを第８電流源Ｉ８にそれぞれ接続
した第２のトランジスタ（ＮＰＮトランジスタ）Ｑ１１
と、第４及び第８電流源Ｉ４（電流値Ｉ）及びＩ８（電
流値Ｉ）と、ベース及びコレクタを電源電位ＶＣＣに、
エミッタを第１抵抗Ｒ１の他方の端子にそれぞれ接続し
たＮＰＮトランジスタＱ５と、ベース及びコレクタを電
源電位ＶＣＣに、エミッタを第３抵抗Ｒ３の他方の端子
にそれぞれ接続したＮＰＮトランジスタＱ１０と、第１
及び第３抵抗Ｒ１及びＲ３と、一方をＮＰＮトランジス
タＱ４のエミッタに、他方をＮＰＮトランジスタＱ１１
のエミッタにそれぞれ接続した第２抵抗Ｒ２（抵抗値２
Ｒ）とを備えて構成されている。
ランジスタＰ１のエミッタに、コレクタを第１抵抗Ｒ１
（抵抗値Ｒ）の一方の端子に、エミッタを第４電流源Ｉ
４にそれぞれ接続した第１のトランジスタ（ＮＰＮトラ
ンジスタ）Ｑ４と、ベースをＰＮＰトランジスタＰ２の
エミッタに、コレクタを第３抵抗Ｒ３（抵抗値Ｒ）の一
方の端子に、エミッタを第８電流源Ｉ８にそれぞれ接続
した第２のトランジスタ（ＮＰＮトランジスタ）Ｑ１１
と、第４及び第８電流源Ｉ４（電流値Ｉ）及びＩ８（電
流値Ｉ）と、ベース及びコレクタを電源電位ＶＣＣに、
エミッタを第１抵抗Ｒ１の他方の端子にそれぞれ接続し
たＮＰＮトランジスタＱ５と、ベース及びコレクタを電
源電位ＶＣＣに、エミッタを第３抵抗Ｒ３の他方の端子
にそれぞれ接続したＮＰＮトランジスタＱ１０と、第１
及び第３抵抗Ｒ１及びＲ３と、一方をＮＰＮトランジス
タＱ４のエミッタに、他方をＮＰＮトランジスタＱ１１
のエミッタにそれぞれ接続した第２抵抗Ｒ２（抵抗値２
Ｒ）とを備えて構成されている。
【００２７】また、第３のエミッタフォロアは、ベース
をＮＰＮトランジスタ（第１のトランジスタ）Ｑ４のコ
レクタに、コレクタを電源電位ＶＣＣに、エミッタをＮ
ＰＮトランジスタＱ１２を介して第９電流源Ｉ９にそれ
ぞれ接続したＮＰＮトランジスタＱ１３と、第９電流源
Ｉ９（電流値はアタック電流Ｉａｔ）とで実現され、第
４のエミッタフォロアは、ベースをＮＰＮトランジスタ
（第２のトランジスタ）Ｑ１１のコレクタに、コレクタ
を電源電位ＶＣＣに、エミッタを第３電流源Ｉ３にそれ
ぞれ接続したＮＰＮトランジスタＱ２と、第３電流源Ｉ
３（電流値はリカバリ電流Ｉｄｅｃ）とで実現されてい
る。
をＮＰＮトランジスタ（第１のトランジスタ）Ｑ４のコ
レクタに、コレクタを電源電位ＶＣＣに、エミッタをＮ
ＰＮトランジスタＱ１２を介して第９電流源Ｉ９にそれ
ぞれ接続したＮＰＮトランジスタＱ１３と、第９電流源
Ｉ９（電流値はアタック電流Ｉａｔ）とで実現され、第
４のエミッタフォロアは、ベースをＮＰＮトランジスタ
（第２のトランジスタ）Ｑ１１のコレクタに、コレクタ
を電源電位ＶＣＣに、エミッタを第３電流源Ｉ３にそれ
ぞれ接続したＮＰＮトランジスタＱ２と、第３電流源Ｉ
３（電流値はリカバリ電流Ｉｄｅｃ）とで実現されてい
る。
【００２８】第１の電流検出回路は、ベース及びコレク
タを電源電位ＶＣＣに、エミッタをＮＰＮトランジスタ
（第３のエミッタフォロア）Ｑ２のコレクタにそれぞれ
接続したＮＰＮトランジスタＱ３で実現され、第２の電
流検出回路は、ベース及びコレクタを電源電位ＶＣＣ
に、エミッタをＮＰＮトランジスタ（第４のエミッタフ
ォロア）Ｑ１３のコレクタにそれぞれ接続したＮＰＮト
ランジスタＱ１４で実現され、それぞれ第３及び第４の
エミッタフォロアＱ２及びＱ１４に流れる電流を検出す
る。
タを電源電位ＶＣＣに、エミッタをＮＰＮトランジスタ
（第３のエミッタフォロア）Ｑ２のコレクタにそれぞれ
接続したＮＰＮトランジスタＱ３で実現され、第２の電
流検出回路は、ベース及びコレクタを電源電位ＶＣＣ
に、エミッタをＮＰＮトランジスタ（第４のエミッタフ
ォロア）Ｑ１３のコレクタにそれぞれ接続したＮＰＮト
ランジスタＱ１４で実現され、それぞれ第３及び第４の
エミッタフォロアＱ２及びＱ１４に流れる電流を検出す
る。
【００２９】第５のエミッタフォロアは、ベースを第１
の電流検出回路（ＮＰＮトランジスタ）Ｑ３のエミッタ
出力に、コレクタを電源電位ＶＣＣに、エミッタを第５
電流源Ｉ５にそれぞれ接続したＮＰＮトランジスタＱ６
と、第５電流源Ｉ５（電流値Ｉ）とを備えて構成され、
第６のエミッタフォロアは、ベースを第２の電流検出回
路（ＮＰＮトランジスタ）Ｑ１４のエミッタ出力に、コ
レクタを電源電位ＶＣＣに、エミッタを第７電流源Ｉ７
にそれぞれ接続したＮＰＮトランジスタＱ６と、第７電
流源Ｉ７（電流値Ｉ）とを備えて構成され、第１の電流
検出回路Ｑ３及び第２の電流検出回路Ｑ１４の出力を帰
還増幅回路に供給する。
の電流検出回路（ＮＰＮトランジスタ）Ｑ３のエミッタ
出力に、コレクタを電源電位ＶＣＣに、エミッタを第５
電流源Ｉ５にそれぞれ接続したＮＰＮトランジスタＱ６
と、第５電流源Ｉ５（電流値Ｉ）とを備えて構成され、
第６のエミッタフォロアは、ベースを第２の電流検出回
路（ＮＰＮトランジスタ）Ｑ１４のエミッタ出力に、コ
レクタを電源電位ＶＣＣに、エミッタを第７電流源Ｉ７
にそれぞれ接続したＮＰＮトランジスタＱ６と、第７電
流源Ｉ７（電流値Ｉ）とを備えて構成され、第１の電流
検出回路Ｑ３及び第２の電流検出回路Ｑ１４の出力を帰
還増幅回路に供給する。
【００３０】負帰還増幅回路は、ベースを第５のエミッ
タフォロア（ＮＰＮトランジスタ）Ｑ６のエミッタに、
コレクタをコンデンサＣ２の一方の端子に、エミッタを
第６電流源Ｉ６にそれぞれ接続した第３のトランジスタ
（ＮＰＮトランジスタ）Ｑ７と、ベースを第６のエミッ
タフォロア（ＮＰＮトランジスタ）Ｑ９のエミッタに、
コレクタをコンデンサＣ２の他方の端子に、エミッタを
第６電流源Ｉ６にそれぞれ接続した第４のトランジスタ
（ＮＰＮトランジスタ）Ｑ８と、コンデンサＣ２（容量
値Ｃ）と、第６電流源Ｉ６（電流値Ｉ）とを備えて構成
されている。尚、第３及び第４のトランジスタＱ７及び
Ｑ８のコレクタ出力は、それぞれ帰還増幅回路の出力で
ある第１及び第２のトランジスタＱ４及びＱ１１のコレ
クタに接続されており、第１及び第２の電流検出手回路
Ｑ３及びＱ１４の出力の差電圧を負帰還増幅したものを
帰還増幅回路の出力に加える構成となっている。
タフォロア（ＮＰＮトランジスタ）Ｑ６のエミッタに、
コレクタをコンデンサＣ２の一方の端子に、エミッタを
第６電流源Ｉ６にそれぞれ接続した第３のトランジスタ
（ＮＰＮトランジスタ）Ｑ７と、ベースを第６のエミッ
タフォロア（ＮＰＮトランジスタ）Ｑ９のエミッタに、
コレクタをコンデンサＣ２の他方の端子に、エミッタを
第６電流源Ｉ６にそれぞれ接続した第４のトランジスタ
（ＮＰＮトランジスタ）Ｑ８と、コンデンサＣ２（容量
値Ｃ）と、第６電流源Ｉ６（電流値Ｉ）とを備えて構成
されている。尚、第３及び第４のトランジスタＱ７及び
Ｑ８のコレクタ出力は、それぞれ帰還増幅回路の出力で
ある第１及び第２のトランジスタＱ４及びＱ１１のコレ
クタに接続されており、第１及び第２の電流検出手回路
Ｑ３及びＱ１４の出力の差電圧を負帰還増幅したものを
帰還増幅回路の出力に加える構成となっている。
【００３１】更に、本実施形態の差動チャージポンプ回
路は、ベースを信号ＡＴＫ＿Ｈに、コレクタをコンデン
サＣ１の第２端子Ｎ２に、エミッタを第９電流源Ｉ９に
それぞれ接続して、信号ＡＴＫ＿Ｈが”Ｈ”レベルの時
にオン状態となるＮＰＮトランジスタＱ１２と、ベース
を信号ＡＴＫ＿Ｌに、コレクタを電源電位ＶＣＣに、エ
ミッタをエミッタを第９電流源Ｉ９にそれぞれ接続し
て、信号ＡＴＫ＿Ｈが”Ｌ”レベルの時にオン状態とな
るＮＰＮトランジスタＱ１５とを備えている。
路は、ベースを信号ＡＴＫ＿Ｈに、コレクタをコンデン
サＣ１の第２端子Ｎ２に、エミッタを第９電流源Ｉ９に
それぞれ接続して、信号ＡＴＫ＿Ｈが”Ｈ”レベルの時
にオン状態となるＮＰＮトランジスタＱ１２と、ベース
を信号ＡＴＫ＿Ｌに、コレクタを電源電位ＶＣＣに、エ
ミッタをエミッタを第９電流源Ｉ９にそれぞれ接続し
て、信号ＡＴＫ＿Ｈが”Ｌ”レベルの時にオン状態とな
るＮＰＮトランジスタＱ１５とを備えている。
【００３２】以上のような構成において、本実施形態の
差動チャージポンプ回路では、コンデンサＣ１は、第９
電流源Ｉ９のアタック電流Ｉａｔ及び第３電流源Ｉ３の
リカバリ電流Ｉｄｅｃによりチャージされる。
差動チャージポンプ回路では、コンデンサＣ１は、第９
電流源Ｉ９のアタック電流Ｉａｔ及び第３電流源Ｉ３の
リカバリ電流Ｉｄｅｃによりチャージされる。
【００３３】コンデンサＣ１の両端電圧は、それぞれ第
１及び第２のエミッタフォロアＱ１，Ｐ１及びＱ１６，
Ｐ２を介して、第１及び第２のトランジスタＱ４及びＱ
１１、並びに第１、第２及び第３の抵抗Ｒ１，Ｒ２及び
Ｒ３によって構成される帰還増幅回路に入力される。こ
の差動増幅回路のゲインは約１倍であり、この差動増幅
回路の出力が第３及び第４のエミッタフォロアＱ２及び
Ｑ１３を介してコンデンサＣ１の両端に接続されてい
る。
１及び第２のエミッタフォロアＱ１，Ｐ１及びＱ１６，
Ｐ２を介して、第１及び第２のトランジスタＱ４及びＱ
１１、並びに第１、第２及び第３の抵抗Ｒ１，Ｒ２及び
Ｒ３によって構成される帰還増幅回路に入力される。こ
の差動増幅回路のゲインは約１倍であり、この差動増幅
回路の出力が第３及び第４のエミッタフォロアＱ２及び
Ｑ１３を介してコンデンサＣ１の両端に接続されてい
る。
【００３４】本来、第３及び第４のエミッタフォロアを
構成するＮＰＮトランジスタＱ２及びＱ１３のベース−
エミッタ電圧ＶBEが等しければ、ＮＰＮトランジスタＱ
２及びＱ１３に等しく分流し、コンデンサＣ１に流れる
電流は、その何れかの端子から流すアタック電流または
リカバリ電流の正確に１／２の電流が流れるはずである
が、実際には、差動増幅回路のオフセットやゲイン誤差
等により、ＮＰＮトランジスタＱ２及びＱ１３のベース
−エミッタ電圧ＶBEは正確に等しくはならず、ＮＰＮト
ランジスタＱ２及びＱ１３に流れる電流値は１：１から
外れることになる。
構成するＮＰＮトランジスタＱ２及びＱ１３のベース−
エミッタ電圧ＶBEが等しければ、ＮＰＮトランジスタＱ
２及びＱ１３に等しく分流し、コンデンサＣ１に流れる
電流は、その何れかの端子から流すアタック電流または
リカバリ電流の正確に１／２の電流が流れるはずである
が、実際には、差動増幅回路のオフセットやゲイン誤差
等により、ＮＰＮトランジスタＱ２及びＱ１３のベース
−エミッタ電圧ＶBEは正確に等しくはならず、ＮＰＮト
ランジスタＱ２及びＱ１３に流れる電流値は１：１から
外れることになる。
【００３５】本実施形態の差動チャージポンプ回路で
は、第１及び第２の電流検出回路Ｑ３及びＱ１４によ
り、第３及び第４のエミッタフォロア（ＮＰＮトランジ
スタ）Ｑ２及びＱ１３の電流比を検出し、第５及び第６
のエミッタフォロア（ＮＰＮトランジスタ）Ｑ６及びＱ
９を介して負帰還増幅回路の差動対（第３及び第４のト
ランジスタ（ＮＰＮトランジスタ）Ｑ７及びＱ８）に入
力する。この差動対のコレクタは第１及び第３の抵抗Ｒ
１及びＲ３に接続され、ゲイン１の帰還増幅回路の出力
に当該負帰還増幅回路の出力が加算される。
は、第１及び第２の電流検出回路Ｑ３及びＱ１４によ
り、第３及び第４のエミッタフォロア（ＮＰＮトランジ
スタ）Ｑ２及びＱ１３の電流比を検出し、第５及び第６
のエミッタフォロア（ＮＰＮトランジスタ）Ｑ６及びＱ
９を介して負帰還増幅回路の差動対（第３及び第４のト
ランジスタ（ＮＰＮトランジスタ）Ｑ７及びＱ８）に入
力する。この差動対のコレクタは第１及び第３の抵抗Ｒ
１及びＲ３に接続され、ゲイン１の帰還増幅回路の出力
に当該負帰還増幅回路の出力が加算される。
【００３６】第１及び第２の電流検出回路Ｑ３及びＱ１
４のエミッタの差電圧は、第３及び第４のエミッタフォ
ロア（ＮＰＮトランジスタ）Ｑ２及びＱ１３のコレクタ
電流Ｉｃによらず、電流比のみによるので、負帰還増幅
回路のゲインは電流源Ｉ６の電流値Ｉ並びに第１及び第
３の抵抗Ｒ１及びＲ３の抵抗値Ｒによって決まる。
４のエミッタの差電圧は、第３及び第４のエミッタフォ
ロア（ＮＰＮトランジスタ）Ｑ２及びＱ１３のコレクタ
電流Ｉｃによらず、電流比のみによるので、負帰還増幅
回路のゲインは電流源Ｉ６の電流値Ｉ並びに第１及び第
３の抵抗Ｒ１及びＲ３の抵抗値Ｒによって決まる。
【００３７】従って、第５及び第６のエミッタフォロア
（ＮＰＮトランジスタ）Ｑ６及びＱ９のベース電流が無
視できる程度までの微小電流からトランジスタの最大電
流能力までの範囲の電流値で、系の特性を変化させるこ
となく動作させることが可能である。また、素子数的に
は、従来例（図３参照）に対して、トランジスタ６個及
び電流源３個程度の増加で納まり、経済的である。
（ＮＰＮトランジスタ）Ｑ６及びＱ９のベース電流が無
視できる程度までの微小電流からトランジスタの最大電
流能力までの範囲の電流値で、系の特性を変化させるこ
となく動作させることが可能である。また、素子数的に
は、従来例（図３参照）に対して、トランジスタ６個及
び電流源３個程度の増加で納まり、経済的である。
【００３８】図２は、本実施形態の差動チャージポンプ
回路の動作を機能的に説明するブロック図である。同図
において、ΔＶBEは第３及び第４のエミッタフォロア
（ＮＰＮトランジスタ）Ｑ２及びＱ１３のベース−エミ
ッタ間電圧ＶBEの差であり、ＶCAPはコンデンサＣ１の
両端電圧であり、ΔＧは帰還増幅回路のゲイン誤差であ
り、Ｋは負帰還増幅回路のゲインである。
回路の動作を機能的に説明するブロック図である。同図
において、ΔＶBEは第３及び第４のエミッタフォロア
（ＮＰＮトランジスタ）Ｑ２及びＱ１３のベース−エミ
ッタ間電圧ＶBEの差であり、ＶCAPはコンデンサＣ１の
両端電圧であり、ΔＧは帰還増幅回路のゲイン誤差であ
り、Ｋは負帰還増幅回路のゲインである。
【００３９】図２より、 （１＋ΔＧ）ＶCAP−Ｋ・ΔＶBE−ＶCAP＝ΔＶBE ∴ΔＧ・ＶCAP＝（１＋Ｋ）・ΔＶBE ΔＶBE＝ΔＧ・ＶCAP／（１＋Ｋ） となる。上式により、負帰還増幅回路のゲインＫが十分
に大きければ、第３及び第４のエミッタフォロア（ＮＰ
Ｎトランジスタ）Ｑ２及びＱ１３のベース−エミッタ間
電圧ＶBEの差ΔＶBEをほぼゼロにすることができること
が定量的にも証明された。
に大きければ、第３及び第４のエミッタフォロア（ＮＰ
Ｎトランジスタ）Ｑ２及びＱ１３のベース−エミッタ間
電圧ＶBEの差ΔＶBEをほぼゼロにすることができること
が定量的にも証明された。
【００４０】以上説明したように、本実施形態の差動チ
ャージポンプ回路によれば、差動増幅回路のオフセット
やゲイン誤差等により、ＮＰＮトランジスタＱ２及びＱ
１３のベース−エミッタ電圧ＶBEは正確に等しくならな
ず、ＮＰＮトランジスタＱ２及びＱ１３に流れる電流値
は１：１から外れることとなる事情を負帰還増幅回路の
付加により解消している。
ャージポンプ回路によれば、差動増幅回路のオフセット
やゲイン誤差等により、ＮＰＮトランジスタＱ２及びＱ
１３のベース−エミッタ電圧ＶBEは正確に等しくならな
ず、ＮＰＮトランジスタＱ２及びＱ１３に流れる電流値
は１：１から外れることとなる事情を負帰還増幅回路の
付加により解消している。
【００４１】即ち、本実施形態の差動チャージポンプ回
路では、第１及び第２の電流検出回路Ｑ３及びＱ１４に
より、第３及び第４のエミッタフォロアＱ２及びＱ１３
の電流比を検出し、第５及び第６のエミッタフォロアＱ
６及びＱ９を介して負帰還増幅回路の差動対（第３及び
第４のトランジスタＱ７及びＱ８）に入力し、この差動
対のコレクタを第１及び第３の抵抗Ｒ１及びＲ３に接続
することにより、電流検出手段により検出された差電圧
を負帰還増幅してゲイン１の帰還増幅回路の出力に加算
している。
路では、第１及び第２の電流検出回路Ｑ３及びＱ１４に
より、第３及び第４のエミッタフォロアＱ２及びＱ１３
の電流比を検出し、第５及び第６のエミッタフォロアＱ
６及びＱ９を介して負帰還増幅回路の差動対（第３及び
第４のトランジスタＱ７及びＱ８）に入力し、この差動
対のコレクタを第１及び第３の抵抗Ｒ１及びＲ３に接続
することにより、電流検出手段により検出された差電圧
を負帰還増幅してゲイン１の帰還増幅回路の出力に加算
している。
【００４２】これにより、第１及び第２の電流検出回路
Ｑ３及びＱ１４のエミッタの差電圧は、第３及び第４の
エミッタフォロアＱ２及びＱ１３のコレクタ電流Ｉｃに
よらず、電流比のみによって決まり、負帰還増幅回路の
ゲインは電流源Ｉ６の電流値Ｉ並びに第１及び第３の抵
抗Ｒ１及びＲ３の抵抗値Ｒによって決まるので、第５及
び第６のエミッタフォロアＱ６及びＱ９のベース電流が
無視できる程度までの微小電流からトランジスタの最大
電流能力までの範囲の電流値で、系の特性を変化させる
ことなく動作させることができ、結果として、第１の電
流（アタック電流）及び第２の電流（リカバリ電流）の
誤差を補正することが可能となる。
Ｑ３及びＱ１４のエミッタの差電圧は、第３及び第４の
エミッタフォロアＱ２及びＱ１３のコレクタ電流Ｉｃに
よらず、電流比のみによって決まり、負帰還増幅回路の
ゲインは電流源Ｉ６の電流値Ｉ並びに第１及び第３の抵
抗Ｒ１及びＲ３の抵抗値Ｒによって決まるので、第５及
び第６のエミッタフォロアＱ６及びＱ９のベース電流が
無視できる程度までの微小電流からトランジスタの最大
電流能力までの範囲の電流値で、系の特性を変化させる
ことなく動作させることができ、結果として、第１の電
流（アタック電流）及び第２の電流（リカバリ電流）の
誤差を補正することが可能となる。
【００４３】
【発明の効果】以上説明したように、本発明の差動チャ
ージポンプ回路によれば、蓄電手段の両端に流れる電流
が等しくなるよう制御して、蓄電手段を充電する第１の
電流（アタック電流）及び第２の電流（リカバリ電流）
の誤差を補正し得る差動チャージポンプ回路を提供する
ことができる。
ージポンプ回路によれば、蓄電手段の両端に流れる電流
が等しくなるよう制御して、蓄電手段を充電する第１の
電流（アタック電流）及び第２の電流（リカバリ電流）
の誤差を補正し得る差動チャージポンプ回路を提供する
ことができる。
【図１】本発明の一実施形態に係る差動チャージポンプ
回路の構成図である。
回路の構成図である。
【図２】実施形態の差動チャージポンプ回路の動作を機
能的に説明するブロック図である。
能的に説明するブロック図である。
【図３】従来の差動チャージポンプ回路の回路図であ
る。
る。
【図４】従来の差動チャージポンプ回路の動作を機能的
に説明するブロック図である。である。
に説明するブロック図である。である。
Ｖ１…電源、ＶＣＣ…電源電位、ＧＮＤ…接地電位、Ｃ
１，Ｃ２…コンデンサ（容量値Ｃ）、Ｎ１…コンデンサ
Ｃ１の第１端子、Ｎ２…コンデンサＣ１の第２端子、Ｒ
１，Ｒ３…抵抗（抵抗値Ｒ）、Ｒ２…抵抗（抵抗値２
Ｒ）、Ｑ１〜Ｑ１６…ＮＰＮトランジスタ、Ｐ１，Ｐ２
…ＰＮＰトランジスタ、Ｉ１〜Ｉ１１…電流源、Ｑ４…
第１のトランジスタ、Ｑ１１…第２のトランジスタ、Ｑ
７…第３のトランジスタ、Ｑ８…第４のトランジスタ、
Ｑ１，Ｐ１，Ｉ１，Ｉ２…第１のエミッタフォロア、Ｑ
１６，Ｐ２，Ｉ１０，Ｉ１１…第２のエミッタフォロ
ア、Ｑ２…第３のエミッタフォロア、Ｑ１３…第４のエ
ミッタフォロア、Ｑ６…第５のエミッタフォロア、Ｑ９
…第６のエミッタフォロア、Ｉａｔ…アタック電流、Ｉ
ｄｅｃ…リカバリ電流、Ｑ３…第１の電流検出回路、Ｑ
１４…第２の電流検出回路、ＡＴＫ＿Ｈ，ＡＴＫ＿Ｌ…
信号、ΔＶBE…第３及び第４のエミッタフォロアＱ２及
びＱ１３のベース−エミッタ間電圧ＶBEの差、ＶCAP…
コンデンサＣ１の両端電圧、ΔＧ…帰還増幅回路のゲイ
ン誤差、Ｋ…負帰還増幅回路のゲイン。
１，Ｃ２…コンデンサ（容量値Ｃ）、Ｎ１…コンデンサ
Ｃ１の第１端子、Ｎ２…コンデンサＣ１の第２端子、Ｒ
１，Ｒ３…抵抗（抵抗値Ｒ）、Ｒ２…抵抗（抵抗値２
Ｒ）、Ｑ１〜Ｑ１６…ＮＰＮトランジスタ、Ｐ１，Ｐ２
…ＰＮＰトランジスタ、Ｉ１〜Ｉ１１…電流源、Ｑ４…
第１のトランジスタ、Ｑ１１…第２のトランジスタ、Ｑ
７…第３のトランジスタ、Ｑ８…第４のトランジスタ、
Ｑ１，Ｐ１，Ｉ１，Ｉ２…第１のエミッタフォロア、Ｑ
１６，Ｐ２，Ｉ１０，Ｉ１１…第２のエミッタフォロ
ア、Ｑ２…第３のエミッタフォロア、Ｑ１３…第４のエ
ミッタフォロア、Ｑ６…第５のエミッタフォロア、Ｑ９
…第６のエミッタフォロア、Ｉａｔ…アタック電流、Ｉ
ｄｅｃ…リカバリ電流、Ｑ３…第１の電流検出回路、Ｑ
１４…第２の電流検出回路、ＡＴＫ＿Ｈ，ＡＴＫ＿Ｌ…
信号、ΔＶBE…第３及び第４のエミッタフォロアＱ２及
びＱ１３のベース−エミッタ間電圧ＶBEの差、ＶCAP…
コンデンサＣ１の両端電圧、ΔＧ…帰還増幅回路のゲイ
ン誤差、Ｋ…負帰還増幅回路のゲイン。
Claims (4)
- 【請求項１】 第１の電流及び第２の電流により充電さ
れる蓄電手段と、前記蓄電手段の両端の差電圧を帰還増
幅して該蓄電手段をバイアスする帰還増幅手段とを有す
る差動チャージポンプ回路であって、 前記蓄電手段の両端にそれぞれ流れる電流を検出する２
個の電流検出手段と、 前記２個の電流検出手段の出力の差電圧を負帰還増幅し
て前記帰還増幅手段の出力に加える負帰還増幅手段とを
有する差動チャージポンプ回路。 - 【請求項２】 第１の電流及び第２の電流により充電さ
れる蓄電手段と、前記蓄電手段の両端の電圧をそれぞれ
第１及び第２のエミッタフォロアを介してベースに入力
する第１及び第２のトランジスタと、前記第１及び第２
のトランジスタのコレクタ出力をそれぞれ前記蓄電手段
の両端に供給する第３及び第４のエミッタフォロアを備
え、前記蓄電手段の両端の差電圧を帰還増幅して該蓄電
手段をバイアスする帰還増幅手段とを有する差動チャー
ジポンプ回路であって、 前記第３及び第４のエミッタフォロアのベース−エミッ
タ間電圧の差を検出する電圧検出手段と、 前記電圧検出手段による差電圧をそれぞれ第５及び第６
のエミッタフォロアを介して両者のベース間に入力し、
それぞれのコレクタ出力を前記第３及び第４のエミッタ
フォロアに供給する第３及び第４のトランジスタを備
え、前記電圧検出手段により検出された差電圧を負帰還
増幅して前記帰還増幅手段の出力に加える負帰還増幅手
段とを有する差動チャージポンプ回路。 - 【請求項３】 第１の電流及び第２の電流により充電さ
れる蓄電手段と、前記蓄電手段の両端の電圧をそれぞれ
第１及び第２のエミッタフォロアを介してベースに入力
する第１及び第２のトランジスタと、前記第１及び第２
のトランジスタのコレクタ出力をそれぞれ前記蓄電手段
の両端に供給する第３及び第４のエミッタフォロアを備
え、前記蓄電手段の両端の差電圧を帰還増幅して該蓄電
手段をバイアスする帰還増幅手段とを有する差動チャー
ジポンプ回路であって、 前記第３及び第４のエミッタフォロアにそれぞれ流れる
電流を検出する２個の電流検出手段と、 前記２個の電流検出手段の出力をそれぞれ第５及び第６
のエミッタフォロアを介してベースに入力し、それぞれ
のコレクタ出力を前記第３及び第４のエミッタフォロア
に供給する第３及び第４のトランジスタを備え、前記２
個の電流検出手段の出力の差電圧を負帰還増幅して前記
帰還増幅手段の出力に加える負帰還増幅手段とを有する
差動チャージポンプ回路。 - 【請求項４】 前記負帰還増幅手段は、 前記第３及び第４のトランジスタのエミッタに接続され
る電流源と、 前記第３及び第４のトランジスタのコレクタに接続され
る第１及び第２の抵抗と、を有し、 前記電流源の電流値並びに前記第１及び第２の抵抗の抵
抗値により、前記負帰還増幅手段の負帰還増幅率を決定
する請求項３記載の差動チャージポンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35036396A JP3413716B2 (ja) | 1996-12-27 | 1996-12-27 | 差動チャージポンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35036396A JP3413716B2 (ja) | 1996-12-27 | 1996-12-27 | 差動チャージポンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10190453A true JPH10190453A (ja) | 1998-07-21 |
| JP3413716B2 JP3413716B2 (ja) | 2003-06-09 |
Family
ID=18409987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35036396A Expired - Fee Related JP3413716B2 (ja) | 1996-12-27 | 1996-12-27 | 差動チャージポンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3413716B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000060740A1 (en) * | 1999-04-02 | 2000-10-12 | S3 Incorporated | Differential charge pump with common mode feedback |
| US9531259B2 (en) | 2014-03-19 | 2016-12-27 | Denso Corporation | Power supply circuit |
-
1996
- 1996-12-27 JP JP35036396A patent/JP3413716B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000060740A1 (en) * | 1999-04-02 | 2000-10-12 | S3 Incorporated | Differential charge pump with common mode feedback |
| US9531259B2 (en) | 2014-03-19 | 2016-12-27 | Denso Corporation | Power supply circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3413716B2 (ja) | 2003-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3914683A (en) | Current stabilizing arrangement with resistive-type current amplifier and a differential amplifier | |
| JP2540593B2 (ja) | 拡大された同相入力電圧レンジを有するコンパレ―タ | |
| JPS6142965B2 (ja) | ||
| CA1220519A (en) | Current mirror circuit with control means for establishing an input-output current ratio | |
| JP3697679B2 (ja) | 安定化電源回路 | |
| JPH03201609A (ja) | 自動利得制御回路 | |
| EP0400819B1 (en) | Low bias, high slew rate operational amplifier | |
| KR900008520B1 (ko) | Btl증폭회로 | |
| EP1928087B1 (en) | Variable gain amplifier circuit | |
| US4232273A (en) | PNP Output short circuit protection | |
| JP2007526693A (ja) | 入力バイアス電流の相殺回路を有したバイポーラ差動入力段 | |
| JPH021401B2 (ja) | ||
| JP3532782B2 (ja) | 信号入力回路及びこれを用いた可変利得増幅器 | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| US4308504A (en) | Direct-coupled amplifier circuit with DC output offset regulation | |
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| JP3413716B2 (ja) | 差動チャージポンプ回路 | |
| JPH044606A (ja) | ヒステリシスコンパレータ | |
| JPH09105763A (ja) | コンパレータ回路 | |
| JP2935781B2 (ja) | 等価フローティング抵抗回路 | |
| EP0384510B1 (en) | Differential amplifier | |
| JP2000091857A (ja) | オペアンプ及びそれを用いたボルテージフォロワ回路 | |
| JP3400354B2 (ja) | 電流源回路 | |
| JP2988858B2 (ja) | 温度検出回路 | |
| JP3441356B2 (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |