JPH10197847A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 フリッカが少ない液晶表示装置を提供する。 【解決手段】 マトリクス状に画素が配置されたアクテ
ィブマトリクス方式の液晶表示パネルにおいて、１フレ
ームを３フィールドに分割する。第１フィールドでは、
第１、２、７、８、１３、１４、・・・と連続した２つ
のラインにある画素に画像データを書き込み、それに続
く４つの行を読み飛ばす。ここで、第１ラインと第２行
とで画素に書き込む画像データの極性を逆にする。同様
に、第２フレームでは第３、４、９、１０、・・・行
に、第３フレームでは第５、６、１１、１２、・・・行
にと、フィールド毎に画像データを書き込む行を変えて
いく。これにより、正極性の画素と負極性の画素との個
数の比、及び位置的な分布にばらつきがなくなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置に関
し、特にＭＦＤ（Multi-Field Driving）法により液晶
を液晶パネルを駆動する液晶表示装置に関する。

【０００２】

【従来の技術】アクティブマトリクス方式の液晶パネル
の駆動方法として、ＭＦＤ法が知られている。

【０００３】ＭＦＤ法では、例えば、１フレームを３フ
ィールドに分割している。すなわち、この方法では、１
フィールドで１画面中の３分の１の画素にのみ画像信号
を書き込んでおり、各画素への画像信号の書き込み時間
を長くしている。この方法で液晶パネルを駆動する場
合、液晶パネルの各画素に図１３に示す極性で信号を書
き込んでいた。なお、図１３において、縦方向に行（同
一のゲートラインに接続されている画素の集まりをい
う。以下、同じ）、横方向にフィールドを示す。また、
１Ｖは、１垂直期間である。

【０００４】しかしながら、この方法によって液晶パネ
ルを駆動した場合は、ある時間において正の極性の電圧
が印加される画素（以下、正極性の画素という）と負の
極性の電圧が印加される画素（以下、負極性の画素とい
う）の個数の比にばらつきが生じる（最大２：１または
１：２）。この正極性の画素の個数と負極性の画素の個
数との比のばらつきによって、この液晶パネルではフリ
ッカが目立つという欠点があった。

【０００５】この欠点を改善するため、図１４に示すよ
うに、３行毎に画素に印加する電圧の極性を変化させる
方法（ライン反転法）も用いられている。この方法によ
れば、各フィールドにおいて正極性の画素と負極性の画
素とは同数になり、これらの個数の比にばらつきがなく
なる。これにより、上記の場合よりもフリッカを改善す
ることができる。

【０００６】しかしながら、この方法による場合、同一
の極性の画素が３行並ぶことがあり、正極性の画素と負
極性の画素との位置的な分布に偏りが生じる。そして、
このような正極性の画素と負極性の画素との間の位置的
な分布の偏りによってフリッカが発生するという問題点
があった。

【０００７】

【発明が解決しようとする課題】本発明は、上記従来技
術の問題点を解消するためになされたのであり、フリッ
カの発生が少ない液晶表示装置を提供することを目的と
する。

【０００８】

【課題を解決するための手段】上記目的を達成するた
め、本発明の液晶表示装置は、マトリクス状に画素が配
置されたアクティブマトリクス方式の液晶パネルと、各
フィールドにおいて前記マトリクスの２ｍ（ｎ＋１）行
おきに連続した２ｍ行を順次選択し、フィールド毎に選
択する行を変更して（ｎ＋１）フィールドからなる１フ
レームで全ての行を選択する選択駆動手段と、画像信号
を２ｍ（ｎ＋１）行おきに２ｍ行分保持し、この保持し
た２ｍ行分の画像信号に対応する信号を前記選択駆動手
段が選択した２ｍ行の前記画素に行毎に交互に反対の極
性で書き込む信号駆動手段と、を備え、ｍ、ｎは自然数
である、ことを特徴とする。

【０００９】上記液晶表示装置では、画像信号を正極性
で書き込む画素と負極性で書き込む画素とは同数であ
る。すなわち、正極性の画素と負極性の画素の個数との
比にばらつきが生じない。しかも、同一極性の画素が並
ぶのは２行までで、正極性の画素と負極性の画素とが位
置的に偏ることがない。このため、前記液晶パネルでフ
リッカが発生することを抑えることができる。

【００１０】上記液晶表示装置において、例えば、前記
選択駆動手段は、前記連続した２ｍ行のそれぞれを１水
平期間の（ｎ＋１）倍の時間で順次選択する手段を有
し、前記信号駆動手段は、前記保持した２ｍ行分の画像
信号に対応する信号をそれぞれ前記選択駆動手段が選択
した行に順次書き込む手段を有する、ものとすることが
できる。

【００１１】上記液晶表示装置において、前記信号駆動
手段は、さらに、前記画素に書き込む信号の極性をフレ
ーム毎に反転する手段を有するものとすることができ
る。

【００１２】上記液晶表示装置は、前記画素に信号を書
き込む時間を長くとることができる。このため、対向し
て配置された一対の基板間に自発分極を有する液晶が封
入された液晶パネルを有する液晶表示装置に適用するこ
とを好適とする。

【００１３】

【発明の実施の形態】以下、添付図面を参照して、本発
明の実施の形態について説明する。

【００１４】図１は、この実施の形態の液晶表示装置の
構成を示すブロック図である。図示するように、この液
晶表示装置は、ビデオ信号処理部０、制御部１、反転・
レベルシフト回路２、コモン電圧発生回路３、ゲートド
ライバ４、ソースドライバ５、及び液晶パネル６から構
成されている。

【００１５】ビデオ信号処理部０は、ビデオ信号を入力
し、ビデオ信号から垂直同期信号ＶＳＹＮＣ及び水平同
期信号ＨＳＹＮＣを抽出する。また、ビデオ信号処理部
０は、抽出した垂直同期信号ＶＳＹＮＣ及び水平同期信
号ＨＳＹＮＣに基づいて、ドットクロック信号ＤＯＴＣ
Ｋを生成する。また、ビデオ信号処理部０は、ビデオ信
号中のアナログ画像信号をドットクロック信号ＤＯＴＣ
Ｋに同期してサンプリングし、デジタル画像信号Ｄ１を
抽出する。

【００１６】制御部１は、ビデオ信号処理部０から供給
された垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮ
Ｃ及びドットクロックＤＯＴＣＫに基づいて、データ極
性信号ＰＯＬＤ、コモン極性信号ＰＯＬＣ、ソースドラ
イバ制御信号群ＣＯＮＴＳ、及びゲートドライバ制御信
号群ＣＯＮＴＧを生成する。なお、制御部１の構成につ
いては、さらに詳しく後述する。

【００１７】反転・レベルシフト回路２は、ビデオ信号
処理部０から供給された画像信号Ｄ１に、コントラスト
調整やガンマ補正などの処理を施す。また、制御部１か
ら供給されたデータ極性信号ＰＯＬＤに従って画像信号
Ｄ１の極性を反転／非反転した画像信号Ｄ２を生成す
る。

【００１８】コモン電圧発生回路３は、制御部１から供
給されたコモン極性信号ＰＯＬＣに従って、液晶パネル
６の共通電極に所定の極性のコモン電位を与える。ゲー
トドライバ４は、制御部１から供給されたゲートコント
ロール信号群ＣＯＮＴＧに従って所定のゲートライン４
０を選択して駆動する。

【００１９】ソースドライバ５は、制御部１から供給さ
れたソースコントロール信号群ＣＯＮＴＳに従って反転
・レベルシフト回路２から供給された画像信号Ｄ２を順
次ラッチし、ラッチした画像信号に対応する電位を所定
の画素電極に与える。なお、ソースドライバ５の構成に
ついては、さらに詳しく後述する。

【００２０】液晶パネル６は、図２に示すように、互い
に対向して配置された一対の透明基板６１、６２をシー
ル材６４で貼り合わせたセル内に液晶６３を封入したも
のである。液晶６３には、強誘電性液晶或いは反強誘電
性液晶などの自発分極を有する液晶が用いられている。

【００２１】透明基板６１の対向面には、共通電極６５
が形成されている。この共通電極６５は、コモン電圧発
生回路３に接続されている。一方、透明基板６２の対向
面には、複数の画素電極６６がマトリクス状に形成され
ている。各画素電極６６には、薄膜トランジスタ（ＴＦ
Ｔ）６７のドレインが接続されている。また、ＴＦＴ６
７のゲートはゲートライン４０に、ＴＦＴ６７のソース
はソースライン５０に接続されている。

【００２２】また、透明基板６１の対向面には、共通電
極６５を覆うように水平配向膜６８が形成されている。
透明基板６２の対向面には、画素電極６６及びＴＦＴ６
７を覆うように水平配向膜６９が形成されている。これ
らの水平配向膜６８、６９は、所定の方向にラビング処
理が施されている。

【００２３】また、透明基板６１、６２の間隔を一定に
保つように、透明基板６１、６２の間にはスペーサ７０
が挿入されている。さらに、透明基板６１、６２のそれ
ぞれの外側には、偏光板７１、７２が配置されている。
偏光板７２の外側には、バックライト（図示せず）が配
置されている。

【００２４】次に、制御部１の構成について、図３のブ
ロック図を参照して詳しく説明する。図３に示すよう
に、制御部１は、ラインカウンタ１ａ、フィールドカウ
ンタ１ｂ、開始行設定ＲＯＭ１ｃ、制御カウンタ１ｄ、
１ｅ、ドットカウンタ１ｆ、デコーダ１ｇ〜１ｊ、ＡＮ
Ｄ回路１ｋ〜１ｐ、ＯＲ回路１ｑ、及びトグルカウンタ
１ｒとから構成される。

【００２５】ラインカウンタ１ａは、水平同期信号ＨＳ
ＹＮＣが入力される毎にカウントアップし、垂直同期信
号ＶＳＹＮＣが入力される毎にクリアされ、垂直同期信
号ＶＳＹＮＣからの画像信号のライン数を計数する。デ
コーダ１ｇは、ラインカウンタ１ａが所定の値を計数し
たとき、ゲートドライバ４のスタートを指示するスター
ト信号ＧＳＲＴを出力する。

【００２６】フィールドカウンタ１ｂは、６進カウンタ
により構成され、６つのフィールドをカウントする。開
始行設定ＲＯＭ１ｃは、制御カウンタ１ｄの初期値（負
数）が書き込まれたもので、フィールドカウンタ１ｂの
出力がそれぞれの初期値のアドレスとなっている。

【００２７】制御カウンタ１ｄは、デコーダ１ｇから０
が出力されたとき、開始行設定ＲＯＭ１ｃから出力され
た初期値（負数）をプリセットし、水平同期信号ＨＳＹ
ＮＣが入力される毎に０までカウントアップする。制御
カウンタ１ｄの値が０となったときが、フィールド毎の
スタートタイミングとなる。

【００２８】制御カウンタ１ｅは、６進カウンタにより
構成され、水平同期信号ＨＳＹＮＣが入力される毎にカ
ウントアップし、制御カウンタ１ｄから０が出力される
毎にクリアされる。ドットカウンタ１ｆは、ドットクロ
ックＤＯＴＣＫの１パルス毎にカウントアップし、水平
同期信号ＨＳＹＮＣが入力される毎にクリアされる。

【００２９】デコーダ１ｈは、フィールドカウンタ１ｂ
が計数した値と制御カウンタ１ｅが計数した値に基づい
て、所定のタイミングでデータ極性信号ＰＯＬＤとコモ
ン極性信号ＰＯＬＣを出力する。

【００３０】デコーダ１ｉは、制御カウンタ１ｄ、１ｅ
の値に基づいて信号ＤＣ２１〜ＤＣ２５を出力する。こ
こで、制御カウンタ１ｅは、フィールド毎に０からカウ
ントアップを開始するタイミングが異なる。このため、
信号ＤＣ２１〜２５の出力タイミングは、フィールド毎
に異なる。すなわち、信号ＤＣ２１〜ＤＣ２５は、フィ
ールド毎に１垂直期間内における動作を制御するもので
ある。

【００３１】この信号ＤＣ２１〜ＤＣ２５のタイミング
チャートを、図４〜図６に示す。ここで、図４は第１、
第４フィールド（フィールドカウンタ１ｂの値が０また
は３）の場合を、図５は第２、第５フィールド（フィー
ルドカウンタ１ｂの値が１または４）の場合を、図６は
第３、第６フィールド（フィールドカウンタ１ｂの値が
２または５）の場合をそれぞれ示す。

【００３２】信号ＤＣ２１、ＤＣ２２は、ゲートシフト
クロックＹＣＬＫの発生を制御するものである。信号Ｄ
Ｃ２３は、ソースドライバ５中のシフトレジスタの動作
開始を指示するソーススタート信号ＳＳＲＴの発生を制
御するものである。ＤＣ２４は、後述するラッチ回路を
切り替える切り替え信号ＨＣＮＴ及びソースドライバ５
の出力をクリアさせるソースクリア信号ＳＣＬＲの発生
を制御するものである。ＤＣ２５は、後述するアウトプ
ットイネーブル信号ＳＯＥの発生を制御するものであ
る。

【００３３】デコーダ１ｊは、ドットカウンタ１ｆの値
に基づいて、ゲートドライバ４の出力をオフするための
ゲートクリア信号ＧＣＬＲ、及び信号ＤＣ３１〜ＤＣ３
６を出力する。これらの信号は、１水平期間内における
動作を制御するものであり、このタイミングチャートを
図７に示す。

【００３４】信号ＤＣ３１、ＤＣ３２は、ゲートシフト
クロックＹＣＬＫの発生タイミングを制御する。すなわ
ち、信号ＤＣ３１は、１水平期間に１パルス発生し、ゲ
ートドライバ４に連続した２行のゲートライン４０を選
択させるものである。信号ＤＣ３２は、信号ＤＣ３２
は、１水平期間に５パルス発生し、ゲートドライバ４に
４行飛ばして次の５行目のゲートライン４０を選択させ
るものである。

【００３５】信号ＤＣ３３は、ソーススタート信号ＳＳ
ＲＴを１水平期間中の所定タイミングで出力させるもの
である。信号ＤＣ３４は、切り替え信号ＨＣＮＴを１水
平期間中の所定タイミングで出力させるものである。信
号ＤＣ３５は、ソースクリア信号ＳＣＬＲを１水平期間
中の所定タイミングで出力させるものである。信号ＤＣ
３５は、アウトプットイネーブル信号ＳＯＥを１水平期
間中の所定タイミングで出力させるものである。

【００３６】ＡＮＤ回路１ｋは信号ＤＣ２１と信号ＤＣ
３１の論理積をとり、ＡＮＤ回路１ｌは信号ＤＣ２２と
信号ＤＣ３２の論理積をとる。ＯＲ回路１ｑは、ＡＮＤ
回路１ｋ、１ｌの出力信号の論理和をとり、ゲートシフ
トクロックＹＣＬＫを出力する。ゲートシフトクロック
ＹＣＬＫは、ゲートドライバ４に同一フィールド内で３
水平期間１行目のゲートライン４０を選択させた後、３
水平期間次行のゲートライン４０を選択させ、さらに、
３水平期間そこから４行飛ばしてゲートライン４０を選
択させる。

【００３７】ＡＮＤ回路１ｍは信号ＤＣ２３と信号ＤＣ
３３の論理積をとり、ソーススタート信号ＳＳＲＴを出
力する。ソーススタート信号ＳＳＲＴは、ソースドライ
バ４に同一フィールド内で連続した２行の画像信号Ｄ２
をラッチさせ、４行飛ばして次の２行の画像信号Ｄ２を
ラッチさせるものである。また、スタート信号ＳＳＲＴ
は、後述するソースドライバ５内のラッチ回路への入力
を切り替える。

【００３８】ＡＮＤ回路１ｎは信号ＤＣ２４と信号ＤＣ
３５の論理積をとり、ソースクリア信号ＳＣＬＲを出力
する。ソースクリア信号ＳＣＬＲは、フィールド毎に異
なるタイミングで発生し、ソースドライバ５からの出力
をクリアさせるものである。

【００３９】ＡＮＤ回路１ｏは信号ＤＣ２４と信号ＤＣ
３４の論理積をとる。ＡＮＤ回路１ｏの出力信号はトグ
ルカウンタ１ｒのクロック入力となり、トグルカウンタ
１ｒから切替信号ＨＣＮＴが出力される。切替信号ＨＣ
ＮＴは、フィールド毎に異なるタイミングで出力され、
同一フィールドでは、３水平期間毎に出力する。切替信
号ＨＣＮＴは、後述するソースドライバ５内のラッチ回
路からの出力を切り替える。

【００４０】ＡＮＤ回路１ｐは、信号ＤＣ２５と信号Ｄ
Ｃ３６の論理積をとり、アウトプットイネーブル信号Ｓ
ＯＥを出力する。アウトプットイネーブル信号ＳＯＥ
は、フィールド毎に最初に出力されるタイミングが異な
る。アウトプットイネーブル信号ＳＯＥは、Ｄ／Ａ変換
器５３から信号を出力させるものである。

【００４１】なお、前述のソース制御信号群ＣＯＮＴＳ
は、ソーススタート信号ＳＳＲＴ、切り替え信号ＨＣＮ
Ｔ、アウトプットイネーブル信号ＳＯＥ、ソースクリア
信号ＳＣＬＲ、及びソースクロックＳＣＬＫからなる。
ゲート制御信号群ＣＯＮＴＧは、ゲートスタート信号Ｇ
ＳＲＴ、ゲートシフトクロックＹＣＬＫ、及びゲートク
リア信号ＧＣＬＲからなる。

【００４２】また、ドットクロック信号ＤＯＴＣＫは、
そのままソースクロック信号ＳＣＬＫとして制御部１か
ら出力される。ソースクロック信号ＳＣＬＫは、後述す
るようにソースドライバ５のシフトレジスタをビットシ
フトさせるものである。

【００４３】次に、ソースドライバ５の構成について、
図８を参照して詳しく説明する。図示するように、ソー
スドライバ５は、シフトレジスタ５１と、ラッチ回路５
２ａ、５２ｂと、Ｄ／Ａ（デジタル−アナログ）変換器
５３と、ラッチ回路５２ａ、５２ｂへの入力を切り替え
るスイッチ５４と、ラッチ回路５２ａ、５２ｂからの出
力を切り替えるスイッチ５５とから構成される。

【００４４】シフトレジスタ５１は、ソーススタート信
号ＳＳＲＴが入力されると最初のビットの出力がオン
し、以下、ソースクロック信号ＳＣＬＫが入力される毎
にオンするビットがシフトしていく。

【００４５】ラッチ回路５２ａ、５２ｂは、反転・レベ
ルシフト回路２から供給された画像信号Ｄ２を、シフト
レジスタ５１の出力に従って順次ラッチしていく。画像
信号Ｄ２がラッチ回路５２ａ、５２ｂのいずれにラッチ
されるかは、ソーススタート信号ＳＳＲＴによりスイッ
チ５４が切り替えられることによる。すなわち、奇数行
の画像信号Ｄ２はラッチ回路５２ａにラッチされ、偶数
行の画像信号Ｄ２は、ラッチ回路５２ｂにラッチされ
る。

【００４６】Ｄ／Ａ変換器５３は、アウトプットイネー
ブル信号ＳＯＥに従って、ラッチ回路５２ａ、５２ｂに
ラッチされた画像信号Ｄ２をアナログ信号に変換し、こ
の信号に対応する電位を画素電極６６に与えるものであ
る。また、Ｄ／Ａ変換器５３の出力は、ソースクリア信
号ＳＣＬＲによってクリアされる。なお、ラッチ回路５
２ａ、５２ｂのいずれにラッチされた画像信号Ｄ２をＤ
／Ａ変換器５３に出力するかは、切替信号ＨＣＮＴに従
ってスイッチ５５が切り替える。

【００４７】以下、この実施の形態における液晶表示装
置の動作について説明する。この実施の形態では、１フ
レームを３フィールドに分割した場合について説明す
る。また、フレーム単位で画素に書き込む信号の極性を
反転する。この実施の形態では、信号の極性が互いに逆
となるフレームをそれぞれ第１、第２フレームとする。
また、第１フレーム中の３つのフィールドをそれぞれ第
１、第２、第３フィールドとし、第２フレーム中の３つ
のフィールドをそれぞれ第４、第５、第６フィールドと
する。

【００４８】ビデオ信号処理部０において、ビデオ信号
から垂直同期信号ＶＳＹＮＣ及び水平同期信号ＨＳＹＮ
Ｃが抽出される。また、抽出した垂直同期信号ＶＳＹＮ
Ｃ及び水平同期信号ＨＳＹＮＣに同期して、ドットクロ
ック信号ＤＯＴＣＫが生成される。さらに、ドットクロ
ック信号ＤＯＴＣＫに同期してビデオ信号中の画像信号
がサンプリングされ、画像信号Ｄ１が抽出される。

【００４９】ビデオ信号処理部０においてサンプリング
された画像信号Ｄ１は、反転・レベルシフト回路２に出
力される。ビデオ信号処理部０で抽出された垂直同期信
号ＶＳＹＮＣは、クリア信号としてラインカウンタ１ａ
に、クロック信号としてフィールドカウンタ１ｂに供給
される。また、水平同期信号ＨＳＹＮＣは、クロック信
号としてラインカウンタ１ａ、制御カウンタ１ｄ、１ｅ
に、クリア信号としてドットカウンタ１ｆに供給され
る。一方、ドットクロック信号ＤＯＴＣＫは、ドットカ
ウンタ１ｆにクロック信号として供給される。

【００５０】ラインカウンタ１ａは、水平同期信号ＨＳ
ＹＮＣが入力される毎にカウントアップし、垂直同期信
号ＶＳＹＮＣが入力される毎にクリアされる。ラインカ
ウンタ１ａが所定の値をカウントしたときにデコーダ１
ｇからゲートスタート信号ＧＳＲＴが出力される。

【００５１】フィールドカウンタ１ｂは、垂直同期信号
ＶＳＹＮＣが入力される毎にカウントアップする。すな
わち、第１〜第６フィールドの画像信号Ｄ１が抽出され
ているタイミングに従って、それぞれ０〜５を出力す
る。このフィールドカウンタ１ｂの出力に従って開始行
設定ＲＯＭ１ｃに格納された初期値が、水平同期信号Ｈ
ＳＹＮＣが供給されたタイミングで制御カウンタ１ｄに
セットされる。

【００５２】ここで、第１、第４フィールド（フィール
ドカウンタ１ｂの出力が０、３）では、制御カウンタ１
ｄに−２がセットされる。第３、第５フィールド（フィ
ールドカウンタ１ｂの出力が１、４）では、制御カウン
タ１ｄに−４がセットされる。第３、第６フィールド
（フィールドカウンタ１ｂの出力が２、５）では、制御
カウンタ１ｄに−６がセットされる。制御カウンタ１ｄ
は、水平同期信号ＨＳＹＮＣが入力される毎にカウント
アップし、その値が０になったときに制御カウンタ１ｅ
をクリアする。制御カウンタ１ｅは、水平同期信号ＨＳ
ＹＮＣが入力される毎にカウントアップする。

【００５３】また、フィールドカウンタ１ｂの出力信号
及び制御カウンタ１ｅの出力信号は、それぞれデコーダ
１ｈに供給され、デコーダ１ｈは、これらの信号に基づ
いてデータ極性信号ＰＯＬＤ及びコモン極性信号ＰＯＬ
Ｃを生成する。ここで、データ極性信号ＰＯＬＤは、反
転・レベルシフト回路２に供給される。コモン極性信号
ＰＯＬＣは、コモン電圧発生回路３に供給される。

【００５４】制御カウンタ１ｄ、１ｅの出力信号は、そ
れぞれデコーダ１ｉに供給される。デコーダ１ｉは、こ
れらの信号に基づいて信号ＤＣ２１、ＤＣ２２、ＤＣ２
３、ＤＣ２４、ＤＣ２５を出力する。

【００５５】一方、ドットカウンタ１ｆは、ドットクロ
ック信号ＤＯＴＣＫが入力される毎にカウントアップ
し、水平同期信号ＨＳＹＮＣが入力される毎にクリアさ
れる。

【００５６】ドットカウンタ１ｆの出力信号は、デコー
ダ１ｊに供給される。デコーダ１ｊは、この信号に基づ
いて、ゲートクリア信号ＧＣＬＲ、及び信号ＤＣ３１、
ＤＣ３２、ＤＣ３３、ＤＣ３４、ＤＣ３５、ＤＣ３６を
生成して出力する。

【００５７】デコーダ１ｈから出力されるデータ極性信
号ＰＯＬＤ及びコモン極性信号ＰＯＬＣ、並びにデコー
ダ１ｊから出力される信号ＤＣ２１〜ＤＣ２５は、フィ
ールド毎に出力タイミングが異なる。従って、ゲートド
ライバ４及びソースドライバ５による液晶パネル６の駆
動は、フィールド毎に異なる。以下、液晶パネル６の駆
動について、フィールド毎にそれぞれ説明する。

【００５８】第１フレームは、第１、２、３の３つのフ
ィールドによって構成されている。まず、第１フィール
ドにおける液晶パネル６の駆動について、図３、図４、
図７を参照して説明する。

【００５９】第１フィールドにおいては、フィールドカ
ウンタ１ｂからは、０が出力されている。このとき、デ
コーダ１ｈは、制御カウンタ１ｅの値が奇数か偶数かに
よってデータ極性信号ＰＯＬＤ、コモン極性信号ＰＯＬ
Ｃを反転／非反転させる。すなわち、反転・レベルシフ
ト回路２が液晶パネル６の奇数行の画像信号Ｄ２を正極
性とし、偶数行の画像信号Ｄ２を負極性とするように、
これらの信号を制御する。

【００６０】１行目の画像信号Ｄ２がソースドライバ５
に入力されている水平期間は、デコーダ１ｉから出力さ
れる信号ＤＣ２３はハイレベルである。ここで、デコー
ダ１ｊから出力される信号ＤＣ３３が立ち上がると、ソ
ーススタート信号ＳＳＲＴがシフトレジスタ５１及びス
イッチ５４に出力される。これにより、ソースクロック
ＳＣＬＫ（ドットクロック信号ＤＯＴＣＫ）の１パルス
毎にシフトレジスタ５１の出力ビットが順次シフトし、
１行目の画像信号Ｄ２（正極性）がラッチ回路５２ａに
ラッチされる。

【００６１】デコーダ１ｇからは、ソースドライバ５に
供給される画像信号Ｄ２が液晶パネル６の１行目の画素
を終了した時点で、ゲートスタート信号ＧＳＲＴが出力
される。これにより、ゲートドライバ４は１行目のゲー
トラインを選択する。

【００６２】ゲートスタート信号ＧＳＲＴの出力タイミ
ングで、信号ＤＣ２１はローレベルとなる。また、垂直
同期信号ＶＳＹＮＣのタイミングから信号ＤＣ２２はロ
ーレベルである。従って、次にいずれかの信号がハイレ
ベルになるまでは、ゲートシフトクロックＹＣＬＫは発
生しない。従って、次に信号ＤＣ２１がハイレベルとな
るまでの３水平期間は、１行目のゲートラインが選択さ
れる。

【００６３】そして、この１行目のゲートライン４０が
選択されている間は、信号ＤＣ２５がハイレベルとなっ
ており、アウトプットイネーブル信号ＳＯＥが出力され
る。この間、ラッチ回路５２ａにラッチされた画像信号
Ｄ２が出力される。Ａ／Ｄ変換器５３でアナログ信号に
変換された後、ソースライン５０に出力される。このソ
ースライン５０に出力された画像信号Ｄ２に対応する電
位が、１行目の画素電極６６にＴＦＴ６７を介して印加
される。すなわち、１行目の画素に正極性の画像信号が
書き込まれる。

【００６４】一方、２行目の画像信号Ｄ２が入力されて
いる水平期間も信号ＤＣ２３はハイレベルである。ここ
で、信号ＤＣ３３が立ち上がると、ソーススタート信号
ＳＳＲＴがシフトレジスタ５１及びスイッチ５４に出力
される。これにより、ラッチ回路５２ａから５２ｂに切
り替えられ、２行目の画像信号Ｄ２（負極性）が順次ラ
ッチ回路５２ｂにラッチされる。

【００６５】１行目の画像信号の画素への書き込みが終
了した３水平期間の後、５行目の画像信号Ｄ２がソース
ドライバ５に入力する水平期間に、信号ＤＣ２１がハイ
レベルとなる。ここで、信号ＤＣ３１によりゲートクロ
ック信号ＹＣＬＫが１パルスゲートドライバ４に与えら
れて、ゲートドライバ４の選択行が２行目のゲートライ
ンとなる。なお、この選択行の切替の間は、ゲートクリ
ア信号ＧＣＬＲがゲートドライバ４に入力され、ゲート
ライン４０の電位はＴＦＴ６７のゲートオフ電圧にされ
る。

【００６６】また、この水平期間では、信号ＤＣ２４も
ハイレベルとなる。これにより、切り替え信号ＨＣＮＴ
がスイッチ５５に出力されて、ラッチ回路５２ｂにラッ
チされた２行目の画像信号Ｄ２が出力される。そして、
この２行目の画像信号Ｄ２も、同様に、Ｄ／Ａ変換器５
３でＤ／Ａ変換されて出力される。すなわち、３水平期
間において、２行目の画像信号が負極性で２行目の画素
に書き込まれる。

【００６７】この２行目の画像信号の書き込みが２水平
期間経過した７行目の画像信号Ｄ２がソースドライバ４
に供給される水平期間、信号ＤＣ２３が再びハイレベル
となる。ここで、ソーススタート信号ＳＳＲＴが出力さ
れると、スイッチ５４が切り替えられ、また、シフトレ
ジスタ５１の出力ビットが移動することにより、ラッチ
回路５２ａに７行目の画像信号Ｄ２がラッチされる。

【００６８】２行目の画像信号の画素への書き込みが終
了、すなわち、７行目の画像信号のラッチが終了した８
行目の画像信号Ｄ２がソースドライバ５に入力される水
平期間で、信号ＤＣ２２がハイレベルとなる。このと
き、信号ＤＣ３２によりゲートシフトクロックＹＣＬＫ
がゲートドライバ４に５パルス供給されて、ゲートドラ
イバ４の選択行は７行目となる。また、この水平期間
は、信号ＤＣ２４もハイレベルとなり、信号ＤＣ３４が
出力されたタイミングで切替信号ＨＣＮＴが出力され
る。これにより、ラッチ回路５２ａにラッチされた７行
目の画像信号Ｄ２が出力されることとなる。

【００６９】以下、同様にしてラッチ回路５２ａ、５２
ｂがラッチする画像信号Ｄ２、及びゲートドライバ４が
選択するゲートライン４０を順次切り替えながら、画像
信号を画素に書き込んでいく。

【００７０】以上の第１フィールドの動作について、図
９を用いて簡単に説明する。この図において、「１Ｈ」
は１水平期間を表す。図からわかるように、ソースドラ
イバに供給された画像信号Ｄ２を１、２、７、８、・・
・行目と、６行おきに２行分ずつソースドライバ５に取
り込み、保持しておく。

【００７１】また、ゲートドライバ４は、１、２、７、
８・・・行目と、６行おきに２行ずつそれぞれ３水平期
間ゲートライン４０を選択する。そして、この選択期間
において、それぞれ対応する画像信号を画素に書き込ん
でいく。このとき、取り込んだ画像信号Ｄ２は奇数行で
は正極性、偶数行では負極性となっているので、画素に
書き込む画像信号も奇数行では正極性、偶数行では負極
性となる。

【００７２】次に、第２フィールドにおける液晶パネル
６の駆動について、図３、図５、図７を参照して説明す
る。第２フィールドにおいては、信号ＤＣ２１は、ゲー
トスタート信号ＧＳＲＴが出力されてから２水平期間ハ
イレベルになっており、この間に信号ＤＣ３１によりゲ
ートシフトクロックＹＣＬＫが２回ゲートドライバ４に
与えられる。これにより、ゲートドライバ４は３行目の
ゲートライン４０を選択する。

【００７３】また、この期間までにラッチ回路５２ａに
は、３行目の画像信号Ｄ２がラッチされる。次の４行目
の画像信号Ｄ２がソースドライバ５に供給される水平期
間になると、信号ＤＣ２４がハイレベルとなって、切り
替え信号ＨＣＮＴ及びソースクリア信号ＳＣＬＲが出力
される。また、信号ＤＣ２５がハイレベルとなってアウ
トプットイネーブル信号ＳＯＥが出力される。これによ
り、ラッチ回路５２ａにラッチされた画像信号Ｄ２が出
力され、対応する画像信号が画素に書き込まれる。第２
フィールドにおいて、以後の動作は、第１フィールドの
場合と同じである。

【００７４】以上の第２フィールドの動作について、図
１０を用いて簡単に説明する。この図において、「１
Ｈ」は１水平期間を表す。図からわかるように、ソース
ドライバに供給された画像信号Ｄ２を３、４、９、１０
・・・行目と、第１フィールドとは行を変えて、６行お
きに２行分ずつソースドライバ５に取り込み、保持して
おく。

【００７５】また、ゲートドライバ４は、３、４、９、
１０・・・行目と、第１フィールドとは選択行を変え
て、６行おきに２行ずつそれぞれ３水平期間ゲートライ
ンを選択する。そして、この選択期間において、それぞ
れ対応する画像信号を画素に書き込んでいく。このと
き、取り込んだ画像信号Ｄ２は奇数行では正極性、偶数
行では負極性となっているので、画素に書き込む画像信
号も奇数行では正極性、偶数行では負極性となる。

【００７６】次に、第３フィールドにおける液晶パネル
６の駆動について、図３、図６、図７を参照して説明す
る。第３フィールドにおいては、信号ＤＣ２１は、ゲー
トスタート信号ＧＳＲＴが出力されてから４水平期間ハ
イレベルになっており、この間に信号ＤＣ３１によりゲ
ートシフトクロックＹＣＬＫが４回ゲートドライバ４に
与えられる。これにより、ゲートドライバ４は５行目の
ゲートライン４０を選択する。

【００７７】また、この期間までにラッチ回路５２ａに
は、５行目の画像信号Ｄ２がラッチされる。次の６行目
の画像信号Ｄ２がソースドライバ５に供給される水平期
間になると、信号ＤＣ２４がハイレベルとなって、切り
替え信号ＨＣＮＴ及びソースクリア信号ＳＣＬＲが出力
される。また、信号ＤＣ２５がハイレベルとなってアウ
トプットイネーブル信号ＳＯＥが出力される。これによ
り、ラッチ回路５２ａにラッチされた画像信号Ｄ２が出
力され、対応する画像信号が画素に書き込まれる。第３
フィールドにおいて、以後の動作は、第１、２フィール
ドの場合と同じである。

【００７８】以上の第３フィールドの動作について、図
１１を用いて簡単に説明する。この図において、「１
Ｈ」は１水平期間を表す。図からわかるように、ソース
ドライバに供給された画像信号Ｄ２を５、６、１１、１
２・・・行目と、第１、２フィールドとは行を変えて、
６行おきに２行文ずつソースドライバ５に取り込み、保
持しておく。

【００７９】また、ゲートドライバ４は、５、６、１
１、１２・・・行目と、第１、２フィールドとは選択行
を変えて、６行おきに２行ずつそれぞれ３水平期間ゲー
トラインを選択する。そして、この選択期間において、
それぞれ対応する画像信号を画素に書き込んでいく。こ
のとき、取り込んだ画像信号Ｄ２は奇数行では正極性、
偶数行では負極性となっているので、画素に書き込む画
像信号も奇数行では正極性、偶数行では負極性となる。

【００８０】第２フレームでは、データ極性信号ＰＯＬ
Ｄ及びコモン極性信号ＰＯＬＣが第１フレームの場合と
反転されて出力される。このため反転・レベルシフト回
路２から出力される画像信号Ｄ２及びコモン電圧発生回
路３から出力されるコモン電位ＶＣＯＭの極性が第１フ
レームと逆になる。すなわち、液晶パネル６の各画素に
書き込まれる信号の極性と逆になり、奇数行では負極
性、偶数行では正極性となる。それ以外の動作について
は、第４、５、６フィールドについてそれぞれ第１、
２、３フィールドと同じである。

【００８１】以上の動作により液晶パネルの各画素に印
加した電圧の極性を図１２に示す。この図において、縦
は行、横はフィールドを表している。また、図中、「１
Ｖ」は、１垂直期間を表している。図からわかるよう
に、いずれの垂直期間においても、正極性の画素と負極
性の画素の個数は同じになっている。また、いずれの垂
直期間においても、同じ極性の画素が続く行は２行まで
で、３行以上になることがない。

【００８２】以上説明したように、この実施の形態の液
晶表示装置によれば、正極性の画素の個数と負極性の画
素の個数の比にばらつきが生じない。しかも、正極性の
画素と負極性の画素の位置的な分布にもばらつきが生じ
ない。このため、液晶パネルの空間周波数を大きくする
ことができ、フリッカが発生することを抑えることがで
きる。

【００８３】また、各画素に信号を書き込むための時間
も十分にとることができるので、強誘電性液晶或いは反
強誘電性液晶などの自発分極を有する液晶を用いた液晶
パネルと駆動するのに、特に適したものとなる。

【００８４】上記の実施の形態では、画像データを３分
の１ずつに間引いて、３フィールドで１フレームが構成
される例について説明した。しかしながら、本発明はこ
れに限られない。本発明は、２フィールド以上の任意の
フィールド数Ｎで１フレームが構成される全ての場合に
ついて適用することができる。この場合は、画像データ
をＮ分の１ずつに間引いて使用すればよい。

【００８５】上記の実施の形態では、ゲートドライバ４
は、各フレームで連続した２ゲートラインを選択し、こ
れに連続する偶数のゲートラインを飛ばして次にまた連
続した２ゲートラインを選択していた。つまり、各フレ
ームで６行おきに連続した２行を選択していた。しかし
ながら、本発明はこれに限られない。

【００８６】本発明は、各フレームで連続した任意の偶
数のゲートラインを選択し、これに連続した選択したゲ
ートラインの数の倍数を飛ばして、次にまたその任意の
偶数のゲートラインを選択する場合にも適用できる。す
なわち、本発明は、２ｍ（ｎ＋１）行おきに連続した２
ｍ行を選択する場合にも適用できる（ｍ，ｎ：自然
数）。

【００８７】この場合、ソースドライバ５は２ｍライン
分の画像信号をラッチできる構成とすればよい。また、
選択した２ｍ行について画素に書き込む信号の極性を行
毎に交互に反対（例えば、正、負、正、負・・・）にす
ればよい。

【００８８】上記の実施の形態では、反転・レベルシフ
ト回路２は、ライン単位及びフレーム単位で画像信号の
極性を反転させていた。すなわち、同一行での画像信号
の極性は同一であった。しかしながら、さらに、画素単
位で画像信号の極性を反転させてもよい。この場合、同
一フィールドで選択された連続した２行のうち、奇数行
での画像信号の極性を“＋−＋−＋・・・”とした場合
は、偶数行での画像信号の極性を“−＋−＋−・・・”
として、行毎に極性を反対にすればよい。

【００８９】また、このように画素単位で極性を反転さ
せた場合は、次のフレームでは、奇数行での画像信号の
極性を“−＋−＋−・・・”とし、偶数行での画像信号
の極性を“＋−＋−＋・・・”として、さらにフレーム
毎に極性を反対にすればよい。これにより、さらに、正
極性の画素と負極性の画素との位置的な分布にばらつき
がなくなり、フリッカの発生をより抑えることができ
る。

【００９０】上記の実施の形態では、ビデオ信号処理部
０がビデオ信号から抽出した画像信号Ｄ１の極性を反転
・レベルシフト回路２でライン毎或いはフレーム毎に反
転していた。しかしながら、ソースドライバ５に各画素
に書き込む画像データの極性を反転する手段を設けれ
ば、画像信号Ｄ１の極性を反転せずにソースドライバ５
に供給してもよい。

【００９１】上記の実施の形態では、ソースドライバ５
にデジタルソースドライバを用いていた。しかしなが
ら、本発明は、アナログソースドライバを用いた液晶表
示装置にも適用することができる。

【００９２】上記の実施の形態では、一対の透明基板間
に強誘電性液晶或いは反強誘電性液晶などの自発分極を
有する液晶を封入した液晶パネルを用いた例について説
明した。しかしながら、本発明は、自発分極を有しない
ネマティック液晶などを一対の基板間に封入した液晶パ
ネルを用いたものにも適用することができる。

【００９３】上記の実施の形態では、液晶パネル６は、
一対の透明基板の６１、６２それぞれの外側に偏光板７
１、７２を備えるものであった。また、バックライトの
光の透過量を制御するバックライト方式のものであっ
た。しかしながら、本発明に用いる液晶パネルは偏光板
の一方または両方を有しないものでもよく、また、バッ
クライトの代わりに反射板を備える反射型のものであっ
ても構わない。

【００９４】上記の実施の形態では、アクティブ素子と
してＴＦＴを用いたアクティブマトリクス方式の液晶表
示装置について説明したが、本発明はこれに限られな
い。例えば、ＭＩＭ（Metal Insulator Metal）等の他
のアクティブ素子を用いたアクティブマトリクス方式の
液晶表示装置にも本発明を適用することができる。

【００９５】

【発明の効果】以上説明したように、本発明によれば、
正極性の画素と負極性の画素の個数の比、及び位置的な
分布に偏りがなくなるので、フリッカの発生を抑えるこ
とができる。

【図面の簡単な説明】

【図１】本発明の実施の形態における液晶表示装置の構
成を示すブロック図である。

【図２】図１の液晶表示装置における液晶パネルの構成
を示す断面図である。

【図３】図１の液晶表示装置における制御部の構成を示
すブロック図である。

【図４】本発明の実施の形態におけるデコーダから出力
される１垂直期間（第１、第４フィールド）内の動作を
制御するための信号のタイミングチャートである。

【図５】本発明の実施の形態におけるデコーダから出力
される１垂直期間（第２、第５フィールド）内の動作を
制御するための信号のタイミングチャートである。

【図６】本発明の実施の形態におけるデコーダから出力
される１垂直期間（第３、第６フィールド）内の動作を
制御するための信号のタイミングチャートである。

【図７】本発明の実施の形態におけるデコーダから出力
される１水平期間内の動作を制御するための信号のタイ
ミングチャートである。

【図８】図１の液晶表示装置におけるソースドライバの
構成を示すブロック図である。

【図９】本発明の実施の形態における第１、第４フィー
ルドの液晶パネルの駆動動作を説明するタイミングチャ
ートである。

【図１０】本発明の実施の形態における第２、第５フィ
ールドの液晶パネルの駆動動作を説明するタイミングチ
ャートである。

【図１１】本発明の実施の形態における第３、第６フィ
ールドの液晶パネルの駆動動作を説明するタイミングチ
ャートである。

【図１２】本発明の実施の形態における液晶に印加する
電圧の極性を説明するための図である。

【図１３】従来例における液晶に印加する電圧の極性を
説明するための図である。

【図１４】従来例における液晶に印加する電圧の極性を
説明するための図である。

【符号の説明】

０・・・ビデオ信号処理部、１・・・制御部、２・・・反転・レ
ベルシフト回路、３・・・コモン電圧発生回路、４・・・ゲー
トドライバ、５・・・ソースドライバ、６・・・液晶パネル、
１ａ・・・ラインカウンタ、１ｂ・・・フィールドカウンタ、
１ｃ・・・開始行設定ＲＯＭ、１ｄ、１ｅ・・・制御カウン
タ、１ｆ・・・ドットカウンタ、１ｇ〜１ｊ・・・デコーダ、
１ｋ〜１ｐ・・・ＡＮＤ回路、１ｑ・・・ＯＲ回路、１ｒ・・・
トグルカウンタ、５１・・・シフトレジスタ、５２ａ、５
２ｂ・・・ラッチ回路、５３・・・Ｄ／Ａ変換器、６１、６２
・・・透明基板、６３・・・液晶、６５・・・共通電極、６６・・・
画素電極、６７・・・薄膜トランジスタ（ＴＦＴ）

Claims (4)

【特許請求の範囲】
1. 【請求項１】マトリクス状に画素が配置されたアクティ
   ブマトリクス方式の液晶パネルと、 各フィールドにおいて前記マトリクスの２ｍ（ｎ＋１）
   行おきに連続した２ｍ行を順次選択し、フィールド毎に
   選択する行を変更して（ｎ＋１）フィールドからなる１
   フレームで全ての行を選択する選択駆動手段と、 画像信号を２ｍ（ｎ＋１）行おきに２ｍ行分保持し、こ
   の保持した２ｍ行分の画像信号に対応する信号を前記選
   択駆動手段が選択した２ｍ行の前記画素に行毎に交互に
   反対の極性で書き込む信号駆動手段と、を備え、 ｍ、ｎは自然数である、 ことを特徴とする液晶表示装置。
2. 【請求項２】前記選択駆動手段は、前記連続した２ｍ行
   のそれぞれを１水平期間の（ｎ＋１）倍の時間ずつ順次
   選択する手段を有し、 前記信号駆動手段は、前記保持した２ｍ行分の画像信号
   に対応する信号をそれぞれ前記選択駆動手段が選択した
   行に順次書き込む手段を有する、 ことを特徴とする請求項１に記載の液晶表示装置。
3. 【請求項３】前記信号駆動手段は、さらに、前記画素に
   書き込む信号の極性をフレーム毎に反転する手段を有す
   る、 ことを特徴とする請求項１または２に記載の液晶表示装
   置。
4. 【請求項４】前記液晶パネルは、対向して配置された一
   対の基板間に自発分極を有する液晶が封入されたもので
   ある、 ことを特徴とする請求項１乃至３のいずれか１項に記載
   の液晶表示装置。