JPH10197850A

JPH10197850A - 液晶装置

Info

Publication number: JPH10197850A
Application number: JP96497A
Authority: JP
Inventors: Kazutoshi Shimada; 和俊島田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1997-01-07
Filing date: 1997-01-07
Publication date: 1998-07-31

Abstract

(57)【要約】【課題】ＴＮ液晶及び強誘電性液晶の特性を生かして
省エネを可能とする液晶装置を提供する。【解決手段】制御装置１の選択表示手段により、表示
するデータの特性を判断すると共に、データの特性に応
じてデータを選択的に液晶パネルの第１の液晶表示手段
４又はメモリ性を有する第２の液晶表示手段５に表示す
る一方、表示切り換え手段により第１の液晶表示手段４
に選択的に表示されたデータを所定のタイミングで第２
の液晶表示手段５に切り換えて表示する。そして、動作
制御手段にて、第２の液晶表示手段５にのみデータを表
示する場合には第１の液晶表示手段４及び第１の制御手
段の動作を停止することにより、第１の液晶表示手段４
の消費電力を低減するようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶パネルを有す
る液晶装置に関し、特に液晶パネルの表示制御に関す
る。

【０００２】

【従来の技術】従来の液晶装置は、表示部として例えば
ＴＮ液晶又は強誘電性液晶を用いた液晶パネルを備えた
ものがある。ここで、一般のＴＮ液晶は、電界の有無で
分子の方向が変化することを利用して光のスイッチング
を行なっている。ここで、表示を継続するためには交流
電界を常に掛けておくか、単純マトリクス駆動のように
コモン電極を走査し、セグメント電極にデータを乗せて
点灯すべきエレメントに順次電界をかけ、平均的に電界
を印加する必要がある。このため、表示をしている時間
中は常に駆動動作が行なわれている。

【０００３】一方、強誘電性液晶は、分子の強誘電性か
ら電界の印加に対してヒステリシス的な動きをみせ、電
界を印加しなくても前の動作を保持するメモリー性を持
つ特性がある。最近は、フィルム上に強誘電性高分子液
晶を塗布して形成したようなフィルム液晶も開発されて
いる。

【０００４】ところで、液晶装置の実際の使用場面を考
えると、携帯電子機器を含むコンピュータ画面では、動
画を表示している場合を除いて圧倒的に静止画である部
分が多い。例えば、文章作成においても、思考と入力の
繰返しであり、実際にキーボードやペン入力している時
間の割合は、全表示時間に比べて小さい。さらに、ドキ
ュメントを見たり、画面を見ながら検討を加えるような
場面では、この時間比は増える。

【０００５】

【発明が解決しようとする課題】ところが、従来の液晶
装置において、例えばＴＮ液晶を用いた液晶パネルはス
ピード的に早くても、使用期間中常に駆動し続けなけれ
ばならず、消費電力上の問題点があった。一方、強誘電
性高分子液晶を用いた液晶パネルは、メモリ効果を利用
すれば変化のないときには、消費電力を減少させられる
が、書き換え時間が１ライン数ミリ秒かかり、ある程度
の動きのあるものには追随できないという問題点があっ
た。

【０００６】そこで、本発明は、このような従来の問題
点を解決するためになされたものであり、ＴＮ液晶及び
強誘電性液晶の特性を生かして省エネを可能とする液晶
装置を提供することを目的とするものである。

【０００７】

【課題を解決するための手段】本発明は、第１の液晶表
示手段と、メモリ性を有する第２の液晶表示手段とを重
ね合わせて構成された液晶パネルと、前記第１及び第２
の液晶表示手段の表示動作を制御する第１及び第２の表
示制御部と、表示するデータの特性を判断すると共に、
前記データの特性に応じて該データを選択的に前記第１
及び第２の液晶表示手段に表示する選択表示手段と、前
記第１の液晶表示手段に選択的に表示されたデータを所
定のタイミングで前記第２の液晶表示手段に切り換えて
表示する表示切り換え手段と、前記第２の液晶表示手段
にのみデータを表示する場合には前記第１の液晶表示手
段及び第１の制御手段の動作を停止する動作制御手段と
を有する制御装置と、を備えたことを特徴とするもので
ある。

【０００８】また本発明は、前記制御装置の表示切り換
え手段は、前記表示切り換えを行うと共に、前記データ
の特性に応じて前記所定のタイミングで第１の液晶表示
手段に表示されたデータを消去することを特徴とするも
のである。

【０００９】また本発明は、前記表示データの特性は、
変化のほとんどない確定的なデータ、変化する可能性の
高い不確定なデータ及び一過性の一時的なデータである
ことを特徴とするものである。

【００１０】また本発明は、第１の液晶表示手段と、メ
モリ性を有する第２の液晶表示手段とを重ね合わせて構
成された液晶パネルと、前記第１及び第２の液晶表示手
段の表示動作を制御する第１及び第２の表示制御部と、
前記第１の液晶表示手段に表示されたデータを所定のタ
イミングで前記第２の液晶表示手段に切り換えて表示す
る表示切り換え部と、前記第２の液晶表示手段にのみデ
ータを表示する場合には前記第１の液晶表示手段及び第
１の制御手段の動作を停止する動作制御部と、を備えた
ことを特徴とするものである。

【００１１】また本発明のように、制御装置の選択表示
手段により、表示するデータの特性を判断すると共に、
データの特性に応じてデータを選択的に液晶パネルの第
１の液晶表示手段又はメモリ性を有する第２の液晶表示
手段に表示する一方、表示切り換え手段により第１の液
晶表示手段に選択的に表示されたデータを所定のタイミ
ングで第２の液晶表示手段に切り換えて表示する。そし
て、動作制御手段にて、第２の液晶表示手段にのみデー
タを表示する場合には第１の液晶表示手段及び第１の制
御手段の動作を停止することにより、第１の液晶表示手
段の消費電力を低減するようにする。

【００１２】また本発明のように、表示切り換え部によ
り第１の液晶表示手段に表示されたデータを所定のタイ
ミングで第２の液晶表示手段に切り換えて表示する一
方、第２の液晶表示手段にのみデータを表示する場合に
は動作制御部にて第１の液晶表示手段及び第１の制御手
段の動作を停止することにより、第１の液晶表示手段の
消費電力を低減するようにする。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて詳細に説明する。

【００１４】図１は、本発明の第１の実施の形態に係る
液晶装置の平面図であり、この液晶装置１Ａはペン・コ
ンピュータにＰＨＳ（無線通信）を設けた構成のもので
ある。ここで、この液晶装置１Ａは、ＴＮ液晶表示素子
とメモリ性液晶表示素子とを有する２重構造の液晶パネ
ル２Ａを備えたものであり、液晶装置１Ａへの情報入力
はペン３Ａ及びＰＨＳにて行うようになっている。な
お、同図において、４ＡはＰＨＳ用のアンテナである。

【００１５】一方、図２は、この液晶装置１Ａの制御ブ
ロック図であり、同図において、１は１６ビット程度の
ＣＰＵ、２は液晶パネル２Ａの第１の液晶表示手段であ
るＴＮ液晶表示素子（以下ＴＮ素子という）４及びメモ
リ性を有する第２の液晶表示手段である強誘電性高分子
液晶等を用いたメモリ性液晶表示素子（以下メモリ素子
という）５による２画面の表示を行なうための表示制御
部、３は液晶パネル２Ａの２画面のデータを蓄えるＶＲ
ＡＭである。

【００１６】なお、ＣＰＵ１は、液晶装置１Ａの演算や
制御を行なうと共に、後述するように表示データの属性
を判断してデータをＴＮ素子４又はメモリ素子５に選択
的に表示する選択表示手段と、ＴＮ素子４に選択的に表
示されたデータを所定のタイミングでメモリ素子５に切
り換えて表示する表示切り換え手段と、メモリ素子５に
のみデータを表示する場合にはＴＮ素子４等の動作を停
止する動作制御手段とを有する制御装置である。なお、
本実施の形態において、ＣＰＵ１は、これらの処理をソ
フト的に行うようにしている。

【００１７】ここで、これらＴＮ素子４とメモリ素子５
との関係は、図３に示すように、メモリ素子５の上にＴ
Ｎ素子４が重ねられており、ＴＮ素子４の上面とメモリ
素子５の下面には図示しない偏光板が貼られるようにな
っている。さらに、このＴＮ素子４の上方には入力手段
であるデジタイザ７が配置されている。なお、このデジ
タイザ７の入力方式として代表的なものは抵抗膜方式、
電磁誘導方式、超音波方式等があり、その制御方法とし
て、例えば抵抗膜等においては、ペンの入力で起こる電
圧の変化を定期的にＡ／Ｄ変換で調べてソフト的に座標
変換する構成のものがある。

【００１８】また、図２において、６はデジタイザ７を
制御するためのデジタイザ制御部、８は例えば無線デジ
タル通信手段であるＰＨＳを制御するＰＨＳ制御部であ
る。なお、無線デジタル通信手段としては、ＩｒＤＡの
ような光などの通信手段でもよい。９は、周辺制御部で
あり、標準的なＩ／Ｏ（例ＲＳ‐２３２Ｃ，ＰＣＭＣＩ
Ａ）を制御する。１０はメモリ制御部であり、ＤＲＡＭ
などで構成されたメインメモリ１１を制御する。１２
は、電源制御部であり、部分的な電源供給を含む省電動
作を行なう。

【００１９】次に、表示制御部２の表示制御動作につい
て図４を用いて説明する。表示制御部２はＴＮ素子４及
びメモリ素子５へ別々に表示データと表示制御信号を入
力している。ここで、ＴＮ素子４は必要な時は常にドラ
イブをするのでコモンドライバ１３は、Ｈ‐ｓｙｎｃ信
号をクロックにして上のラインから活性化していくよう
になっている。

【００２０】また、セグメントドライバ１４は、各ライ
ンの表示データをドライブするようになっている。ここ
で、この表示データは表示制御部２からクロック同期で
図示しないセグメントドライバ内部のシフトレジスタに
入力され、各Ｈ‐ｓｙｎｃでセグメントドライバ１４の
各ドライバーにロードされる。そして、Ｖ‐ｓｙｎｃで
一画面が終了し、一ライン目から繰り返される。

【００２１】なお、メモリ素子５のみがデータを表示す
る場合は、これらの制御クロックを表示制御部２が止め
ることで、表示はオフ状態となり電力は下がるようにな
る。さらに、表示制御部２によるスイッチ１５のオフ動
作で液晶ドライブ電源１５ａを止めることで省エネ効果
を上げることが可能になる。

【００２２】一方、メモリ素子５は、メモリ効果がある
ために常時ドライブしておく必要はなく、変化したとこ
ろを書き換えるだけで良い。その関係から、コモンドラ
イバ１６は上から順次活性化するのではなく、表示制御
部２は表示データのうちの指定されたラインデータをデ
コーダ１８に送り、特定のラインを活性化させるように
コモンドライバ１６を制御する。ここで、書き換えるラ
インは、１本とは限らず、複数本を一つの単位としても
良い。また、表示データは図示しないシフトレジスタに
より入力され、セグメントドライバ１７の各ドライバー
に表示制御信号によりロードされる。

【００２３】なお、図５はＶＲＡＭ３のメモリマップで
あり、ＶＲＡＭ３は第１領域３ａにＴＮ素子４のデータ
を、第２領域３ｂにはメモリ素子５のデータをそれぞれ
別々に記憶するようにしている。

【００２４】ところで、図６は表示制御部２のブロック
構成を示す図であり、同図において、１９はＣＰＵバス
ＢとのインターフェースであるＣＰＵ・Ｉ／Ｆであり、
このＣＰＵ・Ｉ／Ｆ１９はＣＰＵ１からの制御レジスタ
２２，２５へのＩ／Ｏアクセスと、ＶＲＡＭ３へのメモ
リアクセスを仲介するものである。

【００２５】また、２０はバス制御部であり、このバス
制御部２０は、ＶＲＡＭ３へのアクセスのコントロール
を行なう部分である。ここで、ＶＲＡＭ３へアクセス依
頼は、ＣＰＵ１、ＴＮ素子４、メモリ素子５の３つから
行われるが、ＴＮ素子４は循環的にアクセスしており、
データとして一番遅らすことができないことから優先順
位はＴＮ素子４からのアクセスを一番に、二番をＣＰＵ
１からのアクセスとし、メモリ素子５は入力そのものに
早急性がないために最後の順位と設定されている。

【００２６】２１はメモリ制御部であり、このメモリ制
御部２１は、ＶＲＡＭ３のアクセスを制御する部分であ
る。なお、このメモリ制御部２１は、ＶＲＡＭ３がＤＲ
ＡＭならばリフレッシュ制御などを含めてタイミング等
の調整を行なうようになっている。

【００２７】また、２２は第１の表示制御部であるＴＮ
素子制御部４Ａの制御レジスタであり、この制御レジス
タ２２は、ＴＮ素子制御部４Ａの内部クロックの停止信
号と、図４に示すＴＮ素子４を駆動するための液晶ドラ
イブ電源１５ａのスイッチ１５のオン／オフをソフト的
に行なうための表示オフ信号を発生するものである。な
お、この制御レジスタ２２は、ＶＲＡＭ３の先頭番地な
どを設定できるように構成することもできる。２３はタ
イミング制御部であり、このタイミング制御部２３は、
ＴＮ液晶を駆動するためのデータ同期クロック、Ｈ‐ｓ
ｙｎｃ、Ｖ‐ｓｙｎｃ等の表示制御信号を発生させるた
めのものである。

【００２８】また、２４はＶＲＡＭアクセス制御部であ
り、このＶＲＡＭアクセス制御部２４は、タイミング制
御部２３からの制御信号の発生に伴ってＶＲＡＭ３から
データを入手するようにバス制御部２０にアクセスリク
エストを出し、許可が下りればアドレスを発行してデー
タを得、タイミング制御部２３によってセグメントドラ
イバ１４に表示データとして送り出すものである。

【００２９】一方、２５は第２の表示制御部であるメモ
リ素子制御部５Ａの制御レジスタであり、この制御レジ
スタ２５は、ＶＲＡＭ先頭アドレス、書き換えライン番
号、ライン数、書き込み終了フラグ、制御オン／オフな
どを設定するためのものである。そして、書き変える表
示データが発生すると制御オンが設定され、これに伴い
タイミング制御部２６が動作を開始すると共に、ＶＲＡ
Ｍアクセス制御部２７は、ＶＲＡＭ先頭アドレスから１
ライン番号のデータをバス制御部２０を介して得るよう
になっている。なお、既述したようにバス獲得順位は一
番低い。

【００３０】また、タイミング制御部２６は、先頭ライ
ン番号を表示制御信号と共に出してデコーダ１８に送っ
た後、表示データをセグメントドライバ１７に送出する
ものである。以下、この動作が書き換えるライン数分繰
返し行なわれ、終了したとき書き込み終了フラグをオン
する。これを見て、システム側（ＣＰＵ１）は書き込み
が完了したと判断する。

【００３１】次に、このような構成の液晶装置１Ａの表
示状態の遷移について図７を用いて説明する。

【００３２】ペンやキーボードから入力情報Ｓ３が不確
定であったり、ペンのジェスチャーコマンドの軌跡のよ
うにすぐに消してしまう不確定情報である場合は、まず
ＴＮ素子４で表示する。また、カーソルの点滅や時計の
点滅のように常にデータが書き変わっているような変化
点滅情報Ｓ４は、ＴＮ素子４で表示し続ける。

【００３３】一方、新たなウインドウＳ５のような領域
が書き込まれるときは、下に書いてあるメモリ素子５の
内容は消去し、ウインドウの情報はＴＮ素子４に書かれ
る。個人情報（ＰＩＭ）や業務用のフォーマットのある
アプリ（アプリケーション）Ｓ６などではフォームが同
じで、データが複数ページに渡って存在することが多く
フォームはメモリ素子５、データはＴＮ素子４に分けて
表示する。ページめくりが発生した時は、データ部分、
即ちＴＮ素子４のみを書き換えればよい。

【００３４】なお、一定時間たってもＴＮ素子４の表示
データに変化がなければ、そのデータはメモリ素子５の
表示データに移される。さらに、データの一部がセレク
ト（選択）Ｓ７されて編集の対象になれば、表示の内容
が変わる可能性が高くなるのでデータは再びＴＮ素子４
側に移され、編集の操作（例えば移動）Ｓ８中は、ＴＮ
素子４のデータだけで対応し、確定Ｓ９されれば、デー
タはメモリ素子５に移される。

【００３５】このように、データが変化する可能性や固
定している時間に応じてＣＰＵ１は、表示制御部２を介
して表示する素子４，５を切り換えるようにしている。
そして、全てのデータがメモリ素子５に移行されると、
ＴＮ素子４はオフされ、メモリ素子５のメモリ効果のみ
で表示データを保つことになる。

【００３６】このことを、わかりやすく図８に示す。横
軸は時間であり、まず、何かが入力されたり、表示の変
化が起こると、すぐにＴＮ素子４の表示に反映される。
そして、一定時間経過したり、データを確定するような
トリガーによりメモリ素子５に書き換えて（ａ）に示す
ようにＴＮ素子４及びメモリ素子５はドライブを停止す
る。そして、このように構成することにより、同図の
（ｂ）に示す従来のＴＮ素子４のように継続して駆動す
る場合に比べて消費電力が低く抑えられるので、省エネ
効果が得られる。なお、これはドライバーの停止時間が
長いほど効果的である。

【００３７】次に、アプリケーションを例にとって、こ
の切り分けについて説明する。図９の（ａ）は、業務用
のフォームに選択していく例であり、文字やチェック欄
はあらかじめメモリ素子５で表示し、Ａ，Ｂ，Ｃで示さ
れる選択肢をＴＮ素子４で表示するようにしている。

【００３８】そして、ペン３Ａで選択肢Ａ，Ｂ，Ｃの一
つを触ったところで、このチェック欄が選ばれようとし
ていることを示すためにチェック欄を反転させるように
している。さらに、この反転した場所でペンアップする
と、選択が確定され、反転データはＴＮ素子４からメモ
リ素子５に移る。なお、ペン３Ａを他の場所に引きずっ
ていくと、選択行為は中止され、ＴＮ素子４の反転部分
は消去されるようになっている。

【００３９】また、図９の（ｂ）は、電話帳の例であ
り、フォームやデータはメモリ素子５で表示され、内蔵
のダイアラーで電話するため、その中から一人を選択し
た際、この選択者を示す太枠をＴＮ素子４を用いて表示
している。さらに、ダイアルを指示するスイッチを押し
たところでも、指示を明確する太枠をＴＮ素子４を用い
て表示している。

【００４０】図９の（ｃ）は、文字認識の例であり、ペ
ン３Ａで書いて行く筆跡はＴＮ素子４を用いて表示し、
認識結果を確定した時にはメモリ素子５を用いて表示す
るようにしている。なお、文字入力板などのフォームは
もちろんメモリ素子５である。

【００４１】なお、本実施の形態においては、２つの液
晶４，５の解像度は同じでも異なっていても良い。しか
し、ＴＮ素子４に表示されるデータは、一過性のものが
多く、又常にドライブを続ける必要性からＴＮ素子４の
解像度をメモリ素子５に比べて低く設定することは実使
用上問題なく、かつ消費電力的には有利になるのでむし
ろ推奨される。

【００４２】次に、システム側の表示制御フローチャー
トを図１０に示す。なお、このフローチャートにおいて
は、表示データが発生したところから示す。

【００４３】表示データが発生すると（処理１０１）、
まずＣＰＵ１は表示データの属性を判断する（判断１０
２）。ここで、この属性としては、確定情報、不確定情
報及び一時情報の３種類があり、確定情報は、表示すべ
きものが変化の少ないもの、又は確定したもので業務用
のフォーム、一定時間後でも変化の無かったもの、ユー
ザーが確定を示す指示をしたもの、そしてメモリ素子５
の一部分を消去する時に付けられる。

【００４４】また、不確定情報は、入力中の情報や手書
き認識の候補等、いつユーザーが変更してもおかしくな
い表示データである。さらに、一時情報は、すぐに消え
る一過性のものである。それは、ペンジェスチャーコマ
ンドの軌跡のようなもので、コマンドが認識されて、そ
れが実行を始めたときには既に不要な表示情報である。

【００４５】ここで、既述した条件により表示データの
属性が確定情報と判断した場合は、ＣＰＵ１は、表示制
御部２を介してまずＶＲＡＭ３の第２領域３ｂ（図５参
照）ヘ表示データを書き込み（処理１０３）、この後メ
モリ素子５の制御レジスタ２５にドライバを含むタイミ
ング制御部２６のオンを設定し（メモリ素子ドライバア
クティブ）（処理１０４）、その他のライン数等の情報
をセグメントドライバ１４のシフトレジスタである表示
ラインレジスタに書き込む（処理１０５）。

【００４６】さらに、この後書き換えを指示し（処理１
０６）、ハード的な書き込みがタイミング制御部２６で
行なわれる。なお、ＣＰＵ１は、書き込みを終了したか
否かをレジスタのフラグで判断すると共に、この判断の
後、さらに一定時間経過したか否かを判断し（判断１０
７）、一定時間が経過したとき（判断１０７のＹ）、メ
モリ素子５及びその周辺の制御をオフとする（処理１０
８）。

【００４７】また、ＣＰＵ１は、既述した条件により表
示データの属性が不確定情報と判断した場合は、データ
発生時、ＴＮ素子４が動作していなければ、表示制御部
２を介して制御レジスタ２２を設定することでＴＮ素子
４のドライバ１３，１４のオンを設定し（ＴＮ素子ドラ
イバアクティブ）（処理１１０）、さらにＶＲＡＭ３の
第１領域３ａ（図５参照）ヘデータを書き込む（処理１
１１）。ここで、データの表示は自動的に開始される。
なお、この表示は、ある一定のトリガーがかかるまでこ
の状態が続けられる（判断１１２）。

【００４８】即ち、ある一定時間書き換えがない場合
や、ユーザーがこのデータが確定であるという意志を示
すまでである。その間、ユーザーは、この表示データを
消去、変更などの操作ができるのは当然である。

【００４９】一方、所定のタイミングでトリガーがかか
ると（判断１１２のＹ）、その表示データの属性は、確
定情報へ変更され（処理１１３）、メモリ素子５へのル
ーチンヘ移行する。そして、メモリ素子５への書き込み
を確認し、書き込みが終了すると（判断１１４のＹ）、
第１領域３ａのデータを消去し（処理１１５）、ＴＮ側
の表示情報を無くし、他のデータ表示がなければ、ＣＰ
Ｕ１はＴＮ素子４及びそのＴＮ素子制御部４Ａを含む周
辺の制御をオフする（処理１１６）。そして、このよう
にメモリ素子５へデータを書き込んだ後、ＴＮ素子４及
びそのＴＮ素子制御部４Ａを含む周辺の制御をオフとす
ることにより、ドライブしている時間を減少させること
ができ、省エネの効果を上げることができるまた、ＣＰ
Ｕ１は、表示データの属性が一時情報と判断した場合
は、表示制御部２を介して制御レジスタ２２を設定する
ことでＴＮ素子４のドライバ１３，１４のオンを設定し
（ＴＮ素子ドライバアクティブ）（処理１２０）、さら
にＶＲＡＭ３の第１領域３ａヘデータを書き込む（処理
１２１）。ここで、データの表示は自動的に開始され
る。なお、この表示は、ある一定のトリガーがかかるま
でこの状態が続けられる（判断１２２）。そして、この
後ある短い時間か、ジェスチャーコマンド確定による所
定のタイミングでトリガーが入ると（判断１２２の
Ｙ）、第１領域３ａのデータを消去し（処理１２３）、
他にデータがなければ、ＣＰＵ１は、ＴＮ素子４及びそ
のＴＮ素子制御部４Ａを含む周辺の制御をオフする（処
理１２４）。

【００５０】このように、ＴＮ素子４とメモリ素子５を
重ねて液晶パネル２Ａを構成し、表示すべきデータの特
性に応じて表示すべき素子４，５を選択することで、素
子４，５を実際にドライブしている時間を減少させるこ
とができる。これにより、携帯情報機器などの省エネの
効果を上げることができる。なお、本実施の形態で説明
している２重構造の液晶パネル２Ａは、電子手帳から大
判の表示まで機種を限定するものではない。

【００５１】ところで、これまでの説明した第１の実施
の形態においては、ソフト的に表示データに属性を付け
て表示素子を選別するものとしたが、本発明はこれに限
らず単純に時間だけを元にハード的に表示素子を分ける
こともできる。

【００５２】次に、このような本発明の第２の実施の形
態について説明する。

【００５３】図１１は、本実施の形態に係る表示制御部
のブロック図である。なお、同図において、図６と同一
符号は、同一又は相当部分を示している。

【００５４】同図において、２８は書き換えタイミング
制御部、２９は論理演算部である。ここで、この書き換
えタイミング制御部２８は、図１２に示すようにＶＲＡ
Ｍ３のＴＮ液晶用の第１領域３ａ（図５参照）をさらに
複数の領域にわけ、それぞれにアクセス監視カウンタ３
０を割り当てた構成となっている。

【００５５】なお、このアクセス監視カウンタ３０は、
それぞれの小領城にアクセスがある毎にリセットされる
ワッチドックのようなカウンターで、その領域内で書き
換えが繰返し行なわれている限り、カウントアップには
ならない。逆に、書き変え後、一定の時間が経過すれば
信号を発生し、その領域に相当するフラグ３１を立てる
と共に、メモリ転送制御部３２を動作させ、その小領城
のデータを第１領域３ａから第２領域３ｂ（図５参照）
へ転送する。

【００５６】これによって、タイミング制御部２６は動
き始め、メモリ素子５に書き込まれる。なお、フラグ３
１が全て立ってＴＮ素子４に書き込まれたデータが全て
メモリ素子５へ移されたことが確認できれば、前回同様
ＴＮ素子４はオフされるようになる。

【００５７】一方、論理演算部２９は、表示データをＶ
ＲＡＭ３にあるＴＮ液晶データとメモリ性液晶データと
で論理演算できるようにしたものである。なお、この論
理演算部２９と書き換えタイミング制御部２８とによ
り、ＴＮ素子４に表示されたデータをメモリ素子５に切
り換えて表示する表示切り換え部が構成される。

【００５８】次に、図１３に示したフローチャートによ
り、この論理演算部２９によるハード的処理を説明す
る。

【００５９】本実施の形態では、ＣＰＵ側から見れば全
て第１領域に読み書きが行なわれる。実際には、所定時
間が経過し、所定のタイミングでリード要求が来るとＴ
Ｎ素子４のＴＮ液晶データＤｔｎ（処理１３１）とメモ
リ素子５のメモリ液晶Ｄｍ（処理１３２）が読まれて、
その論理和を取って（処理１３３）、ＣＰＵ１へ返す
（処理１３４）。

【００６０】書き込みデータＤｎｗがＣＰＵ１から来た
ときは、まず、ＤｍとＤｎｗの排他的論理積をとり、メ
モリ素子側のデータを変更すべきかどうかを判定する。
変化させなくて良いときは、第１領域２ａヘ、メモリ素
子５にまだ書いてなく今回送られて来たデータを書き込
む。一方、メモリ素子５を書き換える必要のあるとき
は、メモリ液晶データを消去すると共に、Ｄｎｗをその
まま書きこむ（処理１３６）。

【００６１】また、メモリ転送制御３２で転送するとき
も、メモリ素子５に元々あるデータを消さないように、
本論理演算部でそれぞれ論理和Ｄｍをとり（処理１３
７）、ＴＮ素子側のデータＤｔｎは消去し（処理１３
８）、メモリ素子５にはその結果Ｄｍを書き込むように
する（処理１３９）。

【００６２】なお、このようにしてメモリ素子５にのみ
データが表示されるようになると、本実施の形態におい
ては、動作制御部であるＣＰＵ１は、ＴＮ素子４及びＴ
Ｎ素子４Ａの動作を停止して消費電力を低減する。

【００６３】そして、本実施の形態のようにデータに属
性をつけるのではなく、時間的な基準のみでハード的に
２面の液晶を使い分けることによっても、省エネの効果
を生じさせることができる。

【００６４】

【発明の効果】以上述べたように本発明によれば、ＴＮ
液晶素子と強誘電性液晶素子とを重ねて表示パネルを構
成し、表示すべきデータの特性に応じて表示すべき液晶
素子を選択することにより、液晶素子を実際にドライブ
している時間を減少させることができるようになる。こ
れにより、ＴＮ液晶及び強誘電性液晶の特性を生かして
携帯情報機器などの省エネの効果を得ることができる。
また、ハード的に時間に応じて表示を切り換えるように
することにより、同様な省エネの効果を得ることができ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る液晶装置の平
面図。

【図２】上記液晶装置の制御ブロック構成図。

【図３】上記液晶装置の液晶パネルの構造を示す図。

【図４】上記液晶装置の表示制御部の表示制御動作を説
明する図。

【図５】上記液晶装置のＶＲＡＭのメモリ領域を示す
図。

【図６】上記表示制御部のブロック構成図。

【図７】上記液晶装置の表示状態の遷移を説明する図。

【図８】上記液晶装置のドライブ時間を示す図。

【図９】上記液晶パネルの表示の例を示す図。

【図１０】上記液晶装置の表示制御フローチャート。

【図１１】本発明の第２の実施の形態に係る液晶装置の
表示制御部のブロック構成図。

【図１２】上記表示制御部の書き換えタイミング制御部
のブロック構成図。

【図１３】上記液晶装置の表示制御フローチャート。

【符号の説明】

１Ａ液晶装置２Ａ液晶パネル１ＣＰＵ２表示制御部３ＶＲＡＭ４ＴＮ液晶表示素子４ＡＴＮ素子制御部５メモリ性液晶表示素子５Ａメモリ素子制御部２２、２５制御レジスタ２３、２６タイミング制御部２４、２７ＶＲＡＭアクセス制御部２８書き換えタイミング制御２９論理演算部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＧ０９Ｇ 3/36 Ｇ０９Ｇ 3/36

Claims

【特許請求の範囲】

【請求項１】第１の液晶表示手段と、メモリ性を有す
る第２の液晶表示手段とを重ね合わせて構成された液晶
パネルと、前記第１及び第２の液晶表示手段の表示動作を制御する
第１及び第２の表示制御部と、表示するデータの特性を判断すると共に、前記データの
特性に応じて該データを選択的に前記第１及び第２の液
晶表示手段に表示する選択表示手段と、前記第１の液晶
表示手段に選択的に表示されたデータを所定のタイミン
グで前記第２の液晶表示手段に切り換えて表示する表示
切り換え手段と、前記第２の液晶表示手段にのみデータ
を表示する場合には前記第１の液晶表示手段及び第１の
制御手段の動作を停止する動作制御手段とを有する制御
装置と、を備えたことを特徴とする液晶装置。
【請求項２】前記制御装置の表示切り換え手段は、前
記表示切り換えを行うと共に、前記データの特性に応じ
て前記所定のタイミングで第１の液晶表示手段に表示さ
れたデータを消去することを特徴とする請求項１記載の
液晶装置。
【請求項３】前記表示データの特性は、変化のほとん
どない確定的なデータ、変化する可能性の高い不確定な
データ及び一過性の一時的なデータであることを特徴と
する請求項１又は２記載の液晶装置。
【請求項４】第１の液晶表示手段と、メモリ性を有す
る第２の液晶表示手段とを重ね合わせて構成された液晶
パネルと、前記第１及び第２の液晶表示手段の表示動作を制御する
第１及び第２の表示制御部と、前記第１の液晶表示手段に表示されたデータを所定のタ
イミングで前記第２の液晶表示手段に切り換えて表示す
る表示切り換え部と、前記第２の液晶表示手段にのみデータを表示する場合に
は前記第１の液晶表示手段及び第１の制御手段の動作を
停止する動作制御部と、を備えたことを特徴とする液晶装置。