JPH10197856A - Method of cutting substrate for liquid crystal display device - Google Patents

Method of cutting substrate for liquid crystal display device

Info

Publication number
JPH10197856A
JPH10197856A JP9001005A JP100597A JPH10197856A JP H10197856 A JPH10197856 A JP H10197856A JP 9001005 A JP9001005 A JP 9001005A JP 100597 A JP100597 A JP 100597A JP H10197856 A JPH10197856 A JP H10197856A
Authority
JP
Japan
Prior art keywords
array chips
array
cutting
substrate
glass substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9001005A
Other languages
Japanese (ja)
Inventor
Shigeki Matsuoka
茂樹 松岡
Hiroshi Maeda
宏 前田
Mitsuhiro Uno
光宏 宇野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9001005A priority Critical patent/JPH10197856A/en
Publication of JPH10197856A publication Critical patent/JPH10197856A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P40/00Technologies relating to the processing of minerals
    • Y02P40/50Glass production, e.g. reusing waste heat during processing or shaping
    • Y02P40/57Improving the yield, e-g- reduction of reject rates

Landscapes

  • Re-Forming, After-Treatment, Cutting And Transporting Of Glass Products (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 セル組立工程でのプロセス制約を考慮した、
基本設計ルールを確立させる。 【解決手段】 画面サイズがn通りのアレイチップを切
り出すに際し、複数のアレイチップの間で、割断ライン
が基板上のX軸方向及びY軸方向の少なくともどちらか
1方向と同一ラインとなるように複数のアレイチップを
配置する。画面サイズがA1 、A2 、…An (n≧2、
An >0)からなりA1 >A2 >…>Anのサイズ関係
を持つ複数のアレイチップを切り出すに際し、複数のア
レイチップの間で、An のアレイチップを割断してパネ
ル化する時のAn の間の割断ラインが、画面サイズがA
n+1 以下のアレイチップと接触しないように複数のアレ
イチップを配置する。各々のチップの導電性粒子塗布部
分、又はシール接着剤塗布部分の少なくともどちらか一
方は、同一のピッチとなるようアレイチップを配置す
る。
(57) [Summary] [Problem] To consider a process constraint in a cell assembly process,
Establish basic design rules. SOLUTION: When cutting out array chips having n screen sizes, a cutting line between a plurality of array chips is the same as at least one of the X-axis direction and the Y-axis direction on the substrate. Arrange a plurality of array chips. The screen size is A1, A2,... An (n ≧ 2,
An> 0) When cutting out a plurality of array chips having the size relationship of A1> A2 >>...> An, between the plurality of array chips, between An when the An array chips are cut and panelized. Of the screen size is A
Arrange a plurality of array chips so that they do not come in contact with array chips of n + 1 or less. The array chips are arranged so that at least one of the conductive particle applied portion and the seal adhesive applied portion of each chip has the same pitch.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する利用分野】本発明は、液晶表示装置用基
板の割断方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for cutting a substrate for a liquid crystal display device.

【0002】[0002]

【従来の技術】液晶表示装置はその利用価値・使用目的
の拡大や需要の増加と供に、大幅なコストダウンが要求
されている。近年なされているコストダウンに対する取
り組みとしては、使用材料のコストダウン、高歩留り
化、及びマザーガラス基板サイズの大型化等がある。中
でもマザーガラス基板サイズについては、より多くのア
レイチップが配置できるように大判サイズの製造ライン
を各社が立ち上げてきており、1枚のマザーガラス基板
から生産される液晶パネルチップ数を増加して、生産性
向上によるコストダウンを図っている。
2. Description of the Related Art A liquid crystal display device is required to have a significant cost reduction with an increase in the use value and purpose of use and an increase in demand. Recent efforts to reduce costs include reducing the cost of materials used, increasing the yield, and increasing the size of the mother glass substrate. Among them, regarding the size of the mother glass substrate, each company has started up a large format production line so that more array chips can be arranged, and the number of liquid crystal panel chips produced from one mother glass substrate has increased. And cost reduction by improving productivity.

【0003】ここでいうアレイチップとは、XYマトリ
ックス状に配置した信号線群とこれに電気的に接続した
薄膜トランジスター群が形成されたチップで、各々の薄
膜トランジスターが駆動素子となって液晶を動作させ
る、いわゆるTFT型アレイチップや、対向基板の走査
電極線群に対してXとYの行列配列の関係を持ってデー
タ電極線群が形成されたチップで、信号は走査線から順
次走査されて液晶を動作させる、いわゆるSTN型アレ
イチップ等を指す。
[0003] The array chip referred to here is a chip in which a signal line group arranged in an XY matrix and a thin film transistor group electrically connected to the signal line group are formed. A so-called TFT array chip to be operated, or a chip in which data electrode line groups are formed in a matrix arrangement of X and Y with respect to the scan electrode line groups on the opposite substrate, and signals are sequentially scanned from the scan lines. So-called STN-type array chip or the like that operates liquid crystal.

【0004】一般的にアレイチップを量産化する上で、
主流と成り得る同一サイズのアレイチップの配置数が、
より多く取れるようにマザ−ガラス基板サイズを決定し
ている。そのため主流となる液晶パネルのサイズが微小
でも大きくなると、マザーガラス基板上の配置数は激減
し、生産性が大きく下がる時がある。
In general, when mass-producing array chips,
The number of array chips of the same size that can be mainstream is
The mother glass substrate size is determined so that more can be obtained. Therefore, if the size of the mainstream liquid crystal panel becomes small even if it is small, the number of arrangements on the mother glass substrate is drastically reduced, and the productivity may be greatly reduced.

【0005】例えばマザーガラス基板サイズが370m
m×470mmの場合、10.4インチのアレイチップ
では4つの配置数を取れるが、11.3インチになると
2つの配置数しか取れずマザーガラス基板上では不必要
となる無効部分が増加する。この様な時には、マザーガ
ラス基板上の無効部分の有効利用として、主流であるア
レイチップとは画面サイズの異なるアレイチップを配置
して、マザーガラス基板上の無効部分を削減する方法が
使われる。
For example, when the size of the mother glass substrate is 370 m
In the case of mx 470 mm, four arrangement numbers can be obtained with a 10.4 inch array chip, but when it is 11.3 inches, only two arrangement numbers can be obtained, and unnecessary portions unnecessary on the mother glass substrate increase. In such a case, as an effective use of the invalid portion on the mother glass substrate, a method of reducing the invalid portion on the mother glass substrate by arranging an array chip having a screen size different from that of the main array chip is used.

【0006】マザーガラス基板上に、同一サイズ及び異
種サイズのアレイチップを複数配置させるためには、様
々な設計・プロセス制約がある。特にアレイチップを配
置したマザーガラス基板と対向電極基板に配向膜を印刷
して、ラビング処理、シール接着剤塗布、導電粒子ペー
スト塗布を行って、前者2枚のガラス基板を貼り合わせ
た後、割断して複数のパネルチップに完成させるセル組
立工程においての制約が多い。
There are various design and process restrictions for arranging a plurality of array chips of the same size and different sizes on a mother glass substrate. In particular, the alignment film is printed on the mother glass substrate on which the array chip is arranged and the counter electrode substrate, rubbing treatment, application of a seal adhesive, application of conductive particle paste are performed, and after the former two glass substrates are bonded together, they are cut. There are many restrictions in a cell assembly process for completing a plurality of panel chips.

【0007】例えば、同一の配向膜印刷版でガラス基板
と対向電極基板が印刷できるようにするため、ガラス基
板上のX軸方向若しくはY軸方向に対して対象になるよ
うに、複数のアレイチップを配置する必要がある。ま
た、一ガラス基板に於けるラビング処理方向は一方向に
しか取れないため、複数のアレイチップのラビング方向
が同一若しくは逆方向となるようにアレイチップを配置
する必要がある。
[0007] For example, in order to print a glass substrate and a counter electrode substrate on the same alignment film printing plate, a plurality of array chips are symmetrical in the X-axis direction or the Y-axis direction on the glass substrate. Need to be placed. Further, since the rubbing direction in one glass substrate can be taken in only one direction, it is necessary to arrange the array chips so that the rubbing directions of a plurality of array chips are the same or opposite.

【0008】このようなアレイチップの配置に関するプ
ロセス制約については、一般的に設計ルール化されてい
る。しかしラビング処理以降のシール接着剤塗布、導電
粒子ペースト塗布、及び割断までのセル工程に於いては
特別な設計ルールは無い。
[0008] The process restrictions on the arrangement of such array chips are generally set as design rules. However, there is no special design rule in the cell process from the rubbing treatment to the application of the seal adhesive, the application of the conductive particle paste, and the cleaving.

【0009】そのため2及び3ヘッドで行うシール接着
剤塗布及び導電粒子ペースト塗布工程では、ピッチが異
なるため1ヘッド処理になる。また、基板上のX軸方向
及びY軸方向の端から端まで割断する割断工程では、配
置したアレイチップの画面内を割断せねばならず、液晶
表示パネルの生産性、及びマザーガラス基板無効部分の
有効活用の面で問題があった。
[0009] Therefore, in the seal adhesive application and the conductive particle paste application process performed by two and three heads, one head process is performed because the pitch is different. In addition, in the cutting step of cutting the substrate from end to end in the X-axis direction and the Y-axis direction, the inside of the screen of the arranged array chips must be cut, and the productivity of the liquid crystal display panel and the invalid portion of the mother glass substrate are reduced. There was a problem in terms of effective utilization of

【0010】[0010]

【本発明が解決しようとする課題】以上のように、液晶
表示装置のコストダウンの方法の一つとして、マザーガ
ラス基板上に画面サイズが同一種、若しくは異種のアレ
イチップを複数配置して、ガラス基板の無効部分を有効
利用する場合がある。
As described above, as one of the methods for reducing the cost of a liquid crystal display device, a plurality of array chips of the same type or different types are arranged on a mother glass substrate. In some cases, the ineffective portion of the glass substrate is effectively used.

【0011】このような場合には、特にセル組立工程に
おけるプロセス制約を、充分考慮したアレイチップの基
本的な配置設計ルールの確立が要求される。本発明は前
記問題点を解決し、ガラス基板上に同一種、若しくは異
種サイズのアレイチップを複数配置する配置設計に於い
て、特にセル組立工程でのプロセス制約を考慮した、基
本設計ルールの確立ができる液晶表示装置用基板の割断
方法を提供することを目的とする。
In such a case, it is necessary to establish a basic layout design rule of the array chip, in which the process restrictions in the cell assembling process are sufficiently considered. SUMMARY OF THE INVENTION The present invention solves the above problems and establishes a basic design rule in an arrangement design in which a plurality of array chips of the same type or different sizes are arranged on a glass substrate, particularly considering process constraints in a cell assembly process. It is an object of the present invention to provide a method of cutting a substrate for a liquid crystal display device, which can be performed.

【0012】[0012]

【課題を解決するための手段】本発明は、マザーガラス
基板上にアレイチップを複数配置する構成に於いて、各
々のアレイチップの画面サイズが同一若しくは異なる場
合に、アレイチップをパネル化するための割断ライン
が、複数のアレイチップの間でマザーガラス基板上のX
軸方向若しくはY軸方向の何れかで同一ラインとなるよ
うにアレイチップの配置設計を行う。又各々のアレイチ
ップの画面サイズが異なり、且つ各々のアレイチップの
割断ラインが、マザーガラス基板上のX軸方向、Y軸方
向のどちらとも同一ラインとならない場合には、画面サ
イズの大きいアレイチップの割断ラインが、その他のア
レイチップと接触しないように配置設計を行うことを特
徴とする。
According to the present invention, in a configuration in which a plurality of array chips are arranged on a mother glass substrate, when the screen size of each array chip is the same or different, the array chips are formed into a panel. Of the X on the mother glass substrate between a plurality of array chips
The layout design of the array chip is performed so that the same line is formed in either the axial direction or the Y-axis direction. If the screen size of each array chip is different and the cutting line of each array chip is not the same line in both the X-axis direction and the Y-axis direction on the mother glass substrate, an array chip having a large screen size The layout design is performed so that the cutting line does not contact other array chips.

【0013】この本発明によれば、セル組立工程を考慮
したマザーガラス基板上に於ける複数のアレイチップの
基本的配置設計ルールが得られる。
According to the present invention, a basic layout design rule of a plurality of array chips on a mother glass substrate in consideration of a cell assembling process can be obtained.

【0014】[0014]

【発明の実施の形態】請求項1記載の液晶表示装置用基
板の割断方法は、1枚の基板から、画面サイズがn通り
のアレイチップを切り出すに際し、複数のアレイチップ
の間で、割断ラインが基板上のX軸方向及びY軸方向の
少なくともどちらか1方向と同一ラインとなるように複
数のアレイチップを配置し、割断する事を特徴とする。
According to a first aspect of the present invention, there is provided a method of cutting a substrate for a liquid crystal display device, wherein a plurality of array chips are divided into a plurality of array chips at the time of cutting out array chips having n screen sizes from one substrate. A plurality of array chips are arranged and cleaved such that the same line is formed in at least one of the X-axis direction and the Y-axis direction on the substrate.

【0015】この構成によると、マザーガラス基板上に
配置する複数のアレイチップの画面サイズが同一若しく
は異なる場合、セル組立工程の割断プロセス制約を考慮
した、複数のアレイチップの基本的配置設計ルールを確
立し、液晶表示装置の生産性向上が図れる。
According to this structure, when the screen size of a plurality of array chips arranged on the mother glass substrate is the same or different, the basic layout design rule of the plurality of array chips in consideration of the cutting process restriction of the cell assembling process is set. Once established, the productivity of liquid crystal display devices can be improved.

【0016】請求項2記載の液晶表示装置用基板の割断
方法は、1枚の基板から、画面サイズがA1 、A2 、…
An (n≧2、An >0)からなりA1 >A2 >…>A
n のサイズ関係を持つ複数のアレイチップを切り出すに
際し、複数のアレイチップの間で、An のアレイチップ
を割断してパネル化する時のAn の間の割断ラインが、
画面サイズがAn+1 以下のアレイチップと接触しないよ
うに複数のアレイチップを配置し、割断する事を特徴と
する。
According to a second aspect of the present invention, there is provided a method of cutting a substrate for a liquid crystal display device, wherein a screen size is A1, A2,.
An (n ≧ 2, An> 0), and A1>A2>...> A
In cutting out a plurality of array chips having a size relationship of n, a cutting line between An when cutting the array chip of An into a panel among the plurality of array chips is as follows:
A plurality of array chips are arranged and cut so as not to contact an array chip having a screen size of An + 1 or less.

【0017】この構成によると、マザーガラス基板上に
配置する複数のアレイチップの画面サイズが異なる場
合、セル組立工程の割断プロセス制約を考慮した、複数
のアレイチップの基本的配置設計ルールを確立し、液晶
表示装置の生産性向上が図れる。
According to this configuration, when a plurality of array chips arranged on the mother glass substrate have different screen sizes, a basic layout design rule for the plurality of array chips is established in consideration of the process restriction of the cell assembly process. Thus, the productivity of the liquid crystal display device can be improved.

【0018】請求項3記載の液晶表示装置用基板の割断
方法は、1枚の基板から、画面サイズがn通りのアレイ
チップを切り出すに際し、各々のチップの導電性粒子塗
布部分、又はシール接着剤塗布部分の少なくともどちら
か一方は、同一のピッチとなるようアレイチップを配置
し、割断する事を特徴とする。
According to a third aspect of the present invention, in the method of cutting a substrate for a liquid crystal display device, when cutting out array chips having n screen sizes from one substrate, a conductive particle coated portion of each chip or a sealing adhesive is used. At least one of the applied portions is characterized by arranging and cutting array chips so as to have the same pitch.

【0019】この構成によると、セル組立工程の導電性
粒子塗布割断プロセス、及びシール接着剤塗布プロセス
の制約を考慮した、複数のアレイチップの基本的配置設
計ルールを確立し、液晶表示装置の生産性向上が図れ
る。
According to this configuration, the basic layout design rules of a plurality of array chips are established in consideration of the restrictions on the conductive particle application cutting process and the sealing adhesive application process in the cell assembly process, and the production of the liquid crystal display device is started. Performance can be improved.

【0020】以下、本発明の各実施の形態について、図
1から図4を用いて説明する。 (実施の形態1)図1はマザーガラス基板1−5から、
複数枚のアレイチップ1−1,1−2,〜1−4を切り
出す工程を示し、ここではn=1の場合を示す。
Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 to 4. (Embodiment 1) FIG.
A process of cutting out a plurality of array chips 1-1, 1-2,..., 1-4 is shown. Here, a case where n = 1 is shown.

【0021】すなわち、370mm×470mmのガラ
ス基板1−5上に、10.4インチの画面サイズを持つ
アレイチップ1−1,1−2,1−3,1−4チップが
配置された模式図である。各々のアレイチップは外形寸
法と面積が互いに等しい。
That is, a schematic diagram in which array chips 1-1, 1-2, 1-3, and 1-4 chips having a screen size of 10.4 inches are arranged on a 370 mm × 470 mm glass substrate 1-5. It is. Each array chip has the same outer dimensions and area.

【0022】マザーガラス基板上で隣合うアレイチップ
1−1と1−2,1−3と1−4,1−1と1−3及び
1−2と1−4の配置は、各々をパネル化する時の割断
ライン1−6,1−7,1−8,1−9が、ガラス基板
上のX軸方向若しくはY軸方向で、同一ラインとして共
有するように配置する事で、割断工程における生産性が
向上する。
The arrangement of adjacent array chips 1-1, 1-2, 1-3, 1-4, 1-1, 1-3 and 1-2, 1-4 on the mother glass substrate is as follows. The cutting lines 1-6, 1-7, 1-8 and 1-9 are formed as shared lines in the X-axis direction or the Y-axis direction on the glass substrate. Productivity is improved.

【0023】(実施の形態2)図2はマザーガラス基板
1−5から、複数枚のアレイチップ2−1,2−2,〜
2−4を切り出す工程を示し、ここではn=2の場合を
示す。
(Embodiment 2) FIG. 2 shows a plurality of array chips 2-1, 2-2,.
The step of cutting out 2-4 is shown. Here, the case where n = 2 is shown.

【0024】すなわち、370mm×470mmのマザ
ーガラス基板上に、外形寸法と面積が互いに等く、1
2.1インチの画面サイズを持つアレイチップ2−1,
2−2と、画面サイズの異なるアレイチップ2−3,2
−4チップが配置された模式図を示す。
That is, on a mother glass substrate of 370 mm × 470 mm, the external dimensions and area are equal to each other, and
Array chip 2-1 having a screen size of 2.1 inches
2-2 and array chips 2-3 and 2 having different screen sizes
4 shows a schematic diagram in which chips are arranged.

【0025】マザーガラス基板上で隣合うアレイチップ
2−1と2−2,2−3と2−4,2−1と2−3及び
2−2と2−4の配置は、各々をパネル化する時の割断
ライン2−5,2−6,2−7,2−8が、マザーガラ
ス基板上のX軸方向若しくはY軸方向で、同一ラインと
して共有するように配置する事で、割断工程における生
産性が向上する。
The arrangement of the adjacent array chips 2-1 and 2-2, 2-3 and 2-4, 2-1 and 2-3 and 2-2 and 2-4 on the mother glass substrate is as follows. By dividing the cutting lines 2-5, 2-6, 2-7, and 2-8 in the X-axis direction or the Y-axis direction on the mother glass substrate so as to be shared as the same line, the cutting is performed. The productivity in the process is improved.

【0026】(実施の形態3)図3はマザーガラス基板
1−5から、複数枚のアレイチップ3−1,3−2,〜
3−4を切り出す工程を示し、ここではn=2の場合を
示す。
(Embodiment 3) FIG. 3 shows a case where a plurality of array chips 3-1, 3-2,.
The step of cutting out 3-4 is shown. Here, the case where n = 2 is shown.

【0027】すなわち、370mm×470mmのマザ
ーガラス基板上に、外形寸法と面積が互いに等しく、1
2.1インチの画面サイズを持つアレイチップ3−1,
3−2と、画面サイズの異なるアレイチップ3−3,3
−4が配置された模式図を示す。
That is, on a mother glass substrate of 370 mm × 470 mm, external dimensions and area are equal to each other and 1
Array chip 3-1 having a screen size of 2.1 inches
3-2 and array chips 3-3 and 3 having different screen sizes
FIG. 4 shows a schematic view in which -4 is arranged.

【0028】マザーガラス基板上での各々のアレイチッ
プの配置は、画面サイズの大きいアレイチップ3−1,
3−2をパネル化する時の割断ライン3−5,3−6,
3−7が、マザーガラス基板上のX軸方向若しくはY軸
方向で、画面サイズの小さいアレイチップ3−3,3−
4と接触しないように配置する事で、割断工程における
生産性が向上する。
The arrangement of each array chip on the mother glass substrate is based on array chips 3-1 and 3-1 having a large screen size.
3-5, a cutting line when panelizing 3-2
An array chip 3-7 having a small screen size in the X-axis direction or the Y-axis direction on the mother glass substrate.
By arranging so as not to contact with 4, the productivity in the cleaving process is improved.

【0029】(実施の形態4)図4はマザーガラス基板
1−5から、複数枚のアレイチップ4−1,4−2,〜
4−6を切り出す工程を示し、ここではn=2の場合を
示す。
(Embodiment 4) FIG. 4 shows a plurality of array chips 4-1, 4-2,.
The step of cutting out 4-6 is shown. Here, the case where n = 2 is shown.

【0030】すなわち、マザーガラス基板上に、外形寸
法と面積が互いに等しいアレイチップ4−1,4−2
と、画面サイズの異なるアレイチップ4−3,4−4,
4−5,4−6が配置された模式図を示す。
That is, array chips 4-1 and 4-2 having the same outer dimensions and area are arranged on a mother glass substrate.
And array chips 4-3, 4-4 with different screen sizes
The schematic diagram in which 4-5 and 4-6 are arranged is shown.

【0031】マザーガラス基板上の複数のアレイチップ
4−1,4−2,4−3,4−4,4−5,4−6の配
置は、同一画面サイズであるアレイチップ4−1,4−
2間の配置ピッチ4−7が、前記アレイチップの面積と
は異なり、それぞれが同一画面サイズであるアレイチッ
プ4−3,4−4と4−5,4−6の配置ピッチ4−8
とが、等しくなるように配置することで、シール接着剤
塗布工程及び導電性接着剤塗布工程が例えば2ヘッドの
場合に、ヘッド間ピッチの変更、もしくは1ヘッド塗布
へ変更せずに、前記工程を流せる。そのため従来の生産
性維持、もしくは生産性向上の作用を行うものである。
The arrangement of the plurality of array chips 4-1, 4-2, 4-3, 4-4, 4-5, and 4-6 on the mother glass substrate is such that the array chips 4-1 and 4-1 having the same screen size are arranged. 4-
The arrangement pitch 4-7 between the two is different from the area of the array chip, and the arrangement pitch 4-8 of the array chips 4-3, 4-4 and 4-5, 4-6 each having the same screen size.
When the seal adhesive application step and the conductive adhesive application step are, for example, two heads, the step is performed without changing the pitch between the heads or changing to one head application. Can flow. Therefore, the conventional function of maintaining the productivity or improving the productivity is performed.

【0032】[0032]

【発明の効果】以上のように本発明の液晶表示装置用基
板の割断方法によると、マザーガラス基板上にアレイチ
ップを複数配置する構成に於いて、各々のアレイチップ
の画面サイズが同一若しくは異なる場合に、アレイチッ
プをパネル化するための割断ラインを、マザーガラス基
板上のX軸方向若しくはY軸方向の何れかで、同一ライ
ンとなるようにアレイチップの配置設計を行うことで生
産性が向上する。
As described above, according to the method for cutting a substrate for a liquid crystal display device of the present invention, in a configuration in which a plurality of array chips are arranged on a mother glass substrate, the screen size of each array chip is the same or different. In this case, productivity can be improved by designing the layout of array chips so that the cutting lines for panelizing the array chips are the same in either the X-axis direction or the Y-axis direction on the mother glass substrate. improves.

【0033】また、各々のアレイチップの画面サイズが
異なり、且つ各々のアレイチップの割断ラインが、マザ
ーガラス基板上のX軸方向、Y軸方向のどちらとも同一
ラインとならない場合には、画面サイズの大きいアレイ
チップの割断ラインが、その他のアレイチップと接触し
ないように配置設計を行うことで、同様に生産性が向上
する。
If the screen size of each array chip is different and the cutting line of each array chip is not the same line in both the X-axis direction and the Y-axis direction on the mother glass substrate, the screen size By designing the layout so that the cutting line of the array chip having a large size does not come into contact with other array chips, the productivity is similarly improved.

【0034】また、各々のアレイチップの画面サイズが
異なり、且つ各々のアレイチップが同一のピッチで配置
されている場合には、セル組立工程の導電性粒子塗布割
断プロセス、及びシール接着剤塗布プロセスの制約を考
慮した複数のアレイチップの基本的配置設計ルールが確
立でき、液晶表示装置の生産性向上が図れる。
When the screen size of each array chip is different and each array chip is arranged at the same pitch, the conductive particle application cutting process and the seal adhesive application process in the cell assembly process are performed. Thus, a basic layout design rule for a plurality of array chips can be established in consideration of the above restrictions, and the productivity of the liquid crystal display device can be improved.

【0035】従ってこの本発明によると、マザーガラス
基板上に同一サイズ、若しくは異種サイズのアレイチッ
プを複数配置する設計に於いて、特にセル組立工程での
プロセス制約を考慮した基本設計ルール確立すること
で、ガラス基板を最大限有効活用でき、液晶表示装置の
生産性向上が図れる。
Therefore, according to the present invention, in a design in which a plurality of array chips of the same size or different sizes are arranged on a mother glass substrate, it is necessary to establish a basic design rule in consideration of a process constraint in a cell assembling process. Thus, the glass substrate can be effectively used to the maximum, and the productivity of the liquid crystal display device can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(実施の形態1)の基板の割断ラインを示す模
式図。
FIG. 1 is a schematic view showing a cutting line of a substrate according to Embodiment 1;

【図2】(実施の形態2)の基板の割断ラインを示す模
式図。
FIG. 2 is a schematic view showing a cutting line of a substrate according to (Embodiment 2).

【図3】(実施の形態3)の基板の割断ラインを示す模
式図。
FIG. 3 is a schematic view showing a cutting line of a substrate according to (Embodiment 3).

【図4】(実施の形態4)の基板の割断ラインを示す模
式図。
FIG. 4 is a schematic view showing a cutting line of a substrate according to a fourth embodiment.

【符号の説明】[Explanation of symbols]

1−1,1−2,〜1−4 画面サイズが等しいアレ
イチップ 1−5 ガラス基板 1−6,1−7 ガラス基板上に於けるX
軸方向の割断ライン 1−8,1−9 ガラス基板上に於けるY
軸方向の割断ライン 2−1,2−2 画面サイズが等しいアレ
イチップ 2−3,2−4 画面サイズが等しいアレ
イチップ 2−5,2−6 ラス基板上に於けるX軸
方向の割断ライン 2−7,2−8 ガラス基板上に於けるY
軸方向の割断ライン 3−1,3−2 画面サイズが等しいアレ
イチップ 3−3,3−4 画面サイズが等しいアレ
イチップ 3−5,3−6 ガラス基板上に於けるX
軸方向の割断ライン 3−7 ガラス基板上に於けるY
軸方向の割断ライン 4−1,4−2 画面サイズが等しいアレ
イチップ 4−3,4−4,〜4−6 画面サイズが等しいアレ
イチップ 4−7,4−8 ガラス基板上に於けるア
レイチップの配置ピッチ
1-1, 1-2, 1-4 Array chip with equal screen size 1-5 Glass substrate 1-6, 1-7 X on glass substrate
Axial cutting line 1-8, 1-9 Y on glass substrate
Axial cutting line 2-1, 2-2 Array chip with equal screen size 2-3, 2-4 Array chip with equal screen size 2-5, 2-6 X-axis cutting line on glass substrate 2-7, 2-8 Y on glass substrate
Axial cutting line 3-1 and 3-2 Array chips with equal screen size 3-3 and 3-4 Array chips with equal screen size 3-5 and 3-6 X on glass substrate
Axial cutting line 3-7 Y on glass substrate
Axial cutting lines 4-1 and 4-2 Array chips having the same screen size 4-3, 4-4 to 4-6 Array chips having the same screen size 4-7 and 4-8 Arrays on a glass substrate Chip arrangement pitch

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 1枚の基板から、画面サイズがn通りの
アレイチップを切り出すに際し、複数のアレイチップの
間で、割断ラインが基板上のX軸方向及びY軸方向の少
なくともどちらか1方向と同一ラインとなるように複数
のアレイチップを配置し、割断する液晶表示装置用基板
の割断方法。
1. A method for cutting an array chip having n screen sizes from one substrate, wherein a cutting line is provided between a plurality of array chips in at least one of the X-axis direction and the Y-axis direction on the substrate. A method of cutting a liquid crystal display substrate, in which a plurality of array chips are arranged and cut so as to be on the same line as in FIG.
【請求項2】 1枚の基板から、画面サイズがA1 、A
2 、…An (n≧2、An >0)からなりA1 >A2 >
…>An のサイズ関係を持つ複数のアレイチップを切り
出すに際し、複数のアレイチップの間で、An のアレイ
チップを割断してパネル化する時のAn の間の割断ライ
ンが、画面サイズがAn+1 以下のアレイチップと接触し
ないように複数のアレイチップを配置し、割断する液晶
表示装置用基板の割断方法。
2. The screen size is A1, A2 from one substrate.
2,... An (n ≧ 2, An> 0), A1>A2>
…> When cutting out a plurality of array chips having a size relationship of An, a cutting line between An when dividing the array chip of An into a panel among the plurality of array chips has a screen size of An + 1 A method of cutting a substrate for a liquid crystal display device in which a plurality of array chips are arranged and cut so as not to contact the following array chips.
【請求項3】 1枚の基板から、画面サイズがn通りの
アレイチップを切り出すに際し、各々のチップの導電性
粒子塗布部分、又はシール接着剤塗布部分の少なくとも
どちらか一方は、同一のピッチとなるようアレイチップ
を配置し、割断する液晶表示装置用基板の割断方法。
3. When an array chip having a screen size of n kinds is cut out from one substrate, at least one of a conductive particle application portion and a seal adhesive application portion of each chip has the same pitch. A method for cleaving a substrate for a liquid crystal display device, in which an array chip is arranged and cleaved.
JP9001005A 1997-01-08 1997-01-08 Method of cutting substrate for liquid crystal display device Pending JPH10197856A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9001005A JPH10197856A (en) 1997-01-08 1997-01-08 Method of cutting substrate for liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9001005A JPH10197856A (en) 1997-01-08 1997-01-08 Method of cutting substrate for liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH10197856A true JPH10197856A (en) 1998-07-31

Family

ID=11489475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9001005A Pending JPH10197856A (en) 1997-01-08 1997-01-08 Method of cutting substrate for liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH10197856A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004219733A (en) * 2003-01-15 2004-08-05 Dainippon Printing Co Ltd Method for manufacturing substrate for multi-surface color filter
SG118121A1 (en) * 2001-03-30 2006-01-27 Semiconductor Energy Lab Glass substrate and display apparatus
CN1328616C (en) * 2003-10-14 2007-07-25 Lg.菲利浦Lcd株式会社 Method of fabricating liquid crystal display panels having various sizes
US7319503B2 (en) 2002-03-09 2008-01-15 Lg.Philips Lcd Co., Ltd. Method for cutting liquid crystal display panel
US7405778B2 (en) 2003-12-30 2008-07-29 Lg Display Co., Ltd. Liquid crystal display and fabrication method thereof
CN102442765A (en) * 2010-10-01 2012-05-09 塔工程有限公司 Glass panel scribing method
TWI474983B (en) * 2011-10-04 2015-03-01 Mitsuboshi Diamond Ind Co Ltd Scoring Method and Breaking Method of Mother Substrate

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG118121A1 (en) * 2001-03-30 2006-01-27 Semiconductor Energy Lab Glass substrate and display apparatus
US7178435B2 (en) 2001-03-30 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Glass substrate and display apparatus
US7319503B2 (en) 2002-03-09 2008-01-15 Lg.Philips Lcd Co., Ltd. Method for cutting liquid crystal display panel
JP2004219733A (en) * 2003-01-15 2004-08-05 Dainippon Printing Co Ltd Method for manufacturing substrate for multi-surface color filter
CN1328616C (en) * 2003-10-14 2007-07-25 Lg.菲利浦Lcd株式会社 Method of fabricating liquid crystal display panels having various sizes
US7405778B2 (en) 2003-12-30 2008-07-29 Lg Display Co., Ltd. Liquid crystal display and fabrication method thereof
CN102442765A (en) * 2010-10-01 2012-05-09 塔工程有限公司 Glass panel scribing method
CN102442765B (en) * 2010-10-01 2016-02-10 塔工程有限公司 Scribing method of glass panel
TWI474983B (en) * 2011-10-04 2015-03-01 Mitsuboshi Diamond Ind Co Ltd Scoring Method and Breaking Method of Mother Substrate

Similar Documents

Publication Publication Date Title
US11699707B2 (en) Array substrate, display panel and manufacturing method thereof
JP2780543B2 (en) Liquid crystal display substrate and liquid crystal display device
KR20000062816A (en) Method of manufacturing liquid crystal display
EP0404528B1 (en) Matrix-type display device
JP2005527856A (en) Amorphous silicon thin film transistor-liquid crystal display device and method of manufacturing the same
EP0884624A2 (en) Liquid crystal display device
JP3247793B2 (en) Liquid crystal display
JP2002090772A (en) Liquid crystal display device and its manufacturing method
JPH0470627A (en) Liquid crystal display unit
KR20020093809A (en) Active matrix device
JPH10197856A (en) Method of cutting substrate for liquid crystal display device
US7929102B2 (en) Manufacturing method of transflective LCD and transflective LCD thereof
JP2002049058A (en) Liquid crystal display device and manufacturing method thereof
JP2003172945A (en) Liquid crystal display
WO2025092214A1 (en) Display panel and display apparatus
JPH1078761A (en) Liquid crystal display device
KR20250092291A (en) Display panel and drive method
US20210357059A1 (en) Touch panel and display device
CN116913176B (en) Electronic devices
JPH0862626A (en) LCD display board
JP2000047226A (en) Liquid crystal display panel manufacturing method
JP2656459B2 (en) Display device manufacturing method
JPS62265689A (en) Manufacture of active matrix driver
JP3209424B2 (en) Liquid crystal display
JP3262729B2 (en) Manufacturing method of liquid crystal display device