JPH10199899A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10199899A JPH10199899A JP9014717A JP1471797A JPH10199899A JP H10199899 A JPH10199899 A JP H10199899A JP 9014717 A JP9014717 A JP 9014717A JP 1471797 A JP1471797 A JP 1471797A JP H10199899 A JPH10199899 A JP H10199899A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor element
- semiconductor
- element mounting
- substrate sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体素子の実装を容易に行うことができ、
更には半導体素子自体が多少厚い場合であっても容易に
実装が可能なBGA型の半導体装置における半導体装置
の製造方法を提供する。 【解決手段】 素子搭載部13の窪み加工を行った金属
基板シートに、それぞれの素子搭載部13に符合する開
口部22が形成された回路基板シートを接合して半導体
素子搭載基板シートを造り、搬送プレート上に位置決め
載置して、X方向及びY方向に所定距離だけ移送して、
半導体素子及び所定のワイヤボンディングを行い、それ
ぞれの半導体素子14及びワイヤボンディングされた部
分を、ポッティングモールド又はインジェンクションモ
ールドにより樹脂封止した後、リードパターンの各外部
接続端子ランドに半田ボール19又はバンプを形成す
る。
更には半導体素子自体が多少厚い場合であっても容易に
実装が可能なBGA型の半導体装置における半導体装置
の製造方法を提供する。 【解決手段】 素子搭載部13の窪み加工を行った金属
基板シートに、それぞれの素子搭載部13に符合する開
口部22が形成された回路基板シートを接合して半導体
素子搭載基板シートを造り、搬送プレート上に位置決め
載置して、X方向及びY方向に所定距離だけ移送して、
半導体素子及び所定のワイヤボンディングを行い、それ
ぞれの半導体素子14及びワイヤボンディングされた部
分を、ポッティングモールド又はインジェンクションモ
ールドにより樹脂封止した後、リードパターンの各外部
接続端子ランドに半田ボール19又はバンプを形成す
る。
Description
【0001】
【発明の属する技術分野】本発明は、生産性及び実装の
信頼性を向上できるBGA型(Ball Grid A
rray)の半導体装置、特に、樹脂基板の一面側にリ
ードパターンを有し、他面側に半導体素子の搭載領域を
有する金属基板シートを接合して構成された半導体素子
搭載基板を用いたBGA型の半導体装置の製造方法に関
する。
信頼性を向上できるBGA型(Ball Grid A
rray)の半導体装置、特に、樹脂基板の一面側にリ
ードパターンを有し、他面側に半導体素子の搭載領域を
有する金属基板シートを接合して構成された半導体素子
搭載基板を用いたBGA型の半導体装置の製造方法に関
する。
【0002】
【従来の技術】従来、IC、LSI等の半導体装置の実
装は、半導体装置の外周縁に沿って、J型、ガルウイン
グ型等の所要の形状に形成された複数のアウターリード
を突出し、このアウターリードをプリント配線基板(P
WB)等の実装基板上に形成された配線パターンのマウ
ンティング・パッドに半田を用いて接続することによっ
て行なわれている。ところが、この実装方法において
は、比較的広い面積の実装領域を必要とし、装置の小型
化に対応できないという問題がある。そこで、近年、半
導体素子の微細化及び半導体装置のダウン・サイジング
化、低コスト化に対応して、半導体装置の複数の外部接
続端子に半田ボールを用い、これを実装基板上に実装す
る装置(BGAと称される)が、例えば特開平3−99
456号公報、特開平4−277636号公報等におい
て提案されている。これらの装置によれば、前記複数の
半田ボールのそれぞれに対応して設けた実装基板上の複
数のマウンティング・パッド上に半導体装置の位置決め
を行って載置した後、加熱により、易溶融性の半田ボー
ルをリフローし、実装基板上に同時に接続できるので、
半導体装置の実装が容易となる利点がある。
装は、半導体装置の外周縁に沿って、J型、ガルウイン
グ型等の所要の形状に形成された複数のアウターリード
を突出し、このアウターリードをプリント配線基板(P
WB)等の実装基板上に形成された配線パターンのマウ
ンティング・パッドに半田を用いて接続することによっ
て行なわれている。ところが、この実装方法において
は、比較的広い面積の実装領域を必要とし、装置の小型
化に対応できないという問題がある。そこで、近年、半
導体素子の微細化及び半導体装置のダウン・サイジング
化、低コスト化に対応して、半導体装置の複数の外部接
続端子に半田ボールを用い、これを実装基板上に実装す
る装置(BGAと称される)が、例えば特開平3−99
456号公報、特開平4−277636号公報等におい
て提案されている。これらの装置によれば、前記複数の
半田ボールのそれぞれに対応して設けた実装基板上の複
数のマウンティング・パッド上に半導体装置の位置決め
を行って載置した後、加熱により、易溶融性の半田ボー
ルをリフローし、実装基板上に同時に接続できるので、
半導体装置の実装が容易となる利点がある。
【0003】前記BGA型の半導体装置は、例えば、次
のような方法によって製造されている。即ち、熱伝導性
を有する金属基材シートに素子搭載部を含む複数のユニ
ット領域を縦横方向に密接して整列した金属基板シート
シートとこれに接合される回路基板シートシートと重層
状態で接合する。この回路基板シートシートは、片面に
銅箔層を設けた所定の電気的絶縁性樹脂基材シートに、
中央部に半導体素子に対応した開口部と、この開口部に
沿ってかつ同開口部を取り囲むように放射状に配列され
た複数の導体リードから成るリードパターンと、導体リ
ードをエリアアレイ状に露出させる複数の空間部を設け
たソルダーレジスト膜とからなる複数のユニット領域を
縦横方向に密接して配列して構成されている。このよう
にして形成された半導体素子搭載基板シートを、各ユニ
ット領域を区分する縦横の境界線に沿って切断分離を行
い、図4に示すような個別の半導体素子搭載基板60を
多数形成し、この半導体素子搭載基板60を搬送キャリ
アに搭載して、又は個々に半導体装置の組立ラインに供
給、位置決めし、導電性接着剤を介在させて、半導体素
子61の搭載を行なう。次に、それぞれボンディングワ
イヤ62の一端部をワイヤボンディングパッドの一つに
接続し、他端部を半導体素子61に設けられる電極端子
の一つに接続して電気的導通回路を形成するワイヤボン
ディングを行なう。その後、図5に示すように、半導体
素子61、ボンディングワイヤ62、ワイヤボンディン
グパッドをポッティング樹脂63により樹脂封止するポ
ッティングモールドを行なう。そして、予め形成したソ
ルダーレジスト膜64上にグリッドアレイ状に露出した
複数の前記外部接続端子65上に、突出状態で半田ボー
ル66をそれぞれ接続して個別の半導体装置67を製造
していた。
のような方法によって製造されている。即ち、熱伝導性
を有する金属基材シートに素子搭載部を含む複数のユニ
ット領域を縦横方向に密接して整列した金属基板シート
シートとこれに接合される回路基板シートシートと重層
状態で接合する。この回路基板シートシートは、片面に
銅箔層を設けた所定の電気的絶縁性樹脂基材シートに、
中央部に半導体素子に対応した開口部と、この開口部に
沿ってかつ同開口部を取り囲むように放射状に配列され
た複数の導体リードから成るリードパターンと、導体リ
ードをエリアアレイ状に露出させる複数の空間部を設け
たソルダーレジスト膜とからなる複数のユニット領域を
縦横方向に密接して配列して構成されている。このよう
にして形成された半導体素子搭載基板シートを、各ユニ
ット領域を区分する縦横の境界線に沿って切断分離を行
い、図4に示すような個別の半導体素子搭載基板60を
多数形成し、この半導体素子搭載基板60を搬送キャリ
アに搭載して、又は個々に半導体装置の組立ラインに供
給、位置決めし、導電性接着剤を介在させて、半導体素
子61の搭載を行なう。次に、それぞれボンディングワ
イヤ62の一端部をワイヤボンディングパッドの一つに
接続し、他端部を半導体素子61に設けられる電極端子
の一つに接続して電気的導通回路を形成するワイヤボン
ディングを行なう。その後、図5に示すように、半導体
素子61、ボンディングワイヤ62、ワイヤボンディン
グパッドをポッティング樹脂63により樹脂封止するポ
ッティングモールドを行なう。そして、予め形成したソ
ルダーレジスト膜64上にグリッドアレイ状に露出した
複数の前記外部接続端子65上に、突出状態で半田ボー
ル66をそれぞれ接続して個別の半導体装置67を製造
していた。
【0004】
【発明が解決しようとする課題】しかしながら、前記し
た従来例に係る半導体装置の製造方法にあっては、複数
の個別のユニット区画領域を有する金属基板シートシー
トと回路基板シートシートとが集積的に熱圧着された半
導体素子搭載基板シートから切断分離を行って、個々の
半導体素子搭載基板60が形成されているので、個別の
半導体素子搭載基板60の搬送や位置決め等の取り扱い
が煩雑となり、位置ずれや取扱い中の損傷による品質の
低下や半導体素子実装の作業効率が低下し、生産性を著
しく阻害するという問題が生じていた。さらに、個別の
半導体素子搭載基板60を搬送キャリアに位置決めする
ために高価な実装設備を必要とし、半導体装置の製造コ
ストを上昇させるという経済性の問題が生じていた。ま
た、半導体素子61は半導体素子搭載基板60の上に搭
載し、更にはその上からワイヤボンディングを行うの
で、半導体素子61が少し厚い場合には実装が困難であ
るという問題があった。本発明はかかる事情に鑑みてな
されたもので、半導体素子等の実装の際に、搬送及び位
置決め等の作業性を向上することができて半導体素子等
の実装を容易に行うことができ、更には半導体素子自体
が多少厚い場合であっても容易に実装が可能で、しか
も、半導体装置の生産性を向上させることのできるBG
A型の半導体装置における半導体装置の製造方法を提供
することを目的とする。
た従来例に係る半導体装置の製造方法にあっては、複数
の個別のユニット区画領域を有する金属基板シートシー
トと回路基板シートシートとが集積的に熱圧着された半
導体素子搭載基板シートから切断分離を行って、個々の
半導体素子搭載基板60が形成されているので、個別の
半導体素子搭載基板60の搬送や位置決め等の取り扱い
が煩雑となり、位置ずれや取扱い中の損傷による品質の
低下や半導体素子実装の作業効率が低下し、生産性を著
しく阻害するという問題が生じていた。さらに、個別の
半導体素子搭載基板60を搬送キャリアに位置決めする
ために高価な実装設備を必要とし、半導体装置の製造コ
ストを上昇させるという経済性の問題が生じていた。ま
た、半導体素子61は半導体素子搭載基板60の上に搭
載し、更にはその上からワイヤボンディングを行うの
で、半導体素子61が少し厚い場合には実装が困難であ
るという問題があった。本発明はかかる事情に鑑みてな
されたもので、半導体素子等の実装の際に、搬送及び位
置決め等の作業性を向上することができて半導体素子等
の実装を容易に行うことができ、更には半導体素子自体
が多少厚い場合であっても容易に実装が可能で、しか
も、半導体装置の生産性を向上させることのできるBG
A型の半導体装置における半導体装置の製造方法を提供
することを目的とする。
【0005】
【課題を解決するための手段】前記目的に沿う請求項1
記載の半導体装置の製造方法は、中央に半導体素子が搭
載され、その周囲には該半導体素子の複数の電極パッド
にボンディングワイヤを介して連結された複数のリード
からなるリードパターンを有し、しかもそれぞれの前記
リードにはグリッドアレイ状に配置されて接続端子とな
る複数の半田ボール又はバンプが設けられた半導体装置
の製造方法であって、所要数の前記半導体装置が縦横に
並置可能な広さを有すると共に熱伝導性の良好な金属基
板シートを用意し、それぞれの半導体装置の素子搭載部
の窪み加工を行って、その周囲より下部位置に形成する
と共に、その表面に所定の下地めっきを行う第1工程
と、前記金属基板シート上に形成される複数の半導体装
置の素子搭載部に符合する開口部が形成され、しかも該
開口部の周囲には、該開口部に配置される半導体素子に
連結されるリードパターンがエッチング加工によって形
成された回路基板シートを用意する第2工程と、前記第
1工程で製造された金属基板シートに、前記第2工程で
用意された回路基板シートをそれぞれの前記素子搭載部
に開口部を一致させて接合して半導体素子搭載基板シー
トを造る第3工程と、前記半導体素子搭載基板シートを
搬送プレート上に位置決め載置し、前記半導体素子搭載
基板シートをX方向及びY方向に所定距離だけ移送し
て、それぞれの素子搭載部に半導体素子を搭載し、所定
のワイヤボンディングを行ってそれぞれの半導体素子の
端子パッドと前記リードパターンとを連結する第4工程
と、それぞれの前記半導体素子及びワイヤボンディング
された部分を、ポッティングモールド又はインジェンク
ションモールドにより樹脂封止する第5工程と、前記リ
ードパターンの各外部接続端子ランドに前記半田ボール
又はバンプを形成する第6工程と、以上の工程によっ
て、半導体装置が縦横に並置された連結半導体装置から
単一の半導体装置を切断分離する第7工程とを有してい
る。また、請求項2記載の半導体装置の製造方法は、請
求項1記載の半導体装置の製造方法において、第1工程
における前記窪み加工は、プレス処理によって行ってい
る。請求項3記載の半導体装置の製造方法は、請求項1
記載の半導体装置の製造方法は、第1工程における前記
窪み加工は、エッチング処理によって行っている。請求
項4記載の半導体装置の製造方法は、請求項1〜3のい
ずれか1項に記載の半導体装置の製造方法における第2
工程において、前記回路基板シートの前記外部接続端子
ランドを除く部分には、ソルダーレジスト膜が形成され
ている。なお、以上の発明において、熱伝導性の良好な
金属基板シートには、純銅の基板の他、銅合金の基板を
含む。
記載の半導体装置の製造方法は、中央に半導体素子が搭
載され、その周囲には該半導体素子の複数の電極パッド
にボンディングワイヤを介して連結された複数のリード
からなるリードパターンを有し、しかもそれぞれの前記
リードにはグリッドアレイ状に配置されて接続端子とな
る複数の半田ボール又はバンプが設けられた半導体装置
の製造方法であって、所要数の前記半導体装置が縦横に
並置可能な広さを有すると共に熱伝導性の良好な金属基
板シートを用意し、それぞれの半導体装置の素子搭載部
の窪み加工を行って、その周囲より下部位置に形成する
と共に、その表面に所定の下地めっきを行う第1工程
と、前記金属基板シート上に形成される複数の半導体装
置の素子搭載部に符合する開口部が形成され、しかも該
開口部の周囲には、該開口部に配置される半導体素子に
連結されるリードパターンがエッチング加工によって形
成された回路基板シートを用意する第2工程と、前記第
1工程で製造された金属基板シートに、前記第2工程で
用意された回路基板シートをそれぞれの前記素子搭載部
に開口部を一致させて接合して半導体素子搭載基板シー
トを造る第3工程と、前記半導体素子搭載基板シートを
搬送プレート上に位置決め載置し、前記半導体素子搭載
基板シートをX方向及びY方向に所定距離だけ移送し
て、それぞれの素子搭載部に半導体素子を搭載し、所定
のワイヤボンディングを行ってそれぞれの半導体素子の
端子パッドと前記リードパターンとを連結する第4工程
と、それぞれの前記半導体素子及びワイヤボンディング
された部分を、ポッティングモールド又はインジェンク
ションモールドにより樹脂封止する第5工程と、前記リ
ードパターンの各外部接続端子ランドに前記半田ボール
又はバンプを形成する第6工程と、以上の工程によっ
て、半導体装置が縦横に並置された連結半導体装置から
単一の半導体装置を切断分離する第7工程とを有してい
る。また、請求項2記載の半導体装置の製造方法は、請
求項1記載の半導体装置の製造方法において、第1工程
における前記窪み加工は、プレス処理によって行ってい
る。請求項3記載の半導体装置の製造方法は、請求項1
記載の半導体装置の製造方法は、第1工程における前記
窪み加工は、エッチング処理によって行っている。請求
項4記載の半導体装置の製造方法は、請求項1〜3のい
ずれか1項に記載の半導体装置の製造方法における第2
工程において、前記回路基板シートの前記外部接続端子
ランドを除く部分には、ソルダーレジスト膜が形成され
ている。なお、以上の発明において、熱伝導性の良好な
金属基板シートには、純銅の基板の他、銅合金の基板を
含む。
【0006】請求項1〜4記載の半導体装置の製造方法
は、複数の半導体装置が縦横に並ぶ広さの金属基板シー
トを用意し、これに所定のリードパターンが形成された
回路基板シートを貼着して半導体素子搭載基板を造り、
この上に半導体素子を搭載して、所定のワイヤボンディ
ングを行い、樹脂封止しているので、多数の半導体装置
を一つの基板上に製造できる。そして、半導体素子が搭
載される素子搭載部は、窪み加工が行われて、その周囲
より下部位置に形成されているので、薄い半導体素子は
当然載置できるとして、多少厚みのある半導体素子であ
っても搭載できる。特に、請求項2記載の半導体装置の
製造方法においては、窪み加工がプレス処理によって形
成されているので、短時間に所定の形状の窪み加工が行
え、更にその窪み深さも任意に設定できる。そして、請
求項3記載の半導体装置の製造方法においては、窪み加
工がエッチング処理によって行われているので、その処
理が簡単であり、特別な金型等を必要としないが、金属
基板シートの厚みによってその深さが制限される。請求
項4記載の半導体装置の製造方法においては、回路基板
シートの外部接続端子ランドを除く部分には、ソルダー
レジスト膜が形成されているので、半田ボールの固着が
容易であり、更には、リードパターンの腐食を防止する
と共に、この半導体装置を実装した場合の他回路との不
要な接触を防止できる。
は、複数の半導体装置が縦横に並ぶ広さの金属基板シー
トを用意し、これに所定のリードパターンが形成された
回路基板シートを貼着して半導体素子搭載基板を造り、
この上に半導体素子を搭載して、所定のワイヤボンディ
ングを行い、樹脂封止しているので、多数の半導体装置
を一つの基板上に製造できる。そして、半導体素子が搭
載される素子搭載部は、窪み加工が行われて、その周囲
より下部位置に形成されているので、薄い半導体素子は
当然載置できるとして、多少厚みのある半導体素子であ
っても搭載できる。特に、請求項2記載の半導体装置の
製造方法においては、窪み加工がプレス処理によって形
成されているので、短時間に所定の形状の窪み加工が行
え、更にその窪み深さも任意に設定できる。そして、請
求項3記載の半導体装置の製造方法においては、窪み加
工がエッチング処理によって行われているので、その処
理が簡単であり、特別な金型等を必要としないが、金属
基板シートの厚みによってその深さが制限される。請求
項4記載の半導体装置の製造方法においては、回路基板
シートの外部接続端子ランドを除く部分には、ソルダー
レジスト膜が形成されているので、半田ボールの固着が
容易であり、更には、リードパターンの腐食を防止する
と共に、この半導体装置を実装した場合の他回路との不
要な接触を防止できる。
【0007】
【発明の実施の形態】続いて、添付した図面を参照しつ
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに、図1は本発明の第1の実施
の形態に係る半導体装置の製造方法によって製造された
半導体装置の部分断面図、図2は同平面図、図3は本発
明の第2の実施の形態に係る半導体装置の製造方法によ
って製造された半導体装置の部分断面図である。
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに、図1は本発明の第1の実施
の形態に係る半導体装置の製造方法によって製造された
半導体装置の部分断面図、図2は同平面図、図3は本発
明の第2の実施の形態に係る半導体装置の製造方法によ
って製造された半導体装置の部分断面図である。
【0008】まず、第1の実施の形態に係る半導体装置
の製造方法によって製造された半導体装置10の単体に
ついて説明する。図1に示すように、半導体装置10
は、熱伝導性の良好な金属基板の一例である銅基板11
と、この上に接合された絶縁性樹脂基材の一例であるガ
ラスクロスエポキシ樹脂板12aを絶縁材として用いた
回路基板12と、銅基板11の中央に窪み加工を行って
形成された素子搭載部13に搭載される半導体素子14
と、半導体素子14の端子部(電極パッド)と回路基板
12上のリードパターン15の各リード16の内側端部
とをそれぞれ連結するボンディングワイヤ17と、各リ
ード16の外側端部の外部接続端子ランド18にそれぞ
れ固着された半田ボール19と、半導体素子14及びボ
ンディングワイヤ17を被覆するポッティング樹脂20
と、各リードパターン15の表面を覆うソルダーレジス
ト膜21とを有している。
の製造方法によって製造された半導体装置10の単体に
ついて説明する。図1に示すように、半導体装置10
は、熱伝導性の良好な金属基板の一例である銅基板11
と、この上に接合された絶縁性樹脂基材の一例であるガ
ラスクロスエポキシ樹脂板12aを絶縁材として用いた
回路基板12と、銅基板11の中央に窪み加工を行って
形成された素子搭載部13に搭載される半導体素子14
と、半導体素子14の端子部(電極パッド)と回路基板
12上のリードパターン15の各リード16の内側端部
とをそれぞれ連結するボンディングワイヤ17と、各リ
ード16の外側端部の外部接続端子ランド18にそれぞ
れ固着された半田ボール19と、半導体素子14及びボ
ンディングワイヤ17を被覆するポッティング樹脂20
と、各リードパターン15の表面を覆うソルダーレジス
ト膜21とを有している。
【0009】前記素子搭載部13は、プレス処理によっ
て板厚程度の窪み加工がなされ、搭載する半導体素子1
4の高さが銅基板11の表面から余分に突出しないよう
になっている。前記回路基板12には素子搭載部13に
符合する開口部22が形成されて、半導体素子14が露
出するようになっている。また、前記外部接続端子ラン
ド18は、素子搭載部13の外側に縦横でしかも一定ピ
ッチで形成され、外部接続端子ランド18に接合される
半田ボール19がグリッドアレイ状に配列されるように
なっている。前記ソレダーレジスト膜21は、各外部接
続端子ランドを除く回路基板12の表面を覆うようにな
って、半田ボール19が所定の位置に固着するのを助け
ると共に、表面のリードパターン15の保護を図ってい
る。以下、このような構造となった半導体装置10の製
造方法について説明する。
て板厚程度の窪み加工がなされ、搭載する半導体素子1
4の高さが銅基板11の表面から余分に突出しないよう
になっている。前記回路基板12には素子搭載部13に
符合する開口部22が形成されて、半導体素子14が露
出するようになっている。また、前記外部接続端子ラン
ド18は、素子搭載部13の外側に縦横でしかも一定ピ
ッチで形成され、外部接続端子ランド18に接合される
半田ボール19がグリッドアレイ状に配列されるように
なっている。前記ソレダーレジスト膜21は、各外部接
続端子ランドを除く回路基板12の表面を覆うようにな
って、半田ボール19が所定の位置に固着するのを助け
ると共に、表面のリードパターン15の保護を図ってい
る。以下、このような構造となった半導体装置10の製
造方法について説明する。
【0010】図2には、前記半導体装置10が縦横に複
数個(この例では20個)連結された連結半導体装置2
3を示すが、図に示すような、連結半導体装置23と同
一の広さを有する金属基板シートの一例である厚みが
0.25〜0.55mmの銅基板シートを用意し、この
上に、各半導体装置10の半導体素子14が搭載される
部分に窪み加工の一例であるプレス処理を行って、表面
より少し下部位置に複数の素子搭載部13を所定ピッチ
で形成する。この後、前記銅基板シートに所定のめっき
(例えば、Niめっき)を行って、下地めっき層24を
形成する。なお、更に、耐食性を向上するため、あるい
は鑞付け性を向上するために、下地めっき層24の上
に、更に金、銀、パラジウム等のめっきをすることは自
由である(以上、第1工程)。
数個(この例では20個)連結された連結半導体装置2
3を示すが、図に示すような、連結半導体装置23と同
一の広さを有する金属基板シートの一例である厚みが
0.25〜0.55mmの銅基板シートを用意し、この
上に、各半導体装置10の半導体素子14が搭載される
部分に窪み加工の一例であるプレス処理を行って、表面
より少し下部位置に複数の素子搭載部13を所定ピッチ
で形成する。この後、前記銅基板シートに所定のめっき
(例えば、Niめっき)を行って、下地めっき層24を
形成する。なお、更に、耐食性を向上するため、あるい
は鑞付け性を向上するために、下地めっき層24の上
に、更に金、銀、パラジウム等のめっきをすることは自
由である(以上、第1工程)。
【0011】前記銅基板シートと同一広さの電気的絶縁
性部材の一例であるガラスクロスエポキシ樹脂基材シー
ト(板厚0.3〜0.5mm、FR−4又はFR−5)
を用意し、その片面に厚みが32μm程度の銅箔層を設
けると共に、他面に、熱硬化性接着剤の一例であって、
厚みが50〜100μm程度のプリプレグ層25を設け
ておく。このような構成となった基板シートを、まずプ
レス処理によって前記銅基板シートに形成された各素子
搭載部13に符合する複数の開口部22を形成する。そ
して、表面の銅箔層を周知の方法によってエッチング加
工して、各開口部22の周囲にリードパターン15を形
成して、回路基板シートを製造する(以上、第2工
程)。
性部材の一例であるガラスクロスエポキシ樹脂基材シー
ト(板厚0.3〜0.5mm、FR−4又はFR−5)
を用意し、その片面に厚みが32μm程度の銅箔層を設
けると共に、他面に、熱硬化性接着剤の一例であって、
厚みが50〜100μm程度のプリプレグ層25を設け
ておく。このような構成となった基板シートを、まずプ
レス処理によって前記銅基板シートに形成された各素子
搭載部13に符合する複数の開口部22を形成する。そ
して、表面の銅箔層を周知の方法によってエッチング加
工して、各開口部22の周囲にリードパターン15を形
成して、回路基板シートを製造する(以上、第2工
程)。
【0012】この回路基板シートを前記銅基板シートに
プリプレグ層を介して熱圧着するが、この場合、銅基板
シートの各素子搭載部13と、回路基板シートの各開口
部22との位置を符合させた状態で接合する。この後、
慣用のスクリーン印刷法によって外部接続端子ランド1
8を露出させた状態で、ソルダーレジスト膜21を形成
する。これによって、半導体素子搭載基板シートが完成
する(以上、第3工程)。次に、この半導体素子搭載基
板シートを図示しない搬送プレート上に位置決め載置し
て、該搬送プレートをX方向及びY方向に所定距離だけ
移動して、載置した半導体素子搭載基板シートを所定の
位置に移動させた状態で、各素子搭載部13に所定の半
導体素子14を順次搭載し、所定のワイヤボンディング
を行う。ここで、素子搭載部13は窪み加工が成されて
いるので、各半導体素子14の端子パッド26の位置が
下がり、各端子パッド26と、リード16の内側端部と
を連結するボンディングワイヤが回路基板シートの表面
から突出しないことになる(以上、第4工程)。
プリプレグ層を介して熱圧着するが、この場合、銅基板
シートの各素子搭載部13と、回路基板シートの各開口
部22との位置を符合させた状態で接合する。この後、
慣用のスクリーン印刷法によって外部接続端子ランド1
8を露出させた状態で、ソルダーレジスト膜21を形成
する。これによって、半導体素子搭載基板シートが完成
する(以上、第3工程)。次に、この半導体素子搭載基
板シートを図示しない搬送プレート上に位置決め載置し
て、該搬送プレートをX方向及びY方向に所定距離だけ
移動して、載置した半導体素子搭載基板シートを所定の
位置に移動させた状態で、各素子搭載部13に所定の半
導体素子14を順次搭載し、所定のワイヤボンディング
を行う。ここで、素子搭載部13は窪み加工が成されて
いるので、各半導体素子14の端子パッド26の位置が
下がり、各端子パッド26と、リード16の内側端部と
を連結するボンディングワイヤが回路基板シートの表面
から突出しないことになる(以上、第4工程)。
【0013】以上の工程を経た後、各素子搭載部13に
所定量のポッティング樹脂20を流し込んで、半導体素
子14とボンデイングワイヤ17及びこれらの接合部分
の樹脂シールを行う(以上、第5工程)。次に、各リー
ドの外側端部である外部接続端子ランド18に半田ボー
ル19を固着して、連結半導体装置23が完成する(以
上、第6工程)。使用にあっては、図2に示す縦横の切
り取り線27の部分でジグ・フライスやその他のカッタ
ー等によって切断分離して、単独の半導体装置10が製
造される(以上、第7工程)。なお、銅基板11は半導
体素子14の放熱の促進を図ると共に、半導体素子14
を電気的にシールし、外部からの雑音を遮断する働きが
ある。
所定量のポッティング樹脂20を流し込んで、半導体素
子14とボンデイングワイヤ17及びこれらの接合部分
の樹脂シールを行う(以上、第5工程)。次に、各リー
ドの外側端部である外部接続端子ランド18に半田ボー
ル19を固着して、連結半導体装置23が完成する(以
上、第6工程)。使用にあっては、図2に示す縦横の切
り取り線27の部分でジグ・フライスやその他のカッタ
ー等によって切断分離して、単独の半導体装置10が製
造される(以上、第7工程)。なお、銅基板11は半導
体素子14の放熱の促進を図ると共に、半導体素子14
を電気的にシールし、外部からの雑音を遮断する働きが
ある。
【0014】続いて、図3に示す本発明の第2の実施の
形態に係る半導体装置の製造方法によって製造された半
導体装置30について説明するが、前記第1の実施の形
態に係る半導体装置の製造方法によって製造された半導
体装置10と同一の構成要素については、同一の番号を
付してその詳しい説明を省略する。半導体装置30に使
用する金属基板の一例である銅基板31はやや厚めの銅
基板31が使用され、その中央に形成される素子搭載部
32は、周知のエッチング処理によって板厚の1/3〜
2/3程度の窪み加工が行われている。これによって、
搭載する半導体素子14の位置を下げることができ、全
体としてより薄い半導体装置30を提供できる。
形態に係る半導体装置の製造方法によって製造された半
導体装置30について説明するが、前記第1の実施の形
態に係る半導体装置の製造方法によって製造された半導
体装置10と同一の構成要素については、同一の番号を
付してその詳しい説明を省略する。半導体装置30に使
用する金属基板の一例である銅基板31はやや厚めの銅
基板31が使用され、その中央に形成される素子搭載部
32は、周知のエッチング処理によって板厚の1/3〜
2/3程度の窪み加工が行われている。これによって、
搭載する半導体素子14の位置を下げることができ、全
体としてより薄い半導体装置30を提供できる。
【0015】その製造方法においては、第1の実施の形
態に係る半導体装置の製造方法におけるプレス処理によ
って窪み加工を行う代わりにエッチング処理によって、
素子搭載部32を形成しており、その他の点については
同一である。この半導体装置30においては、比較的厚
い銅基板を使用するので、更に放熱性が向上すること、
半導体装置30の片側が平面状となるので、厚み方向に
嵩張らず、より薄い装置(例えば、ICカード)を提供
できる利点がある。
態に係る半導体装置の製造方法におけるプレス処理によ
って窪み加工を行う代わりにエッチング処理によって、
素子搭載部32を形成しており、その他の点については
同一である。この半導体装置30においては、比較的厚
い銅基板を使用するので、更に放熱性が向上すること、
半導体装置30の片側が平面状となるので、厚み方向に
嵩張らず、より薄い装置(例えば、ICカード)を提供
できる利点がある。
【0016】前記実施の形態においては、金属基板の材
質及び厚みを特定して説明したが、これより薄い場合で
あっても、厚い場合であっても本発明は適用される。ま
た、連結半導体装置は、半導体装置の個数を特定して説
明したが、本発明はその数には限定されない。更には、
前記実施の形態においては、それぞれ外部接続端子ラン
ドに半田ボールを固着していたが、この部分にバンプを
形成することも可能である。そして、前記実施の形態に
おいては、各半導体装置をポッティング樹脂モールドを
行って製造しているが、インジェクション樹脂モールド
を行って各半導体装置を製造してもよい。
質及び厚みを特定して説明したが、これより薄い場合で
あっても、厚い場合であっても本発明は適用される。ま
た、連結半導体装置は、半導体装置の個数を特定して説
明したが、本発明はその数には限定されない。更には、
前記実施の形態においては、それぞれ外部接続端子ラン
ドに半田ボールを固着していたが、この部分にバンプを
形成することも可能である。そして、前記実施の形態に
おいては、各半導体装置をポッティング樹脂モールドを
行って製造しているが、インジェクション樹脂モールド
を行って各半導体装置を製造してもよい。
【0017】
【発明の効果】請求項1〜4記載の半導体装置の製造方
法は、複数の半導体装置を連結状態で同時に製造するの
で、効率が良く安価な大量生産が可能である。そして、
金属基板に窪み部を設けて半導体素子を搭載しているの
で、より薄いBGA型の半導体装置を提供できる。特
に、請求項2記載の半導体装置の製造方法においては、
窪み加工がプレス処理によって形成されているので、短
時間で正確な一括加工が行える。そして、請求項3記載
の半導体装置の製造方法においては、窪み加工がエッチ
ング処理によって行われているので、その処理が簡単で
あり、特別な金型等を必要としない。そして、金属基板
の側面を平面状に保持できるので、より薄い半導体装置
を提供できる。更には、金属基板シート内に滞有する内
部残留応力が少なくなり、金属基板シートの変形の発生
を防ぐことができ、平坦度が著しく向上する。その結果
として、半田ボール又はバンプのコプラナリティの向上
が可能となる。請求項4記載の半導体装置の製造方法に
おいては、回路基板シートの外部接続端子ランドを除く
部分には、ソルダーレジスト膜が形成されているので、
半田ボールの固着が容易となると共に、リードパターン
の保護が図れる。
法は、複数の半導体装置を連結状態で同時に製造するの
で、効率が良く安価な大量生産が可能である。そして、
金属基板に窪み部を設けて半導体素子を搭載しているの
で、より薄いBGA型の半導体装置を提供できる。特
に、請求項2記載の半導体装置の製造方法においては、
窪み加工がプレス処理によって形成されているので、短
時間で正確な一括加工が行える。そして、請求項3記載
の半導体装置の製造方法においては、窪み加工がエッチ
ング処理によって行われているので、その処理が簡単で
あり、特別な金型等を必要としない。そして、金属基板
の側面を平面状に保持できるので、より薄い半導体装置
を提供できる。更には、金属基板シート内に滞有する内
部残留応力が少なくなり、金属基板シートの変形の発生
を防ぐことができ、平坦度が著しく向上する。その結果
として、半田ボール又はバンプのコプラナリティの向上
が可能となる。請求項4記載の半導体装置の製造方法に
おいては、回路基板シートの外部接続端子ランドを除く
部分には、ソルダーレジスト膜が形成されているので、
半田ボールの固着が容易となると共に、リードパターン
の保護が図れる。
【図1】本発明の第1の実施の形態に係る半導体装置の
製造方法によって製造された半導体装置の部分断面図で
ある。
製造方法によって製造された半導体装置の部分断面図で
ある。
【図2】同半導体装置を縦横に接続した連結半導体装置
の平面図である。
の平面図である。
【図3】本発明の第2の実施の形態に係る半導体装置の
製造方法によって製造された半導体装置の部分断面図で
ある。
製造方法によって製造された半導体装置の部分断面図で
ある。
【図4】従来例に係る半導体装置の製造方法を示す説明
図である。
図である。
【図5】従来例に係る半導体装置の製造方法を示す説明
図である。
図である。
10 半導体装置 11 銅基板
(金属基板) 12 回路基板 12a ガラスクロスエポキシ樹脂板 13 素子搭載
部 14 半導体素子 15 リードパ
ターン 16 リード 17 ボンディ
ングワイヤ 18 外部接続端子ランド 19 半田ボー
ル 20 ポッティング樹脂 21 ソルダー
レジスト膜 22 開口部 23 連結半導
体装置 24 下地めっき層 25 プリプレ
グ層 26 端子パッド 27 切り取り
線 30 半導体装置 31 銅基板
(金属基板) 32 素子搭載部
(金属基板) 12 回路基板 12a ガラスクロスエポキシ樹脂板 13 素子搭載
部 14 半導体素子 15 リードパ
ターン 16 リード 17 ボンディ
ングワイヤ 18 外部接続端子ランド 19 半田ボー
ル 20 ポッティング樹脂 21 ソルダー
レジスト膜 22 開口部 23 連結半導
体装置 24 下地めっき層 25 プリプレ
グ層 26 端子パッド 27 切り取り
線 30 半導体装置 31 銅基板
(金属基板) 32 素子搭載部
Claims (4)
- 【請求項1】 中央に半導体素子が搭載され、その周囲
には該半導体素子の複数の電極パッドにボンディングワ
イヤを介して連結された複数のリードからなるリードパ
ターンを有し、しかもそれぞれの前記リードにはグリッ
ドアレイ状に配置されて接続端子となる複数の半田ボー
ル又はバンプが設けられた半導体装置の製造方法であっ
て、 所要数の前記半導体装置が縦横に並置可能な広さを有す
ると共に熱伝導性の良好な金属基板シートを用意し、そ
れぞれの半導体装置の素子搭載部の窪み加工を行って、
その周囲より下部位置に形成すると共に、その表面に所
定の下地めっきを行う第1工程と、 前記金属基板シート上に形成される複数の半導体装置の
素子搭載部に符合する開口部が形成され、しかも該開口
部の周囲には、該開口部に配置される半導体素子に連結
されるリードパターンがエッチング加工によって形成さ
れた回路基板シートを用意する第2工程と、 前記第1工程で製造された金属基板シートに、前記第2
工程で用意された回路基板シートをそれぞれの前記素子
搭載部に開口部を一致させて接合して半導体素子搭載基
板シートを造る第3工程と、 前記半導体素子搭載基板シートを搬送プレート上に位置
決め載置し、前記半導体素子搭載基板シートをX方向及
びY方向に所定距離だけ移送して、それぞれの素子搭載
部に半導体素子を搭載し、所定のワイヤボンディングを
行ってそれぞれの半導体素子の端子パッドと前記リード
パターンとを連結する第4工程と、 それぞれの前記半導体素子及びワイヤボンディングされ
た部分を、ポッティングモールド又はインジェンクショ
ンモールドにより樹脂封止する第5工程と、 前記リードパターンの各外部接続端子ランドに前記半田
ボール又はバンプを形成する第6工程と、 以上の工程によって、半導体装置が縦横に並置された連
結半導体装置から単一の半導体装置を切断分離する第7
工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項2】 第1工程における前記窪み加工は、プレ
ス処理によって行う請求項1記載の半導体装置の製造方
法。 - 【請求項3】 第1工程における前記窪み加工は、エッ
チング処理によって行う請求項1記載の半導体装置の製
造方法。 - 【請求項4】 第2工程において、前記回路基板シート
の前記外部接続端子ランドを除く部分には、ソルダーレ
ジスト膜が形成されている請求項1〜3のいずれか1項
に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01471797A JP3398556B2 (ja) | 1997-01-10 | 1997-01-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01471797A JP3398556B2 (ja) | 1997-01-10 | 1997-01-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10199899A true JPH10199899A (ja) | 1998-07-31 |
| JP3398556B2 JP3398556B2 (ja) | 2003-04-21 |
Family
ID=11868903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01471797A Expired - Fee Related JP3398556B2 (ja) | 1997-01-10 | 1997-01-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3398556B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100319624B1 (ko) * | 1999-05-20 | 2002-01-09 | 김영환 | 반도체 칩 패키지 및 그 제조방법 |
| JP2006179791A (ja) * | 2004-12-24 | 2006-07-06 | Toshiba Corp | 半導体装置 |
-
1997
- 1997-01-10 JP JP01471797A patent/JP3398556B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100319624B1 (ko) * | 1999-05-20 | 2002-01-09 | 김영환 | 반도체 칩 패키지 및 그 제조방법 |
| JP2006179791A (ja) * | 2004-12-24 | 2006-07-06 | Toshiba Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3398556B2 (ja) | 2003-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
| US5594275A (en) | J-leaded semiconductor package having a plurality of stacked ball grid array packages | |
| KR100551641B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| JP2001015628A (ja) | 半導体装置及び半導体装置用基板 | |
| EP0623954B1 (en) | Molded plastic packaging of electronic devices | |
| JPH0922963A (ja) | 半導体回路素子搭載基板フレームの製造方法 | |
| JPH10256318A (ja) | 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法 | |
| JP3686047B2 (ja) | 半導体装置の製造方法 | |
| JP3398556B2 (ja) | 半導体装置の製造方法 | |
| JP3096226B2 (ja) | 半導体装置の製造方法 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JP5378643B2 (ja) | 半導体装置及びその製造方法 | |
| JP3103281B2 (ja) | 樹脂封止型半導体装置 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにpga用リードフレーム | |
| JPH11102991A (ja) | 半導体素子搭載フレーム | |
| JPH0888295A (ja) | 半導体装置 | |
| JPH07297236A (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| JP3271500B2 (ja) | 半導体装置 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP3263863B2 (ja) | ハイブリッドic用基板とこれを用いたハイブリッドicの製造方法 | |
| JPH1116947A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH10154766A (ja) | 半導体パッケージの製造方法及び半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |