JPH1116947A - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法

Info

Publication number
JPH1116947A
JPH1116947A JP9165847A JP16584797A JPH1116947A JP H1116947 A JPH1116947 A JP H1116947A JP 9165847 A JP9165847 A JP 9165847A JP 16584797 A JP16584797 A JP 16584797A JP H1116947 A JPH1116947 A JP H1116947A
Authority
JP
Japan
Prior art keywords
circuit board
chip
semiconductor package
resin
external terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9165847A
Other languages
English (en)
Other versions
JP4159631B2 (ja
Inventor
Yoshihiro Ishida
芳弘 石田
Yoshio Iinuma
芳夫 飯沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP16584797A priority Critical patent/JP4159631B2/ja
Priority to EP98928599A priority patent/EP0923128B1/en
Priority to KR1019997001453A priority patent/KR20000068303A/ko
Priority to CNB988007932A priority patent/CN1154177C/zh
Priority to PCT/JP1998/002757 priority patent/WO1998059369A1/ja
Priority to DE69840473T priority patent/DE69840473D1/de
Publication of JPH1116947A publication Critical patent/JPH1116947A/ja
Application granted granted Critical
Publication of JP4159631B2 publication Critical patent/JP4159631B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ＩＣサイズのパッケージの生産が困難で、コ
ストアップになる。 【解決手段】 ウエファー５ａ上の複数のＩＣチップ５
に半田バンプ７よりなる外部端子を形成する半田バンプ
形成工程と、前記ＩＣチップ５に、ＩＣチップ５より小
さい回路基板１をフリップチップ接続するボンディング
工程と、ＩＣチップ５と回路基板１の間を封止樹脂８に
より封止する樹脂封止工程と、ウエファー５ａの平坦面
を基準にしてウエファー５ａと封止樹脂８を同時に切断
して単個のパッケージに分離するダイシング工程によ
り、安価で、信頼性及び生産性が優れたＩＣサイズのパ
ッケージ２０を容易に生産することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はフリップチップ実装
し突起電極を有するＩＣサイズの半導体パッケージ及び
その製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体パッケージの小型化、高密
度化に伴いベア・チップを直接フェイスダウンで、基板
上に実装するフリップチップボンディングが開発されて
いる。カメラ一体型ＶＴＲや携帯電話機等の登場によ
り、ベア・チップと略同じ寸法の小型パッケージ、所謂
ＣＳＰ（チップサイズ／スケール・パッケージ）を載せ
た携帯機器が相次いで登場してきている。最近ＣＳＰの
開発は急速に進み、その市場要求が本格化している。
【０００３】図４は、従来の単個のフリップチップ実装
ＢＧＡの製造工程を示す断面図である。図４（ａ）にお
いて、回路基板１は略四角形でガラスエポキシ樹脂等よ
りなる上下両面に銅箔張りの樹脂基板で、該樹脂基板に
は複数のスルーホール２が切削ドリル等の手段により加
工される。前記スルーホール２の壁面を含む基板面を洗
浄した後、前記樹脂基板の全表面に無電解メッキ及び電
解メッキによりＣｕメッキ層を形成し、前記スルーホー
ル２内まで施される。
【０００４】更に、メッキレジストをラミネートし、露
光現像してパターンマスクを形成した後、エッチング液
を用いてパターンエッチングを行うことにより、上面側
にはＩＣ接続用のボンディングパッド３を、下面側には
マトリックス状にパッド電極である外部端子として突起
電極４を形成する。次にソルダーレジスト処理を行い、
所定の部分にレジスト膜を形成することにより、前記樹
脂基板の下面側には突起電４を露呈するように、マトリ
ックス状に多数の同一形状の半田付け可能な表面である
レジスト膜開口部を形成することにより回路基板１が完
成される。
【０００５】図４（ｂ）、（ｃ）において、前記回路基
板１の下面側の突起電極４に、例えば、６／４半田の半
田ボール９をフラックス１２を塗布して仮固定する。
【０００６】図４（ｄ）において、ＩＣチップ５側に予
め、前記半田ボール電極を構成する半田ボール９と半田
の組成が同質の６／４半田の外部端子である半田バンプ
７を形成する。半田バンプ７にフラックス１２を塗布し
た後、図４（ｅ）で前記回路基板１の上面側に形成した
ＩＣ接続用のボンディングパッド３に仮固定する。
【０００７】図４（ｆ）において、上記した半田バンプ
７及び半田ボール９の半田組成が同質の６／４半田のた
め、加熱炉中で２１０〜２３０°Ｃ程度に加熱すること
により、フラックス１２が半田と溶融して、一回のリフ
ロー工程で、前記回路基板１のボンディングパッド３に
ＩＣチップ５を接続すると同時に、突起電極４にマザー
ボード基板接続用の半田ボール電極１０を形成する。
【０００８】図４（ｇ）において、フリップチップ実装
されたＩＣチップ５を保護するためにその側面を覆うよ
うに、熱硬化性の封止樹脂８でサイドモールドする。前
記ＩＣチップ５の非電極形成面の少なくとも一部は露出
されているので、熱放散性は良好である。以上によりフ
リップチップ・キャビティアップＢＧＡ１３が完成され
る。
【０００９】上述したように、単個の半導体パッケージ
の製造方法は、生産性が低いことは勿論のこと、ＬＳＩ
のベア・チップと略同じ寸法の小型パッケージであるＣ
ＳＰにおいては、ＩＣチップ５と回路基板１の外形の差
が極めて少ないので、樹脂封止の際に封止樹脂８をＩＣ
チップ５の下へ注入するのに、注入スペースが無くな
る。また、前記回路基板５の外縁から最外周に位置する
ボール電極の中心までの距離が無くなると、半田ボール
付け時の治具スペースが取れなくなる。
【００１０】そこで、上記問題を解決するために多数個
取りし、高密度実装化した従来技術が特開平８−１５３
８１９号公報に開示されている。以下図面に基づいてそ
の概要を説明する。
【００１１】図５において、短冊状の回路基板１にスル
ーホール２を形成後、銅メッキ層を施す工程と、全ての
回路パターンと接続する共通電極１４を含む複数個、例
えば２個のＢＧＡを構成する回路パターンを形成する回
路パターン形成工程と、前記回路基板１の上下両面に感
光性樹脂皮膜を施した後、エッチングにより、共通電極
１４及びＩＣチップ、ボンディングワイヤ、半田バンプ
の各接続部を除くようにドライフイルムを形成するドラ
イフイルムラミネート工程と、前記共通電極１４を利用
して前記回路基板１の上下両面の露出している電極の銅
メッキ層の表面に、Ｎｉ−Ａｕメッキ層を形成する。
【００１２】次に、共通電極１４と回路パターンとを分
離するパターン分離工程は、製品分離ライン１５の四辺
に沿って、その四隅に回路基板１と連結する連結部１５
ａを残すように、ルータ加工により長穴１６を穴明けす
る。その後、ワイヤーボンディング及びトランスファー
モールドにより樹脂封止し、回路基板１の下面に半田バ
ンプを形成する。
【００１３】製品分離工程は、前記四隅に残した連結部
は狭隘なため、プレス抜き等の切り離し手段で余分な負
荷をかけることなく極めて容易に分離することにより、
単個のＢＧＡを製造することができる。
【００１４】
【発明が解決しようとする課題】しかしながら、前述し
た短冊状の複数個取りする半導体パッケージの製造方法
には次のような問題点がある。即ち、先に述べた単個の
半導体パッケージの製造方法に比較して生産性は若干向
上するが、小型パッケージであるＣＳＰにおいては、回
路基板製造時の基板取り個数が少なく、生産コストが高
くなる。また、前記ＣＳＰのように、前記回路基板の外
縁から最外周に位置するボール電極の中心までの距離が
差が無くなると、製品分離工程でプレス抜き等の切り離
し手段で分離する時の金型押さえ代が無くなる等の問題
があった。
【００１５】本発明は上記従来の課題に鑑みなされたも
のであり、その目的は、小型携帯機器等に搭載する小型
パッケージとして、ＩＣチップより小さい回路基板をフ
リップチップ接続した信頼性及び生産性の優れた半導体
パッケージ及びその製造方法を提供するものである。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に、本発明における半導体パッケージは、複数の外部端
子を持つＩＣチップと、一方の面に複数のボンディング
パッドを持ち他方の面に外部端子を持つ回路基板を備え
た半導体パッケージにおいて、前記回路基板がＩＣチッ
プより小さく、前記ＩＣチップの外部端子と回路基板の
ボンディングパッドをフリップチップ接続し、前記ＩＣ
チップと回路基板の間を封止樹脂により封止したことを
特徴とするものである。
【００１７】また、前記回路基板がガラスクロスを含ん
でいることを特徴とするのである。
【００１８】また、前記回路基板のボンディングパッド
と外部端子がスルーホールにより電気的に接続されてい
ることを特徴とするものである。
【００１９】また、前記回路基板に形成されたスルーホ
ールが樹脂により穴埋めされていることを特徴とするも
のである。
【００２０】また、前記回路基板に形成された外部端子
が突起電極であることを特徴とするものである。
【００２１】また、前記突起電極が半田であることを特
徴とするものである。
【００２２】また、前記ＩＣチップの外部端子と回路基
板のボンディングパッドをフリップチップ接続する金属
が半田であることを特徴とするものである。
【００２３】また、前記回路基板の外周側面が封止樹脂
で覆われていることを特徴とするものである。
【００２４】また、本発明における半導体パッケージの
製造方法は、複数の外部端子を持つＩＣチップと、一方
の面に複数のボンディングパッドを持ち他方の面に外部
端子を持つ回路基板を備えた半導体パッケージの製造方
法において、ウエファー上の複数のＩＣチップに半田バ
ンプよりなる外部端子を形成する半田バンプ形成工程
と、前記ＩＣチップに、ＩＣチップより小さい回路基板
をフリップチップ接続するボンディング工程と、前記Ｉ
Ｃチップと回路基板の間を封止樹脂により封止する樹脂
封止工程と、前記ウエファーの平坦面を基準にしてダイ
シング法により単個に分離するダイシング工程とからな
ることを特徴とするものである。
【００２５】また、前記樹脂封止工程は隣接する回路基
板の間を埋めるように封止することを特徴とするもので
ある。
【００２６】また、前記ダイシング工程は回路基板の外
周側面の封止樹脂の切断面が露出していることを特徴と
するものである。
【００２７】
【発明の実施の形態】以下図面に基づいて本発明におけ
る半導体パッケージ及びその製造方法について説明す
る。図１は本発明の実施の形態で、フリップチップ接続
し外部端子を有する半導体パッケージの断面図、図２は
その製造方法を示す説明図、図３は回路基板のスルーホ
ール部の部分拡大断面図である。従来技術と同一部材は
同一符号で示す。
【００２８】図１及び図２において、先ず、図２（ａ）
の半田バンプ形成工程は、ＩＣウエハー５ａをバンプ形
成工程に流して前記ＩＣウエハー５ａのパッド電極面の
所定の位置に外部端子である半田バンプ７を形成する。
前記半田バンプ７の形成方法には、一般に、スタッドバ
ンプ方式、ボールバンプ方式、及びメッキバンプ方式等
があるが、その中で、パッド電極位置にレジストにて窓
を形成し半田浴槽中に浸漬してメッキにて半田バンプを
形成するメッキバンプ方式は、パッド電極間の狭い配列
でバンプを形成することが可能で、ＩＣチップの小型化
には極めて有効な半田バンプの形成手段である。
【００２９】次に、単体の回路基板を加工する。両面銅
張りされた集合回路基板に、図３に示すように、従来と
同様に、ＮＣ穴明け加工によりスルーホール２を形成し
た後、無電解銅メッキ及び電解銅メッキによりスルーホ
ール２の内壁にＣｕメッキ層２ａを形成する。
【００３０】前記スルーホール２内壁にＣｕメッキ層２
ａを形成後、導電性又は非導電性の樹脂２ｂのいづれか
でスルーホール２を穴埋めする。ここで、樹脂２ｂでス
ルーホール２を穴埋めするのは、小型化により狭い回路
基板１の表面に配線パターン形成に有効な面積を確保す
る。また、スルーホール２内に半田が流れ込むのを防
ぎ、半田バンプの高さ精度を維持するためである。回路
基板１の上下面に形成されたボンディングパッド３と突
起電極４とをスルーホール２の内壁に形成したＣｕメッ
キ層２ａを介して電気的に接続させる。
【００３１】前記穴埋めされる樹脂２ｂが、導電性の極
めて優れた樹脂を使用することにより、スルーホール２
の内壁に形成する前記Ｃｕッキ層２ａは不要にすること
が可能である。
【００３２】前記穴埋めした樹脂２ｂの上下端部を無電
解銅メッキ及び電解銅メッキによりＣｕメッキ層２ｃを
形成する。
【００３３】更に、従来と同様に、メッキレジストをラ
ミネートし、露光現像してパターンマスクを形成した
後、エッチング液を用いてパターンエッチングを行うこ
とにより、前記集合回路基板の上面側には複数個分配列
したボンディングパッド３、下面側にパッド電極である
突起電極４をパターニングする。次にソルダーレジスト
処理を行い、所定の部分にレジスト膜２ｄを形成するこ
とにより、前記集合回路基板の下面側には突起電極４を
露呈するように、マトリックス状に多数の同一形状の半
田付け可能な表面であるレジスト膜２ｄの開口部が形成
される。
【００３４】前記レジスト膜２ｄの開口部に無電解ニッ
ケル及び金メッキにより、Ｎｉ＋Ａｕメッキ層２ｅを形
成することにより、多数個取りする集合回路基板が完成
される。
【００３５】前記集合回路基板をダイシングソー等の装
置で所定のカッティングラインに沿って回路基板１の単
個に分割する。
【００３６】次に、図１（ｂ）のボンディング工程で、
前記ＩＣチップ５より小さく、単個に分割された回路基
板１のボンディングパッド３にフラックスを塗布して、
複数個分配列したウエファー５ａ上の半田バンプ７に、
前記単個に分割した回路基板１を１個づつ搭載した後、
半田リフロー工程を経ることにより、フリップチップ実
装を行う。
【００３７】図２（ｃ）に示す封止工程は、熱硬化性の
封止樹脂８で前記隣接する複数個の回路基板１間を埋め
るように、回路基板１とＩＣチップ５の間にサイドポッ
ティングにより一体的に樹脂封止することにより、複数
個の回路基板１がウエファー５ａ上の個々のＩＣチップ
５上に固定される。
【００３８】図２（ｄ）に示すダイシング工程は、前記
フリップチップ実装されたウエファー５ａの平坦面を基
準にして、接着剤又は両面粘着テープ等の固定手段で治
具に固定した後、ダイシングソー等の切削手段で、Ｘ、
Ｙ方向のダイシングライン１７（ストリートライン）に
沿って単個に切削、分割し、溶解液等により前記治具か
ら剥離することにより、単個の半導体パッケージ２０が
得られる。
【００３９】前記樹脂封止工程において、回路基板１は
ＩＣチップ５より小さいので、封止樹脂８が隣接する回
路基板１の間に注入するのに注入スペースが採り易く、
回路基板１とＩＣチップ５の間に容易に流れ込む。ま
た、ダイシング工程で、封止樹脂８はウエファー５ａと
同時に切削され回路基板１の外周側面には封止樹脂８の
切断面が露出される。
【００４０】前記回路基板１の外部接続用電極である突
起電極４に図示しない半田バンプを形成する場合は、上
述のダイシング工程の前に、個々の回路基板１上に半田
ボールを配置してリフローすることにより半田バンプが
形成される。
【００４１】前記回路基板１の基材を、ガラスクロスを
含んだ樹脂基板にすることにより、配線パターンの線幅
を細くして高密度化ができ、作業性が良く集合回路基板
にして多数個取りすることにより、安価に製造すること
ができる。
【００４２】前記回路基板１の基材に、セラミック基板
を使用してもよい。セラミック基板を使用することによ
り、配線密度の細密化、線膨張係数等の点で有利であ
る。
【００４３】
【発明の効果】以上説明したように、本発明の半導体パ
ッケージの製造方法によれば、ウエファー上に形成した
複数個のＩＣチップの半田バンプに、予め単個で用意し
た前記ＩＣチップより小さい回路基板のボンディングパ
ッドをフリップチップ接続し、封止樹脂した後、ダイシ
ングして単個の半導体パッケージを製造することによ
り、ＩＣサイズのパッケージを安価に生産することがで
きる。
【００４４】回路基板に形成されたスルーホールが樹脂
により穴埋めされることにより、配線密度の細密化及び
半田バンプの高さ精度等に役立つ。
【００４５】ダイシング工程は、パッケージ集合体の状
態で、ウエファーの平坦面基準で治具に固定、切削、剥
離を行うので、半導体パッケージの生産性は良好であ
る。
【００４６】回路基板がガラスクロスを含んでいるの
で、配線パターンの高密度化及び作業性が良い。
【００４７】回路基板がＩＣチップより小さいので、樹
脂封止の際に注入スペースが採り易い。封止樹脂をダイ
シング工程で同時に切断できる。封止樹脂が隣接する回
路基板間を埋め、回路基板の外周側面に樹脂の切断面が
露出した状態で、ＩＣチップに回路基板が固定される。
【００４８】以上述べたように、ＩＣサイズのパッケー
ジを安価に生産することが可能である。小型携帯機器等
に搭載するＣＳＰの信頼性及び生産性の優れた半導体パ
ッケージ及びその製造方法を提供することが可能であ
る。
【図面の簡単な説明】
【図１】本発明の実施の形態に係わる半導体パッケージ
の断面図である。
【図２】図１の製造工程を示す説明図である。
【図３】図１の回路基板のスルーホール部の部分拡大断
面図である。
【図４】従来の半導体パッケージの製造工程を示す説明
図である。
【図５】従来の短冊状のＢＧＡの平面図である。
【符号の説明】
１ 回路基板 ２ スルーホール ２ｂ 樹脂 ３ ボンディングパッド ４ 突起電極 ５ ＩＣチップ ５ａ ウエファー ７ 半田バンプ ８ 封止樹脂 ２０ 半導体パッケージ

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 複数の外部端子を持つＩＣチップと、一
    方の面に複数のボンディングパッドを持ち他方の面に外
    部端子を持つ回路基板を備えた半導体パッケージにおい
    て、前記回路基板がＩＣチップより小さく、前記ＩＣチ
    ップの外部端子と回路基板のボンディングパッドをフリ
    ップチップ接続し、前記ＩＣチップと回路基板の間を封
    止樹脂により封止したことを特徴とする半導体パッケー
    ジ。
  2. 【請求項２】 前記回路基板がガラスクロスを含んでい
    ることを特徴とする請求項１記載の半導体パッケージ。
  3. 【請求項３】 前記回路基板のボンディングパッドと外
    部端子がスルーホールにより電気的に接続されているこ
    とを特徴とする請求項１又は２記載の半導体パッケー
    ジ。
  4. 【請求項４】 前記回路基板に形成されたスルーホール
    が樹脂により穴埋めされていることを特徴とする請求項
    １〜３記載の半導体パッケージ。
  5. 【請求項５】 前記回路基板に形成された外部端子が突
    起電極であることを特徴とする１〜４記載の半導体パッ
    ケージ。
  6. 【請求項６】 前記突起電極が半田であることを特徴と
    する請求項１〜５記載の半導体パッケージ。
  7. 【請求項７】 前記ＩＣチップの外部端子と回路基板の
    ボンディングパッドをフリップチップ接続する金属が半
    田であることを特徴とする請求項１〜６記載の半導体パ
    ッケージ。
  8. 【請求項８】 前記回路基板の外周側面が封止樹脂で覆
    われていることを特徴とする請求項１〜７記載の半導体
    パッケージ。
  9. 【請求項９】 複数の外部端子を持つＩＣチップと、一
    方の面に複数のボンディングパッドを持ち他方の面に外
    部端子を持つ回路基板を備えた半導体パッケージの製造
    方法において、ウエファー上の複数のＩＣチップに半田
    バンプよりなる外部端子を形成する半田バンプ形成工程
    と、前記ＩＣチップに、ＩＣチップより小さい回路基板
    をフリップチップ接続するボンディング工程と、前記Ｉ
    Ｃチップと回路基板の間を封止樹脂により封止する樹脂
    封止工程と、前記ウエファーの平坦面を基準にしてダイ
    シング法により単個に分離するダイシング工程とからな
    る半導体パッケージの製造方法。
  10. 【請求項１０】 前記樹脂封止工程は隣接する回路基板
    の間を埋めるように封止することを特徴とする請求項９
    記載の半導体パッケージの製造方法。
  11. 【請求項１１】 前記ダイシング工程は回路基板の外周
    側面の封止樹脂の切断面が露出していることを特徴とす
    る請求項９又は１０記載の半導体パッケージの製造方
    法。
JP16584797A 1997-06-23 1997-06-23 半導体パッケージの製造方法 Expired - Lifetime JP4159631B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP16584797A JP4159631B2 (ja) 1997-06-23 1997-06-23 半導体パッケージの製造方法
EP98928599A EP0923128B1 (en) 1997-06-23 1998-06-22 Method of manufacturing a semiconductor package
KR1019997001453A KR20000068303A (ko) 1997-06-23 1998-06-22 반도체 패키지 및 그 제조 방법
CNB988007932A CN1154177C (zh) 1997-06-23 1998-06-22 半导体封装及其制造方法
PCT/JP1998/002757 WO1998059369A1 (en) 1997-06-23 1998-06-22 Semiconductor package and method for manufacturing the same
DE69840473T DE69840473D1 (de) 1997-06-23 1998-06-22 Herstellungsverfahren für eine Halbleiterpackung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16584797A JP4159631B2 (ja) 1997-06-23 1997-06-23 半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JPH1116947A true JPH1116947A (ja) 1999-01-22
JP4159631B2 JP4159631B2 (ja) 2008-10-01

Family

ID=15820138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16584797A Expired - Lifetime JP4159631B2 (ja) 1997-06-23 1997-06-23 半導体パッケージの製造方法

Country Status (6)

Country Link
EP (1) EP0923128B1 (ja)
JP (1) JP4159631B2 (ja)
KR (1) KR20000068303A (ja)
CN (1) CN1154177C (ja)
DE (1) DE69840473D1 (ja)
WO (1) WO1998059369A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507118B1 (en) * 2000-07-14 2003-01-14 3M Innovative Properties Company Multi-metal layer circuit
JP5372346B2 (ja) 2007-07-18 2013-12-18 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP5966653B2 (ja) * 2012-06-20 2016-08-10 富士通株式会社 半導体装置及び半導体装置の製造方法
US9219031B2 (en) * 2013-05-13 2015-12-22 Infineon Technologies Ag Chip arrangement, and method for forming a chip arrangement

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01286430A (ja) * 1988-05-13 1989-11-17 Matsushita Electric Ind Co Ltd 半導体チップの実装方法
JPH04233749A (ja) * 1990-08-06 1992-08-21 Motorola Inc 電気アセンブリ用たわみチップ・キャリア
JP2616565B2 (ja) * 1994-09-12 1997-06-04 日本電気株式会社 電子部品組立体
KR960015869A (ko) * 1994-10-03 1996-05-22 반도체 칩과 일체화된 반도체 패키지 및 그 제조방법
JP2763020B2 (ja) * 1995-04-27 1998-06-11 日本電気株式会社 半導体パッケージ及び半導体装置
JPH09260533A (ja) * 1996-03-19 1997-10-03 Hitachi Ltd 半導体装置及びその実装構造

Also Published As

Publication number Publication date
WO1998059369A1 (en) 1998-12-30
EP0923128A1 (en) 1999-06-16
CN1229525A (zh) 1999-09-22
JP4159631B2 (ja) 2008-10-01
CN1154177C (zh) 2004-06-16
EP0923128A4 (en) 2004-07-21
DE69840473D1 (de) 2009-03-05
KR20000068303A (ko) 2000-11-25
EP0923128B1 (en) 2009-01-14

Similar Documents

Publication Publication Date Title
US5976912A (en) Fabrication process of semiconductor package and semiconductor package
US7045906B2 (en) Resin-encapsulated package, lead member for the same and method of fabricating the lead member
KR100271676B1 (ko) 반도체장치용패키지및반도체장치와그들의제조방법
JP3823636B2 (ja) 半導体チップモジュール及びその製造方法
JPH10256417A (ja) 半導体パッケージの製造方法
JP2011054670A (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
JP3850967B2 (ja) 半導体パッケージ用基板及びその製造方法
JP2004207276A (ja) 回路装置およびその製造方法
JPH0951015A (ja) 半導体装置
JP4159631B2 (ja) 半導体パッケージの製造方法
KR100629887B1 (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
JP2949969B2 (ja) フィルムキャリア半導体装置
JP3563170B2 (ja) 半導体装置の製造方法
JP2005183868A (ja) 半導体装置およびその実装構造
JP4140555B2 (ja) 半導体パッケージの製造方法
KR100320447B1 (ko) 반도체 패키지의 제조방법
JP3383597B2 (ja) 半導体装置の製造方法
JPH118330A (ja) 半導体パッケージの製造方法
JP4011693B2 (ja) 半導体パッケージの製造方法
JPH08330472A (ja) 半導体装置とその製造方法
JP3670466B2 (ja) 半導体装置のパッケージ製造方法
JPH11274361A (ja) 半導体パッケージ
JP3685204B2 (ja) 半導体素子搭載用基板
JP3685203B2 (ja) 半導体素子搭載用基板
JP2005328057A (ja) 半導体パッケージの製造法及び半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070608

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080527

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080708

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080716

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130725

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term