JPH10200037A5 - Semiconductor Devices - Google Patents
Semiconductor DevicesInfo
- Publication number
- JPH10200037A5 JPH10200037A5 JP1997330878A JP33087897A JPH10200037A5 JP H10200037 A5 JPH10200037 A5 JP H10200037A5 JP 1997330878 A JP1997330878 A JP 1997330878A JP 33087897 A JP33087897 A JP 33087897A JP H10200037 A5 JPH10200037 A5 JP H10200037A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- chip
- inner lead
- inner leads
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Description
【０００１】
【発明の属する技術分野】
本発明はインナーリードとチップが電気的に接続された半導体装置に関し、特に大容量のメモリに適用するのが好適な、改良されたインナーリードを有する半導体装置に関するものである。
[0001]
[Technical Field to which the Invention Belongs]
The present invention relates to a semiconductor device in which inner leads and a chip are electrically connected, and more particularly to a semiconductor device having improved inner leads that is suitable for use in large-capacity memories.
【００１４】
【課題を解決するための手段】
本発明に係る半導体装置は、上面に複数のボンディングパッドを有する半導体チップと、複数のインナーリードと、前記ボンディングパッドと前記インナーリードとを接続するボンディングワイヤと、を有する半導体装置において、前記複数のインナーリードのうちの少なくとも１つは、残りのインナーリードよりも低い低部位を有し、前記複数のボンディングワイヤのうちで前記低部位を有するインナーリードに接続されたものは、前記低部位とは異なる部位で前記インナーリードに接続されていることを特徴とする。
[0014]
[Means for solving the problem]
The semiconductor device of the present invention is a semiconductor device having a semiconductor chip with a plurality of bonding pads on its upper surface, a plurality of inner leads, and bonding wires connecting the bonding pads and the inner leads, wherein at least one of the plurality of inner leads has a lower portion that is lower than the remaining inner leads, and the bonding wires connected to the inner lead having the lower portion among the plurality of bonding wires are connected to the inner lead at a portion different from the lower portion.
本発明に係る他の半導体装置は、上面に複数のボンディングパッドを有する半導体チップと、複数のインナーリードと、前記ボンディングパッドと前記インナーリードとを接続するボンディングワイヤと、を有する半導体装置において、前記複数のインナーリードのうちの少なくとも１つは、残りのインナーリードよりも低い低部位を有し、前記低部位は、前記複数のボンディングワイヤのうちで前記残りのインナーリードに接続されたもののうちの少なくとも１つと重なり合うことを特徴とする。 Another semiconductor device according to the present invention comprises a semiconductor chip having a plurality of bonding pads on its upper surface, a plurality of inner leads, and bonding wires connecting the bonding pads to the inner leads, wherein at least one of the inner leads has a lower portion that is lower than the remaining inner leads, and the lower portion overlaps at least one of the bonding wires connected to the remaining inner leads.
本発明に係る他の半導体装置の一態様では、前記半導体チップを固定するチップ固定用インナーリードを有し、前記半導体チップは、前記チップ固定用インナーリードと一体化されたダイパッド部に固定されている。 Another aspect of the semiconductor device according to the present invention includes a chip-fixing inner lead that fixes the semiconductor chip, and the semiconductor chip is fixed to a die pad portion that is integrated with the chip-fixing inner lead.
本発明に係る他の半導体装置の一態様では、前記少なくとも１つのインナーリードは、前記半導体チップに固定されたチップ固定用インナーリードである。 In another aspect of the semiconductor device according to the present invention, the at least one inner lead is a chip-fixing inner lead fixed to the semiconductor chip.
本発明に係る他の半導体装置の一態様では、他のボンディングワイヤが前記少なくとも１つのインナーリードの前記低部位以外の部位に接続されている。 In another aspect of the semiconductor device according to the present invention, another bonding wire is connected to a portion of at least one inner lead other than the lower portion.
本発明に係る他の半導体装置の一態様では、前記チップ固定用インナーリードは段差部を有し、前記チップ固定用インナーリードの前記段差部よりも外側の部位は、前記他のインナーリードと同一平面に形成され、前記ダイパッド部は、前記他のインナーリードよりも低い面を有するように形成されている。 In another aspect of the semiconductor device according to the present invention, the chip-fixing inner lead has a step portion, and the portion of the chip-fixing inner lead outside the step portion is formed on the same plane as the other inner leads, and the die pad portion is formed so as to have a surface lower than the other inner leads.
本発明に係る他の半導体装置の一態様では、前記少なくとも１つのインナーリードは、電源リード及び接地リードからなる群から選択された１種である。 In another aspect of the semiconductor device according to the present invention, the at least one inner lead is one selected from the group consisting of a power supply lead and a ground lead.
Claims (7)
複数のインナーリードと、
前記ボンディングパッドと前記インナーリードとを接続するボンディングワイヤと、
を有する半導体装置において、
前記複数のインナーリードのうちの少なくとも１つは、残りのインナーリードよりも低い低部位を有し、
前記複数のボンディングワイヤのうちで前記低部位を有するインナーリードに接続されたものは、前記低部位とは異なる部位で前記インナーリードに接続されていることを特徴とする半導体装置。 a semiconductor chip having a plurality of bonding pads on its top surface;
A plurality of inner leads;
a bonding wire connecting the bonding pad and the inner lead;
In a semiconductor device having
At least one of the plurality of inner leads has a lower portion that is lower than the remaining inner leads,
A semiconductor device characterized in that, among the plurality of bonding wires, those connected to the inner lead having the low portion are connected to the inner lead at a portion different from the low portion.
複数のインナーリードと、
前記ボンディングパッドと前記インナーリードとを接続するボンディングワイヤと、
を有する半導体装置において、
前記複数のインナーリードのうちの少なくとも１つは、残りのインナーリードよりも低い低部位を有し、
前記低部位は、前記複数のボンディングワイヤのうちで前記残りのインナーリードに接続されたもののうちの少なくとも１つと重なり合うことを特徴とする半導体装置。 a semiconductor chip having a plurality of bonding pads on its top surface;
A plurality of inner leads;
a bonding wire connecting the bonding pad and the inner lead;
In a semiconductor device having
At least one of the plurality of inner leads has a lower portion that is lower than the remaining inner leads,
The semiconductor device is characterized in that the lower portion overlaps at least one of the bonding wires connected to the remaining inner leads among the plurality of bonding wires.
前記半導体チップは、前記チップ固定用インナーリードと一体化されたダイパッド部に固定されていることを特徴とする請求項２に記載の半導体装置。 a chip fixing inner lead for fixing the semiconductor chip;
3. The semiconductor device according to claim 2, wherein the semiconductor chip is fixed to a die pad portion that is integrated with the chip-fixing inner leads.
前記チップ固定用インナーリードの前記段差部よりも外側の部位は、前記他のインナーリードと同一平面に形成され、
前記ダイパッド部は、前記他のインナーリードよりも低い面を有するように形成されていることを特徴とする請求項３に記載の半導体装置。 the chip fixing inner lead has a step portion,
a portion of the chip fixing inner lead outside the step portion is formed on the same plane as the other inner leads,
4. The semiconductor device according to claim 3, wherein the die pad portion is formed so as to have a surface lower than the other inner leads.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9330878A JPH10200037A (en) | 1996-11-14 | 1997-11-14 | Lead frame and semiconductor device using the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31690196 | 1996-11-14 | ||
| JP8-316901 | 1996-11-14 | ||
| JP9330878A JPH10200037A (en) | 1996-11-14 | 1997-11-14 | Lead frame and semiconductor device using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10200037A JPH10200037A (en) | 1998-07-31 |
| JPH10200037A5 true JPH10200037A5 (en) | 2005-07-07 |
Family
ID=26568847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9330878A Pending JPH10200037A (en) | 1996-11-14 | 1997-11-14 | Lead frame and semiconductor device using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10200037A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012069764A (en) | 2010-09-24 | 2012-04-05 | On Semiconductor Trading Ltd | Circuit device and method for manufacturing the same |
| CN115274575A (en) * | 2021-04-29 | 2022-11-01 | 上海凯虹科技电子有限公司 | Semiconductor device and lead frame |
-
1997
- 1997-11-14 JP JP9330878A patent/JPH10200037A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6242814B1 (en) | Universal I/O pad structure for in-line or staggered wire bonding or arrayed flip-chip assembly | |
| US6291881B1 (en) | Dual silicon chip package | |
| JP2006507686A5 (en) | ||
| EP0590986B1 (en) | Lead-on-chip lead frame | |
| JP2004063767A5 (en) | ||
| TW429567B (en) | Stack package and method of fabricating the same | |
| JP2004523912A5 (en) | ||
| EP1335428A3 (en) | Resin-moulded semiconductor device and method for manufacturing the same | |
| JPH09312375A5 (en) | ||
| US6469395B1 (en) | Semiconductor device | |
| KR940004792A (en) | Bond pad layout with radially bonded leadframe | |
| JPH10200037A5 (en) | Semiconductor Devices | |
| JPH11168169A5 (en) | Semiconductor device and manufacturing method thereof | |
| JP2002359316A5 (en) | ||
| JPH0256942A (en) | Semiconductor device | |
| JPH0521698A (en) | Semiconductor device | |
| JP2002110889A5 (en) | ||
| JPH04243156A (en) | Plastic pga package | |
| JPH01183129A (en) | Semiconductor device | |
| JP3078526B2 (en) | Resin-sealed semiconductor device | |
| CN210006725U (en) | kinds of lead frame | |
| JP2507855B2 (en) | Semiconductor device | |
| KR200169377Y1 (en) | Multi chip semiconductor package | |
| JPH11233553A5 (en) | ||
| JPH10289920A5 (en) |