JPH10200060A - Method for manufacturing ferroelectric capacitor - Google Patents

Method for manufacturing ferroelectric capacitor

Info

Publication number
JPH10200060A
JPH10200060A JP9004268A JP426897A JPH10200060A JP H10200060 A JPH10200060 A JP H10200060A JP 9004268 A JP9004268 A JP 9004268A JP 426897 A JP426897 A JP 426897A JP H10200060 A JPH10200060 A JP H10200060A
Authority
JP
Japan
Prior art keywords
ferroelectric
film
oxygen
ferroelectric capacitor
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9004268A
Other languages
Japanese (ja)
Inventor
Koji Watabe
浩司 渡部
Naohiro Tanaka
均洋 田中
Hisayoshi Yamoto
久良 矢元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9004268A priority Critical patent/JPH10200060A/en
Publication of JPH10200060A publication Critical patent/JPH10200060A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 【課題】 分極オフセットが起きてもこれを抑えて使用
可能にすることのできる、強誘電体キャパシタの製造方
法の提供が望まれている。 【解決手段】 結晶化されてなる酸化物系強誘電体材料
を、活性化された酸素を含むガスでアニール処理する強
誘電体キャパシタの製造方法。活性化された酸素は、オ
ゾンあるいはプラズマ化された酸素であるのが好まし
い。また、オゾンあるいはプラズマ化された酸素である
場合、アニール処理におけるアニール温度を、300℃
以上、500℃以下とするのが好ましい。
(57) [Problem] It is desired to provide a method for manufacturing a ferroelectric capacitor capable of suppressing the occurrence of a polarization offset and making it usable. A method of manufacturing a ferroelectric capacitor in which a crystallized oxide ferroelectric material is annealed with an activated oxygen-containing gas. Preferably, the activated oxygen is ozone or plasma oxygen. In the case of ozone or oxygen in the form of plasma, the annealing temperature in the annealing process is set to 300 ° C.
As described above, the temperature is preferably set to 500 ° C. or lower.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、不揮発性メモリな
どに用いられる強誘電体キャパシタに係り、詳しくは、
その分極オフセットを抑えることのできる強誘電体キャ
パシタの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ferroelectric capacitor used for a nonvolatile memory and the like.
The present invention relates to a method for manufacturing a ferroelectric capacitor capable of suppressing the polarization offset.

【0002】[0002]

【従来の技術】強誘電体キャパシタは、強誘電体材料か
らなる薄膜に、下部電極、上部電極が設けられて構成さ
れるもので、例えば不揮発性メモリなどにその構成要素
として組み込まれ、用いられている。
2. Description of the Related Art A ferroelectric capacitor is formed by providing a lower electrode and an upper electrode on a thin film made of a ferroelectric material. For example, a ferroelectric capacitor is incorporated and used as a constituent element in a nonvolatile memory or the like. ing.

【0003】ところで、このような強誘電体キャパシタ
には、例えばWilliam L.Warren等によってMRS BU
LLETIN,Volume 21,No.7(July 1996) の40ペー
ジから45ページにかけて紹介されているように、その
強誘電性ヒステリシス特性において、分極オフセットと
称される現象がしばしば起こる。すなわち、強誘電体キ
ャパシタにおいてその強誘電体薄膜は、印加電圧とこれ
に対する分極電荷量との関係を示すヒステリシス曲線
が、本来、分極電荷量がゼロであるところの基準線を中
心にしてその上下に広がる状態でなければならない。し
かして、このようにヒステリシス曲線の中心が前記基準
線上に位置せず、その上側、あるいは下側に大きくシフ
トしてしまう場合があり、このような現象が前記の分極
オフセットと称されているのである。
[0003] By the way, such a ferroelectric capacitor is, for example, MRS BU by William L. Warren and the like.
As introduced on pages 40 to 45 of LLETIN, Volume 21, No. 7 (July 1996), a phenomenon called polarization offset often occurs in the ferroelectric hysteresis characteristics. That is, in the ferroelectric capacitor, the ferroelectric thin film has a hysteresis curve indicating the relationship between the applied voltage and the amount of polarization charge with respect to the applied voltage. It must be in a state of spreading. In this case, the center of the hysteresis curve may not be located on the reference line and may be largely shifted upward or downward, and such a phenomenon is called the polarization offset. is there.

【0004】このような分極オフセットは、正確には解
明されていないものの、酸化物強誘電体中、特に該強誘
電体と電極との界面に生じる酸素欠損等が原因で、起こ
る現象であると考えられている。すなわち、分極オフセ
ットは強誘電体そのものの特性に関わる現象であり、強
誘電体キャパシタにおける上部電極や下部電極について
の構造上の差異や、強誘電体と電極との間の密着性の差
異によって生じる現象とは異なるものなのである。
Although such a polarization offset has not been elucidated exactly, it is a phenomenon that occurs due to oxygen deficiency or the like generated at an oxide ferroelectric, particularly at an interface between the ferroelectric and an electrode. It is considered. In other words, the polarization offset is a phenomenon related to the characteristics of the ferroelectric itself, and is caused by a difference in structure between the upper electrode and the lower electrode in the ferroelectric capacitor and a difference in adhesion between the ferroelectric and the electrode. It is different from the phenomenon.

【0005】[0005]

【発明が解決しようとする課題】ところで、従来では例
えば不揮発性メモリを作製した際、その強誘電体キャパ
シタの特性試験を行った結果、該キャパシタに前記の分
極オフセットが起きている場合、これを正常の状態にす
るのは以下の理由により非常に困難であることから、こ
のキャパシタを組み込んだ不揮発性メモリそのものを、
不良品として処理している。すなわち、分極オフセット
が起きている場合、この強誘電体キャパシタに高温(6
00〜800℃)、長時間(30〜60分間)のアニー
ル処理を施せば、ある程度これを抑えることができる。
By the way, conventionally, for example, when a nonvolatile memory is manufactured, when a characteristic test of the ferroelectric capacitor is performed and the above-mentioned polarization offset occurs in the capacitor, this is corrected. Since it is very difficult to return to a normal state for the following reasons, the nonvolatile memory itself incorporating this capacitor is
Treated as defective. That is, when a polarization offset occurs, a high temperature (6
(00 to 800 ° C.) for a long time (30 to 60 minutes), this can be suppressed to some extent.

【0006】しかしながら、このような高温・長時間の
アニール処理は、強誘電体キャパシタ自身にダメージを
与えるだけでなくこれを組み込んでなる不揮発性メモリ
そのものにも大きなダメージを与えることになり、分極
オフセットを改善しても別の不都合を招いてしまう結果
となってしまう。また、このようにアニール処理に長時
間を費やすのでは、スループットについてもこれを低下
させることになってしまい、やはりこのような処理を行
うのは、現状では極めて困難なのである。
However, such a high-temperature and long-time annealing treatment not only damages the ferroelectric capacitor itself but also causes a large damage to the nonvolatile memory itself incorporating the ferroelectric capacitor. However, even if this is improved, another inconvenience will result. Further, if the annealing process is performed for a long time, the throughput is reduced, and it is extremely difficult at present to perform such a process.

【0007】本発明は上記事情に鑑みてなされたもの
で、その目的とするところは、分極オフセットが起きて
もこれを抑えて使用可能にすることのできる、強誘電体
キャパシタの製造方法を提供することにある。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method of manufacturing a ferroelectric capacitor capable of suppressing the occurrence of polarization offset and making it usable. Is to do.

【0008】[0008]

【課題を解決するための手段】本発明の強誘電体キャパ
シタの製造方法では、結晶化されてなる酸化物系強誘電
体材料を、活性化された酸素を含むガスでアニール処理
することを前記課題の解決手段とした。前記活性化され
た酸素としては、オゾンあるいはプラズマ化された酸素
が好適である。また、これらオゾンやプラズマ化された
酸素を活性化された酸素として用いる場合には、前記ア
ニール処理におけるアニール温度を、300℃以上、5
00℃以下とするのが好ましい。
In the method of manufacturing a ferroelectric capacitor according to the present invention, the method comprises annealing the crystallized oxide ferroelectric material with an activated gas containing oxygen. This was the solution to the problem. As the activated oxygen, ozone or plasma oxygen is preferable. When the ozone or the plasma oxygen is used as the activated oxygen, the annealing temperature in the annealing process is set to 300 ° C. or more,
The temperature is preferably set to 00 ° C. or lower.

【0009】[0009]

【発明の実施の形態】以下、本発明の強誘電体キャパシ
タの製造方法を、その実施形態例に基づいて詳しく説明
する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a method for manufacturing a ferroelectric capacitor according to the present invention will be described in detail based on an embodiment.

【0010】(実施形態例1)強誘電体キャパシタを、
以下のようにして作製した。まず、シリコン基板上に、
熱酸化法によってSiO2 膜を約300nmの厚さに形
成し、続いてこのSiO2 膜の上に、スパッタリング法
によって密着層となるTi(チタン)膜を30nmの厚
さに形成した。さらに、この上にスパッタリング法によ
って下部電極となるPt(白金)膜を200nmの厚さ
に形成した。
(Embodiment 1) A ferroelectric capacitor is
It was produced as follows. First, on a silicon substrate,
An SiO 2 film was formed to a thickness of about 300 nm by a thermal oxidation method, and a Ti (titanium) film serving as an adhesion layer was formed to a thickness of 30 nm on the SiO 2 film by a sputtering method. Further, a Pt (platinum) film serving as a lower electrode was formed thereon to a thickness of 200 nm by a sputtering method.

【0011】次に、ゾル−ゲル法によって前記Pt膜の
上に、酸化物系強誘電体としてSrBi2 Nb2 9
結晶を主たる結晶相とした膜を、約200nmの厚さに
形成した。この酸化物系強誘電体(SrBi2 Nb2
9 )のゾル−ゲル法による成膜方法としては、まず、溶
液組成が、Sr;0.7、Bi;2.4、Nb;2.
0、O;9.0のモル比に調整された原料溶液を用いて
これをスピンコートし、続いてこれを乾燥して溶剤をと
ばす。次いで、600〜800℃、30秒のRTA処理
を酸素雰囲気中にて行う。そして、このような一連の処
理を得られる膜が所望の厚さになるまで繰り返し、その
後、酸素雰囲気中にて800℃で1時間、結晶化促進ア
ニールを行う。
Next, a film having a crystal phase of SrBi 2 Nb 2 O 9 as a main crystal phase as an oxide-based ferroelectric was formed to a thickness of about 200 nm on the Pt film by a sol-gel method. . The oxide ferroelectric (SrBi 2 Nb 2 O)
As the film formation method by the sol-gel method of 9 ), first, the solution composition is Sr; 0.7, Bi; 2.4, Nb;
This is spin-coated using a raw material solution adjusted to a molar ratio of 0, O; 9.0, and then dried to remove the solvent. Next, RTA treatment at 600 to 800 ° C. for 30 seconds is performed in an oxygen atmosphere. Then, such a series of processes is repeated until a film having a desired thickness is obtained, and thereafter, crystallization promotion annealing is performed at 800 ° C. for 1 hour in an oxygen atmosphere.

【0012】このようにして結晶化された酸化物系強誘
電体(SrBi2 Nb2 9 )膜を形成したら、これの
上に、スパッタリング法によって上部電極となるPt膜
を200nmの厚さに形成した。そして、このようにし
て上部電極を形成した後、酸素中にて800℃で15分
間アニール処理を行い、前記酸化物系強誘電体膜への上
部電極(Pt膜)の密着を強固にした。
After an oxide ferroelectric (SrBi 2 Nb 2 O 9 ) film thus crystallized is formed, a Pt film serving as an upper electrode is formed thereon by sputtering to a thickness of 200 nm. Formed. After forming the upper electrode in this manner, annealing was performed in oxygen at 800 ° C. for 15 minutes to strengthen the adhesion of the upper electrode (Pt film) to the oxide ferroelectric film.

【0013】このようにして作製した強誘電体キャパシ
タの、強誘電性ヒステリシス特性を測定した。得られた
結果を図2に示す。図2に示したように、得られた強誘
電体キャパシタは、そのヒステリシス曲線の中心が、分
極電荷量がゼロであるところの基準線Aから下側に大き
くシフトしており、したがって分極オフセットが起きて
いることが分かった。
The ferroelectric capacitor thus manufactured was measured for ferroelectric hysteresis characteristics. FIG. 2 shows the obtained results. As shown in FIG. 2, in the obtained ferroelectric capacitor, the center of the hysteresis curve is largely shifted downward from the reference line A where the polarization charge amount is zero, and thus the polarization offset is reduced. I knew it was awake.

【0014】そこで、この分極オフセットを抑えて本来
の強誘電性ヒステリシス特性を得るべく、本発明による
以下の処理を行った。すなわち、この分極オフセットが
起きている強誘電体キャパシタを、オゾンを体積比率で
1%混合した酸素の雰囲気中で、基板温度を400℃に
加熱して10分間のアニールを行った。そして、アニー
ル処理後の強誘電体キャパシタの、強誘電性ヒステリシ
ス特性を再度測定した。得られた結果を図1に示す。
In order to suppress the polarization offset and obtain the original ferroelectric hysteresis characteristics, the following processing according to the present invention was performed. That is, the ferroelectric capacitor in which the polarization offset has occurred was annealed for 10 minutes by heating the substrate temperature to 400 ° C. in an oxygen atmosphere in which ozone was mixed at a volume ratio of 1%. Then, the ferroelectric hysteresis characteristics of the ferroelectric capacitor after the annealing were measured again. The results obtained are shown in FIG.

【0015】図1に示したように、ヒステリシス曲線の
中心がほぼ基準線A上にあり、したがって分極オフセッ
トのない正常な強誘電性ヒステリシス特性が得られてい
ることが分かった。よって、本発明のアニール処理を行
えば、分極オフセットが起きている強誘電体キャパシタ
に対し、その強誘電性ヒステリシス特性を改善すること
ができることが確認された。
As shown in FIG. 1, it was found that the center of the hysteresis curve was substantially on the reference line A, and thus normal ferroelectric hysteresis characteristics without polarization offset were obtained. Therefore, it was confirmed that the annealing treatment of the present invention can improve the ferroelectric hysteresis characteristics of a ferroelectric capacitor in which a polarization offset has occurred.

【0016】(実施形態例2)実施形態例1と同様にし
てシリコン基板上にSiO2 膜、Ti膜、下部電極とな
るPt膜を形成した。次に、MOCVD法によって前記
Pt膜の上に、酸化物系強誘電体としてSrBi2 Nb
2 9 の結晶を主たる結晶相とした膜を、約200nm
の厚さに形成した。この酸化物系強誘電体(SrBi2
Nb2 9 )のMOCVD法による成膜条件としては、
基板温度を400〜500℃、酸素圧力を5〜10Torr
の範囲とした。そして、この成膜の後、酸素雰囲気中に
て800℃で1時間、結晶化促進アニールを行った。
Embodiment 2 In the same manner as in Embodiment 1, a SiO 2 film, a Ti film, and a Pt film serving as a lower electrode were formed on a silicon substrate. Next, SrBi 2 Nb was formed as an oxide ferroelectric on the Pt film by MOCVD.
A film having a crystal phase of 2 O 9 as a main crystal phase is approximately 200 nm.
It was formed in thickness. This oxide ferroelectric (SrBi 2
The film forming conditions of Nb 2 O 9 ) by the MOCVD method include:
Substrate temperature 400-500 ° C, oxygen pressure 5-10 Torr
Range. After this film formation, crystallization promotion annealing was performed at 800 ° C. for 1 hour in an oxygen atmosphere.

【0017】このようにして結晶化された酸化物系強誘
電体(SrBi2 Nb2 9 )膜を形成したら、これの
上に、実施形態例1と同様にして上部電極となるPt膜
を形成し、さらに、酸素中にて800℃で15分間アニ
ール処理を行い、前記酸化物系強誘電体膜への上部電極
(Pt膜)の密着を強固にした。このようにして作製し
た強誘電体キャパシタの、強誘電性ヒステリシス特性を
測定したところ、図2に示した結果と同様の結果が得ら
れ、形成した強誘電体キャパシタは分極オフセットを起
こしていることが分かった。
After the oxide ferroelectric (SrBi 2 Nb 2 O 9 ) film thus crystallized is formed, a Pt film serving as an upper electrode is formed thereon in the same manner as in the first embodiment. Then, annealing was performed at 800 ° C. for 15 minutes in oxygen to strengthen the adhesion of the upper electrode (Pt film) to the oxide ferroelectric film. When the ferroelectric hysteresis characteristics of the ferroelectric capacitor thus manufactured were measured, the same result as that shown in FIG. 2 was obtained, and the formed ferroelectric capacitor had a polarization offset. I understood.

【0018】そこで、この分極オフセットを抑えて本来
の強誘電性ヒステリシス特性を得るべく、実施形態例1
と同様の処理を行った。すなわち、この分極オフセット
が起きている強誘電体キャパシタを、オゾンを体積比率
で1%混合した酸素の雰囲気中で、基板温度を400℃
に加熱して10分間のアニールを行った。そして、アニ
ール処理後の強誘電体キャパシタの、強誘電性ヒステリ
シス特性を再度測定したところ、図1に示した結果と同
様の結果が得られた。したがって、この実施形態例2に
おいても、形成された強誘電体キャパシタは分極オフセ
ットのない正常な強誘電性ヒステリシス特性が得られて
いることが分かった。よって、この例においても、本発
明のアニール処理を行えば、分極オフセットが起きてい
る強誘電体キャパシタに対し、その強誘電性ヒステリシ
ス特性を改善することができることが確認された。
In order to suppress the polarization offset and obtain the original ferroelectric hysteresis characteristic, the first embodiment is explained.
The same processing as described above was performed. That is, the ferroelectric capacitor in which the polarization offset has occurred is heated at a substrate temperature of 400 ° C. in an oxygen atmosphere containing ozone mixed at 1% by volume.
And annealed for 10 minutes. When the ferroelectric hysteresis characteristics of the ferroelectric capacitor after the annealing treatment were measured again, the same result as the result shown in FIG. 1 was obtained. Therefore, also in the second embodiment, it was found that the formed ferroelectric capacitor had normal ferroelectric hysteresis characteristics without polarization offset. Therefore, also in this example, it was confirmed that the annealing treatment of the present invention can improve the ferroelectric hysteresis characteristics of the ferroelectric capacitor in which the polarization offset has occurred.

【0019】(実施形態例3)実施形態例1と同様にし
てシリコン基板上にSiO2 膜、Ti膜、下部電極とな
るPt膜を形成した。次に、プラズマCVD法によって
前記Pt膜の上に、酸化物系強誘電体としてSrBi2
Nb2 9 の結晶を主たる結晶相とした膜を、約300
nmの厚さに形成した。この酸化物系強誘電体(SrB
2 Nb2 9 )の成膜にあたっては、基板温度を20
0〜400℃として行った。そして、この成膜の後、酸
素雰囲気中にて785℃で30秒のRTA処理を行い、
さらにその後、酸素雰囲気中にて800℃で1時間、結
晶化促進アニールを行った。
(Embodiment 3) In the same manner as in Embodiment 1, a SiO 2 film, a Ti film, and a Pt film serving as a lower electrode were formed on a silicon substrate. Next, SrBi 2 was formed as an oxide ferroelectric on the Pt film by a plasma CVD method.
A film having Nb 2 O 9 crystal as a main crystal phase was formed into a film of about 300
It was formed to a thickness of nm. This oxide-based ferroelectric (SrB
When forming the film of i 2 Nb 2 O 9 ), the substrate temperature was set at 20.
The test was performed at 0 to 400 ° C. Then, after this film formation, RTA processing is performed at 785 ° C. for 30 seconds in an oxygen atmosphere.
After that, crystallization promotion annealing was performed at 800 ° C. for 1 hour in an oxygen atmosphere.

【0020】このようにして結晶化された酸化物系強誘
電体(SrBi2 Nb2 9 )膜を形成したら、これの
上に、実施形態例1と同様にして上部電極となるPt膜
を形成し、さらに、酸素中にて800℃で15分間アニ
ール処理を行い、前記酸化物系強誘電体膜への上部電極
(Pt膜)の密着を強固にした。このようにして作製し
た強誘電体キャパシタの、強誘電性ヒステリシス特性を
測定したところ、図2に示した結果と同様の結果が得ら
れ、形成した強誘電体キャパシタは分極オフセットを起
こしていることが分かった。
After the oxide ferroelectric (SrBi 2 Nb 2 O 9 ) film thus crystallized is formed, a Pt film serving as an upper electrode is formed thereon in the same manner as in the first embodiment. Then, annealing was performed at 800 ° C. for 15 minutes in oxygen to strengthen the adhesion of the upper electrode (Pt film) to the oxide ferroelectric film. When the ferroelectric hysteresis characteristics of the ferroelectric capacitor thus manufactured were measured, the same result as that shown in FIG. 2 was obtained, and the formed ferroelectric capacitor had a polarization offset. I understood.

【0021】そこで、この分極オフセットを抑えて本来
の強誘電性ヒステリシス特性を得るべく、実施形態例1
と同様の処理を行った。すなわち、この分極オフセット
が起きている強誘電体キャパシタを、オゾンを体積比率
で1%混合した酸素の雰囲気中で、基板温度を400℃
に加熱して10分間のアニールを行った。そして、アニ
ール処理後の強誘電体キャパシタの、強誘電性ヒステリ
シス特性を再度測定したところ、図1に示した結果と同
様の結果が得られた。したがって、この実施形態例3に
おいても、形成された強誘電体キャパシタは分極オフセ
ットのない正常な強誘電性ヒステリシス特性が得られて
いることが分かった。よって、この例においても、本発
明のアニール処理を行えば、分極オフセットが起きてい
る強誘電体キャパシタに対し、その強誘電性ヒステリシ
ス特性を改善することができることが確認された。
Therefore, in order to suppress the polarization offset and obtain the original ferroelectric hysteresis characteristics, the first embodiment will be described.
The same processing as described above was performed. That is, the ferroelectric capacitor in which the polarization offset has occurred is heated at a substrate temperature of 400 ° C. in an oxygen atmosphere containing ozone mixed at 1% by volume.
And annealed for 10 minutes. When the ferroelectric hysteresis characteristics of the ferroelectric capacitor after the annealing treatment were measured again, the same result as the result shown in FIG. 1 was obtained. Therefore, also in the third embodiment, it was found that the formed ferroelectric capacitor had normal ferroelectric hysteresis characteristics without polarization offset. Therefore, also in this example, it was confirmed that by performing the annealing treatment of the present invention, the ferroelectric hysteresis characteristics of a ferroelectric capacitor in which a polarization offset has occurred can be improved.

【0022】(実施形態例4)実施形態例1と同様にし
てシリコン基板上にSiO2 膜、Ti膜、下部電極とな
るPt膜を形成した。次に、スパッタリング法によって
前記Pt膜の上に、酸化物系強誘電体としてSrBi2
Nb2 9 の結晶を主たる結晶相とした膜を、約200
nmの厚さに形成した。この酸化物系強誘電体(SrB
2 Nb2 9 )のスパッタリング法による成膜条件と
しては、基板温度を200〜400℃、RFパワーを5
00W、成膜圧力を5〜10mTorr、アルゴンと酸素と
の流量比を2:1とした。そして、この成膜の後、酸素
雰囲気中にて800℃で1時間、結晶化促進アニールを
行った。
Embodiment 4 In the same manner as in Embodiment 1, an SiO 2 film, a Ti film, and a Pt film serving as a lower electrode were formed on a silicon substrate. Next, SrBi 2 was formed as an oxide ferroelectric on the Pt film by a sputtering method.
A film having a crystal phase of Nb 2 O 9 as a main crystal phase is formed by about 200
It was formed to a thickness of nm. This oxide-based ferroelectric (SrB
i 2 Nb 2 O 9 ) was formed by sputtering under the conditions of a substrate temperature of 200 to 400 ° C., an RF power of 5
The film forming pressure was set to 5 to 10 mTorr, and the flow ratio of argon to oxygen was set to 2: 1. After this film formation, crystallization promotion annealing was performed at 800 ° C. for 1 hour in an oxygen atmosphere.

【0023】このようにして結晶化された酸化物系強誘
電体(SrBi2 Nb2 9 )膜を形成したら、これの
上に、実施形態例1と同様にして上部電極となるPt膜
を形成し、さらに、酸素中にて800℃で15分間アニ
ール処理を行い、前記酸化物系強誘電体膜への上部電極
(Pt膜)の密着を強固にした。このようにして作製し
た強誘電体キャパシタの、強誘電性ヒステリシス特性を
測定したところ、図2に示した結果と同様の結果が得ら
れ、形成した強誘電体キャパシタは分極オフセットを起
こしていることが分かった。
After the oxide ferroelectric (SrBi 2 Nb 2 O 9 ) film thus crystallized is formed, a Pt film serving as an upper electrode is formed thereon similarly to the first embodiment. Then, annealing was performed at 800 ° C. for 15 minutes in oxygen to strengthen the adhesion of the upper electrode (Pt film) to the oxide ferroelectric film. When the ferroelectric hysteresis characteristics of the ferroelectric capacitor thus manufactured were measured, the same result as that shown in FIG. 2 was obtained, and the formed ferroelectric capacitor had a polarization offset. I understood.

【0024】そこで、この分極オフセットを抑えて本来
の強誘電性ヒステリシス特性を得るべく、実施形態例1
と同様の処理を行った。すなわち、この分極オフセット
が起きている強誘電体キャパシタを、オゾンを体積比率
で1%混合した酸素の雰囲気中で、基板温度を400℃
に加熱して10分間のアニールを行った。そして、アニ
ール処理後の強誘電体キャパシタの、強誘電性ヒステリ
シス特性を再度測定したところ、図1に示した結果と同
様の結果が得られた。したがって、この実施形態例4に
おいても、形成された強誘電体キャパシタは分極オフセ
ットのない正常な強誘電性ヒステリシス特性が得られて
いることが分かった。よって、この例においても、本発
明のアニール処理を行えば、分極オフセットが起きてい
る強誘電体キャパシタに対し、その強誘電性ヒステリシ
ス特性を改善することができることが確認された。
Therefore, in order to suppress the polarization offset and obtain the original ferroelectric hysteresis characteristics, the first embodiment will be described.
The same processing as described above was performed. That is, the ferroelectric capacitor in which the polarization offset has occurred is heated at a substrate temperature of 400 ° C. in an oxygen atmosphere containing ozone mixed at 1% by volume.
And annealed for 10 minutes. When the ferroelectric hysteresis characteristics of the ferroelectric capacitor after the annealing treatment were measured again, the same result as the result shown in FIG. 1 was obtained. Therefore, also in the fourth embodiment, it was found that the formed ferroelectric capacitor had normal ferroelectric hysteresis characteristics without polarization offset. Therefore, also in this example, it was confirmed that the annealing treatment of the present invention can improve the ferroelectric hysteresis characteristics of the ferroelectric capacitor in which the polarization offset has occurred.

【0025】(実施形態例5)実施形態例1と同様にし
てシリコン基板上にSiO2 膜、Ti膜、下部電極とな
るPt膜を形成した。次に、レーザーアブレーション法
によって前記Pt膜の上に、酸化物系強誘電体としてS
rBi2 Nb2 9 の結晶を主たる結晶相とした膜を、
約200nmの厚さに形成した。この酸化物系強誘電体
(SrBi2 Nb2 9 )のレーザーアブレーション法
による成膜条件としては、Kr−Fエキシマ・レーザを
用い、レーザー・エネルギー密度を2J/cm2 、周波
数を5〜10Hz、基板温度を200〜400℃、酸素
圧力を20〜500mTorrとした。そして、この成膜の
後、酸素雰囲気中にて800℃で1時間、結晶化促進ア
ニールを行った。
Fifth Embodiment In the same manner as in the first embodiment, an SiO 2 film, a Ti film, and a Pt film serving as a lower electrode are formed on a silicon substrate. Next, a laser ablation method was used to form an oxide ferroelectric on the Pt film as S
A film having rBi 2 Nb 2 O 9 crystal as a main crystal phase is
It was formed to a thickness of about 200 nm. The oxide ferroelectric material (SrBi 2 Nb 2 O 9 ) is formed by a laser ablation method using a Kr-F excimer laser with a laser energy density of 2 J / cm 2 and a frequency of 5 to 10 Hz. The substrate temperature was 200 to 400 ° C., and the oxygen pressure was 20 to 500 mTorr. After this film formation, crystallization promotion annealing was performed at 800 ° C. for 1 hour in an oxygen atmosphere.

【0026】このようにして結晶化された酸化物系強誘
電体(SrBi2 Nb2 9 )膜を形成したら、これの
上に、実施形態例1と同様にして上部電極となるPt膜
を形成し、さらに、酸素中にて800℃で15分間アニ
ール処理を行い、前記酸化物系強誘電体膜への上部電極
(Pt膜)の密着を強固にした。このようにして作製し
た強誘電体キャパシタの、強誘電性ヒステリシス特性を
測定したところ、図2に示した結果と同様の結果が得ら
れ、形成した強誘電体キャパシタは分極オフセットを起
こしていることが分かった。
After the crystallized oxide ferroelectric (SrBi 2 Nb 2 O 9 ) film is formed, a Pt film serving as an upper electrode is formed thereon in the same manner as in the first embodiment. Then, annealing was performed at 800 ° C. for 15 minutes in oxygen to strengthen the adhesion of the upper electrode (Pt film) to the oxide ferroelectric film. When the ferroelectric hysteresis characteristics of the ferroelectric capacitor thus manufactured were measured, the same result as that shown in FIG. 2 was obtained, and the formed ferroelectric capacitor had a polarization offset. I understood.

【0027】そこで、この分極オフセットを抑えて本来
の強誘電性ヒステリシス特性を得るべく、実施形態例1
と同様の処理を行った。すなわち、この分極オフセット
が起きている強誘電体キャパシタを、オゾンを体積比率
で1%混合した酸素の雰囲気中で、基板温度を400℃
に加熱して10分間のアニールを行った。そして、アニ
ール処理後の強誘電体キャパシタの、強誘電性ヒステリ
シス特性を再度測定したところ、図1に示した結果と同
様の結果が得られた。したがって、この実施形態例5に
おいても、形成された強誘電体キャパシタは分極オフセ
ットのない正常な強誘電性ヒステリシス特性が得られて
いることが分かった。よって、この例においても、本発
明のアニール処理を行えば、分極オフセットが起きてい
る強誘電体キャパシタに対し、その強誘電性ヒステリシ
ス特性を改善することができることが確認された。
Therefore, in order to suppress the polarization offset and obtain the original ferroelectric hysteresis characteristics, the first embodiment will be described.
The same processing as described above was performed. That is, the ferroelectric capacitor in which the polarization offset has occurred is heated at a substrate temperature of 400 ° C. in an oxygen atmosphere containing ozone mixed at 1% by volume.
And annealed for 10 minutes. When the ferroelectric hysteresis characteristics of the ferroelectric capacitor after the annealing treatment were measured again, the same result as the result shown in FIG. 1 was obtained. Therefore, also in the fifth embodiment, it was found that the formed ferroelectric capacitor had normal ferroelectric hysteresis characteristics without polarization offset. Therefore, also in this example, it was confirmed that the annealing treatment of the present invention can improve the ferroelectric hysteresis characteristics of the ferroelectric capacitor in which the polarization offset has occurred.

【0028】(比較例1)実施形態例1で結晶化アニー
ルまでを行った試料、すなわち図2に示したごとく分極
オフセットを起こしている強誘電体キャパシタについ
て、本発明によるオゾンを用いたアニール処理を行うこ
となく、酸素雰囲気中で800℃、1時間のアニール処
理を行った。そして、このアニール処理後の強誘電体キ
ャパシタの、強誘電性ヒステリシス特性を再度測定し
た。得られた結果を図5に示す。図5に示すように、ヒ
ステリシス曲線の中心が基準線Aにかなり近くなり、し
たがって分極オフセットがかなり改善されたことが分か
った。ただし、図1に示した本発明の実施形態例のもの
に比べるとまだ不十分であり、本発明によるアニール処
理の方が優れていることが判明した。
(Comparative Example 1) Annealing treatment using ozone according to the present invention is performed on a sample which has been subjected to crystallization annealing in Embodiment 1, that is, a ferroelectric capacitor having a polarization offset as shown in FIG. Was performed in an oxygen atmosphere at 800 ° C. for 1 hour. Then, the ferroelectric hysteresis characteristics of the ferroelectric capacitor after the annealing were measured again. The results obtained are shown in FIG. As shown in FIG. 5, it was found that the center of the hysteresis curve was considerably close to the reference line A, and thus the polarization offset was significantly improved. However, it is still insufficient compared with the embodiment of the present invention shown in FIG. 1, and it has been found that the annealing treatment according to the present invention is superior.

【0029】(実施形態例6)強誘電体キャパシタを、
以下のようにして作製した。まず、シリコン基板上に、
熱酸化法によってSiO2 膜を約300nmの厚さに形
成し、続いてこのSiO2 膜の上に、スパッタリング法
によって密着層となるTi(チタン)膜を20nmの厚
さに形成した。さらに、この上にスパッタリング法によ
って下部電極となるPt(白金)膜を200nmの厚さ
に形成した。
(Embodiment 6) A ferroelectric capacitor is
It was produced as follows. First, on a silicon substrate,
An SiO 2 film was formed to a thickness of about 300 nm by a thermal oxidation method. Subsequently, a Ti (titanium) film serving as an adhesion layer was formed to a thickness of 20 nm on the SiO 2 film by a sputtering method. Further, a Pt (platinum) film serving as a lower electrode was formed thereon to a thickness of 200 nm by a sputtering method.

【0030】次に、ゾル−ゲル法によって前記Pt膜の
上に、酸化物系強誘電体としてPb(Zr,Ti)O3
の結晶を主たる結晶相とした膜を、約300nmの厚さ
に形成した。この酸化物系強誘電体(Pb(Zr,T
i)O3 )のゾル−ゲル法による成膜方法としては、ま
ず、溶液組成が、Pb;1.0、Zr;0.53、T
i;0.47のモル比に調整された原料溶液をスピンコ
ートし、続いてこれを200〜400℃で乾燥して溶剤
をとばす。そして、これらの処理を得られる膜が所望の
厚さになるまで繰り返し、その後、酸素雰囲気中にて6
50℃で1時間、結晶化促進アニールを行う。このよう
にして結晶化された酸化物系強誘電体(Pb(Zr,T
i)O3 )膜を形成したら、これの上に、スパッタリン
グ法によって上部電極となるPt膜を200nmの厚さ
に形成した。そして、このようにして上部電極を形成し
た後、酸素中にて650℃で10分間アニール処理を行
い、前記酸化物系強誘電体膜への上部電極(Pt膜)の
密着を強固にした。
Next, Pb (Zr, Ti) O 3 as an oxide-based ferroelectric substance was formed on the Pt film by a sol-gel method.
Was formed into a film having a thickness of about 300 nm, in which the above-mentioned crystal was used as a main crystal phase. This oxide-based ferroelectric (Pb (Zr, T
i) As a method of forming a film of O 3 ) by the sol-gel method, first, the solution composition is Pb: 1.0, Zr: 0.53, T
i: The raw material solution adjusted to a molar ratio of 0.47 is spin-coated, and subsequently dried at 200 to 400 ° C. to remove the solvent. Then, these treatments are repeated until the obtained film has a desired thickness.
The crystallization promotion annealing is performed at 50 ° C. for 1 hour. The oxide-based ferroelectric (Pb (Zr, T
i) After the O 3 ) film was formed, a Pt film serving as an upper electrode was formed thereon to a thickness of 200 nm by a sputtering method. Then, after forming the upper electrode in this manner, annealing was performed in oxygen at 650 ° C. for 10 minutes to strengthen the adhesion of the upper electrode (Pt film) to the oxide-based ferroelectric film.

【0031】このようにして作製した強誘電体キャパシ
タの、強誘電性ヒステリシス特性を測定し、得られた結
果を図4に示す。図4に示したように、得られた強誘電
体キャパシタは、そのヒステリシス曲線の中心が、分極
電荷量がゼロであるところの基準線Aから下側に大きく
シフトしており、したがって分極オフセットが起きてい
ることが分かった。
The ferroelectric hysteresis characteristics of the ferroelectric capacitor thus manufactured were measured, and the results are shown in FIG. As shown in FIG. 4, in the obtained ferroelectric capacitor, the center of the hysteresis curve is largely shifted downward from the reference line A where the polarization charge amount is zero, and thus the polarization offset is reduced. I knew it was awake.

【0032】そこで、この分極オフセットを抑えて本来
の強誘電性ヒステリシス特性を得るべく、本発明による
以下の処理を行った。すなわち、この分極オフセットが
起きている強誘電体キャパシタを、オゾンを体積比率で
1%混合した酸素の雰囲気中で、基板温度を400℃に
加熱して10分間のアニールを行った。そして、アニー
ル処理後の強誘電体キャパシタの、強誘電性ヒステリシ
ス特性を再度測定した。得られた結果を図3に示す。
Therefore, in order to suppress the polarization offset and obtain the original ferroelectric hysteresis characteristics, the following processing according to the present invention was performed. That is, the ferroelectric capacitor in which the polarization offset has occurred was annealed for 10 minutes by heating the substrate temperature to 400 ° C. in an oxygen atmosphere in which ozone was mixed at a volume ratio of 1%. Then, the ferroelectric hysteresis characteristics of the ferroelectric capacitor after the annealing were measured again. FIG. 3 shows the obtained results.

【0033】図3に示したように、ヒステリシス曲線の
中心がほぼ基準線A上にあり、したがって分極オフセッ
トのない正常な強誘電性ヒステリシス特性が得られてい
ることが分かった。よって、この実施形態例において
も、本発明のアニール処理を行えば、分極オフセットが
起きている強誘電体キャパシタに対し、その強誘電性ヒ
ステリシス特性を改善することができることが確認され
た。
As shown in FIG. 3, it was found that the center of the hysteresis curve was substantially on the reference line A, and thus normal ferroelectric hysteresis characteristics without polarization offset were obtained. Therefore, it was confirmed that the ferroelectric capacitor in which polarization offset has occurred can be improved in the ferroelectric hysteresis characteristics also in this embodiment by performing the annealing treatment of the present invention.

【0034】なお、前記実施形態例では、結晶化されて
なる酸化物系強誘電体材料として、SrBi2 Nb2
9 、Pb(Zr,Ti)O3 を用いた例について示した
が、本発明はこれらに限定されることなく、他に例え
ば、Bi4 Ti3 12やSrBi2 Ta2 9 、PbT
iO3 、BaTiO3 などを用いることもできる。
In the above embodiment, SrBi 2 Nb 2 O is used as the crystallized oxide ferroelectric material.
9 , an example using Pb (Zr, Ti) O 3 has been described. However, the present invention is not limited to these examples. For example, Bi 4 Ti 3 O 12 , SrBi 2 Ta 2 O 9 , PbT
iO 3, such as BaTiO 3 can also be used.

【0035】また、前記実施形態例では、本発明のアニ
ール処理における活性化された酸素としてオゾンを用い
たが、これに代えて、例えばプラズマ化された酸素を用
いることもできる。また、このような活性化された酸素
を含むアニール雰囲気ガスとして、前記実施形態例では
酸素を用いたが、本発明はこれに限定されることなく、
窒素やアルゴンなどの不活性ガスを用いることもでき
る。ただし、活性化された酸素として、オゾンやプラズ
マ化された酸素などを生成する必要上、雰囲気中に酸素
が含まれることになるのは避けられない。つまり、オゾ
ンを生成する場合、例えばオゾン発生器に酸素を通して
これを生成させるが、オゾン発生器に通した酸素が全て
オゾンになることはなく、通常はオゾンの生成効率が数
%であるため、このオゾンを雰囲気中に流入させる場
合、必ず酸素も雰囲気中に流入してしまうからである。
また、プラズマ化された酸素を用いる場合には、当然酸
素雰囲気を形成してそこでプラズマ化を行うため、プラ
ズマ化されない酸素が雰囲気中に存在してしまうからで
ある。したがって、雰囲気ガスとして酸素以外のガスを
用いる場合にも、〔活性化された酸素、通常の酸素、窒
素〕の混合ガス、あるいは〔活性化された酸素、通常の
酸素、アルゴン〕の混合ガスなどのように、この雰囲気
ガスに酸素が必ず含まれることになる。
In the above embodiment, ozone is used as activated oxygen in the annealing process of the present invention. Alternatively, for example, plasma oxygen may be used. Further, as the annealing atmosphere gas containing such activated oxygen, oxygen was used in the above-described embodiment, but the present invention is not limited thereto.
An inert gas such as nitrogen or argon can be used. However, it is inevitable that oxygen will be contained in the atmosphere due to the need to generate ozone or plasma oxygen as activated oxygen. In other words, when generating ozone, for example, oxygen is generated by passing oxygen through an ozone generator. However, all the oxygen passed through the ozone generator does not become ozone, and the ozone generation efficiency is usually several percent. This is because when this ozone is allowed to flow into the atmosphere, oxygen always flows into the atmosphere.
In addition, when oxygen which is converted into plasma is used, an oxygen atmosphere is naturally formed and plasma conversion is performed there, so that oxygen which is not converted into plasma exists in the atmosphere. Therefore, even when a gas other than oxygen is used as the atmosphere gas, a mixed gas of [activated oxygen, ordinary oxygen, nitrogen] or a mixed gas of [activated oxygen, ordinary oxygen, argon], etc. As described above, this atmospheric gas always contains oxygen.

【0036】また、活性化された酸素の雰囲気ガス中に
おける濃度としては、特に限定されることはないもの
の、濃度が低ければアニール時間を長くする必要があ
り、高ければアニール時間を短くすることができること
から、体積比率で0.1〜5%程度とするのが好まし
い。すなわち、0.1%未満になるとアニール時間が長
くなることによってスループットが低下してしまうから
であり、一方5%を越えるようにするには、その活性化
された酸素の濃度を安定に維持するのが困難だからであ
る。
The concentration of the activated oxygen in the atmosphere gas is not particularly limited. However, if the concentration is low, the annealing time needs to be longer, and if the concentration is higher, the annealing time needs to be shorter. For this reason, it is preferable to set the volume ratio to about 0.1 to 5%. That is, if the content is less than 0.1%, the throughput is reduced due to the longer annealing time, while if it exceeds 5%, the concentration of the activated oxygen is maintained stably. Because it is difficult.

【0037】さらに、活性化された酸素として、前述し
たようにオゾンあるいはプラズマ化された酸素を用いる
場合には、アニール処理におけるアニール温度を、30
0℃以上、500℃以下とするのが好ましい。なぜな
ら、オゾンやプラズマ化された酸素は前記温度範囲で比
較的安定であり、その寿命が長くしたがって活性化され
た状態を長く維持することができ、活性化された酸素の
濃度を所望する濃度に安定させ易いからである。
Further, when ozone or plasma oxygen is used as the activated oxygen as described above, the annealing temperature in the annealing process is set to 30.
It is preferable that the temperature be 0 ° C or more and 500 ° C or less. The reason is that ozone and oxygen in the form of plasma are relatively stable in the above-mentioned temperature range, have a long life, and can maintain the activated state for a long period of time. This is because it is easy to stabilize.

【0038】[0038]

【発明の効果】以上説明したように本発明の強誘電体キ
ャパシタの製造方法は、結晶化されてなる酸化物系強誘
電体材料を、活性化された酸素を含むガスでアニール処
理する方法であり、このように活性化された酸素を用い
ることによって例えば500℃以下の低温でしかも10
分間程度の短時間で、分極オフセットを抑えることがで
きる。したがって、従来では、高温(600〜800
℃)、長時間(30〜60分間)のアニール処理である
程度分極オフセットを抑えることができたものの、その
場合にこれを組み込んだ不揮発性メモリ等のデバイスに
もダメージを与えてしまうことから、事実上この処理を
行うことができなかったのに対し、本発明によれば、試
験によって分極オフセットが起こっていることが分かっ
た場合に、前述した本発明のアニール処理を行うことに
より、分極オフセットを抑えて本来の強誘電性ヒステリ
シス特性を容易に回復することができる。
As described above, the method of manufacturing a ferroelectric capacitor according to the present invention is a method of annealing a crystallized oxide-based ferroelectric material with an activated oxygen-containing gas. Therefore, by using oxygen activated in this way, it is possible to obtain a low
The polarization offset can be suppressed in a short time of about a minute. Therefore, conventionally, at high temperatures (600 to 800)
C) for a long time (30 to 60 minutes), the polarization offset could be suppressed to some extent, but in that case, devices such as nonvolatile memories incorporating the same would be damaged. While this process could not be performed, according to the present invention, when the test revealed that a polarization offset had occurred, the above-described annealing process of the present invention performed the polarization offset. Thus, the original ferroelectric hysteresis characteristics can be easily restored.

【0039】よって、従来では事実上使用不可能であり
不良品として処理されていた強誘電体キャパシタあるい
はこれを組み込んだデバイスを、その分極オフセットを
抑えることによってこれを良品にすることができ、した
がって強誘電体キャパシタあるいはこれを組み込んだデ
バイスの歩留りを従来に比べ格段に向上させることがで
きる。しかも、前述したように本発明によるアニール処
理が短時間で行えることにより、スループットの低下を
招くこともなく、したがって製造コストの上昇を招くこ
となく効果的に、歩留りの向上を図ることができる。
Therefore, a ferroelectric capacitor or a device incorporating the ferroelectric capacitor which has been practically impossible to use and has been treated as a defective product can be made a good product by suppressing its polarization offset. The yield of a ferroelectric capacitor or a device incorporating the ferroelectric capacitor can be remarkably improved as compared with the related art. Moreover, as described above, the annealing process according to the present invention can be performed in a short period of time, so that the yield can be effectively improved without lowering the throughput and without increasing the manufacturing cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるアニール処理を行って得られた強
誘電体キャパシタの、強誘電性ヒステリシス特性を示す
グラフ図である。
FIG. 1 is a graph showing ferroelectric hysteresis characteristics of a ferroelectric capacitor obtained by performing an annealing process according to the present invention.

【図2】本発明によるアニール処理を行う前の、分極オ
フセットが起きている強誘電体キャパシタの、強誘電性
ヒステリシス特性を示すグラフ図である。
FIG. 2 is a graph showing ferroelectric hysteresis characteristics of a ferroelectric capacitor in which polarization offset has occurred before an annealing process according to the present invention is performed.

【図3】本発明によるアニール処理を行って得られた強
誘電体キャパシタの、強誘電性ヒステリシス特性を示す
グラフ図である。
FIG. 3 is a graph showing ferroelectric hysteresis characteristics of a ferroelectric capacitor obtained by performing an annealing process according to the present invention.

【図4】本発明によるアニール処理を行う前の、分極オ
フセットが起きている強誘電体キャパシタの、強誘電性
ヒステリシス特性を示すグラフ図である。
FIG. 4 is a graph showing ferroelectric hysteresis characteristics of a ferroelectric capacitor in which a polarization offset has occurred before an annealing process according to the present invention is performed.

【図5】従来の、高温、長時間によるアニール処理を行
って得られた強誘電体キャパシタの、強誘電性ヒステリ
シス特性を示すグラフ図である。
FIG. 5 is a graph showing ferroelectric hysteresis characteristics of a conventional ferroelectric capacitor obtained by performing an annealing process at a high temperature for a long time.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 29/792 ──────────────────────────────────────────────────続 き Continued on front page (51) Int.Cl. 6 Identification code FI H01L 29/792

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 結晶化されてなる酸化物系強誘電体材料
を、活性化された酸素を含むガスでアニール処理するこ
とを特徴とする強誘電体キャパシタの製造方法。
1. A method of manufacturing a ferroelectric capacitor, comprising annealing a crystallized oxide-based ferroelectric material with an activated oxygen-containing gas.
【請求項2】 前記活性化された酸素が、オゾンあるい
はプラズマ化された酸素であることを特徴とする請求項
1記載の強誘電体キャパシタの製造方法。
2. The method according to claim 1, wherein said activated oxygen is ozone or plasma oxygen.
【請求項3】 前記アニール処理におけるアニール温度
が300℃以上、500℃以下であることを特徴とする
請求項2記載の強誘電体キャパシタの製造方法。
3. The method for manufacturing a ferroelectric capacitor according to claim 2, wherein an annealing temperature in said annealing treatment is 300 ° C. or more and 500 ° C. or less.
JP9004268A 1997-01-14 1997-01-14 Method for manufacturing ferroelectric capacitor Pending JPH10200060A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9004268A JPH10200060A (en) 1997-01-14 1997-01-14 Method for manufacturing ferroelectric capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9004268A JPH10200060A (en) 1997-01-14 1997-01-14 Method for manufacturing ferroelectric capacitor

Publications (1)

Publication Number Publication Date
JPH10200060A true JPH10200060A (en) 1998-07-31

Family

ID=11579805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9004268A Pending JPH10200060A (en) 1997-01-14 1997-01-14 Method for manufacturing ferroelectric capacitor

Country Status (1)

Country Link
JP (1) JPH10200060A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6063639A (en) * 1998-10-28 2000-05-16 Hyundai Electronics Industries Co., Ltd. Method for fabricating ferroelectric capacitor of nonvolatile semiconductor memory device using plasma
KR20010061314A (en) * 1999-12-28 2001-07-07 박종섭 A method for forming ferroelectric capacitor in semiconductor device
KR100358149B1 (en) * 2000-06-30 2002-10-25 주식회사 하이닉스반도체 Method for forming FeRAM by using plasma treatment for recovering degradation of ferroelectric capacitor
KR100388467B1 (en) * 2001-06-30 2003-06-25 주식회사 하이닉스반도체 A method of forming BLT layer in semiconductor device
US7481882B2 (en) * 1998-07-09 2009-01-27 Samsung Electronics Co., Ltd. Method for forming a thin film

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7481882B2 (en) * 1998-07-09 2009-01-27 Samsung Electronics Co., Ltd. Method for forming a thin film
US6063639A (en) * 1998-10-28 2000-05-16 Hyundai Electronics Industries Co., Ltd. Method for fabricating ferroelectric capacitor of nonvolatile semiconductor memory device using plasma
KR20010061314A (en) * 1999-12-28 2001-07-07 박종섭 A method for forming ferroelectric capacitor in semiconductor device
KR100358149B1 (en) * 2000-06-30 2002-10-25 주식회사 하이닉스반도체 Method for forming FeRAM by using plasma treatment for recovering degradation of ferroelectric capacitor
KR100388467B1 (en) * 2001-06-30 2003-06-25 주식회사 하이닉스반도체 A method of forming BLT layer in semiconductor device

Similar Documents

Publication Publication Date Title
JP3319994B2 (en) Semiconductor storage element
KR100753574B1 (en) Process for producing high quality pzt films for ferroelectric memory integrated circuits
JP3989195B2 (en) Capacitor manufacturing method for semiconductor memory device by two-step heat treatment
JP5650185B2 (en) Integrated circuit device comprising discrete elements or semiconductor devices comprising dielectric material
US7349195B2 (en) Thin film capacitor and method for manufacturing the same
JPH0855967A (en) Method for manufacturing ferroelectric thin film capacitor
JP2003532275A (en) Recovery by voltage cycling of ferroelectric film damaged by process
JPH11220095A (en) Method for manufacturing dielectric capacitor
US6200847B1 (en) Method of manufacturing capacitor of semiconductor device
JP2000138350A (en) Method for manufacturing semiconductor memory device
JPH0625841A (en) Formation of ferroelectric substance film
CN100380665C (en) Ferroelectric memory element and manufacturing method thereof
KR100382719B1 (en) Semiconductor device comprising ferroelectric capacitor and method of manufacturing the same
JPH09232532A (en) Ferroelectric memory manufacturing method
US6346424B1 (en) Process for producing high-epsilon dielectric layer or ferroelectric layer
JP2000208440A (en) Method of forming platinum film for capacitor-electrode of semiconductor device
JPH11177048A (en) Semiconductor device and method of manufacturing the same
US6455328B2 (en) Method of manufacture of a capacitor with a dielectric on the basis of strontium-bismuth-tantalum
JP3981142B2 (en) Ferroelectric capacitor and manufacturing method thereof
JP2001077309A (en) Capacitor and method of manufacturing the same
JPH0823073A (en) Ferroelectric thin capacitor and manufacture thereof
KR100600290B1 (en) Capacitor Formation Method of Semiconductor Device
JPH0897382A (en) Semiconductor memory device
JP3514940B2 (en) Method of forming ferroelectric thin film
US6440751B1 (en) Method of manufacturing thin film and thin film capacitor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050328

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050616

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050811

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050922