JPH10200060A - 強誘電体キャパシタの製造方法 - Google Patents
強誘電体キャパシタの製造方法Info
- Publication number
- JPH10200060A JPH10200060A JP9004268A JP426897A JPH10200060A JP H10200060 A JPH10200060 A JP H10200060A JP 9004268 A JP9004268 A JP 9004268A JP 426897 A JP426897 A JP 426897A JP H10200060 A JPH10200060 A JP H10200060A
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- film
- oxygen
- ferroelectric capacitor
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】 分極オフセットが起きてもこれを抑えて使用
可能にすることのできる、強誘電体キャパシタの製造方
法の提供が望まれている。 【解決手段】 結晶化されてなる酸化物系強誘電体材料
を、活性化された酸素を含むガスでアニール処理する強
誘電体キャパシタの製造方法。活性化された酸素は、オ
ゾンあるいはプラズマ化された酸素であるのが好まし
い。また、オゾンあるいはプラズマ化された酸素である
場合、アニール処理におけるアニール温度を、３００℃
以上、５００℃以下とするのが好ましい。
可能にすることのできる、強誘電体キャパシタの製造方
法の提供が望まれている。 【解決手段】 結晶化されてなる酸化物系強誘電体材料
を、活性化された酸素を含むガスでアニール処理する強
誘電体キャパシタの製造方法。活性化された酸素は、オ
ゾンあるいはプラズマ化された酸素であるのが好まし
い。また、オゾンあるいはプラズマ化された酸素である
場合、アニール処理におけるアニール温度を、３００℃
以上、５００℃以下とするのが好ましい。
Description
【０００１】
【発明の属する技術分野】本発明は、不揮発性メモリな
どに用いられる強誘電体キャパシタに係り、詳しくは、
その分極オフセットを抑えることのできる強誘電体キャ
パシタの製造方法に関する。
どに用いられる強誘電体キャパシタに係り、詳しくは、
その分極オフセットを抑えることのできる強誘電体キャ
パシタの製造方法に関する。
【０００２】
【従来の技術】強誘電体キャパシタは、強誘電体材料か
らなる薄膜に、下部電極、上部電極が設けられて構成さ
れるもので、例えば不揮発性メモリなどにその構成要素
として組み込まれ、用いられている。
らなる薄膜に、下部電極、上部電極が設けられて構成さ
れるもので、例えば不揮発性メモリなどにその構成要素
として組み込まれ、用いられている。
【０００３】ところで、このような強誘電体キャパシタ
には、例えばWilliam L.Warren等によってＭＲＳ ＢＵ
ＬＬＥＴＩＮ，Volume 21,No.7(July 1996) の４０ペー
ジから４５ページにかけて紹介されているように、その
強誘電性ヒステリシス特性において、分極オフセットと
称される現象がしばしば起こる。すなわち、強誘電体キ
ャパシタにおいてその強誘電体薄膜は、印加電圧とこれ
に対する分極電荷量との関係を示すヒステリシス曲線
が、本来、分極電荷量がゼロであるところの基準線を中
心にしてその上下に広がる状態でなければならない。し
かして、このようにヒステリシス曲線の中心が前記基準
線上に位置せず、その上側、あるいは下側に大きくシフ
トしてしまう場合があり、このような現象が前記の分極
オフセットと称されているのである。
には、例えばWilliam L.Warren等によってＭＲＳ ＢＵ
ＬＬＥＴＩＮ，Volume 21,No.7(July 1996) の４０ペー
ジから４５ページにかけて紹介されているように、その
強誘電性ヒステリシス特性において、分極オフセットと
称される現象がしばしば起こる。すなわち、強誘電体キ
ャパシタにおいてその強誘電体薄膜は、印加電圧とこれ
に対する分極電荷量との関係を示すヒステリシス曲線
が、本来、分極電荷量がゼロであるところの基準線を中
心にしてその上下に広がる状態でなければならない。し
かして、このようにヒステリシス曲線の中心が前記基準
線上に位置せず、その上側、あるいは下側に大きくシフ
トしてしまう場合があり、このような現象が前記の分極
オフセットと称されているのである。
【０００４】このような分極オフセットは、正確には解
明されていないものの、酸化物強誘電体中、特に該強誘
電体と電極との界面に生じる酸素欠損等が原因で、起こ
る現象であると考えられている。すなわち、分極オフセ
ットは強誘電体そのものの特性に関わる現象であり、強
誘電体キャパシタにおける上部電極や下部電極について
の構造上の差異や、強誘電体と電極との間の密着性の差
異によって生じる現象とは異なるものなのである。
明されていないものの、酸化物強誘電体中、特に該強誘
電体と電極との界面に生じる酸素欠損等が原因で、起こ
る現象であると考えられている。すなわち、分極オフセ
ットは強誘電体そのものの特性に関わる現象であり、強
誘電体キャパシタにおける上部電極や下部電極について
の構造上の差異や、強誘電体と電極との間の密着性の差
異によって生じる現象とは異なるものなのである。
【０００５】
【発明が解決しようとする課題】ところで、従来では例
えば不揮発性メモリを作製した際、その強誘電体キャパ
シタの特性試験を行った結果、該キャパシタに前記の分
極オフセットが起きている場合、これを正常の状態にす
るのは以下の理由により非常に困難であることから、こ
のキャパシタを組み込んだ不揮発性メモリそのものを、
不良品として処理している。すなわち、分極オフセット
が起きている場合、この強誘電体キャパシタに高温（６
００〜８００℃）、長時間（３０〜６０分間）のアニー
ル処理を施せば、ある程度これを抑えることができる。
えば不揮発性メモリを作製した際、その強誘電体キャパ
シタの特性試験を行った結果、該キャパシタに前記の分
極オフセットが起きている場合、これを正常の状態にす
るのは以下の理由により非常に困難であることから、こ
のキャパシタを組み込んだ不揮発性メモリそのものを、
不良品として処理している。すなわち、分極オフセット
が起きている場合、この強誘電体キャパシタに高温（６
００〜８００℃）、長時間（３０〜６０分間）のアニー
ル処理を施せば、ある程度これを抑えることができる。
【０００６】しかしながら、このような高温・長時間の
アニール処理は、強誘電体キャパシタ自身にダメージを
与えるだけでなくこれを組み込んでなる不揮発性メモリ
そのものにも大きなダメージを与えることになり、分極
オフセットを改善しても別の不都合を招いてしまう結果
となってしまう。また、このようにアニール処理に長時
間を費やすのでは、スループットについてもこれを低下
させることになってしまい、やはりこのような処理を行
うのは、現状では極めて困難なのである。
アニール処理は、強誘電体キャパシタ自身にダメージを
与えるだけでなくこれを組み込んでなる不揮発性メモリ
そのものにも大きなダメージを与えることになり、分極
オフセットを改善しても別の不都合を招いてしまう結果
となってしまう。また、このようにアニール処理に長時
間を費やすのでは、スループットについてもこれを低下
させることになってしまい、やはりこのような処理を行
うのは、現状では極めて困難なのである。
【０００７】本発明は上記事情に鑑みてなされたもの
で、その目的とするところは、分極オフセットが起きて
もこれを抑えて使用可能にすることのできる、強誘電体
キャパシタの製造方法を提供することにある。
で、その目的とするところは、分極オフセットが起きて
もこれを抑えて使用可能にすることのできる、強誘電体
キャパシタの製造方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明の強誘電体キャパ
シタの製造方法では、結晶化されてなる酸化物系強誘電
体材料を、活性化された酸素を含むガスでアニール処理
することを前記課題の解決手段とした。前記活性化され
た酸素としては、オゾンあるいはプラズマ化された酸素
が好適である。また、これらオゾンやプラズマ化された
酸素を活性化された酸素として用いる場合には、前記ア
ニール処理におけるアニール温度を、３００℃以上、５
００℃以下とするのが好ましい。
シタの製造方法では、結晶化されてなる酸化物系強誘電
体材料を、活性化された酸素を含むガスでアニール処理
することを前記課題の解決手段とした。前記活性化され
た酸素としては、オゾンあるいはプラズマ化された酸素
が好適である。また、これらオゾンやプラズマ化された
酸素を活性化された酸素として用いる場合には、前記ア
ニール処理におけるアニール温度を、３００℃以上、５
００℃以下とするのが好ましい。
【０００９】
【発明の実施の形態】以下、本発明の強誘電体キャパシ
タの製造方法を、その実施形態例に基づいて詳しく説明
する。
タの製造方法を、その実施形態例に基づいて詳しく説明
する。
【００１０】（実施形態例１）強誘電体キャパシタを、
以下のようにして作製した。まず、シリコン基板上に、
熱酸化法によってＳｉＯ2 膜を約３００ｎｍの厚さに形
成し、続いてこのＳｉＯ2 膜の上に、スパッタリング法
によって密着層となるＴｉ（チタン）膜を３０ｎｍの厚
さに形成した。さらに、この上にスパッタリング法によ
って下部電極となるＰｔ（白金）膜を２００ｎｍの厚さ
に形成した。
以下のようにして作製した。まず、シリコン基板上に、
熱酸化法によってＳｉＯ2 膜を約３００ｎｍの厚さに形
成し、続いてこのＳｉＯ2 膜の上に、スパッタリング法
によって密着層となるＴｉ（チタン）膜を３０ｎｍの厚
さに形成した。さらに、この上にスパッタリング法によ
って下部電極となるＰｔ（白金）膜を２００ｎｍの厚さ
に形成した。
【００１１】次に、ゾル−ゲル法によって前記Ｐｔ膜の
上に、酸化物系強誘電体としてＳｒＢｉ2 Ｎｂ2 Ｏ9 の
結晶を主たる結晶相とした膜を、約２００ｎｍの厚さに
形成した。この酸化物系強誘電体（ＳｒＢｉ2 Ｎｂ2 Ｏ
9 ）のゾル−ゲル法による成膜方法としては、まず、溶
液組成が、Ｓｒ；０．７、Ｂｉ；２．４、Ｎｂ；２．
０、Ｏ；９．０のモル比に調整された原料溶液を用いて
これをスピンコートし、続いてこれを乾燥して溶剤をと
ばす。次いで、６００〜８００℃、３０秒のＲＴＡ処理
を酸素雰囲気中にて行う。そして、このような一連の処
理を得られる膜が所望の厚さになるまで繰り返し、その
後、酸素雰囲気中にて８００℃で１時間、結晶化促進ア
ニールを行う。
上に、酸化物系強誘電体としてＳｒＢｉ2 Ｎｂ2 Ｏ9 の
結晶を主たる結晶相とした膜を、約２００ｎｍの厚さに
形成した。この酸化物系強誘電体（ＳｒＢｉ2 Ｎｂ2 Ｏ
9 ）のゾル−ゲル法による成膜方法としては、まず、溶
液組成が、Ｓｒ；０．７、Ｂｉ；２．４、Ｎｂ；２．
０、Ｏ；９．０のモル比に調整された原料溶液を用いて
これをスピンコートし、続いてこれを乾燥して溶剤をと
ばす。次いで、６００〜８００℃、３０秒のＲＴＡ処理
を酸素雰囲気中にて行う。そして、このような一連の処
理を得られる膜が所望の厚さになるまで繰り返し、その
後、酸素雰囲気中にて８００℃で１時間、結晶化促進ア
ニールを行う。
【００１２】このようにして結晶化された酸化物系強誘
電体（ＳｒＢｉ2 Ｎｂ2 Ｏ9 ）膜を形成したら、これの
上に、スパッタリング法によって上部電極となるＰｔ膜
を２００ｎｍの厚さに形成した。そして、このようにし
て上部電極を形成した後、酸素中にて８００℃で１５分
間アニール処理を行い、前記酸化物系強誘電体膜への上
部電極（Ｐｔ膜）の密着を強固にした。
電体（ＳｒＢｉ2 Ｎｂ2 Ｏ9 ）膜を形成したら、これの
上に、スパッタリング法によって上部電極となるＰｔ膜
を２００ｎｍの厚さに形成した。そして、このようにし
て上部電極を形成した後、酸素中にて８００℃で１５分
間アニール処理を行い、前記酸化物系強誘電体膜への上
部電極（Ｐｔ膜）の密着を強固にした。
【００１３】このようにして作製した強誘電体キャパシ
タの、強誘電性ヒステリシス特性を測定した。得られた
結果を図２に示す。図２に示したように、得られた強誘
電体キャパシタは、そのヒステリシス曲線の中心が、分
極電荷量がゼロであるところの基準線Ａから下側に大き
くシフトしており、したがって分極オフセットが起きて
いることが分かった。
タの、強誘電性ヒステリシス特性を測定した。得られた
結果を図２に示す。図２に示したように、得られた強誘
電体キャパシタは、そのヒステリシス曲線の中心が、分
極電荷量がゼロであるところの基準線Ａから下側に大き
くシフトしており、したがって分極オフセットが起きて
いることが分かった。
【００１４】そこで、この分極オフセットを抑えて本来
の強誘電性ヒステリシス特性を得るべく、本発明による
以下の処理を行った。すなわち、この分極オフセットが
起きている強誘電体キャパシタを、オゾンを体積比率で
１％混合した酸素の雰囲気中で、基板温度を４００℃に
加熱して１０分間のアニールを行った。そして、アニー
ル処理後の強誘電体キャパシタの、強誘電性ヒステリシ
ス特性を再度測定した。得られた結果を図１に示す。
の強誘電性ヒステリシス特性を得るべく、本発明による
以下の処理を行った。すなわち、この分極オフセットが
起きている強誘電体キャパシタを、オゾンを体積比率で
１％混合した酸素の雰囲気中で、基板温度を４００℃に
加熱して１０分間のアニールを行った。そして、アニー
ル処理後の強誘電体キャパシタの、強誘電性ヒステリシ
ス特性を再度測定した。得られた結果を図１に示す。
【００１５】図１に示したように、ヒステリシス曲線の
中心がほぼ基準線Ａ上にあり、したがって分極オフセッ
トのない正常な強誘電性ヒステリシス特性が得られてい
ることが分かった。よって、本発明のアニール処理を行
えば、分極オフセットが起きている強誘電体キャパシタ
に対し、その強誘電性ヒステリシス特性を改善すること
ができることが確認された。
中心がほぼ基準線Ａ上にあり、したがって分極オフセッ
トのない正常な強誘電性ヒステリシス特性が得られてい
ることが分かった。よって、本発明のアニール処理を行
えば、分極オフセットが起きている強誘電体キャパシタ
に対し、その強誘電性ヒステリシス特性を改善すること
ができることが確認された。
【００１６】（実施形態例２）実施形態例１と同様にし
てシリコン基板上にＳｉＯ2 膜、Ｔｉ膜、下部電極とな
るＰｔ膜を形成した。次に、ＭＯＣＶＤ法によって前記
Ｐｔ膜の上に、酸化物系強誘電体としてＳｒＢｉ2 Ｎｂ
2 Ｏ9 の結晶を主たる結晶相とした膜を、約２００ｎｍ
の厚さに形成した。この酸化物系強誘電体（ＳｒＢｉ2
Ｎｂ2 Ｏ9 ）のＭＯＣＶＤ法による成膜条件としては、
基板温度を４００〜５００℃、酸素圧力を５〜１０Torr
の範囲とした。そして、この成膜の後、酸素雰囲気中に
て８００℃で１時間、結晶化促進アニールを行った。
てシリコン基板上にＳｉＯ2 膜、Ｔｉ膜、下部電極とな
るＰｔ膜を形成した。次に、ＭＯＣＶＤ法によって前記
Ｐｔ膜の上に、酸化物系強誘電体としてＳｒＢｉ2 Ｎｂ
2 Ｏ9 の結晶を主たる結晶相とした膜を、約２００ｎｍ
の厚さに形成した。この酸化物系強誘電体（ＳｒＢｉ2
Ｎｂ2 Ｏ9 ）のＭＯＣＶＤ法による成膜条件としては、
基板温度を４００〜５００℃、酸素圧力を５〜１０Torr
の範囲とした。そして、この成膜の後、酸素雰囲気中に
て８００℃で１時間、結晶化促進アニールを行った。
【００１７】このようにして結晶化された酸化物系強誘
電体（ＳｒＢｉ2 Ｎｂ2 Ｏ9 ）膜を形成したら、これの
上に、実施形態例１と同様にして上部電極となるＰｔ膜
を形成し、さらに、酸素中にて８００℃で１５分間アニ
ール処理を行い、前記酸化物系強誘電体膜への上部電極
（Ｐｔ膜）の密着を強固にした。このようにして作製し
た強誘電体キャパシタの、強誘電性ヒステリシス特性を
測定したところ、図２に示した結果と同様の結果が得ら
れ、形成した強誘電体キャパシタは分極オフセットを起
こしていることが分かった。
電体（ＳｒＢｉ2 Ｎｂ2 Ｏ9 ）膜を形成したら、これの
上に、実施形態例１と同様にして上部電極となるＰｔ膜
を形成し、さらに、酸素中にて８００℃で１５分間アニ
ール処理を行い、前記酸化物系強誘電体膜への上部電極
（Ｐｔ膜）の密着を強固にした。このようにして作製し
た強誘電体キャパシタの、強誘電性ヒステリシス特性を
測定したところ、図２に示した結果と同様の結果が得ら
れ、形成した強誘電体キャパシタは分極オフセットを起
こしていることが分かった。
【００１８】そこで、この分極オフセットを抑えて本来
の強誘電性ヒステリシス特性を得るべく、実施形態例１
と同様の処理を行った。すなわち、この分極オフセット
が起きている強誘電体キャパシタを、オゾンを体積比率
で１％混合した酸素の雰囲気中で、基板温度を４００℃
に加熱して１０分間のアニールを行った。そして、アニ
ール処理後の強誘電体キャパシタの、強誘電性ヒステリ
シス特性を再度測定したところ、図１に示した結果と同
様の結果が得られた。したがって、この実施形態例２に
おいても、形成された強誘電体キャパシタは分極オフセ
ットのない正常な強誘電性ヒステリシス特性が得られて
いることが分かった。よって、この例においても、本発
明のアニール処理を行えば、分極オフセットが起きてい
る強誘電体キャパシタに対し、その強誘電性ヒステリシ
ス特性を改善することができることが確認された。
の強誘電性ヒステリシス特性を得るべく、実施形態例１
と同様の処理を行った。すなわち、この分極オフセット
が起きている強誘電体キャパシタを、オゾンを体積比率
で１％混合した酸素の雰囲気中で、基板温度を４００℃
に加熱して１０分間のアニールを行った。そして、アニ
ール処理後の強誘電体キャパシタの、強誘電性ヒステリ
シス特性を再度測定したところ、図１に示した結果と同
様の結果が得られた。したがって、この実施形態例２に
おいても、形成された強誘電体キャパシタは分極オフセ
ットのない正常な強誘電性ヒステリシス特性が得られて
いることが分かった。よって、この例においても、本発
明のアニール処理を行えば、分極オフセットが起きてい
る強誘電体キャパシタに対し、その強誘電性ヒステリシ
ス特性を改善することができることが確認された。
【００１９】（実施形態例３）実施形態例１と同様にし
てシリコン基板上にＳｉＯ2 膜、Ｔｉ膜、下部電極とな
るＰｔ膜を形成した。次に、プラズマＣＶＤ法によって
前記Ｐｔ膜の上に、酸化物系強誘電体としてＳｒＢｉ2
Ｎｂ2 Ｏ9 の結晶を主たる結晶相とした膜を、約３００
ｎｍの厚さに形成した。この酸化物系強誘電体（ＳｒＢ
ｉ2 Ｎｂ2 Ｏ9 ）の成膜にあたっては、基板温度を２０
０〜４００℃として行った。そして、この成膜の後、酸
素雰囲気中にて７８５℃で３０秒のＲＴＡ処理を行い、
さらにその後、酸素雰囲気中にて８００℃で１時間、結
晶化促進アニールを行った。
てシリコン基板上にＳｉＯ2 膜、Ｔｉ膜、下部電極とな
るＰｔ膜を形成した。次に、プラズマＣＶＤ法によって
前記Ｐｔ膜の上に、酸化物系強誘電体としてＳｒＢｉ2
Ｎｂ2 Ｏ9 の結晶を主たる結晶相とした膜を、約３００
ｎｍの厚さに形成した。この酸化物系強誘電体（ＳｒＢ
ｉ2 Ｎｂ2 Ｏ9 ）の成膜にあたっては、基板温度を２０
０〜４００℃として行った。そして、この成膜の後、酸
素雰囲気中にて７８５℃で３０秒のＲＴＡ処理を行い、
さらにその後、酸素雰囲気中にて８００℃で１時間、結
晶化促進アニールを行った。
【００２０】このようにして結晶化された酸化物系強誘
電体（ＳｒＢｉ2 Ｎｂ2 Ｏ9 ）膜を形成したら、これの
上に、実施形態例１と同様にして上部電極となるＰｔ膜
を形成し、さらに、酸素中にて８００℃で１５分間アニ
ール処理を行い、前記酸化物系強誘電体膜への上部電極
（Ｐｔ膜）の密着を強固にした。このようにして作製し
た強誘電体キャパシタの、強誘電性ヒステリシス特性を
測定したところ、図２に示した結果と同様の結果が得ら
れ、形成した強誘電体キャパシタは分極オフセットを起
こしていることが分かった。
電体（ＳｒＢｉ2 Ｎｂ2 Ｏ9 ）膜を形成したら、これの
上に、実施形態例１と同様にして上部電極となるＰｔ膜
を形成し、さらに、酸素中にて８００℃で１５分間アニ
ール処理を行い、前記酸化物系強誘電体膜への上部電極
（Ｐｔ膜）の密着を強固にした。このようにして作製し
た強誘電体キャパシタの、強誘電性ヒステリシス特性を
測定したところ、図２に示した結果と同様の結果が得ら
れ、形成した強誘電体キャパシタは分極オフセットを起
こしていることが分かった。
【００２１】そこで、この分極オフセットを抑えて本来
の強誘電性ヒステリシス特性を得るべく、実施形態例１
と同様の処理を行った。すなわち、この分極オフセット
が起きている強誘電体キャパシタを、オゾンを体積比率
で１％混合した酸素の雰囲気中で、基板温度を４００℃
に加熱して１０分間のアニールを行った。そして、アニ
ール処理後の強誘電体キャパシタの、強誘電性ヒステリ
シス特性を再度測定したところ、図１に示した結果と同
様の結果が得られた。したがって、この実施形態例３に
おいても、形成された強誘電体キャパシタは分極オフセ
ットのない正常な強誘電性ヒステリシス特性が得られて
いることが分かった。よって、この例においても、本発
明のアニール処理を行えば、分極オフセットが起きてい
る強誘電体キャパシタに対し、その強誘電性ヒステリシ
ス特性を改善することができることが確認された。
の強誘電性ヒステリシス特性を得るべく、実施形態例１
と同様の処理を行った。すなわち、この分極オフセット
が起きている強誘電体キャパシタを、オゾンを体積比率
で１％混合した酸素の雰囲気中で、基板温度を４００℃
に加熱して１０分間のアニールを行った。そして、アニ
ール処理後の強誘電体キャパシタの、強誘電性ヒステリ
シス特性を再度測定したところ、図１に示した結果と同
様の結果が得られた。したがって、この実施形態例３に
おいても、形成された強誘電体キャパシタは分極オフセ
ットのない正常な強誘電性ヒステリシス特性が得られて
いることが分かった。よって、この例においても、本発
明のアニール処理を行えば、分極オフセットが起きてい
る強誘電体キャパシタに対し、その強誘電性ヒステリシ
ス特性を改善することができることが確認された。
【００２２】（実施形態例４）実施形態例１と同様にし
てシリコン基板上にＳｉＯ2 膜、Ｔｉ膜、下部電極とな
るＰｔ膜を形成した。次に、スパッタリング法によって
前記Ｐｔ膜の上に、酸化物系強誘電体としてＳｒＢｉ2
Ｎｂ2 Ｏ9 の結晶を主たる結晶相とした膜を、約２００
ｎｍの厚さに形成した。この酸化物系強誘電体（ＳｒＢ
ｉ2 Ｎｂ2 Ｏ9 ）のスパッタリング法による成膜条件と
しては、基板温度を２００〜４００℃、ＲＦパワーを５
００Ｗ、成膜圧力を５〜１０ｍTorr、アルゴンと酸素と
の流量比を２：１とした。そして、この成膜の後、酸素
雰囲気中にて８００℃で１時間、結晶化促進アニールを
行った。
てシリコン基板上にＳｉＯ2 膜、Ｔｉ膜、下部電極とな
るＰｔ膜を形成した。次に、スパッタリング法によって
前記Ｐｔ膜の上に、酸化物系強誘電体としてＳｒＢｉ2
Ｎｂ2 Ｏ9 の結晶を主たる結晶相とした膜を、約２００
ｎｍの厚さに形成した。この酸化物系強誘電体（ＳｒＢ
ｉ2 Ｎｂ2 Ｏ9 ）のスパッタリング法による成膜条件と
しては、基板温度を２００〜４００℃、ＲＦパワーを５
００Ｗ、成膜圧力を５〜１０ｍTorr、アルゴンと酸素と
の流量比を２：１とした。そして、この成膜の後、酸素
雰囲気中にて８００℃で１時間、結晶化促進アニールを
行った。
【００２３】このようにして結晶化された酸化物系強誘
電体（ＳｒＢｉ2 Ｎｂ2 Ｏ9 ）膜を形成したら、これの
上に、実施形態例１と同様にして上部電極となるＰｔ膜
を形成し、さらに、酸素中にて８００℃で１５分間アニ
ール処理を行い、前記酸化物系強誘電体膜への上部電極
（Ｐｔ膜）の密着を強固にした。このようにして作製し
た強誘電体キャパシタの、強誘電性ヒステリシス特性を
測定したところ、図２に示した結果と同様の結果が得ら
れ、形成した強誘電体キャパシタは分極オフセットを起
こしていることが分かった。
電体（ＳｒＢｉ2 Ｎｂ2 Ｏ9 ）膜を形成したら、これの
上に、実施形態例１と同様にして上部電極となるＰｔ膜
を形成し、さらに、酸素中にて８００℃で１５分間アニ
ール処理を行い、前記酸化物系強誘電体膜への上部電極
（Ｐｔ膜）の密着を強固にした。このようにして作製し
た強誘電体キャパシタの、強誘電性ヒステリシス特性を
測定したところ、図２に示した結果と同様の結果が得ら
れ、形成した強誘電体キャパシタは分極オフセットを起
こしていることが分かった。
【００２４】そこで、この分極オフセットを抑えて本来
の強誘電性ヒステリシス特性を得るべく、実施形態例１
と同様の処理を行った。すなわち、この分極オフセット
が起きている強誘電体キャパシタを、オゾンを体積比率
で１％混合した酸素の雰囲気中で、基板温度を４００℃
に加熱して１０分間のアニールを行った。そして、アニ
ール処理後の強誘電体キャパシタの、強誘電性ヒステリ
シス特性を再度測定したところ、図１に示した結果と同
様の結果が得られた。したがって、この実施形態例４に
おいても、形成された強誘電体キャパシタは分極オフセ
ットのない正常な強誘電性ヒステリシス特性が得られて
いることが分かった。よって、この例においても、本発
明のアニール処理を行えば、分極オフセットが起きてい
る強誘電体キャパシタに対し、その強誘電性ヒステリシ
ス特性を改善することができることが確認された。
の強誘電性ヒステリシス特性を得るべく、実施形態例１
と同様の処理を行った。すなわち、この分極オフセット
が起きている強誘電体キャパシタを、オゾンを体積比率
で１％混合した酸素の雰囲気中で、基板温度を４００℃
に加熱して１０分間のアニールを行った。そして、アニ
ール処理後の強誘電体キャパシタの、強誘電性ヒステリ
シス特性を再度測定したところ、図１に示した結果と同
様の結果が得られた。したがって、この実施形態例４に
おいても、形成された強誘電体キャパシタは分極オフセ
ットのない正常な強誘電性ヒステリシス特性が得られて
いることが分かった。よって、この例においても、本発
明のアニール処理を行えば、分極オフセットが起きてい
る強誘電体キャパシタに対し、その強誘電性ヒステリシ
ス特性を改善することができることが確認された。
【００２５】（実施形態例５）実施形態例１と同様にし
てシリコン基板上にＳｉＯ2 膜、Ｔｉ膜、下部電極とな
るＰｔ膜を形成した。次に、レーザーアブレーション法
によって前記Ｐｔ膜の上に、酸化物系強誘電体としてＳ
ｒＢｉ2 Ｎｂ2 Ｏ9 の結晶を主たる結晶相とした膜を、
約２００ｎｍの厚さに形成した。この酸化物系強誘電体
（ＳｒＢｉ2 Ｎｂ2 Ｏ9 ）のレーザーアブレーション法
による成膜条件としては、Ｋｒ−Ｆエキシマ・レーザを
用い、レーザー・エネルギー密度を２Ｊ／ｃｍ2 、周波
数を５〜１０Ｈｚ、基板温度を２００〜４００℃、酸素
圧力を２０〜５００ｍTorrとした。そして、この成膜の
後、酸素雰囲気中にて８００℃で１時間、結晶化促進ア
ニールを行った。
てシリコン基板上にＳｉＯ2 膜、Ｔｉ膜、下部電極とな
るＰｔ膜を形成した。次に、レーザーアブレーション法
によって前記Ｐｔ膜の上に、酸化物系強誘電体としてＳ
ｒＢｉ2 Ｎｂ2 Ｏ9 の結晶を主たる結晶相とした膜を、
約２００ｎｍの厚さに形成した。この酸化物系強誘電体
（ＳｒＢｉ2 Ｎｂ2 Ｏ9 ）のレーザーアブレーション法
による成膜条件としては、Ｋｒ−Ｆエキシマ・レーザを
用い、レーザー・エネルギー密度を２Ｊ／ｃｍ2 、周波
数を５〜１０Ｈｚ、基板温度を２００〜４００℃、酸素
圧力を２０〜５００ｍTorrとした。そして、この成膜の
後、酸素雰囲気中にて８００℃で１時間、結晶化促進ア
ニールを行った。
【００２６】このようにして結晶化された酸化物系強誘
電体（ＳｒＢｉ2 Ｎｂ2 Ｏ9 ）膜を形成したら、これの
上に、実施形態例１と同様にして上部電極となるＰｔ膜
を形成し、さらに、酸素中にて８００℃で１５分間アニ
ール処理を行い、前記酸化物系強誘電体膜への上部電極
（Ｐｔ膜）の密着を強固にした。このようにして作製し
た強誘電体キャパシタの、強誘電性ヒステリシス特性を
測定したところ、図２に示した結果と同様の結果が得ら
れ、形成した強誘電体キャパシタは分極オフセットを起
こしていることが分かった。
電体（ＳｒＢｉ2 Ｎｂ2 Ｏ9 ）膜を形成したら、これの
上に、実施形態例１と同様にして上部電極となるＰｔ膜
を形成し、さらに、酸素中にて８００℃で１５分間アニ
ール処理を行い、前記酸化物系強誘電体膜への上部電極
（Ｐｔ膜）の密着を強固にした。このようにして作製し
た強誘電体キャパシタの、強誘電性ヒステリシス特性を
測定したところ、図２に示した結果と同様の結果が得ら
れ、形成した強誘電体キャパシタは分極オフセットを起
こしていることが分かった。
【００２７】そこで、この分極オフセットを抑えて本来
の強誘電性ヒステリシス特性を得るべく、実施形態例１
と同様の処理を行った。すなわち、この分極オフセット
が起きている強誘電体キャパシタを、オゾンを体積比率
で１％混合した酸素の雰囲気中で、基板温度を４００℃
に加熱して１０分間のアニールを行った。そして、アニ
ール処理後の強誘電体キャパシタの、強誘電性ヒステリ
シス特性を再度測定したところ、図１に示した結果と同
様の結果が得られた。したがって、この実施形態例５に
おいても、形成された強誘電体キャパシタは分極オフセ
ットのない正常な強誘電性ヒステリシス特性が得られて
いることが分かった。よって、この例においても、本発
明のアニール処理を行えば、分極オフセットが起きてい
る強誘電体キャパシタに対し、その強誘電性ヒステリシ
ス特性を改善することができることが確認された。
の強誘電性ヒステリシス特性を得るべく、実施形態例１
と同様の処理を行った。すなわち、この分極オフセット
が起きている強誘電体キャパシタを、オゾンを体積比率
で１％混合した酸素の雰囲気中で、基板温度を４００℃
に加熱して１０分間のアニールを行った。そして、アニ
ール処理後の強誘電体キャパシタの、強誘電性ヒステリ
シス特性を再度測定したところ、図１に示した結果と同
様の結果が得られた。したがって、この実施形態例５に
おいても、形成された強誘電体キャパシタは分極オフセ
ットのない正常な強誘電性ヒステリシス特性が得られて
いることが分かった。よって、この例においても、本発
明のアニール処理を行えば、分極オフセットが起きてい
る強誘電体キャパシタに対し、その強誘電性ヒステリシ
ス特性を改善することができることが確認された。
【００２８】（比較例１）実施形態例１で結晶化アニー
ルまでを行った試料、すなわち図２に示したごとく分極
オフセットを起こしている強誘電体キャパシタについ
て、本発明によるオゾンを用いたアニール処理を行うこ
となく、酸素雰囲気中で８００℃、１時間のアニール処
理を行った。そして、このアニール処理後の強誘電体キ
ャパシタの、強誘電性ヒステリシス特性を再度測定し
た。得られた結果を図５に示す。図５に示すように、ヒ
ステリシス曲線の中心が基準線Ａにかなり近くなり、し
たがって分極オフセットがかなり改善されたことが分か
った。ただし、図１に示した本発明の実施形態例のもの
に比べるとまだ不十分であり、本発明によるアニール処
理の方が優れていることが判明した。
ルまでを行った試料、すなわち図２に示したごとく分極
オフセットを起こしている強誘電体キャパシタについ
て、本発明によるオゾンを用いたアニール処理を行うこ
となく、酸素雰囲気中で８００℃、１時間のアニール処
理を行った。そして、このアニール処理後の強誘電体キ
ャパシタの、強誘電性ヒステリシス特性を再度測定し
た。得られた結果を図５に示す。図５に示すように、ヒ
ステリシス曲線の中心が基準線Ａにかなり近くなり、し
たがって分極オフセットがかなり改善されたことが分か
った。ただし、図１に示した本発明の実施形態例のもの
に比べるとまだ不十分であり、本発明によるアニール処
理の方が優れていることが判明した。
【００２９】（実施形態例６）強誘電体キャパシタを、
以下のようにして作製した。まず、シリコン基板上に、
熱酸化法によってＳｉＯ2 膜を約３００ｎｍの厚さに形
成し、続いてこのＳｉＯ2 膜の上に、スパッタリング法
によって密着層となるＴｉ（チタン）膜を２０ｎｍの厚
さに形成した。さらに、この上にスパッタリング法によ
って下部電極となるＰｔ（白金）膜を２００ｎｍの厚さ
に形成した。
以下のようにして作製した。まず、シリコン基板上に、
熱酸化法によってＳｉＯ2 膜を約３００ｎｍの厚さに形
成し、続いてこのＳｉＯ2 膜の上に、スパッタリング法
によって密着層となるＴｉ（チタン）膜を２０ｎｍの厚
さに形成した。さらに、この上にスパッタリング法によ
って下部電極となるＰｔ（白金）膜を２００ｎｍの厚さ
に形成した。
【００３０】次に、ゾル−ゲル法によって前記Ｐｔ膜の
上に、酸化物系強誘電体としてＰｂ（Ｚｒ，Ｔｉ）Ｏ3
の結晶を主たる結晶相とした膜を、約３００ｎｍの厚さ
に形成した。この酸化物系強誘電体（Ｐｂ（Ｚｒ，Ｔ
ｉ）Ｏ3 ）のゾル−ゲル法による成膜方法としては、ま
ず、溶液組成が、Ｐｂ；１．０、Ｚｒ；０．５３、Ｔ
ｉ；０．４７のモル比に調整された原料溶液をスピンコ
ートし、続いてこれを２００〜４００℃で乾燥して溶剤
をとばす。そして、これらの処理を得られる膜が所望の
厚さになるまで繰り返し、その後、酸素雰囲気中にて６
５０℃で１時間、結晶化促進アニールを行う。このよう
にして結晶化された酸化物系強誘電体（Ｐｂ（Ｚｒ，Ｔ
ｉ）Ｏ3 ）膜を形成したら、これの上に、スパッタリン
グ法によって上部電極となるＰｔ膜を２００ｎｍの厚さ
に形成した。そして、このようにして上部電極を形成し
た後、酸素中にて６５０℃で１０分間アニール処理を行
い、前記酸化物系強誘電体膜への上部電極（Ｐｔ膜）の
密着を強固にした。
上に、酸化物系強誘電体としてＰｂ（Ｚｒ，Ｔｉ）Ｏ3
の結晶を主たる結晶相とした膜を、約３００ｎｍの厚さ
に形成した。この酸化物系強誘電体（Ｐｂ（Ｚｒ，Ｔ
ｉ）Ｏ3 ）のゾル−ゲル法による成膜方法としては、ま
ず、溶液組成が、Ｐｂ；１．０、Ｚｒ；０．５３、Ｔ
ｉ；０．４７のモル比に調整された原料溶液をスピンコ
ートし、続いてこれを２００〜４００℃で乾燥して溶剤
をとばす。そして、これらの処理を得られる膜が所望の
厚さになるまで繰り返し、その後、酸素雰囲気中にて６
５０℃で１時間、結晶化促進アニールを行う。このよう
にして結晶化された酸化物系強誘電体（Ｐｂ（Ｚｒ，Ｔ
ｉ）Ｏ3 ）膜を形成したら、これの上に、スパッタリン
グ法によって上部電極となるＰｔ膜を２００ｎｍの厚さ
に形成した。そして、このようにして上部電極を形成し
た後、酸素中にて６５０℃で１０分間アニール処理を行
い、前記酸化物系強誘電体膜への上部電極（Ｐｔ膜）の
密着を強固にした。
【００３１】このようにして作製した強誘電体キャパシ
タの、強誘電性ヒステリシス特性を測定し、得られた結
果を図４に示す。図４に示したように、得られた強誘電
体キャパシタは、そのヒステリシス曲線の中心が、分極
電荷量がゼロであるところの基準線Ａから下側に大きく
シフトしており、したがって分極オフセットが起きてい
ることが分かった。
タの、強誘電性ヒステリシス特性を測定し、得られた結
果を図４に示す。図４に示したように、得られた強誘電
体キャパシタは、そのヒステリシス曲線の中心が、分極
電荷量がゼロであるところの基準線Ａから下側に大きく
シフトしており、したがって分極オフセットが起きてい
ることが分かった。
【００３２】そこで、この分極オフセットを抑えて本来
の強誘電性ヒステリシス特性を得るべく、本発明による
以下の処理を行った。すなわち、この分極オフセットが
起きている強誘電体キャパシタを、オゾンを体積比率で
１％混合した酸素の雰囲気中で、基板温度を４００℃に
加熱して１０分間のアニールを行った。そして、アニー
ル処理後の強誘電体キャパシタの、強誘電性ヒステリシ
ス特性を再度測定した。得られた結果を図３に示す。
の強誘電性ヒステリシス特性を得るべく、本発明による
以下の処理を行った。すなわち、この分極オフセットが
起きている強誘電体キャパシタを、オゾンを体積比率で
１％混合した酸素の雰囲気中で、基板温度を４００℃に
加熱して１０分間のアニールを行った。そして、アニー
ル処理後の強誘電体キャパシタの、強誘電性ヒステリシ
ス特性を再度測定した。得られた結果を図３に示す。
【００３３】図３に示したように、ヒステリシス曲線の
中心がほぼ基準線Ａ上にあり、したがって分極オフセッ
トのない正常な強誘電性ヒステリシス特性が得られてい
ることが分かった。よって、この実施形態例において
も、本発明のアニール処理を行えば、分極オフセットが
起きている強誘電体キャパシタに対し、その強誘電性ヒ
ステリシス特性を改善することができることが確認され
た。
中心がほぼ基準線Ａ上にあり、したがって分極オフセッ
トのない正常な強誘電性ヒステリシス特性が得られてい
ることが分かった。よって、この実施形態例において
も、本発明のアニール処理を行えば、分極オフセットが
起きている強誘電体キャパシタに対し、その強誘電性ヒ
ステリシス特性を改善することができることが確認され
た。
【００３４】なお、前記実施形態例では、結晶化されて
なる酸化物系強誘電体材料として、ＳｒＢｉ2 Ｎｂ2 Ｏ
9 、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 を用いた例について示した
が、本発明はこれらに限定されることなく、他に例え
ば、Ｂｉ4 Ｔｉ3 Ｏ12やＳｒＢｉ2 Ｔａ2 Ｏ9 、ＰｂＴ
ｉＯ3 、ＢａＴｉＯ3 などを用いることもできる。
なる酸化物系強誘電体材料として、ＳｒＢｉ2 Ｎｂ2 Ｏ
9 、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 を用いた例について示した
が、本発明はこれらに限定されることなく、他に例え
ば、Ｂｉ4 Ｔｉ3 Ｏ12やＳｒＢｉ2 Ｔａ2 Ｏ9 、ＰｂＴ
ｉＯ3 、ＢａＴｉＯ3 などを用いることもできる。
【００３５】また、前記実施形態例では、本発明のアニ
ール処理における活性化された酸素としてオゾンを用い
たが、これに代えて、例えばプラズマ化された酸素を用
いることもできる。また、このような活性化された酸素
を含むアニール雰囲気ガスとして、前記実施形態例では
酸素を用いたが、本発明はこれに限定されることなく、
窒素やアルゴンなどの不活性ガスを用いることもでき
る。ただし、活性化された酸素として、オゾンやプラズ
マ化された酸素などを生成する必要上、雰囲気中に酸素
が含まれることになるのは避けられない。つまり、オゾ
ンを生成する場合、例えばオゾン発生器に酸素を通して
これを生成させるが、オゾン発生器に通した酸素が全て
オゾンになることはなく、通常はオゾンの生成効率が数
％であるため、このオゾンを雰囲気中に流入させる場
合、必ず酸素も雰囲気中に流入してしまうからである。
また、プラズマ化された酸素を用いる場合には、当然酸
素雰囲気を形成してそこでプラズマ化を行うため、プラ
ズマ化されない酸素が雰囲気中に存在してしまうからで
ある。したがって、雰囲気ガスとして酸素以外のガスを
用いる場合にも、〔活性化された酸素、通常の酸素、窒
素〕の混合ガス、あるいは〔活性化された酸素、通常の
酸素、アルゴン〕の混合ガスなどのように、この雰囲気
ガスに酸素が必ず含まれることになる。
ール処理における活性化された酸素としてオゾンを用い
たが、これに代えて、例えばプラズマ化された酸素を用
いることもできる。また、このような活性化された酸素
を含むアニール雰囲気ガスとして、前記実施形態例では
酸素を用いたが、本発明はこれに限定されることなく、
窒素やアルゴンなどの不活性ガスを用いることもでき
る。ただし、活性化された酸素として、オゾンやプラズ
マ化された酸素などを生成する必要上、雰囲気中に酸素
が含まれることになるのは避けられない。つまり、オゾ
ンを生成する場合、例えばオゾン発生器に酸素を通して
これを生成させるが、オゾン発生器に通した酸素が全て
オゾンになることはなく、通常はオゾンの生成効率が数
％であるため、このオゾンを雰囲気中に流入させる場
合、必ず酸素も雰囲気中に流入してしまうからである。
また、プラズマ化された酸素を用いる場合には、当然酸
素雰囲気を形成してそこでプラズマ化を行うため、プラ
ズマ化されない酸素が雰囲気中に存在してしまうからで
ある。したがって、雰囲気ガスとして酸素以外のガスを
用いる場合にも、〔活性化された酸素、通常の酸素、窒
素〕の混合ガス、あるいは〔活性化された酸素、通常の
酸素、アルゴン〕の混合ガスなどのように、この雰囲気
ガスに酸素が必ず含まれることになる。
【００３６】また、活性化された酸素の雰囲気ガス中に
おける濃度としては、特に限定されることはないもの
の、濃度が低ければアニール時間を長くする必要があ
り、高ければアニール時間を短くすることができること
から、体積比率で０．１〜５％程度とするのが好まし
い。すなわち、０．１％未満になるとアニール時間が長
くなることによってスループットが低下してしまうから
であり、一方５％を越えるようにするには、その活性化
された酸素の濃度を安定に維持するのが困難だからであ
る。
おける濃度としては、特に限定されることはないもの
の、濃度が低ければアニール時間を長くする必要があ
り、高ければアニール時間を短くすることができること
から、体積比率で０．１〜５％程度とするのが好まし
い。すなわち、０．１％未満になるとアニール時間が長
くなることによってスループットが低下してしまうから
であり、一方５％を越えるようにするには、その活性化
された酸素の濃度を安定に維持するのが困難だからであ
る。
【００３７】さらに、活性化された酸素として、前述し
たようにオゾンあるいはプラズマ化された酸素を用いる
場合には、アニール処理におけるアニール温度を、３０
０℃以上、５００℃以下とするのが好ましい。なぜな
ら、オゾンやプラズマ化された酸素は前記温度範囲で比
較的安定であり、その寿命が長くしたがって活性化され
た状態を長く維持することができ、活性化された酸素の
濃度を所望する濃度に安定させ易いからである。
たようにオゾンあるいはプラズマ化された酸素を用いる
場合には、アニール処理におけるアニール温度を、３０
０℃以上、５００℃以下とするのが好ましい。なぜな
ら、オゾンやプラズマ化された酸素は前記温度範囲で比
較的安定であり、その寿命が長くしたがって活性化され
た状態を長く維持することができ、活性化された酸素の
濃度を所望する濃度に安定させ易いからである。
【００３８】
【発明の効果】以上説明したように本発明の強誘電体キ
ャパシタの製造方法は、結晶化されてなる酸化物系強誘
電体材料を、活性化された酸素を含むガスでアニール処
理する方法であり、このように活性化された酸素を用い
ることによって例えば５００℃以下の低温でしかも１０
分間程度の短時間で、分極オフセットを抑えることがで
きる。したがって、従来では、高温（６００〜８００
℃）、長時間（３０〜６０分間）のアニール処理である
程度分極オフセットを抑えることができたものの、その
場合にこれを組み込んだ不揮発性メモリ等のデバイスに
もダメージを与えてしまうことから、事実上この処理を
行うことができなかったのに対し、本発明によれば、試
験によって分極オフセットが起こっていることが分かっ
た場合に、前述した本発明のアニール処理を行うことに
より、分極オフセットを抑えて本来の強誘電性ヒステリ
シス特性を容易に回復することができる。
ャパシタの製造方法は、結晶化されてなる酸化物系強誘
電体材料を、活性化された酸素を含むガスでアニール処
理する方法であり、このように活性化された酸素を用い
ることによって例えば５００℃以下の低温でしかも１０
分間程度の短時間で、分極オフセットを抑えることがで
きる。したがって、従来では、高温（６００〜８００
℃）、長時間（３０〜６０分間）のアニール処理である
程度分極オフセットを抑えることができたものの、その
場合にこれを組み込んだ不揮発性メモリ等のデバイスに
もダメージを与えてしまうことから、事実上この処理を
行うことができなかったのに対し、本発明によれば、試
験によって分極オフセットが起こっていることが分かっ
た場合に、前述した本発明のアニール処理を行うことに
より、分極オフセットを抑えて本来の強誘電性ヒステリ
シス特性を容易に回復することができる。
【００３９】よって、従来では事実上使用不可能であり
不良品として処理されていた強誘電体キャパシタあるい
はこれを組み込んだデバイスを、その分極オフセットを
抑えることによってこれを良品にすることができ、した
がって強誘電体キャパシタあるいはこれを組み込んだデ
バイスの歩留りを従来に比べ格段に向上させることがで
きる。しかも、前述したように本発明によるアニール処
理が短時間で行えることにより、スループットの低下を
招くこともなく、したがって製造コストの上昇を招くこ
となく効果的に、歩留りの向上を図ることができる。
不良品として処理されていた強誘電体キャパシタあるい
はこれを組み込んだデバイスを、その分極オフセットを
抑えることによってこれを良品にすることができ、した
がって強誘電体キャパシタあるいはこれを組み込んだデ
バイスの歩留りを従来に比べ格段に向上させることがで
きる。しかも、前述したように本発明によるアニール処
理が短時間で行えることにより、スループットの低下を
招くこともなく、したがって製造コストの上昇を招くこ
となく効果的に、歩留りの向上を図ることができる。
【図１】本発明によるアニール処理を行って得られた強
誘電体キャパシタの、強誘電性ヒステリシス特性を示す
グラフ図である。
誘電体キャパシタの、強誘電性ヒステリシス特性を示す
グラフ図である。
【図２】本発明によるアニール処理を行う前の、分極オ
フセットが起きている強誘電体キャパシタの、強誘電性
ヒステリシス特性を示すグラフ図である。
フセットが起きている強誘電体キャパシタの、強誘電性
ヒステリシス特性を示すグラフ図である。
【図３】本発明によるアニール処理を行って得られた強
誘電体キャパシタの、強誘電性ヒステリシス特性を示す
グラフ図である。
誘電体キャパシタの、強誘電性ヒステリシス特性を示す
グラフ図である。
【図４】本発明によるアニール処理を行う前の、分極オ
フセットが起きている強誘電体キャパシタの、強誘電性
ヒステリシス特性を示すグラフ図である。
フセットが起きている強誘電体キャパシタの、強誘電性
ヒステリシス特性を示すグラフ図である。
【図５】従来の、高温、長時間によるアニール処理を行
って得られた強誘電体キャパシタの、強誘電性ヒステリ
シス特性を示すグラフ図である。
って得られた強誘電体キャパシタの、強誘電性ヒステリ
シス特性を示すグラフ図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/792
Claims (3)
- 【請求項１】 結晶化されてなる酸化物系強誘電体材料
を、活性化された酸素を含むガスでアニール処理するこ
とを特徴とする強誘電体キャパシタの製造方法。 - 【請求項２】 前記活性化された酸素が、オゾンあるい
はプラズマ化された酸素であることを特徴とする請求項
１記載の強誘電体キャパシタの製造方法。 - 【請求項３】 前記アニール処理におけるアニール温度
が３００℃以上、５００℃以下であることを特徴とする
請求項２記載の強誘電体キャパシタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9004268A JPH10200060A (ja) | 1997-01-14 | 1997-01-14 | 強誘電体キャパシタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9004268A JPH10200060A (ja) | 1997-01-14 | 1997-01-14 | 強誘電体キャパシタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10200060A true JPH10200060A (ja) | 1998-07-31 |
Family
ID=11579805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9004268A Pending JPH10200060A (ja) | 1997-01-14 | 1997-01-14 | 強誘電体キャパシタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10200060A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6063639A (en) * | 1998-10-28 | 2000-05-16 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating ferroelectric capacitor of nonvolatile semiconductor memory device using plasma |
| KR20010061314A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 반도체 소자의 강유전체 캐패시터 형성방법 |
| KR100358149B1 (ko) * | 2000-06-30 | 2002-10-25 | 주식회사 하이닉스반도체 | 플라즈마 처리를 이용하여 강유전체 캐패시터의 열화를회복시키는 강유전체 메모리 소자 제조 방법 |
| KR100388467B1 (ko) * | 2001-06-30 | 2003-06-25 | 주식회사 하이닉스반도체 | 반도체 소자의 비스무스-란탄-티타늄 산화막 형성방법 |
| US7481882B2 (en) * | 1998-07-09 | 2009-01-27 | Samsung Electronics Co., Ltd. | Method for forming a thin film |
-
1997
- 1997-01-14 JP JP9004268A patent/JPH10200060A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7481882B2 (en) * | 1998-07-09 | 2009-01-27 | Samsung Electronics Co., Ltd. | Method for forming a thin film |
| US6063639A (en) * | 1998-10-28 | 2000-05-16 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating ferroelectric capacitor of nonvolatile semiconductor memory device using plasma |
| KR20010061314A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 반도체 소자의 강유전체 캐패시터 형성방법 |
| KR100358149B1 (ko) * | 2000-06-30 | 2002-10-25 | 주식회사 하이닉스반도체 | 플라즈마 처리를 이용하여 강유전체 캐패시터의 열화를회복시키는 강유전체 메모리 소자 제조 방법 |
| KR100388467B1 (ko) * | 2001-06-30 | 2003-06-25 | 주식회사 하이닉스반도체 | 반도체 소자의 비스무스-란탄-티타늄 산화막 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3319994B2 (ja) | 半導体記憶素子 | |
| KR100753574B1 (ko) | 강유전성 메모리 집적 회로용 고품질 ｐｚｔ막의 제조 방법 | |
| JP3989195B2 (ja) | ２段階熱処理による半導体メモリ素子のキャパシタ製造方法 | |
| JP5650185B2 (ja) | 誘電体材料を含む個別要素又は半導体デバイスを含む集積回路デバイス | |
| US7349195B2 (en) | Thin film capacitor and method for manufacturing the same | |
| JPH0855967A (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| JP2003532275A (ja) | プロセスによるダメージを受けた強誘電体膜の電圧サイクリングによる回復 | |
| JPH11220095A (ja) | 誘電体キャパシタの製造方法 | |
| US6200847B1 (en) | Method of manufacturing capacitor of semiconductor device | |
| JP2000138350A (ja) | 半導体記憶装置の製造方法 | |
| JPH0625841A (ja) | 強誘電体膜の形成方法 | |
| CN100380665C (zh) | 铁电体存储器元件及其制造方法 | |
| KR100382719B1 (ko) | 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법 | |
| JPH09232532A (ja) | 強誘電体メモリの製造方法 | |
| US6346424B1 (en) | Process for producing high-epsilon dielectric layer or ferroelectric layer | |
| JP2000208440A (ja) | 半導体素子のキャパシタ―電極用白金膜の形成方法 | |
| JPH11177048A (ja) | 半導体素子およびその製造方法 | |
| US6455328B2 (en) | Method of manufacture of a capacitor with a dielectric on the basis of strontium-bismuth-tantalum | |
| JP3981142B2 (ja) | 強誘電体キャパシタおよびその製造方法 | |
| JP2001077309A (ja) | キャパシタ及びその製造方法 | |
| JPH0823073A (ja) | 強誘電体薄膜キャパシタおよびその製造方法 | |
| KR100600290B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| JPH0897382A (ja) | 半導体メモリ素子 | |
| JP3514940B2 (ja) | 強誘電体薄膜の形成方法 | |
| US6440751B1 (en) | Method of manufacturing thin film and thin film capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050328 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050616 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050811 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050922 |