JPH10200076A - マスクの除去方法および電気容量蓄積溝の二次加工方法 - Google Patents
マスクの除去方法および電気容量蓄積溝の二次加工方法Info
- Publication number
- JPH10200076A JPH10200076A JP9356623A JP35662397A JPH10200076A JP H10200076 A JPH10200076 A JP H10200076A JP 9356623 A JP9356623 A JP 9356623A JP 35662397 A JP35662397 A JP 35662397A JP H10200076 A JPH10200076 A JP H10200076A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mask
- hard mask
- support
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
- H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 ＤＲＡＭ構造体および、より詳細には、ＴＥ
ＯＳマスクの除去の間、パッド酸化物層にアンダーカッ
トが付けられることを実質的に阻止する方法。 【解決手段】 デバイスの二次加工の場合にデバイス構
造をパターン化するために使用されるマスクの除去方法
の場合に、半導体材料の支持体を準備し；この支持体上
に、第１層上の硬質マスクエッチング停止層とこの硬質
マスクエッチング停止層上の硬質マスク層とを有するマ
スクを形成させ；選択された領域を定義するためにマス
クをパターン化し；かつ異方性をもたせる処理を実施
し、選択された領域内に位置していない支持体表面上の
硬質マスク層の一部分を除去する。
ＯＳマスクの除去の間、パッド酸化物層にアンダーカッ
トが付けられることを実質的に阻止する方法。 【解決手段】 デバイスの二次加工の場合にデバイス構
造をパターン化するために使用されるマスクの除去方法
の場合に、半導体材料の支持体を準備し；この支持体上
に、第１層上の硬質マスクエッチング停止層とこの硬質
マスクエッチング停止層上の硬質マスク層とを有するマ
スクを形成させ；選択された領域を定義するためにマス
クをパターン化し；かつ異方性をもたせる処理を実施
し、選択された領域内に位置していない支持体表面上の
硬質マスク層の一部分を除去する。
Description
【０００１】
【発明の属する技術分野】本発明は、一般にＤＲＡＭ構
造体および、より詳述すれば、ＴＥＯＳマスクの除去の
間、パッド酸化物（pad oxide）層にアンダーカットが
付けられることを実質的に阻止する方法に関する。
造体および、より詳述すれば、ＴＥＯＳマスクの除去の
間、パッド酸化物（pad oxide）層にアンダーカットが
付けられることを実質的に阻止する方法に関する。
【０００２】
【従来の技術】典型的な動的ランダムアクセスメモリー
（DRAM）は、多重の記憶セルを有し、この記憶セルは、
それぞれデータ記憶コンデンサーおよびアクセストラン
ジスターを有している。このような構造体は、半導体メ
モリーとして使用される。
（DRAM）は、多重の記憶セルを有し、この記憶セルは、
それぞれデータ記憶コンデンサーおよびアクセストラン
ジスターを有している。このような構造体は、半導体メ
モリーとして使用される。
【０００３】ＤＲＡＭは、一般に２つの記憶セル配置の
中の１つの配置を備えている。第１の記憶セル配置は、
半導体支持体上に形成された“多層”コンデンサー構造
を有している。他の記憶セル配置は、半導体支持体上に
形成された“溝”付きコンデンサー構造を有している。
“溝”付きコンデンサー構造は、半導体支持体の所定の
面積当たり記憶セルの最大密度を許容することができる
ので、近年、種々のミクロ電子工学において溝付きＤＲ
ＡＭセルの優位は、絶えず増大している。
中の１つの配置を備えている。第１の記憶セル配置は、
半導体支持体上に形成された“多層”コンデンサー構造
を有している。他の記憶セル配置は、半導体支持体上に
形成された“溝”付きコンデンサー構造を有している。
“溝”付きコンデンサー構造は、半導体支持体の所定の
面積当たり記憶セルの最大密度を許容することができる
ので、近年、種々のミクロ電子工学において溝付きＤＲ
ＡＭセルの優位は、絶えず増大している。
【０００４】ＤＲＡＭセルにとって典型的な電気容量蓄
積溝は、半導体支持体の表面内にエッチングされた一般
に円筒形状の溝を有している。溝は、典型的には深部溝
エッチング処理法、例えば反応性イオンエッチング（RI
E）を使用することにより半導体支持体中に形成され
る。エッチングを実施する前に、多層マスクは、半導体
支持体上に析出され、かつパターン化され、溝を半導体
支持体の適当な領域内に選択的に形成させることができ
る。このことは、最初に半導体支持体上にパッド酸化物
層を析出させることによって達成される。次いで、パッ
ド窒化物層は、パッド酸化物層上に析出される。マスク
層は、パッド窒化物層上にパッドＴＥＯＳ（tetra-ethy
l-ortho-silicate（テトラ−エチル−オルト珪酸塩））
を析出させかつ３つのパッド層を常用の技術を使用する
ことによりパターン化することによって完成される。マ
スク層のパターン化は、溝を形成させるべき半導体支持
体の選択された領域に暴露される。パッドＴＥＯＳは、
ＲＩＥ硬質マスク材料として深部溝エッチングに役立
つ。
積溝は、半導体支持体の表面内にエッチングされた一般
に円筒形状の溝を有している。溝は、典型的には深部溝
エッチング処理法、例えば反応性イオンエッチング（RI
E）を使用することにより半導体支持体中に形成され
る。エッチングを実施する前に、多層マスクは、半導体
支持体上に析出され、かつパターン化され、溝を半導体
支持体の適当な領域内に選択的に形成させることができ
る。このことは、最初に半導体支持体上にパッド酸化物
層を析出させることによって達成される。次いで、パッ
ド窒化物層は、パッド酸化物層上に析出される。マスク
層は、パッド窒化物層上にパッドＴＥＯＳ（tetra-ethy
l-ortho-silicate（テトラ−エチル−オルト珪酸塩））
を析出させかつ３つのパッド層を常用の技術を使用する
ことによりパターン化することによって完成される。マ
スク層のパターン化は、溝を形成させるべき半導体支持
体の選択された領域に暴露される。パッドＴＥＯＳは、
ＲＩＥ硬質マスク材料として深部溝エッチングに役立
つ。
【０００５】深部溝エッチング処理法が実施された後、
パッド窒化物層の一部分は、溝に覆い被さるように突出
しており、さらにＤＲＡＭ処理を行なうことができる前
に除去されなければならない。また、さらにＤＲＡＭ処
理は、パッドＴＥＯＳ層の除去を必要とする。現在、上
記のように突出しているパッド窒化物部分およびパッド
ＴＥＯＳ層は、パッド酸化物層およびパッド窒化物層の
重大なアンダーカットを生じる、２つの別々に実施され
る湿式化学的等方性エッチング処理法を使用することに
より除去される。
パッド窒化物層の一部分は、溝に覆い被さるように突出
しており、さらにＤＲＡＭ処理を行なうことができる前
に除去されなければならない。また、さらにＤＲＡＭ処
理は、パッドＴＥＯＳ層の除去を必要とする。現在、上
記のように突出しているパッド窒化物部分およびパッド
ＴＥＯＳ層は、パッド酸化物層およびパッド窒化物層の
重大なアンダーカットを生じる、２つの別々に実施され
る湿式化学的等方性エッチング処理法を使用することに
より除去される。
【０００６】従って、溝に覆い被さるように突出してい
るパッド窒化物の一部分およびパッドＴＥＯＳ層を、パ
ッド酸化物層およびパッド窒化物層をアンダーカットす
ることなしに除去することができる１つの方法が必要と
される。
るパッド窒化物の一部分およびパッドＴＥＯＳ層を、パ
ッド酸化物層およびパッド窒化物層をアンダーカットす
ることなしに除去することができる１つの方法が必要と
される。
【０００７】
【発明が解決しようとする課題】従って、本発明には、
前記に記載されたような課題が課されている。
前記に記載されたような課題が課されている。
【０００８】
【課題を解決するための手段】この課題は、下記したよ
うな方法によって解決される。本明細書には、デバイス
構造体のパターン化に使用されるマスクを除去するため
の１つの方法が開示されている。この方法は、デバイス
構造体が形成される半導体材料の支持体を準備すること
を包含している。マスクは、支持体上に形成される。本
発明によれば、マスクは、硬質マスク層およびこの硬質
マスク層の下方の硬質マスクエッチング停止層から成
る。このマスク層は、選択された領域を定義するために
パターン化されている。選択された領域内の支持体の一
部分は、除去される。支持体の一部分が除去された後、
異方性をもたせる乾式処理が実施され、支持体の表面上
に残存している硬質マスク層の一部分は、除去される。
異方性をもたせる乾式処理、例えば反応性イオンエッチ
ング（RIE）は、硬質マスクエッチング停止層に対して
選択的に行なわれる。この方法の場合、ＲＩＥにより、
硬質マスクエッチング停止層の除去なしに有効に硬質マ
スク層は、除去される。ＲＩＥの使用により、マスクの
残存層中でのアンダーカットの発生は、減少される。
うな方法によって解決される。本明細書には、デバイス
構造体のパターン化に使用されるマスクを除去するため
の１つの方法が開示されている。この方法は、デバイス
構造体が形成される半導体材料の支持体を準備すること
を包含している。マスクは、支持体上に形成される。本
発明によれば、マスクは、硬質マスク層およびこの硬質
マスク層の下方の硬質マスクエッチング停止層から成
る。このマスク層は、選択された領域を定義するために
パターン化されている。選択された領域内の支持体の一
部分は、除去される。支持体の一部分が除去された後、
異方性をもたせる乾式処理が実施され、支持体の表面上
に残存している硬質マスク層の一部分は、除去される。
異方性をもたせる乾式処理、例えば反応性イオンエッチ
ング（RIE）は、硬質マスクエッチング停止層に対して
選択的に行なわれる。この方法の場合、ＲＩＥにより、
硬質マスクエッチング停止層の除去なしに有効に硬質マ
スク層は、除去される。ＲＩＥの使用により、マスクの
残存層中でのアンダーカットの発生は、減少される。
【０００９】
【発明の実施の形態】本発明は、一般にデバイスの二次
加工に関する。殊に、本発明は、マスクの除去の間に起
こる、パッド層の１つ、例えばパッド酸化物層のアンダ
ーカットの減少または除去に向けられている。説明の目
的のために、本発明は、溝付きコンデンサーデバイスと
の関連をもって記載してある。しかし、本発明は、著し
く広範囲に亘っており、デバイスの二次加工に拡大され
ており、この場合には、その後の処理工程に不利な影響
を及ぼすパッド層のアンダーカットが問題となる。
加工に関する。殊に、本発明は、マスクの除去の間に起
こる、パッド層の１つ、例えばパッド酸化物層のアンダ
ーカットの減少または除去に向けられている。説明の目
的のために、本発明は、溝付きコンデンサーデバイスと
の関連をもって記載してある。しかし、本発明は、著し
く広範囲に亘っており、デバイスの二次加工に拡大され
ており、この場合には、その後の処理工程に不利な影響
を及ぼすパッド層のアンダーカットが問題となる。
【００１０】
【実施例】本発明を詳説する前に、常用のマスクおよび
マスクの除去技術について記載することにする。図１に
よれば、ＤＲＡＭセルのための深い電気容量蓄積溝２０
が示されている。溝付きコンデンサーは、常用のパター
ン化技術およびエッチング技術によって形成される。こ
のような技術は、例えばミューラー（Muller）他、Micr
oelectronic Engineering, 27, 第457頁（1995）；およ
びブデュア（Boudur）他、Extended Abstracts, Electr
ochem. Soc., 第90〜1巻（1990５月）に記載されてお
り、この場合これら双方の刊行物は、参照のためにのみ
本明細書中に記載されている。図示されているように、
常用のパッド積重ね物１２は、支持体１０の表面上に形
成されている。このパッド積重ね物は、エッチングマス
クとして役立つ。このマスクは、例えば常用の反応性イ
オンエッチング技術を使用することにより溝が形成され
る領域を定義するような程度にパターン化されている。
マスクの除去技術について記載することにする。図１に
よれば、ＤＲＡＭセルのための深い電気容量蓄積溝２０
が示されている。溝付きコンデンサーは、常用のパター
ン化技術およびエッチング技術によって形成される。こ
のような技術は、例えばミューラー（Muller）他、Micr
oelectronic Engineering, 27, 第457頁（1995）；およ
びブデュア（Boudur）他、Extended Abstracts, Electr
ochem. Soc., 第90〜1巻（1990５月）に記載されてお
り、この場合これら双方の刊行物は、参照のためにのみ
本明細書中に記載されている。図示されているように、
常用のパッド積重ね物１２は、支持体１０の表面上に形
成されている。このパッド積重ね物は、エッチングマス
クとして役立つ。このマスクは、例えば常用の反応性イ
オンエッチング技術を使用することにより溝が形成され
る領域を定義するような程度にパターン化されている。
【００１１】パッド積重ね物は、パッド酸化物層１４、
パッド窒化物層１６およびパッドＴＥＯＳ層１８から成
る。パッドＴＥＯＳ層は、ＲＩＥのために硬質マスクを
提供し、窒化物層は、その後の化学的機械的研磨（CM
P）工程のために研磨工程として役立ち、かつパッド酸
化物は、支持体へのパッド窒化物層の付着ならびに境界
面での応力除去を促進する。
パッド窒化物層１６およびパッドＴＥＯＳ層１８から成
る。パッドＴＥＯＳ層は、ＲＩＥのために硬質マスクを
提供し、窒化物層は、その後の化学的機械的研磨（CM
P）工程のために研磨工程として役立ち、かつパッド酸
化物は、支持体へのパッド窒化物層の付着ならびに境界
面での応力除去を促進する。
【００１２】図１に示されているように、側壁の不動態
化被膜２４は、ＲＩＥ深部溝エッチング処理法の結果と
して溝の側壁２１の上部分２２に沿って形成されてい
る。また、溝を定義しているＴＥＯＳ層の端縁は、典型
的にＴＥＯＳ層の平面的部分よりもＲＩＥの間に比較的
高度にイオンの垂直方向での衝撃に暴露される。イオン
のより高度な暴露は、エッチング速度を高め、パッドＴ
ＥＯＳ層１８中で縁取りされた上面角部２６を生じる。
一般に、パッドＴＥＯＳ層１８の縁取りされた上面角部
２６は、この切子面２６が下方のパッド窒化物層１６に
到達しない程度の長さまで許容されうる。このパッド窒
化物層中の切子面は、他のＤＲＡＭ処理において後に行
なわれる化学的機械的研磨処理に不利な影響を及ぼしう
る。
化被膜２４は、ＲＩＥ深部溝エッチング処理法の結果と
して溝の側壁２１の上部分２２に沿って形成されてい
る。また、溝を定義しているＴＥＯＳ層の端縁は、典型
的にＴＥＯＳ層の平面的部分よりもＲＩＥの間に比較的
高度にイオンの垂直方向での衝撃に暴露される。イオン
のより高度な暴露は、エッチング速度を高め、パッドＴ
ＥＯＳ層１８中で縁取りされた上面角部２６を生じる。
一般に、パッドＴＥＯＳ層１８の縁取りされた上面角部
２６は、この切子面２６が下方のパッド窒化物層１６に
到達しない程度の長さまで許容されうる。このパッド窒
化物層中の切子面は、他のＤＲＡＭ処理において後に行
なわれる化学的機械的研磨処理に不利な影響を及ぼしう
る。
【００１３】図２は、側壁の不動態化被膜２４の除去後
および湿式化学的処理法、例えば弗化水素酸の緩衝溶液
中での浸漬を使用することにより深溝２０の開口に覆い
被さるように突出しているパッド窒化物層１６の一部分
３１の引き戻し後の図１の電気容量貯蔵溝２０を示す。
また、湿式化学的処理法は、端縁２８でパッドＴＥＯＳ
層１８を引き戻す傾向にあり、かつ下方のパッド窒化物
層１６の一部分に暴露される。更に、湿式化学的処理法
は、等方性であるので、端縁３０で示されるようにパッ
ド酸化物層１４にアンダーカットをも付ける。
および湿式化学的処理法、例えば弗化水素酸の緩衝溶液
中での浸漬を使用することにより深溝２０の開口に覆い
被さるように突出しているパッド窒化物層１６の一部分
３１の引き戻し後の図１の電気容量貯蔵溝２０を示す。
また、湿式化学的処理法は、端縁２８でパッドＴＥＯＳ
層１８を引き戻す傾向にあり、かつ下方のパッド窒化物
層１６の一部分に暴露される。更に、湿式化学的処理法
は、等方性であるので、端縁３０で示されるようにパッ
ド酸化物層１４にアンダーカットをも付ける。
【００１４】パッドＴＥＯＳ層の除去は、湿式化学的処
理法を使用することにより達成される。しかし、パッド
窒化物層が暴露されるので、パッドＴＥＯＳ層を除去す
ることにより、望ましくないことに、さらにパッド窒化
物層中にアンダーカットが付けられる。更に、パッド窒
化物層にアンダーカットが付けられることにより、パッ
ド窒化物層の下降および／または鳥嘴の形成をまねく。
通常、パッド窒化物層にアンダーカットが付けられるこ
とは、その後の処理工程が完結されるまで、パッドＴＥ
ＯＳ層の除去を遅延させることによって回避される。そ
の後の処理工程により、外見上、等方性湿式化学的処理
法の間にアンダーカットが付けられることから酸化物層
の暴露された端縁は、保護される。
理法を使用することにより達成される。しかし、パッド
窒化物層が暴露されるので、パッドＴＥＯＳ層を除去す
ることにより、望ましくないことに、さらにパッド窒化
物層中にアンダーカットが付けられる。更に、パッド窒
化物層にアンダーカットが付けられることにより、パッ
ド窒化物層の下降および／または鳥嘴の形成をまねく。
通常、パッド窒化物層にアンダーカットが付けられるこ
とは、その後の処理工程が完結されるまで、パッドＴＥ
ＯＳ層の除去を遅延させることによって回避される。そ
の後の処理工程により、外見上、等方性湿式化学的処理
法の間にアンダーカットが付けられることから酸化物層
の暴露された端縁は、保護される。
【００１５】図３によれば、薄手の誘電被膜またはノー
ド誘電層３２は、常用の熱的酸化技術を使用することに
より深溝の全表面積に沿って形成される。次に、図４に
示されているように、ポリシリコンプラグ３４は、深溝
を充填するために、常用の技術、例えば低圧化学的蒸着
法を使用することにより蒸着される。また、溝をポリシ
リコンで充填することにより、支持体表面上にポリシリ
コン層３６も形成される。最後に、図５において、ポリ
シリコン溝充填物からのポリシリコンプラグ３４の形成
の間に蒸着された過剰のポリシリコン層３６（図４に示
されている）は、化学的機械的研磨（CMP）工程によっ
て除去される。
ド誘電層３２は、常用の熱的酸化技術を使用することに
より深溝の全表面積に沿って形成される。次に、図４に
示されているように、ポリシリコンプラグ３４は、深溝
を充填するために、常用の技術、例えば低圧化学的蒸着
法を使用することにより蒸着される。また、溝をポリシ
リコンで充填することにより、支持体表面上にポリシリ
コン層３６も形成される。最後に、図５において、ポリ
シリコン溝充填物からのポリシリコンプラグ３４の形成
の間に蒸着された過剰のポリシリコン層３６（図４に示
されている）は、化学的機械的研磨（CMP）工程によっ
て除去される。
【００１６】図５によれば、ポリシリコンプラグ３４
は、パッド酸化物層を覆い、したがってこのパッド酸化
物層は、湿式化学的エッチング処理によって惹起される
他のアンダーカットから保護される。湿式化学的処理、
例えば弗化水素酸浴によるパッドＴＥＯＳ層１８の除去
それ自体は、不利にパッド酸化物層を浸食することなく
達成させることができる。図６に示されているように、
パッドＴＥＯＳ層が除去された後、ポリシリコンプラグ
３４は、パッド窒化物層１６上に拡大される。従って、
付加的なＣＭＰ仕上げ加工は、図７に示されているよう
に支持体１０を平面化するために実施される。
は、パッド酸化物層を覆い、したがってこのパッド酸化
物層は、湿式化学的エッチング処理によって惹起される
他のアンダーカットから保護される。湿式化学的処理、
例えば弗化水素酸浴によるパッドＴＥＯＳ層１８の除去
それ自体は、不利にパッド酸化物層を浸食することなく
達成させることができる。図６に示されているように、
パッドＴＥＯＳ層が除去された後、ポリシリコンプラグ
３４は、パッド窒化物層１６上に拡大される。従って、
付加的なＣＭＰ仕上げ加工は、図７に示されているよう
に支持体１０を平面化するために実施される。
【００１７】図８ないし図１５は、本発明の１つの実施
態様を示す。本発明は、パッド酸化物層に付加的にアン
ダーカットを付けることなく深溝の形成後にエッチング
マスクの硬質マスク層の除去を可能にする。前記したよ
うに、このように付加的にアンダーカットが付けられる
ことは、その後の処理工程、例えばＣＭＰに不利な影響
を及ぼす。
態様を示す。本発明は、パッド酸化物層に付加的にアン
ダーカットを付けることなく深溝の形成後にエッチング
マスクの硬質マスク層の除去を可能にする。前記したよ
うに、このように付加的にアンダーカットが付けられる
ことは、その後の処理工程、例えばＣＭＰに不利な影響
を及ぼす。
【００１８】図８によれば、パッド積重ね物４２は、図
示されているように、半導体支持体４０の表面上に形成
されている。このパッド積重ね物は、支持体中で電気容
量貯蔵溝を定義しかつ形成させるためにリソグラフィー
マスクとして役立つ。図示されているように、パッド積
重ね物は、付着促進層４４、研磨停止層４６、硬質マス
クエッチング停止層４８および硬質マスク層５０を含め
て複数のパッド被膜から成り、この場合これらの層は、
支持体の表面上に連続的に形成されている。種々の常用
の技術は、パッド被膜の形成のために有用である。これ
らの技術は、例えば熱的酸化および種々の化学蒸着（CV
D）技術、例えば低圧ＣＶＤ（LPCVD）、大気圧ＣＶＤ
（APCVD）およびプラズマＣＶＤ（LPCVD）を包含する。
このような技術は、スツェ（Sze）、VLSI Technology,
第２版, McGraw-Hill（1988）に記載されており、この
場合この刊行物は、参照のためにのみ本明細書中に記載
されている。
示されているように、半導体支持体４０の表面上に形成
されている。このパッド積重ね物は、支持体中で電気容
量貯蔵溝を定義しかつ形成させるためにリソグラフィー
マスクとして役立つ。図示されているように、パッド積
重ね物は、付着促進層４４、研磨停止層４６、硬質マス
クエッチング停止層４８および硬質マスク層５０を含め
て複数のパッド被膜から成り、この場合これらの層は、
支持体の表面上に連続的に形成されている。種々の常用
の技術は、パッド被膜の形成のために有用である。これ
らの技術は、例えば熱的酸化および種々の化学蒸着（CV
D）技術、例えば低圧ＣＶＤ（LPCVD）、大気圧ＣＶＤ
（APCVD）およびプラズマＣＶＤ（LPCVD）を包含する。
このような技術は、スツェ（Sze）、VLSI Technology,
第２版, McGraw-Hill（1988）に記載されており、この
場合この刊行物は、参照のためにのみ本明細書中に記載
されている。
【００１９】詳述すれば、硬質マスク層は、先行する層
に暴露されるような程度にＴＥＯＳ層の浸食から深溝の
形成のためのＲＩＥ処理法を保護するのに十分な厚さの
ＴＥＯＳ層から成る。他の材料、例えば硼素ドープした
珪酸塩ガラス（BSG）も有用である。典型的には、ＴＥ
ＯＳ層は、約５０００〜７０００オングストローム（Å
）の厚さである。この硬質マスク層の下方には、硬質
マスクエッチング停止層４８が存在する。この硬質マス
クエッチング停止層は、異方性をもたせる乾式処理、例
えばＲＩＥの使用を可能にする。このＲＩＥは、硬質マ
スクエッチング停止層に対して選択的に行なわれ、先行
する層の暴露を阻止するために、硬質マスクエッチング
停止層の除去なしに有効に硬質マスク層を除去すること
ができる。１つの実施態様において、硬質マスクエッチ
ング停止層は、硬質マスク層５０の除去の間に先行する
パッド被膜の暴露を阻止するのに十分な厚さを有するポ
リシリコン層から成る。典型的に、このエッチング停止
層の厚さは、約４０〜６０ナノメートル（nm）である。
１つの実験において、深溝の形成のためのＲＩＥ処理後
に約５０〜２５０ｎｍの厚さを有するＴＥＯＳ硬質マス
クは除去されるけれども、約５０ｎｍのポリシリコンエ
ッチング停止層は、先行するパッド被膜の暴露を阻止す
るのに十分であった。
に暴露されるような程度にＴＥＯＳ層の浸食から深溝の
形成のためのＲＩＥ処理法を保護するのに十分な厚さの
ＴＥＯＳ層から成る。他の材料、例えば硼素ドープした
珪酸塩ガラス（BSG）も有用である。典型的には、ＴＥ
ＯＳ層は、約５０００〜７０００オングストローム（Å
）の厚さである。この硬質マスク層の下方には、硬質
マスクエッチング停止層４８が存在する。この硬質マス
クエッチング停止層は、異方性をもたせる乾式処理、例
えばＲＩＥの使用を可能にする。このＲＩＥは、硬質マ
スクエッチング停止層に対して選択的に行なわれ、先行
する層の暴露を阻止するために、硬質マスクエッチング
停止層の除去なしに有効に硬質マスク層を除去すること
ができる。１つの実施態様において、硬質マスクエッチ
ング停止層は、硬質マスク層５０の除去の間に先行する
パッド被膜の暴露を阻止するのに十分な厚さを有するポ
リシリコン層から成る。典型的に、このエッチング停止
層の厚さは、約４０〜６０ナノメートル（nm）である。
１つの実験において、深溝の形成のためのＲＩＥ処理後
に約５０〜２５０ｎｍの厚さを有するＴＥＯＳ硬質マス
クは除去されるけれども、約５０ｎｍのポリシリコンエ
ッチング停止層は、先行するパッド被膜の暴露を阻止す
るのに十分であった。
【００２０】また、窒化珪素に対して選択的なＲＩＥ処
理は、ＴＥＯＳ層の除去のために実施される。窒化珪素
に対して選択的なＲＩＥの使用により、パッド窒化物
は、ＴＥＯＳ層の除去の間にエッチング停止層として役
立つことができ、ＴＥＯＳ層５０とパッド窒化物層４６
との間のエッチング停止層４８は、排除することができ
る。その後に記載から明らかなように、本発明によれ
ば、硬質マスク層５０の除去のための常用の湿式化学的
処理法によって惹起されるパッド酸化物層４４のアンダ
ーカットは減少される。
理は、ＴＥＯＳ層の除去のために実施される。窒化珪素
に対して選択的なＲＩＥの使用により、パッド窒化物
は、ＴＥＯＳ層の除去の間にエッチング停止層として役
立つことができ、ＴＥＯＳ層５０とパッド窒化物層４６
との間のエッチング停止層４８は、排除することができ
る。その後に記載から明らかなように、本発明によれ
ば、硬質マスク層５０の除去のための常用の湿式化学的
処理法によって惹起されるパッド酸化物層４４のアンダ
ーカットは減少される。
【００２１】研磨停止層４６は、例えばＬＰＣＶＤによ
って形成される窒化物層から成る。この窒化物層の厚さ
は、研磨工程、例えばＣＭＰを下方の層の暴露から保護
するのに十分である。
って形成される窒化物層から成る。この窒化物層の厚さ
は、研磨工程、例えばＣＭＰを下方の層の暴露から保護
するのに十分である。
【００２２】典型的には、窒化物層の厚さは、約２００
〜２４０ｎｍ、好ましくは約２２０ｎｍである。付着促
進被膜は、例えば約７０〜１２０Å、好ましくは約８０
Åの厚さを有する熱的に成長するパッド酸化物層から成
る。
〜２４０ｎｍ、好ましくは約２２０ｎｍである。付着促
進被膜は、例えば約７０〜１２０Å、好ましくは約８０
Åの厚さを有する熱的に成長するパッド酸化物層から成
る。
【００２３】図９は、深溝が位置している支持体４０の
下方部分を暴露するためにマスク層４２の選択された領
域５２を除去する常用のフォトグラフィー技術を使用す
ることによりマスク層４２をパターン化した後の図８の
支持体を示す。
下方部分を暴露するためにマスク層４２の選択された領
域５２を除去する常用のフォトグラフィー技術を使用す
ることによりマスク層４２をパターン化した後の図８の
支持体を示す。
【００２４】図１０においては、深溝５４は、常用の異
方性をもたせるＲＩＥ溝エッチングの場合に形成され
る。側壁の不動態化被膜６０は、ＲＩＥ溝エッチングの
間に溝側壁５６の上方部分５８上に形成される。図１１
においては、側壁の不動態化被膜は、弗化水素緩衝液ま
たは希釈液中への浸漬によって湿式化学的に除去され
る。酸浸漬の時間は、実質的に側壁の不動態化被膜のみ
を除去するために最適化される。実質的に側壁の不動態
化被膜のみを除去するために酸浸漬を最適化することに
よって、酸化物層が酸に暴露される時間の割合は、比較
的に短い。結果として、パッド酸化物層にアンダーカッ
トが付けられることは、減少される。実際に、約１〜６
ｎｍのアンダーカットがパッド酸化物層中に付けられ
る。
方性をもたせるＲＩＥ溝エッチングの場合に形成され
る。側壁の不動態化被膜６０は、ＲＩＥ溝エッチングの
間に溝側壁５６の上方部分５８上に形成される。図１１
においては、側壁の不動態化被膜は、弗化水素緩衝液ま
たは希釈液中への浸漬によって湿式化学的に除去され
る。酸浸漬の時間は、実質的に側壁の不動態化被膜のみ
を除去するために最適化される。実質的に側壁の不動態
化被膜のみを除去するために酸浸漬を最適化することに
よって、酸化物層が酸に暴露される時間の割合は、比較
的に短い。結果として、パッド酸化物層にアンダーカッ
トが付けられることは、減少される。実際に、約１〜６
ｎｍのアンダーカットがパッド酸化物層中に付けられ
る。
【００２５】今や、処理のこの段階で、残存するパッド
ＴＥＯＳ層５０は、異方性をもたせる処理、例えば乾式
ＲＩＥエッチング処理を使用することにより除去され
る。ＲＩＥは、パッドエッチング停止層の材料に対して
高度に選択的に行なわれる（即ち、ＴＥＯＳに比べて著
しく低い速度でエッチング停止層の材料をエッチングす
る）。１つの実施態様において、パッドエッチング停止
層はポリシリコンから成るので、ＲＩＥは、ポリシリコ
ンに対して高度に選択的に行なわれる。ＲＩＥの結果
は、図１２に示されている。ＲＩＥエッチング処理法
は、異方性をもたせる処理であるので、垂直方向のイオ
ン衝撃に暴露される位置のみがエッチングされる。パッ
ド酸化物層４４に付加的なアンダーカットが付けられる
ことはない。それというのも、垂直方向のイオン衝撃
は、パッド窒化物層４６によって隠されてしまうからで
ある。従って、常用の溝形成技術を用いた場合に必要と
されるシリコンプラグでのパッド酸化物層４４の保護
は、不必要である。更に、直ぐ次の処理工程により平面
状の表面が有利にもたらされ（即ち、ＴＥＯＳ層なし
に）、それによってＴＥＯＳ層の除去後に常法において
必要とされるＣＭＰ研磨工程は不要となる。
ＴＥＯＳ層５０は、異方性をもたせる処理、例えば乾式
ＲＩＥエッチング処理を使用することにより除去され
る。ＲＩＥは、パッドエッチング停止層の材料に対して
高度に選択的に行なわれる（即ち、ＴＥＯＳに比べて著
しく低い速度でエッチング停止層の材料をエッチングす
る）。１つの実施態様において、パッドエッチング停止
層はポリシリコンから成るので、ＲＩＥは、ポリシリコ
ンに対して高度に選択的に行なわれる。ＲＩＥの結果
は、図１２に示されている。ＲＩＥエッチング処理法
は、異方性をもたせる処理であるので、垂直方向のイオ
ン衝撃に暴露される位置のみがエッチングされる。パッ
ド酸化物層４４に付加的なアンダーカットが付けられる
ことはない。それというのも、垂直方向のイオン衝撃
は、パッド窒化物層４６によって隠されてしまうからで
ある。従って、常用の溝形成技術を用いた場合に必要と
されるシリコンプラグでのパッド酸化物層４４の保護
は、不必要である。更に、直ぐ次の処理工程により平面
状の表面が有利にもたらされ（即ち、ＴＥＯＳ層なし
に）、それによってＴＥＯＳ層の除去後に常法において
必要とされるＣＭＰ研磨工程は不要となる。
【００２６】本発明の選択的な実施態様において、側壁
の不動態化被膜は、必要に応じて乾式ＲＩＥ ＴＥＯＳ
除去処理の間に残りのパッドＴＥＯＳ層と一緒に同時に
除去されることができ、それによって弗化水素酸緩衝液
中での浸漬の必要性は、排除される。従って、パッド酸
化物層４４にアンダーカットが付けられることは、さら
に減少させることができる。
の不動態化被膜は、必要に応じて乾式ＲＩＥ ＴＥＯＳ
除去処理の間に残りのパッドＴＥＯＳ層と一緒に同時に
除去されることができ、それによって弗化水素酸緩衝液
中での浸漬の必要性は、排除される。従って、パッド酸
化物層４４にアンダーカットが付けられることは、さら
に減少させることができる。
【００２７】更に、パッドＴＥＯＳ層を乾式除去した
後、ＤＲＡＭ処理は連続させることができる。より詳述
すれば、図１３に示されているように、このことは、常
用の熱的酸化技術を使用することにより深溝５４の全面
に沿って薄手の誘電被膜またはノード誘電層６４を形成
させることを包含している。次に、図１４によれば、深
溝５４は、常用の技術、例えば低圧化学蒸着法を使用す
ることによりポリシリコンプラグ６６で充填される。ま
た、ポリシリコンの蒸着によりポリシリコン層６８も形
成される。ポリシリコンプラグ６６およびパッドポリシ
リコン層４８の過剰のポリシリコン層６８は、化学的機
械的研磨（CMP）工程によって除去される。図１５によ
れば、ＣＭＰ工程により生じる構造体が示されている。
後、ＤＲＡＭ処理は連続させることができる。より詳述
すれば、図１３に示されているように、このことは、常
用の熱的酸化技術を使用することにより深溝５４の全面
に沿って薄手の誘電被膜またはノード誘電層６４を形成
させることを包含している。次に、図１４によれば、深
溝５４は、常用の技術、例えば低圧化学蒸着法を使用す
ることによりポリシリコンプラグ６６で充填される。ま
た、ポリシリコンの蒸着によりポリシリコン層６８も形
成される。ポリシリコンプラグ６６およびパッドポリシ
リコン層４８の過剰のポリシリコン層６８は、化学的機
械的研磨（CMP）工程によって除去される。図１５によ
れば、ＣＭＰ工程により生じる構造体が示されている。
【００２８】本明細書中に記載された実施態様は、例示
的なものにすぎず、当業者であれば、本明細書中に記載
されたものと機能的に等価の要素を利用することにより
実施態様の多種多様の変法および変更が可能である。任
意および全部のかかる変法または変更ならびに当業者に
とって明らかになる可能性のある他のものは、係属され
た特許請求の範囲によって定義された本発明の範囲内に
包含されるものであることが意図されている。
的なものにすぎず、当業者であれば、本明細書中に記載
されたものと機能的に等価の要素を利用することにより
実施態様の多種多様の変法および変更が可能である。任
意および全部のかかる変法または変更ならびに当業者に
とって明らかになる可能性のある他のものは、係属され
た特許請求の範囲によって定義された本発明の範囲内に
包含されるものであることが意図されている。
【図１】ＴＥＯＳマスクを除去するための公知技術水準
による方法により形成された支持体の一部の一例を示す
断面図。
による方法により形成された支持体の一部の一例を示す
断面図。
【図２】ＴＥＯＳマスクを除去するための公知技術水準
による方法により形成された支持体の一部の一例を示す
断面図。
による方法により形成された支持体の一部の一例を示す
断面図。
【図３】ＴＥＯＳマスクを除去するための公知技術水準
による方法により形成された支持体の一部の一例を示す
断面図。
による方法により形成された支持体の一部の一例を示す
断面図。
【図４】ＴＥＯＳマスクを除去するための公知技術水準
による方法により形成された支持体の一部の一例を示す
断面図。
による方法により形成された支持体の一部の一例を示す
断面図。
【図５】ＴＥＯＳマスクを除去するための公知技術水準
による方法により形成された支持体の一部の一例を示す
断面図。
による方法により形成された支持体の一部の一例を示す
断面図。
【図６】ＴＥＯＳマスクを除去するための公知技術水準
による方法により形成された支持体の一部の一例を示す
断面図。
による方法により形成された支持体の一部の一例を示す
断面図。
【図７】ＴＥＯＳマスクを除去するための公知技術水準
による方法により形成された支持体の一部の一例を示す
断面図。
による方法により形成された支持体の一部の一例を示す
断面図。
【図８】本発明によるＴＥＯＳマスクを除去するための
エッチング停止層としてのパッド積重ね物をポリシリコ
ンで蒸着した後の支持体の一部を示す断面図。
エッチング停止層としてのパッド積重ね物をポリシリコ
ンで蒸着した後の支持体の一部を示す断面図。
【図９】パッド積重ね物をパターン化した後の図８の支
持体の一部を示す断面図。
持体の一部を示す断面図。
【図１０】深部溝エッチング処理した後の図９の支持体
の一部を示す断面図。
の一部を示す断面図。
【図１１】側壁の不動態化ストリッピング後の図１０の
支持体の一部を示す断面図。
支持体の一部を示す断面図。
【図１２】パッドＴＥＯＳ層を除去した後の図１１の支
持体の一部を示す断面図。
持体の一部を示す断面図。
【図１３】ノード誘電層の形成後の図１２の支持体の一
部を示す断面図。
部を示す断面図。
【図１４】溝をポリシリコンで充填した後の図１３の支
持体の一部を示す断面図。
持体の一部を示す断面図。
【図１５】ポリシリコンパッドエッチング停止層をＣＭ
Ｐにより除去した後の図１４の支持体の一部を示す断面
図。
Ｐにより除去した後の図１４の支持体の一部を示す断面
図。
１０ 支持体、 １２ パッド積重ね物、 １４ パッ
ド酸化物層、 １６パッド窒化物層、 １８ パッドＴ
ＥＯＳ層、 ２０ 電気容量貯蔵溝、 ２１溝の側壁、
２２ 溝の側壁の上部分、 ２４ 不動態化被膜、
２６ 上面角部、 ２８ 端縁、 ３０ 端縁、 ３１
パッド窒化物層の一部分、 ３２ノード誘電層、 ３
４ ポリシリコンプラグ、 ３６ ポリシリコン層、
４０ 支持体、 ４２ マスク層、 ４４ パッド酸化
物層、 ４６ パッド窒化物層、 ４８ エッチング停
止層、 ５０ 硬質マスク層、 ５２ マスク層の選択
された領域、 ５４ 深溝、 ５６ 溝側壁、 ５８
溝側壁の上方部分、６０ 側壁の不動態化被膜、 ６４
ノード誘電層、 ６６ ポリシリコンプラグ、 ６８
ポリシリコン層
ド酸化物層、 １６パッド窒化物層、 １８ パッドＴ
ＥＯＳ層、 ２０ 電気容量貯蔵溝、 ２１溝の側壁、
２２ 溝の側壁の上部分、 ２４ 不動態化被膜、
２６ 上面角部、 ２８ 端縁、 ３０ 端縁、 ３１
パッド窒化物層の一部分、 ３２ノード誘電層、 ３
４ ポリシリコンプラグ、 ３６ ポリシリコン層、
４０ 支持体、 ４２ マスク層、 ４４ パッド酸化
物層、 ４６ パッド窒化物層、 ４８ エッチング停
止層、 ５０ 硬質マスク層、 ５２ マスク層の選択
された領域、 ５４ 深溝、 ５６ 溝側壁、 ５８
溝側壁の上方部分、６０ 側壁の不動態化被膜、 ６４
ノード誘電層、 ６６ ポリシリコンプラグ、 ６８
ポリシリコン層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 カール パウル ムラー アメリカ合衆国 ニューヨーク ワッピン ガーズ フォールズ ブラザーズ ロード 89 (72)発明者 ベルンハルト ポッシェンリーダー フランス国 セ クル ラ セル レ ベ ルジェロネッテ 10 (72)発明者 クラウス ロイトナー アメリカ合衆国 ニューヨーク ワッピン ガーズ フォールズ タウン ヴュー ド ライヴ 208
Claims (2)
- 【請求項１】 デバイスの二次加工の場合にデバイス構
造をパターン化するために使用されるマスクの除去方法
において、半導体材料の支持体を準備し；この支持体上
に、第１層上の硬質マスクエッチング停止層とこの硬質
マスクエッチング停止層上の硬質マスク層とを有するマ
スクを形成させ；選択された領域を定義するためにマス
クをパターン化し；かつ異方性をもたせる処理を実施
し、選択された領域内に位置していない支持体表面上の
硬質マスク層の一部分を除去し、この場合異方性をもた
せる処理は、硬質マスクエッチング停止層の除去を有効
に阻止するために硬質マスクエッチング停止層に対して
選択的に行なわれ、かつ異方性をもたせる処理により、
マスクの残存層のアンダーカットが減少されることを特
徴とする、マスクの除去方法。 - 【請求項２】 ランダムアクセスメモリーセルのための
電気容量蓄積溝を二次加工する方法において、半導体材
料の支持体を準備し；この支持体上に、第１層上の硬質
マスクエッチング停止層とこの硬質マスクエッチング停
止層上の硬質マスク層とを有するマスクを形成させ；マ
スクをパターン化し、溝を形成させるために選択された
領域を定義し；選択された領域内の支持体の一部分を除
去し、溝を形成させ；支持体表面上の硬質マスク層の一
部分を除去するために異方性をもたせる処理を実施し、
この場合異方性をもたせる処理は、硬質マスクエッチン
グ停止層の除去を有効に阻止するために硬質マスクエッ
チング停止層に対して選択的に行なわれ、かつ異方性を
もたせる処理により、マスクの残存層のアンダーカット
が減少され；溝中にノード誘電層を形成させ；かつ溝を
ポリシリコン材料で充填することを特徴とする、電気容
量蓄積溝の二次加工方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/777,156 US5776808A (en) | 1996-12-26 | 1996-12-26 | Pad stack with a poly SI etch stop for TEOS mask removal with RIE |
| US08/777156 | 1996-12-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10200076A true JPH10200076A (ja) | 1998-07-31 |
Family
ID=25109444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9356623A Withdrawn JPH10200076A (ja) | 1996-12-26 | 1997-12-25 | マスクの除去方法および電気容量蓄積溝の二次加工方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5776808A (ja) |
| EP (1) | EP0854510A3 (ja) |
| JP (1) | JPH10200076A (ja) |
| KR (1) | KR19980064673A (ja) |
| TW (1) | TW360976B (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5942449A (en) * | 1996-08-28 | 1999-08-24 | Micron Technology, Inc. | Method for removing an upper layer of material from a semiconductor wafer |
| US5955756A (en) * | 1997-05-29 | 1999-09-21 | International Business Machines Corporation | Trench separator for self-defining discontinuous film |
| US6013937A (en) * | 1997-09-26 | 2000-01-11 | Siemens Aktiengesellshaft | Buffer layer for improving control of layer thickness |
| US6020091A (en) * | 1997-09-30 | 2000-02-01 | Siemens Aktiengesellschaft | Hard etch mask |
| US5907771A (en) * | 1997-09-30 | 1999-05-25 | Siemens Aktiengesellschaft | Reduction of pad erosion |
| US5930645A (en) * | 1997-12-18 | 1999-07-27 | Advanced Micro Devices, Inc. | Shallow trench isolation formation with reduced polish stop thickness |
| US6143663A (en) * | 1998-01-22 | 2000-11-07 | Cypress Semiconductor Corporation | Employing deionized water and an abrasive surface to polish a semiconductor topography |
| US6200896B1 (en) | 1998-01-22 | 2001-03-13 | Cypress Semiconductor Corporation | Employing an acidic liquid and an abrasive surface to polish a semiconductor topography |
| US6190955B1 (en) * | 1998-01-27 | 2001-02-20 | International Business Machines Corporation | Fabrication of trench capacitors using disposable hard mask |
| US6121106A (en) * | 1998-03-11 | 2000-09-19 | International Business Machines Corporation | Method for forming an integrated trench capacitor |
| US6171180B1 (en) * | 1998-03-31 | 2001-01-09 | Cypress Semiconductor Corporation | Planarizing a trench dielectric having an upper surface within a trench spaced below an adjacent polish stop surface |
| US5972124A (en) | 1998-08-31 | 1999-10-26 | Advanced Micro Devices, Inc. | Method for cleaning a surface of a dielectric material |
| US6534378B1 (en) | 1998-08-31 | 2003-03-18 | Cypress Semiconductor Corp. | Method for forming an integrated circuit device |
| US6232231B1 (en) | 1998-08-31 | 2001-05-15 | Cypress Semiconductor Corporation | Planarized semiconductor interconnect topography and method for polishing a metal layer to form interconnect |
| DE19844102C2 (de) * | 1998-09-25 | 2000-07-20 | Siemens Ag | Herstellverfahren für eine Halbleiterstruktur |
| US6566249B1 (en) | 1998-11-09 | 2003-05-20 | Cypress Semiconductor Corp. | Planarized semiconductor interconnect topography and method for polishing a metal layer to form wide interconnect structures |
| US6140206A (en) * | 1999-06-14 | 2000-10-31 | Chartered Semiconductor Manufacturing Ltd. | Method to form shallow trench isolation structures |
| US6232170B1 (en) * | 1999-06-16 | 2001-05-15 | International Business Machines Corporation | Method of fabricating trench for SOI merged logic DRAM |
| US6318384B1 (en) | 1999-09-24 | 2001-11-20 | Applied Materials, Inc. | Self cleaning method of forming deep trenches in silicon substrates |
| TW552669B (en) * | 2000-06-19 | 2003-09-11 | Infineon Technologies Corp | Process for etching polysilicon gate stacks with raised shallow trench isolation structures |
| US6509226B1 (en) * | 2000-09-27 | 2003-01-21 | International Business Machines Corporation | Process for protecting array top oxide |
| US6969684B1 (en) | 2001-04-30 | 2005-11-29 | Cypress Semiconductor Corp. | Method of making a planarized semiconductor structure |
| US6613649B2 (en) * | 2001-12-05 | 2003-09-02 | Chartered Semiconductor Manufacturing Ltd | Method for buffer STI scheme with a hard mask layer as an oxidation barrier |
| US6828678B1 (en) | 2002-03-29 | 2004-12-07 | Silicon Magnetic Systems | Semiconductor topography with a fill material arranged within a plurality of valleys associated with the surface roughness of the metal layer |
| US7015115B1 (en) * | 2003-02-20 | 2006-03-21 | Newport Fab, Llc | Method for forming deep trench isolation and related structure |
| TWI227932B (en) * | 2003-06-23 | 2005-02-11 | Promos Technologies Inc | Method for forming a bottle-shaped trench |
| DE102004004879B4 (de) * | 2004-01-30 | 2008-03-13 | Qimonda Ag | Maskierungsvorrichtung zur Maskierung beim Trockenätzen und Verfahren zum Maskieren beim Trockenätzen eines zu strukturierenden Substrats |
| US7291541B1 (en) | 2004-03-18 | 2007-11-06 | National Semiconductor Corporation | System and method for providing improved trench isolation of semiconductor devices |
| KR100688750B1 (ko) * | 2005-08-18 | 2007-03-02 | 동부일렉트로닉스 주식회사 | 섀로우 트렌치 아이솔레이션의 제조방법 |
| US9012296B2 (en) * | 2012-12-11 | 2015-04-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Self-aligned deep trench capacitor, and method for making the same |
| US9048301B2 (en) | 2013-10-16 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company Limited | Nanowire MOSFET with support structures for source and drain |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2200794A (en) * | 1986-11-19 | 1988-08-10 | Plessey Co Plc | Semiconductor device manufacture |
| US5118384A (en) * | 1990-04-03 | 1992-06-02 | International Business Machines Corporation | Reactive ion etching buffer mask |
| FR2669466B1 (fr) * | 1990-11-16 | 1997-11-07 | Michel Haond | Procede de gravure de couches de circuit integre a profondeur fixee et circuit integre correspondant. |
| US5593912A (en) * | 1994-10-06 | 1997-01-14 | International Business Machines Corporation | SOI trench DRAM cell for 256 MB DRAM and beyond |
| US5686345A (en) * | 1996-01-30 | 1997-11-11 | International Business Machines Corporation | Trench mask for forming deep trenches in a semiconductor substrate, and method of using same |
-
1996
- 1996-12-26 US US08/777,156 patent/US5776808A/en not_active Expired - Lifetime
-
1997
- 1997-12-22 EP EP97310402A patent/EP0854510A3/en not_active Withdrawn
- 1997-12-23 TW TW086119585A patent/TW360976B/zh not_active IP Right Cessation
- 1997-12-25 JP JP9356623A patent/JPH10200076A/ja not_active Withdrawn
- 1997-12-26 KR KR1019970074008A patent/KR19980064673A/ko not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980064673A (ko) | 1998-10-07 |
| US5776808A (en) | 1998-07-07 |
| TW360976B (en) | 1999-06-11 |
| EP0854510A2 (en) | 1998-07-22 |
| EP0854510A3 (en) | 1999-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10200076A (ja) | マスクの除去方法および電気容量蓄積溝の二次加工方法 | |
| US6153474A (en) | Method of controllably forming a LOCOS oxide layer over a portion of a vertically extending sidewall of a trench extending into a semiconductor substrate | |
| JPH0217637A (ja) | 高度に平面化された集積回路構造を作るための方法 | |
| KR100538810B1 (ko) | 반도체소자의 소자분리 방법 | |
| US6110792A (en) | Method for making DRAM capacitor strap | |
| KR100520846B1 (ko) | 플로팅 게이트 형성 방법 및 이를 이용한 불휘발성 메모리장치의 제조방법 | |
| CN110943163A (zh) | 一种改善电容孔形貌的方法 | |
| JP3999403B2 (ja) | Ｄｒａｍセルキャパシタの製造方法 | |
| JP2002151689A (ja) | 半導体素子及びその形成方法 | |
| JP3262059B2 (ja) | 半導体装置の製造方法 | |
| JPH10125865A (ja) | 半導体装置、半導体記憶装置、およびその製造方法 | |
| JP2003500829A (ja) | 特異なディープトレンチを形成する過程 | |
| US6124184A (en) | Method for forming isolation region of semiconductor device | |
| US7118975B2 (en) | Method for manufacturing a semiconductor device | |
| JP2622243B2 (ja) | 半導体素子のスタックキャパシター製造方法 | |
| KR20010059982A (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100230384B1 (ko) | 반도체소자의 트렌치 형성방법 | |
| JPH11312730A (ja) | 半導体装置の製造方法 | |
| JPH0575060A (ja) | 半導体記憶装置の製造方法 | |
| KR100305143B1 (ko) | 반도체장치의 소자분리막 형성방법 | |
| KR100190070B1 (ko) | 반도체장치의 소자분리 방법 | |
| KR980012242A (ko) | 반도체 장치의 소자 분리 영역 형성 방법 | |
| KR0123730B1 (ko) | 트렌치와 필드절연막으로 소자분리된 반도체 장치 및 그 제조방법 | |
| KR19990086279A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR0151040B1 (ko) | 반도체장치의 소자분리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050301 |