JPH10200113A - 半導体回路 - Google Patents

半導体回路

Info

Publication number
JPH10200113A
JPH10200113A JP35895496A JP35895496A JPH10200113A JP H10200113 A JPH10200113 A JP H10200113A JP 35895496 A JP35895496 A JP 35895496A JP 35895496 A JP35895496 A JP 35895496A JP H10200113 A JPH10200113 A JP H10200113A
Authority
JP
Japan
Prior art keywords
region
metal element
semiconductor circuit
added
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP35895496A
Other languages
English (en)
Other versions
JPH10200113A5 (ja
JP3734582B2 (ja
Inventor
Hisashi Otani
久 大谷
Jun Koyama
潤 小山
Shunpei Yamazaki
舜平 山崎
Yasushi Ogata
靖 尾形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP35895496A priority Critical patent/JP3734582B2/ja
Priority to US08/998,964 priority patent/US6011275A/en
Publication of JPH10200113A publication Critical patent/JPH10200113A/ja
Priority to US09/455,991 priority patent/US7026193B1/en
Publication of JPH10200113A5 publication Critical patent/JPH10200113A5/ja
Application granted granted Critical
Publication of JP3734582B2 publication Critical patent/JP3734582B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 高速動作(一般に数十MHz以上の動作速
度)が可能な薄膜トランジスタ回路を作製する。 【解決手段】 絶縁基板上に形成された少なくとも1つ
の薄膜トランジスタを有する回路であって、結晶性を助
長する金属元素の添加領域105は、前記薄膜トランジ
スタを形成する半導体の島領域101と距離yの間隔を
もって配置されていて、wの幅を有し、半導体の島領域
101の端部よりも距離xだけ長手方向に延在するよう
にする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は薄膜トランジスタ回
路及び薄膜トランジスタを用いた液晶表示装置に関す
る。特にガラスや石英等の絶縁基板、あるいは単結晶上
に絶縁層を設けたSOIなどに設けられた薄膜トランジ
スタ回路の作製方法に関する。
【0002】
【従来の技術】ガラス基板や石英基板上に結晶性を有す
る珪素膜を成膜し、その珪素膜でもって、薄膜トランジ
スタを作製する技術が知られている。現在、LSIの代
わりに基板上画素マトリクス周辺にTFTで液晶表示装
置の駆動回路を一体形成する周辺駆動回路一体化が進め
られている。この駆動回路一体化により、液晶表示装置
の小型化ができるとともにコストダウンが可能となっ
た。このような構成において、周辺駆動回路のさらなる
高速動作が必要とされるようになった。しかし、これま
での高温ポリシリコンTFT及び低温ポリシリコンTF
Tで形成された回路では、必要な高速動作を得ることが
困難であった。
【0003】そこで、非晶質半導体層の結晶性を助長さ
せるための金属元素を添加する工程を加えることで、必
要な高速駆動を得られることが見出された。しかし、ま
だこの工程を用いた個々の薄膜トランジスタは、その駆
動速度および電気特性が不均一である等の問題が生じて
いた。
【0004】
【発明が解決しようとする課題】本明細書で開示する発
明は、上記のような高速動作(一般に数十MHz以上の
動作速度)が要求される薄膜トランジスタ回路を作製す
ることを課題とする。
【0005】従来、結晶性を助長させるための金属元素
は、薄膜トランジスタにとっては不純物であり、結晶化
後の工程で除去しても、完全には除去できないため、必
要最低限な量を添加するのが望ましいとされていた。そ
のため、結晶性を助長させるために形成した金属元素添
加領域105は、図1(b)に示すように、半導体の島
領域101と比較して同じか、それ以下の形状を有して
いた。
【0006】添加された金属元素は、加熱工程により、
図1(b)に示すように、楕円状に拡散して半導体領域
を結晶化を助長する。しかし、図1(b)のような従来
方法で結晶化された半導体の島領域101は、金属元素
拡散領域内に半導体領域101が存在し、結晶化が助長
されているのにかかわらず、各々のトランジスタの特性
にばらつきが見られた。
【0007】本発明人は、そのトランジスタの特性のば
らつきの原因を調べた。そして、半導体の島領域101
の結晶成長の方向が、金属元素添加領域105と離れる
にしたがって、薄膜トランジスタを構成する半導体の島
領域のキャリアの移動方向と一致していないことが判明
した。
【0008】
【課題を解決するための手段】本明細書で開示する発明
の一つは、絶縁基板上に形成された少なくとも1つの薄
膜トランジスタを有する回路であって、前記薄膜トラン
ジスタの活性層は、長手形状を有する珪素の結晶化を助
長する金属元素を添加した領域から基板に平行な方向に
結晶成長した領域を用いて構成されており、金属元素の
添加領域の長手方向は、活性層におけるキャリアの移動
方向に一致あるいは概略一致し、前記金属元素の添加領
域は、活性層の端部より長く延在していることを特徴と
する。
【0009】上記構成において、結晶化工程で、前記金
属元素の添加領域から金属元素が1次元的に拡散する領
域内に、活性層を配置することが重要となる。即ち、図
1(b)に示すような結晶成長が放射状に(即ち2次元
的に)成長する領域を利用せずに、(a)に示すように
結晶成長方向が平行にそろった1次元的な、一つの方向
に結晶成長の向きがそろった領域を利用して活性層を形
成することが重要である。
【0010】珪素の結晶化を助長する金属元素として
は、Fe、Co、Ni、Ru、Rh、Pd、Os、I
r、Pt、Cu、Auから選ばれた一種または複数種類
のものを利用することができる。
【0011】他の発明の構成は、絶縁表面を有する基板
上に非晶質珪素膜を成膜する工程と、前記非晶質珪素膜
の上に、長手形状を有する珪素の結晶化を助長する金属
元素の添加領域を形成する工程と、加熱処理を施し、前
記金属元素の添加領域から基板に平行な方向に結晶成長
を行わす工程と、を有し、前記金属元素の添加領域は、
後の工程で形成される半導体の活性層パターンの端部よ
りも所定の距離だけ長手方向に延在して形成されている
ことを特徴とする。
【0012】本明細書で開示する発明では、図1(a)
で示すような金属元素添加領域105を設ける。
【0013】即ち、絶縁基板上に形成された少なくとも
1つの薄膜トランジスタを有する回路であって、金属元
素添加領域105は、前記薄膜トランジスタを形成する
半導体の島領域101と距離yの間隔をもって配置され
ていて、wの幅を有し、半導体の島領域101の端部よ
りも距離xだけ長手方向に延在するようにする。
【0014】本発明は、非晶質珪素膜の一部に珪素の結
晶化を助長する金属元素を選択的に導入する工程におい
て、開口部を有するマスクにより形成された金属元素添
加領域105は、半導体の島領域101と距離yの間隔
をもって配置されていて、wの幅と、半導体の島領域1
01の端部よりも距離xだけ長手方向に長い形状を有し
ている。
【0015】本発明における金属元素添加領域105が
半導体の島領域101の端部よりも長手方向に延在した
距離xは、少なくとも100μm以上が望ましい。しか
し、回路の配線の都合上100μm以上とできない場合
には、可能な限りで良い。
【0016】次に、半導体の島領域101から金属元素
添加領域105の間隔距離yは、10μm以上が望まし
い。しかし、回路の配線の都合上10μm以上とできな
い場合には、可能な限りで良い。また、金属元素添加領
域105の幅wは、10〜20μm程度が望ましいとさ
れている。
【0017】上記構成とすることで、金属元素添加領域
形成後の非晶質珪素膜結晶化工程により、金属元素が図
2(a)のように、拡散して非晶質珪素膜の結晶化を助
長する。
【0018】上記構成とすることで、結晶化が助長され
た珪素膜全体は、図2(a)中の矢印の方向に、連続し
て直線的な結晶粒界を有する結晶構造を有している。ま
た、図2(a)b−b’断面図である図2(b)で示さ
れるように基板に平行な方向へ結晶成長が進行する。
【0019】この結晶成長は、金属元素添加領域405
から周囲に向かって矢印方向に直線的に進行する。本発
明は、この結晶成長が直線的に進行する領域を広くし
て、半導体の島領域全体の結晶粒界を金属元素添加領域
に対して同一な方向にするというものである。この基板
に平行な方向への結晶成長を横成長またはラテラル成長
と称する。
【0020】そして、金属元素が直線的に拡散する領域
内に、半導体の島領域101が、配置されるよう金属元
素添加領域105を配置するようにすることが望まし
い。
【0021】また距離xを結晶成長距離の50%以上と
すると、半導体の島領域101が形成される領域を、結
晶成長が直線的に進行する領域とすることができる。
【0022】また、薄膜トランジスタを構成する半導体
の島領域101のキャリアの移動方向(全体として見た
場合のキャリアの移動方向)と結晶構造の連続性の方向
を概略一致させるとさらなる高速動作を期待できる。
【0023】なお、複数の薄膜トランジスタが連続して
直列または並列に配置されている場合は、最も端に位置
する薄膜トランジスタの半導体の島領域の端部よりも間
隔y、距離xだけ長手方向に延在した、wの幅の金属添
加領域を設ければよい。
【0024】本発明の金属添加領域は、結晶化後の金属
元素の除去工程により、除去される。しかし、開口部付
近は、金属元素が添加され、エッチングされやすくなる
ため、オーバーエッチングされて、図3(C)で示すよ
うに金属添加領域の形状の跡が残る。
【0025】この開口部の形状を有する跡の付近には、
結晶性を助長させるための金属元素が、他の場所と比較
して多く残存していると思われる。金属元素除去後、こ
の跡の上に配線を形成することによって、金属元素除去
後の工程による拡散を防ぐことができる。
【0026】本発明で開示する発明における結晶性珪素
膜を得る1方法として、以下の方法が推奨される。即
ち、非晶質珪素膜に対してニッケルに代表される珪素の
結晶化を助長する金属元素を導入し、さらに加熱処理を
施し、さらにハロゲン元素を含んだ雰囲気中での加熱処
理を行うこにより、結晶性珪素膜を得る。
【0027】上記金属元素としては、ニッケルが再現性
や効果の点で極めて好ましい。一般にこの金属元素とし
ては、Fe、Co、Ni、Ru、Rh、Pd、Os、I
r、Pt、Cu、Auから選ばれた一種または複数種類
のものを利用することができる。
【0028】ニッケル元素を利用した場合、最終的に珪
素膜中に残留するニッケルの濃度は、現状では1×10
14原子個/cm3 〜5×1018原子個/cm3 程度とな
るが、低いほど好ましい。熱酸化膜のゲッタリング条件
を詰めれば、この濃度の上限は5×1017原子個/cm
3 程度にまで低減できる。この濃度の計測は、SIMS
(2次イオン分析方法)を利用して計測できる。
【0029】一般的には、上記ニッケル濃度の下限は、
1×1016原子個/cm3 程度となる。これは、コスト
との兼ね合いを考えた場合、基板や装置に付着するニッ
ケル元素の影響を排除することが通常は困難であるから
である。
【0030】よって、一般的な作製工程に従った場合、
残留するニッケル元素の濃度は、1×1016原子個/c
3 〜5×1017原子個/cm3 となる。
【0031】また、熱酸化膜の作製工程において、当該
金属元素が熱酸化膜中に移動する関係から、得られた結
晶性珪素膜の厚さ方向におけるニッケル元素の濃度分布
に勾配または分布が発生する。
【0032】一般に結晶性珪素膜中の当該金属元素の濃
度は、熱酸化膜が形成される界面に向かって当該金属元
素の濃度が高くなる傾向が観察される。また、条件によ
っては、基板または下地膜に向かって、即ち裏面側の界
面に向かって当該金属元素の濃度が高くなる傾向も観察
される。
【0033】また、熱酸化膜の形成時に雰囲気中にハロ
ゲン元素を含有させた場合、このハロゲン元素も上記金
属元素と同様な濃度分布を示すものとなる。即ち、結晶
性珪素膜の表面および/または裏面に向かって含有濃度
が高くなる濃度分布を示すものとなる。
【0034】本明細書で開示する発明における結晶性珪
素膜は、その最終的な膜厚を好ましくは100Å〜75
0Å、より好ましくは150Å〜450Åとする。この
ような膜厚とすることにより、直線的方向に結晶性が連
続した特異な結晶構造をより顕著な形で再現性良く得る
ことができる。
【0035】この最終的な結晶性珪素膜の膜厚は、熱酸
化膜の成膜により膜厚を目減りすることを考慮して決定
する必要がある。
【0036】金属元素の導入方法としては、当該金属元
素を含んだ溶液を塗布する方法、CVD法による方法、
スパッタ法や蒸着法による方法、当該金属を含んだ電極
を利用したプラズマ処理による方法、ガス吸着法による
方法を挙げることができる。
【0037】ハロゲン元素を導入する方法としては、H
Cl、HF、HBr、Cl2 、F2、Br2 、CF4
を酸化性雰囲気(例えば酸素雰囲気)中に含有させる手
段を利用することができる。
【0038】また、熱酸化膜の形成時における雰囲気中
に水素ガスの導入を合わせて行い、ウエット酸化の作用
を利用することも有効である。
【0039】熱酸化膜の形成するための温度は極めて重
要なものとなる。後述するような素子単体で数十MHz
以上の動作を行わせることが可能で、S値が100(mV/
dec)以下というようなTFTを得るのであれば、熱酸化
膜の形成時における加熱温度を好ましくは800℃以
上、より好ましくは900°以上とすることが必要であ
る。
【0040】なおこの加熱温度の上限は、石英基板の耐
熱温度の上限である1100℃程度とすることが適当で
ある。
【0041】
【実施例】
〔実施例1〕図3(A)に薄膜トランジスタを使って構
成したスイッチ回路を液晶表示装置の駆動回路に応用し
た場合の本発明の実施例を示す。ここではアナログスイ
ッチ回路及び映像信号線周辺の配線構造の一部を例示す
る。
【0042】アナログスイッチ等のスイッチ回路は、短
時間で映像信号をデータ線に書き込まなければならず、
このためにも、高速動作させる必要がある。従来の高温
ポリシリコンTFT及び低温ポリシリコンTFTでは、
単結晶MOSFETと比較して結晶性が悪いためアナロ
グスイッチ等のスイッチ回路を構成した場合、必要な高
速動作を得ることは困難であった。
【0043】本発明の薄膜トランジスタ回路における半
導体領域は、金属添加領域を半導体領域よりも距離xだ
け延在させることで、半導体領域全体の結晶粒界をより
直線方向にすることを特徴としている。
【0044】本実施例においては、距離x=100μ
m、間隔距離y=10μm、幅w=10μmとした。図
3(A)におけるxは、y及びwにの長さに比べてほぼ
同程度であるが、作図上短縮したにすぎない。
【0045】本発明の半導体領域は、従来の高温ポリシ
リコンTFT及び低温ポリシリコンTFTよりも結晶化
の方向が一方向となっているため、単結晶MOSFET
と同等の高速動作を得ることができる。
【0046】図3(A)は、データ線駆動回路の映像信
号線周辺の基板上でのレイアウトの一部の上面図を例示
している。図3(C)は、図3(A)のa−a’の断面
図である。映像信号線Vは、引き出し配線SL1、SL
2及びP型またはN型半導体領域を介してデータ線DL
1に接続される。映像信号線Vは、引き出し配線SL1
は、コンタクトホールを通して半導体を介し、必要な映
像信号とのみ配線DL1に導電接続される。
【0047】図3(B)は、図3(A)の等価回路図で
ある。本実施例では、Pチャネル型TFTを2つを直列
に接続し、Nチャネル型TFTを2つを直列に接続し、
Pチャネル型TFT群とNチャネル型TFT群を並列に
組み合わせて図3(B)のように接続している。こうす
ることで、一方のトランジスタ群がONになると、他方
はOFFになるという具合に相補的に動作するアナログ
スイッチ回路である。
【0048】ここでは、TFTを2つを直列に接続して
いるが、2つ以上多数でも、1つでもよく、特性の劣化
に耐えうる大きさと数で配置するのが望ましいことはい
うまでもない。
【0049】アナログスイッチ回路は、駆動タイミング
制御部から出力されたビット信号が印加されたスイッチ
回路駆動用ゲイト線GL1、GL2に印加されるタイミ
ングに従って高抵抗と低抵抗の切り換え動作をする。こ
のような相補的に動作するアナログスイッチ回路を介し
て、映像信号線Vに入力された必要な映像信号とのみデ
ータ配線DL1に導電接続される。その後、信号は、各
画素に伝達されて画面表示される。
【0050】〔実施例2〕上記実施例を構成するための
作製工程を以下に示す。
【0051】まず、石英基板401上に下地膜402と
して酸化珪素膜を3000Åの厚さに成膜する。なお、
石英基板の表面の平滑性が良く、また洗浄を十分にする
のであれば、この下地膜402は特に必要ない。
【0052】なお、基板としては石英基板を利用するこ
とが現状においては好ましい選択となるが、加熱処理温
度に耐える絶縁基板であれば、石英に限定されない。
【0053】次に結晶性珪素膜の出発膜となる非晶質珪
素膜403を減圧熱CVD法でもって、600Åの厚さ
に成膜する。この非晶質珪素膜の厚さは、2000Å以
下とすることが好ましい。
【0054】次に図示しない酸化珪素膜を1500Åの
厚さに成膜し、それをパターニングすることにより、4
04で示されるマスクを形成する。このマスクは405
で示される領域に開口が形成されている。この開口40
5が形成されている領域においては、非晶質珪素膜40
3が露呈する。
【0055】開口405は、図面の奥行及び手前方向に
長手方向を有する細長い長方形を有している。この開口
405の幅は10μm以上とするのが適当である。また
その端部は、後の工程で形成しようとする活性層領域よ
りも距離xだけ離れるように設計する。
【0056】そして重量換算で10ppmのニッケル元
素を含んだ酢酸ニッケル溶液を塗布する。そして図示し
ないスピナーを用いてスピンドライを行い余分な溶液を
除去する。
【0057】こうして、ニッケル元素が図4(A)の点
線406で示されるような状態で存在した状態が得られ
る。この状態では、ニッケル元素が開口405の底部に
おいて、非晶質珪素膜の一部に選択的に接して保持され
た状態が得られる。
【0058】なお、ニッケル元素の導入をイオン注入法
を用いて行ってもよい。この場合、ニッケル元素の溶液
を塗布する場合に比較して、導入位置をより精度よく制
御することができる。したがって、ニッケル元素の導入
領域の幅が数μmあるいはそれ以下の極めて狭い場合
や、導入領域の形状が複雑な場合に特に有効である。
【0059】次に水素を3%含有した極力酸素を含まな
い窒素雰囲気中において、500℃〜630℃、例えば
600℃、8時間の加熱処理を行う。すると、図4
(B)の407で示されるように基板401に平行な方
向への結晶成長が進行する。
【0060】この結晶成長は、ニッケル元素が導入され
た開口405の領域(金属元素添加領域)から周囲に向
かって進行する。
【0061】この結晶成長により得られる横成長した結
晶性珪素膜の表面は、従来の低温ポリシリコンや高温ポ
リシリコンに比較して非常に平滑性の良いものが得られ
る。これは、結晶粒界の延在する方向が概略そろってい
ることに起因すると考えられる。
【0062】一般の多結晶珪素やポリシリコンと呼ばれ
る珪素膜は、その表面の凹凸は±100Å以上ある。し
かし、本実施例で示すような横成長をさせた場合は、そ
の表面の凹凸は±30Å以下であることが観察されてい
る。この凹凸は、ゲイト絶縁膜との間の界面特性を悪化
させるものであり、極力小さいものであることが好まし
い。
【0063】上記の結晶化のために加熱処理条件におい
ては、この横成長を100μm以上にわたって行わすこ
とができる。こうして横成長した領域を有する結晶性珪
素膜408を得る。
【0064】この結晶成長のための加熱処理は、450
℃〜1100℃(上限は基板の耐熱性で規制される)で
行うことができる。ある程度の横成長距離を確保するの
であれば、加熱処理の温度を600℃以上とすることが
好ましい。しかし、それ以上に温度を上げることによる
結晶成長距離や結晶性の向上はそれ程大きくない。
【0065】そしてニッケル元素を選択的に導入するた
めの酸化珪素膜でなるマスク404を除去する。こうし
て、図4(C)に示す状態を得る。
【0066】この状態においては、ニッケル元素が結晶
性珪素膜408中に偏在している。特に、開口405が
形成されていた領域と、407で示される結晶成長の先
端部分においては、ニッケル元素が比較的高濃度に存在
している。前記ニッケル元素が膜中に偏在している領域
は、結晶成長の方向が乱れている。従って、活性層の形
成においては、それらの領域を避けることが重要とな
る。即ち、活性層中に上記ニッケル元素が偏在した領域
が存在しないようにすることが重要である。また、開口
405が形成されていた領域上に配線を形成するよう
に、設計する。
【0067】図4(C)に示す状態を得た後、レーザー
光の照射を行なってもよい。即ち、レーザー光の照射に
より、さらに結晶化を助長させてもよい。このレーザー
光の照射は、膜中に存在するニッケル元素の固まりを分
散させ、後にニッケル元素を除去し易くする効果を有し
ている。なお、この段階でレーザー光の照射を行って
も、さらに横成長が進行することはない。
【0068】レーザー光としては、紫外領域の波長を有
するエキシマレーザーを利用することができる。例え
ば、KrFエキシマレーザー(波長248nm)やXe
Clエキシマレーザー(波長308nm)を利用するこ
とができる。
【0069】次にハロゲン元素を含有した酸素雰囲気、
例えばHClを3体積%含んだ酸素雰囲気中において、
950℃の加熱処理を行い、熱酸化膜409を200Å
の厚さに成膜する。この熱酸化膜の形成に従い、珪素膜
408の膜厚は100Å程度その膜厚が減少する。即
ち、珪素膜の膜厚は、500Å程度となる。
【0070】この工程においては、熱酸化膜の形成に従
い、膜中の不安定な結合状態を有する珪素元素が熱酸化
膜の形成に利用される。そして、膜中の欠陥が減少し、
より高い結晶性を得ることができる。
【0071】また同時に熱酸化膜の形成および塩素の作
用により膜中よりニッケル元素のゲッタリングが行われ
る。
【0072】当然、熱酸化膜中には、比較的高濃度にニ
ッケル元素が取り込まれることになる。そして相対的に
珪素膜408中のニッケル元素は減少する。
【0073】熱酸化膜409を形成したら、この熱酸化
膜409を除去する。こうして、ニッケル元素の含有濃
度を減少させた結晶性珪素膜408を得る。こうして得
られた結晶性珪素膜は、一方向に結晶構造が延在した
(この方向は結晶成長方向に一致する)構造を有してい
る。即ち、細長い円柱状の結晶体が複数の一方向に延在
した結晶粒界を介して、複数平行に並んでいるような構
造を有している。この一方向(この方向は結晶成長方向
に一致する)に延在した結晶粒界には酸素と塩素とが偏
析している。
【0074】次にパターニングを行うことにより、横成
長領域でなるパターン410を形成する。この島状の領
域410が後にTFTの活性層となる。この時、開口4
05が形成されていた領域は、他の領域よりニッケル元
素を含んでいるためエッチングされやすくなり、図4
(D)で示したように、下地膜である酸化珪素膜がオー
バーエッチングされる。
【0075】ここでは、ソース領域とドレイン領域とを
結ぶ方向と結晶成長方向とが一致または概略一致するよ
うにパターンの位置取りを行う。こうすることで、キャ
リアの移動する方向と結晶格子が連続して延在する方向
とを合わせることができ、結果として高い特性のTFT
を得ることができる。
【0076】そして、410でなるパターンを形成後に
熱酸化膜511を300Åの厚さに成膜する。(図5
(E))この熱酸化膜は、HClを0.1〜10体積
%、例えば3%含有した酸素雰囲気中において、950
℃の加熱処理を行うことによって得る。
【0077】熱酸化膜411を成膜することにより、パ
ターン(活性層となるパターン)410の膜厚は、35
0Åとなる。
【0078】この工程においても熱酸化膜409を成膜
する場合と同様の効果を得ることができる。なお、この
熱酸化膜409は、TFTのゲイト絶縁膜の一部とな
る。
【0079】この後、熱酸化膜と共にゲイト絶縁膜を構
成する酸化珪素膜515を1000Åの厚さにプラズマ
CVD法により成膜する。(図5(F))
【0080】次にゲイト電極を形成するためのアルミニ
ウム膜をスパッタ法で4000Åの厚さに成膜する。こ
のアルミニウム膜中には、スカンジウムを0.2 重量%含
有させる。
【0081】アルミニウム膜中にスカンジウムを含有さ
せるのは、後の工程において、ヒロックやウィスカーが
発生することを抑制するためである。ヒロックやウィス
カーというのは、加熱の際のアルミニウムの異常成長に
起因する針状あるいは刺状の突起部のことである。
【0082】ゲイト電極を形成するための材料として、
アルミウニム以外にタンタル(Ta)、多量にリン
(P)がドープされた多結晶シリコン、タングステンの
シリサイド(WSi)、またはリンドープされた多結晶
シリコンとタングステンのシリサイドの積層また混成し
た構造としてもよい。
【0083】アルミニウム膜を成膜したら、図示しない
緻密な陽極酸化膜を形成する。この陽極酸化膜は、3%
の酒石酸を含んだエチレングルコール溶液を電解溶液と
し、アルミニウム膜を陽極、白金を陰極として行う。こ
の工程においては、アルミニウム膜上に緻密な膜質を有
する陽極酸化膜を100Åの厚さに成膜する。
【0084】この図示しない陽極酸化膜は、後に形成さ
れるレジストマスクとの密着性を向上させる役割を有し
ている。
【0085】この陽極酸化膜の膜厚は、陽極酸化時の印
加電圧によって制御することができる。
【0086】次にレジストマスク522を形成する。そ
してこのレジストマスクを利用して、アルミニウム膜を
518で示されるパターンにパターニングする。こうし
て図5(G)に示す状態を得る。
【0087】ここで再度の陽極酸化を行う。ここでは、
3%のシュウ酸水溶液を電解溶液として用いる。この電
解溶液中において、アルミニウムのパターン518を陽
極とした陽極酸化を行うことにより、519で示される
多孔質状の陽極酸化膜が形成される。
【0088】この工程においては、上部に密着性の高い
レジストマスク522が存在する関係で、アルミニウム
パターンの側面に選択的に陽極酸化膜519が形成され
る。
【0089】この陽極酸化膜は、その膜厚を数μmまで
成長させることができる。ここでは、その膜厚を600
0Åとする。なお、その成長距離は、陽極酸化時間によ
って制御することができる。
【0090】そしてレジストマスク522を除去する。
次に再度の緻密な陽極酸化膜の形成を行う。即ち、前述
した3%の酒石酸を含んだエチレングルコール溶液を電
解溶液とした陽極酸化を再び行う。
【0091】この工程においては、多孔質状の陽極酸化
膜519中に電解溶液が進入する関係から、520で示
されるように緻密な膜質を有する陽極酸化膜が形成され
る。
【0092】この緻密な陽極酸化膜520の膜厚は10
00Åとする。この膜厚の制御は印加電圧によって行
う。
【0093】ここで、露呈した酸化珪素膜515をエッ
チングする。また同時に熱酸化膜511をエッチングす
る。このエッチングはドライエッチングを利用する。そ
して酢酸と硝酸とリン酸とを混合した混酸を用いて多孔
質状の陽極酸化膜519を除去する。こうして図5
(H)に示す状態を得る。
【0094】図5(H)に示す状態を得たら、不純物イ
オンの注入を行う。ここでは、Nチャネル型の薄膜トラ
ンジスタを作製するためにP(リン)イオンの注入をプ
ラズマドーピング法でもって行う。
【0095】この工程においては、ヘビードープがされ
る630と634の領域とライトドープがされる631
と633の領域が形成される。これは、残存した酸化珪
素膜515が半透過なマスクとして機能し、注入された
イオンの一部がそこで遮蔽されるからである。
【0096】そしてレーザー光(またはランプを用いた
強光)の照射を行うことにより、不純物イオンが注入さ
れた領域の活性化を行う。こうして、ソース領域63
0、チャネル形成領域632、ドレイン領域634、低
濃度不純物領域631と633が自己整合的に形成され
る。
【0097】ここで、633で示されるのが、LDD
(ライトドープドレイン)領域と称される領域である。
(図6(I))
【0098】なお、緻密な陽極酸化膜510の膜厚を2
000Å以上というように厚くした場合、その膜厚でも
ってチャネル形成領域632の外側にオフセットゲイト
領域を形成することができる。
【0099】本実施例においてもオフットゲイト領域は
形成されているが、その寸法が小さいのでその存在によ
る寄与が小さく、また図面が煩雑になるので図中には記
載していない。
【0100】なお、緻密な膜質を有する陽極酸化膜を2
000Å以上というように厚く形成するのには、200
V以上の印加電圧が必要とされるので、再現性や安全性
に関して、注意が必要である。
【0101】次に層間絶縁膜640として酸化珪素膜、
または窒化珪素膜、またはその積層膜を形成する。層間
絶縁膜としては、酸化珪素膜または窒化珪素膜上に樹脂
材料でなる層を用いてもよい。
【0102】そしてコンタクトホールの形成を行い、ソ
ース電極641とドレイン電極642の形成を行う。こ
うして図6(J)に示す薄膜トランジスタが完成する。
【0103】本実施例に示すTFTは、その特性として
従来には得られなかった極めて高いものを得ることがで
きる。
【0104】例えば、NTFT(Nチャネル型のTF
T)で、移動度が200〜300(cm2/Vs)、S値が75
〜90(mV/dec)(VD =1V)という高性能なものが得ら
れる。PTFT(Pチャネル型のTFT)で120〜1
80(cm2/Vs)、S値が75〜100(mV/dec)(VD =1
V)という高性能なものを得ることができる。
【0105】特にS値は、従来の高温ポリシリコンTF
T及び低温ポリシリコンTFTの値に比較して、1/2
以下という驚異的に良い値である。
【0106】このようにして作製されたTFTは、駆動
信号の電圧が3.3〜5Vにおいて、リングオシレータ
レベルで1GHz、シフトレジスタレベルで100MH
zの動作を行わすことができる。
【0107】また、上述したような特異な結晶構造を有
する結晶性珪素膜を利用した薄膜トランジスタは、その
結晶構造に起因して短チャネル効果が現れにくいという
特徴がある。また基板として絶縁体を利用するので基板
の容量の問題がなく、高速動作に適するという特徴もあ
る。
【0108】従来の単結晶シリコンウエハーを利用した
MOS型トランジスタにおいては、スケーリング則とい
うものがあった。これは、所定に法則に従ってトランジ
スタに寸法を小さくすれば、これまた所定の法則に従っ
てトランジスタの性能が高くなるというものである。
【0109】しかし、近年の微細化大きく進行した状態
においては、このスケーリング則に従って、トランジス
タの性能を高めることが困難になってきている。
【0110】その一つに短チャネル効果を抑制するため
にチャネル長を短くすればするほど、チャネルの横に不
純物のドーピングをしたりする細かな工夫が必要にな
り、作製工程上の困難性が増大するという点を挙げるこ
とができる。
【0111】しかし、このような特異な結晶構造を有し
た結晶性珪素膜を用いた場合には、必要とする特性を上
記のスケーリング則に従わない寸法で得ることができ
る。
【0112】これは、以下のような事項が要因であると
考えられる。 (1)チャネルにおいてキャリアの移動する方向に柱状
の結晶体の延在方向を合わせることにより、短チャネル
効果が抑制される。 (2)基板に絶縁体を利用することで、容量の問題が大
きく抑制される。 (3)ゲイト電極にアルミニウムを利用できるので、高
速動作に有利である。
【0113】(1)については、以下にように考えるこ
とができる。即ち、一つ一つに柱状の結晶構造体は、不
活性な結晶粒界により仕切られているが、この結晶粒界
部分では、エネルギーにレベルが高いので、キャリアは
結晶体の延在方向にその移動が寄生される。また同様な
考え方により、ソース及びドレイン領域からのチャネル
内部への空乏層の広がりも抑制される。このことが、短
チャネル効果の抑制になっていると考えられる。
【0114】上述したスケーリング則に従わない具体的
な例としては、以下のような例を挙げることができる。
【0115】例えば、従来にスケーリング則に従えば、
ゲイト絶縁膜の厚さが100Åでなければならないとこ
ろ、本明細書で開示するような結晶性珪素膜を用いた場
合、ゲイト絶縁膜の厚さを300Åとして、同じ特性を
得ることができる。その結果、耐静電気特性を高くでき
る。
【0116】これは、上述した(1)〜(3)に示すよ
うな要因であると理解される。
【0117】また、ゲイト絶縁膜の膜厚のみではなく、
チャネル長に関しても従来のスケーリング則よりも緩い
条件(1ランク下の条件)でもって、所定の特性を得る
ことができる。
【0118】これは、高速動作が可能な半導体回路を大
面積にわたって低コストで作製する場合に有用なことで
ある。
【0119】〔実施例3〕本実施例は、基板としてガラ
ス基板を利用した場合の例である。本実施例では、高温
での処理が必要な熱酸化膜の形成工程を行わず、代わり
にレーザー光の照射によって、基板に平行な方向に結晶
成長した結晶性珪素膜を得る。
【0120】即ち、非晶質珪素膜に対する選択的なニッ
ケル元素の導入、600℃、8時間の加熱処理により基
板に平行な方向への結晶成長、結晶成長した領域に対す
るレーザーアニール、といった工程を採用する。
【0121】ニッケル元素の添加領域の位置と活性層の
形成位置との関係は、他の実施例で説明したものと同じ
である。
【0122】〔実施例4〕本実施例は、実施例1〜3で
示した構成を逆スタガ型の薄膜トランジスタで構成す
る。各実施例で示したプレナー型の薄膜トランジスタに
変えて、逆スタガ型の薄膜トランジスタとしても、同様
の効果を得ることができる。
【0123】なお、逆スタガ型の薄膜トランジスタのゲ
イト電極として、ゲイト電極に耐熱性の高い材料、例え
ばリンが多量にドープされた多結晶シリコンを利用する
ことは、高性能な薄膜トランジスタを得るために有効で
ある。
【0124】
【発明の効果】本明細書で開示する発明では、金属添加
領域を、半導体の島領域101の端部よりも距離xだけ
長手方向に長くマージンをとることによって、図2
(a)で示すような拡散状態を得る。そして、半導体領
域101の結晶粒界の延在方向を概略直線的(1次元
的)とした領域を利用して薄膜トランジスタを作製する
ことができる。
【0125】本発明の半導体領域は、従来の高温ポリシ
リコンTFT及び低温ポリシリコンTFTと比較して結
晶化の方向が一直線方向となっているため、単結晶MO
SFETと同等の高速動作を得ることができる。
【0126】また、薄膜トランジスタを構成する半導体
の島領域のキャリアの移動方向(全体として見た場合の
キャリアの移動方向)と結晶構造の連続性の方向を概略
一致させて高速動作を得ることができる。本発明の構成
により、トランジスタの特性を向上させることができ、
かつ、均一な特性を有し、しいては周辺回路を形成する
半導体回路において映像信号等の書込みの均一性を保つ
ことができる。
【0127】本明細書で開示した発明は、透過型、反射
型のアクティブマトリクス型の液晶表示装置の、アクテ
ィブマトリクス回路と同一基板に形成される周辺回路を
構成するのみでなく、他にEL(エレクトロルミネセン
ス)素子を用いた表示装置、その他薄膜トランジスタを
用いた種々の回路にて利用することが可能である。
【図面の簡単な説明】
【図1】 本発明の模式上図及び従来例
【図2】 金属元素拡散状態図
【図3】 本発明の実施例を示す図
【図4】 薄膜トランジスタの作製工程を示す図
【図5】 薄膜トランジスタの作製工程を示す図
【図6】 薄膜トランジスタの作製工程を示す図
【符号の説明】
101 半導体の島領域 102 ソース線 103 ゲイト線 104 ドレイン線 105 本発明の金属添加領域 106 従来の金属添加領域 305 金属添加領域 401 石英基板 402 下地膜 403 非晶質珪素膜 404 酸化珪素膜でなるマスク 405 マスクに形成された開口部(ニッケル元素
添加領域) 406 基板に接して保持されたニッケル元素 407 結晶成長方向 408 結晶性珪素膜 409 熱酸化膜 410 島状領域 511 熱酸化膜 515 酸化珪素膜(ゲイト絶縁膜) 518 アルミニウム膜 519 多孔質な酸化膜 520 緻密な酸化膜 522 レジストマスク 630 ソース領域 631 低濃度不純物領域 632 チャネル領域 633 低濃度不純物領域(LDD領域) 634 ドレイン領域 640 層間絶縁膜 641 ソース電極 642 ドレイン電極
フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 29/78 627G (72)発明者 尾形 靖 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】絶縁基板上に形成された少なくとも1つの
    薄膜トランジスタを有する回路であって、 前記薄膜トランジスタの活性層は、長手形状を有する珪
    素の結晶化を助長する金属元素を添加した領域から基板
    に平行な方向に結晶成長した領域を用いて構成されてお
    り、 金属元素の添加領域の長手方向は、活性層におけるキャ
    リアの移動方向に一致あるいは概略一致し、 前記金属元素の添加領域は、活性層の端部より長く延在
    していることを特徴とする半導体回路。
  2. 【請求項2】請求項1において、金属元素の添加領域の
    活性層の端部より長く延在した距離は、結晶成長距離の
    50%以上であることを特徴とする半導体回路。
  3. 【請求項3】請求項1において、結晶化工程で、前記金
    属元素の添加領域から金属元素が1次元的に拡散する領
    域内に、活性層を配置していることを特徴とする半導体
    回路。
  4. 【請求項4】請求項1において、薄膜トランジスタを構
    成する半導体の島領域のキャリアの移動方向と結晶構造
    の連続性の方向が概略一致していることを特徴とする半
    導体回路。
  5. 【請求項5】請求項1において、金属元素として、F
    e、Co、Ni、Ru、Rh、Pd、Os、Ir、P
    t、Cu、Auから選ばれた一種または複数種類のもの
    が用いられることを特徴とする半導体回路。
  6. 【請求項6】絶縁表面を有する基板上に非晶質珪素膜を
    成膜する工程と、 前記非晶質珪素膜の上に、長手形状を有する珪素の結晶
    化を助長する金属元素の添加領域を形成する工程と、 加熱処理を施し、前記金属元素の添加領域から基板に平
    行な方向に結晶成長を行わす工程と、 を有し、 前記金属元素の添加領域は、後の工程で形成される半導
    体の活性層パターンの端部よりも所定の距離だけ長手方
    向に延在して形成されていることを特徴とする半導体回
    路の作製方法。
  7. 【請求項7】請求項6において、金属元素の添加領域の
    活性層の端部より長く延在した距離は、結晶成長距離の
    50%以上であることを特徴とする半導体回路。
  8. 【請求項8】請求項6において、金属元素として、F
    e、Co、Ni、Ru、Rh、Pd、Os、Ir、P
    t、Cu、Auから選ばれた一種または複数種類のもの
    が用いられることを特徴とする半導体回路の作製方法。
JP35895496A 1996-12-30 1996-12-30 アナログスイッチ回路の作製方法 Expired - Fee Related JP3734582B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP35895496A JP3734582B2 (ja) 1996-12-30 1996-12-30 アナログスイッチ回路の作製方法
US08/998,964 US6011275A (en) 1996-12-30 1997-12-29 Semiconductor device and method of manufacturing the same
US09/455,991 US7026193B1 (en) 1996-12-30 1999-12-06 Method of manufacturing a semiconductor device having TFTs with uniform characteristics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35895496A JP3734582B2 (ja) 1996-12-30 1996-12-30 アナログスイッチ回路の作製方法

Publications (3)

Publication Number Publication Date
JPH10200113A true JPH10200113A (ja) 1998-07-31
JPH10200113A5 JPH10200113A5 (ja) 2004-12-09
JP3734582B2 JP3734582B2 (ja) 2006-01-11

Family

ID=18461975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35895496A Expired - Fee Related JP3734582B2 (ja) 1996-12-30 1996-12-30 アナログスイッチ回路の作製方法

Country Status (1)

Country Link
JP (1) JP3734582B2 (ja)

Also Published As

Publication number Publication date
JP3734582B2 (ja) 2006-01-11

Similar Documents

Publication Publication Date Title
JP3124480B2 (ja) 半導体装置の作製方法
US5994172A (en) Method for producing semiconductor device
JP3645380B2 (ja) 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US7026193B1 (en) Method of manufacturing a semiconductor device having TFTs with uniform characteristics
US6613613B2 (en) Thin film type monolithic semiconductor device
JP3138169B2 (ja) 半導体装置の製造方法
JP3645378B2 (ja) 半導体装置の作製方法
US6909148B2 (en) Semiconductor thin film and its manufacturing method and semiconductor device and its manufacturing method
US5972105A (en) Method of fabricating semiconductor device
JPH07335906A (ja) 薄膜状半導体装置およびその作製方法
JPH10198292A (ja) 半導体装置およびその作製方法
JPH09312403A (ja) 半導体装置およびその作製方法
KR100472159B1 (ko) 반도체장치의제작방법
KR100516311B1 (ko) 액티브매트릭스표시장치및그제조방법
JPH08148426A (ja) 半導体装置およびその製造方法
JPH10125927A (ja) 半導体装置およびその作製方法
US6124602A (en) Semiconductor circuit having a crystal growth in an active layer where a specific distance is established between a selected portion and where the growth starts to the active layer of the circuit
JP3734582B2 (ja) アナログスイッチ回路の作製方法
JP4055831B2 (ja) 半導体装置の作製方法
JP2001196307A (ja) 半導体装置の製造方法
JP3547353B2 (ja) 半導体装置の製造方法
JP3645381B2 (ja) 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、カーナビゲーション、携帯電話、ビデオカメラ、投写型表示装置
JPH10223530A (ja) 半導体装置の作製方法
JP3316180B2 (ja) 薄膜半導体装置の作製方法
JP3265297B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051019

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081028

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091028

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091028

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091028

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101028

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101028

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111028

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111028

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121028

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121028

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121028

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131028

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees