JPH10200410A5 - - Google Patents

Claims (7)

1. データ入力端子と、制御入力端子と、電流発生器に接続される電流入力端子と、エミッタが共に前記電流入力端子に結合される第１及び第２トランジスタを具えている電流スイッチと、動作電圧に接続され、且つそれぞれのベース及びコレクタが交差結合され、それぞれのコレクタが関連する前記第１及び第２トランジスタのベースにそれぞれ結合されると共にそれぞれのエミッタが第１基準電圧に接続される第３及び第４トランジスタを具えているフリップフロップとを具えているＤ／Ａコンバータのメモリセル用回路装置において、
   前記第３及び第４トランジスタの各コレクタを前記第１及び第２トランジスタのそれぞれのベースと、電流源とに直接接続し、前記第１基準電圧の値を、第２基準電圧と前記動作電圧との間の電圧値で、前記第２基準電圧とは少なくとも第１差動電圧分だけ異なる電圧値とし、且つ前記データ入力端子及び前記制御入力端子を少なくとも１個の第１制御トランジスタに結合させ、該制御トランジスタのコレクタを少なくとも前記第３又は第４トランジスタのベースに直接接続したことを特徴とするＤ／Ａコンバータのメモリセル用回路装置。
2. 前記第３及び第４トランジスタのコレクタに接続される前記電流源を第５トランジスタのコレクタによって形成し、該第５トランジスタがいくつかのコレクタを具え、且つ前記第３及び第４トランジスタの導電形とは反対の導電形を有するようにしたことを特徴とする請求項１に記載の回路装置。
3. 第２制御トランジスタを設け、前記２つの制御トランジスタの各コレクタを前記第３及び第４トランジスタのそれぞれのベースに接続し、前記第３及び第４トランジスタのベースをこれらトランジスタのうちのそれぞれ他方のトランジスタのコレクタに直接接続し、前記第１及び第２制御トランジスタのエミッタを互いに結合すると共に第１抵抗を介して前記制御入力端子に結合させ、前記２つの制御トランジスタのうちの一方のトランジスタのベースを前記データ入力端子に結合させ、前記２つの制御トランジスタのうちの他方のトランジスタのベースを前記第１基準電圧に接続したことを特徴とする請求項１又は２に記載の回路装置。
4. 前記第３及び第４トランジスタのコレクタをそれぞれのダイオードを介して前記動作電圧に接続し、且つ前記動作電圧が前記第１基準電圧とはダイオードの順方向電圧分だけ異なるようにしたことを特徴とする請求項３に記載の回路装置。
5. 前記第５トランジスタのベースを前記動作電圧に接続したことを特徴とする請求項４に記載の回路装置。
6. 前記第４トランジスタのベースを前記第３トランジスタのコレクタに直接接続し、前記第３トランジスタのベースを第２抵抗を介して前記第４トランジスタのコレクタに接続すると共に前記制御トランジスタのコレクタに接続し、該制御トランジスタのエミッタを第３抵抗を介して前記データ入力端子に接続すると共にベースを第４抵抗を介して前記制御入力端子に接続したことを特徴とする請求項１又は２に記載の回路装置。
7. 前記第５トランジスタが２つ以上のコレクタを具え、該第５トランジスタが少なくとも２つのメモリセル用の回路装置に共通となるようにしたことを特徴とする請求項２〜５のいずれか一項に記載の回路装置。