JPH10200440A - 通信端末機 - Google Patents
通信端末機Info
- Publication number
- JPH10200440A JPH10200440A JP8357927A JP35792796A JPH10200440A JP H10200440 A JPH10200440 A JP H10200440A JP 8357927 A JP8357927 A JP 8357927A JP 35792796 A JP35792796 A JP 35792796A JP H10200440 A JPH10200440 A JP H10200440A
- Authority
- JP
- Japan
- Prior art keywords
- time
- oscillation
- synthesizer
- design target
- tcxo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Transceivers (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【課題】 待受時中における消費電力を設計目標値に抑
制することのできる通信端末機を提供する。 【解決手段】 ステップＳ６で“ｔ１−Ａ”つまりＴＣ
ＸＯが発振を開始してからＰＬＬシンセサイザーを立ち
上げるまでの時間ｔ１から、Ａに格納されているＴＣＸ
Ｏの発振の開始から発振が安定した時点までの時間を減
算して、その時間差をΔＡに格納する（ステップＳ
６）。次に、ステップＳ５でリセットしたタイマー７の
値がΔＡとなるまで待機し（ステップＳ７）、ΔＡとな
った時点でＰｓａｖｅを出力して、ＰＬＬシンセサイザ
ーの立ち上げを開始する（ステップＳ８）。つまり、ス
テップＳ７で、タイマー７がΔＡとなるまで待機してか
ら、ステップＳ８の処理でＰＬＬシンセサイザーを立ち
上げれば、ＴＣＸＯの発振安定終了時点が設計目標より
も早くても、これに左右されることなく、ＰＬＬシンセ
サイザーは設計目標と同じ時点から立ち上げ開始され
る。
制することのできる通信端末機を提供する。 【解決手段】 ステップＳ６で“ｔ１−Ａ”つまりＴＣ
ＸＯが発振を開始してからＰＬＬシンセサイザーを立ち
上げるまでの時間ｔ１から、Ａに格納されているＴＣＸ
Ｏの発振の開始から発振が安定した時点までの時間を減
算して、その時間差をΔＡに格納する（ステップＳ
６）。次に、ステップＳ５でリセットしたタイマー７の
値がΔＡとなるまで待機し（ステップＳ７）、ΔＡとな
った時点でＰｓａｖｅを出力して、ＰＬＬシンセサイザ
ーの立ち上げを開始する（ステップＳ８）。つまり、ス
テップＳ７で、タイマー７がΔＡとなるまで待機してか
ら、ステップＳ８の処理でＰＬＬシンセサイザーを立ち
上げれば、ＴＣＸＯの発振安定終了時点が設計目標より
も早くても、これに左右されることなく、ＰＬＬシンセ
サイザーは設計目標と同じ時点から立ち上げ開始され
る。
Description
【０００１】
【発明の属する技術分野】本発明は、待受時中に一定の
周期で一定時の動作を繰り返す通信端末機に関する。
周期で一定時の動作を繰り返す通信端末機に関する。
【０００２】
【従来の技術】従来、例えばＰＨＳ等の時分割通信方式
の端末機内には、圏内待受時において、基地局からの信
号（スーパーフレーム）を受信するために図３（１）に
示すタイミングでＲＳモジュール（ＴＣＸＯ、周波数シ
ンセサイザ）を制御する。同図においてＴは複数スロッ
トからなるスーパーフレームの周期、ｔは１スロットに
対応するＲＳモジュール内のＴＣＸＯ（基準発振器）の
動作時間であり、このＴ及びｔは共に一定である。よっ
て、ＴＣＸＯは、一定時間Ｔ毎に時間ｔをもって動作
し、このＴＣＸＯの動作時間ｔ内においてＲＳモジュー
ルの各部が待受時中に必要な動作をするように制御す
る。すなわち、先ずＴＣＸＯが発振を開始し（ａ時
点）、このＴＣＸＯの発振が安定すると（ａ′時点）、
所定時間後シンセサイザの立ち上げを開始する（ｂ時
点）。この立ち上げたシンセサイザがロックアップする
と（ｃ′時点）、一定のソフト処理時間が経過した時点
でシンセサイザからの局部発振信号に基づいて所定周波
数の信号を受信開始し（ｃ時点）、所定時間の受信状態
を継続した後受信を終了する（ｄ時点）。さらに、ａ時
点から時間ｔが経過した時点で、ＴＣＸＯの発振が停止
してＲＳモジュールがオフとなる。したがって、ＲＳモ
ジュールは、圏内待受時においては８スロットに相当す
るＴ時間毎の周期で、１スロットに相当するｔ時間内に
各時点間において図示したレベルで電力を消費するのみ
であり、これにより可及的に電力消費が抑制されるよう
になっている。
の端末機内には、圏内待受時において、基地局からの信
号（スーパーフレーム）を受信するために図３（１）に
示すタイミングでＲＳモジュール（ＴＣＸＯ、周波数シ
ンセサイザ）を制御する。同図においてＴは複数スロッ
トからなるスーパーフレームの周期、ｔは１スロットに
対応するＲＳモジュール内のＴＣＸＯ（基準発振器）の
動作時間であり、このＴ及びｔは共に一定である。よっ
て、ＴＣＸＯは、一定時間Ｔ毎に時間ｔをもって動作
し、このＴＣＸＯの動作時間ｔ内においてＲＳモジュー
ルの各部が待受時中に必要な動作をするように制御す
る。すなわち、先ずＴＣＸＯが発振を開始し（ａ時
点）、このＴＣＸＯの発振が安定すると（ａ′時点）、
所定時間後シンセサイザの立ち上げを開始する（ｂ時
点）。この立ち上げたシンセサイザがロックアップする
と（ｃ′時点）、一定のソフト処理時間が経過した時点
でシンセサイザからの局部発振信号に基づいて所定周波
数の信号を受信開始し（ｃ時点）、所定時間の受信状態
を継続した後受信を終了する（ｄ時点）。さらに、ａ時
点から時間ｔが経過した時点で、ＴＣＸＯの発振が停止
してＲＳモジュールがオフとなる。したがって、ＲＳモ
ジュールは、圏内待受時においては８スロットに相当す
るＴ時間毎の周期で、１スロットに相当するｔ時間内に
各時点間において図示したレベルで電力を消費するのみ
であり、これにより可及的に電力消費が抑制されるよう
になっている。
【０００３】
【発明が解決しようとする課題】しかしながら、この図
３（１）に示した各時点ａ〜ｄは、あくまでも設計目標
でのタイミングであり、実際にはＴＣＸＯ等の精度のバ
ラツキにより、例えば同図（２）に示すように、その発
振安定終了時点（ａ′時点）が設計目標よりも早まって
しまう場合が生ずる。そして、ＴＣＸＯの発振安定が終
了すると、この時点からのａ′−ｂ間、ｂ−ｃ間の時間
は自動的に決定されることから、消費電力が増加するｂ
−ｄ間が相対的に長くなるとともに、最も消費電力が大
きいｃ−ｄ間も相対的に長くなることとなり、ＲＳモジ
ュールの圏内待受時中における消費電力が設計目標を上
回ってしまう。
３（１）に示した各時点ａ〜ｄは、あくまでも設計目標
でのタイミングであり、実際にはＴＣＸＯ等の精度のバ
ラツキにより、例えば同図（２）に示すように、その発
振安定終了時点（ａ′時点）が設計目標よりも早まって
しまう場合が生ずる。そして、ＴＣＸＯの発振安定が終
了すると、この時点からのａ′−ｂ間、ｂ−ｃ間の時間
は自動的に決定されることから、消費電力が増加するｂ
−ｄ間が相対的に長くなるとともに、最も消費電力が大
きいｃ−ｄ間も相対的に長くなることとなり、ＲＳモジ
ュールの圏内待受時中における消費電力が設計目標を上
回ってしまう。
【０００４】また、図３（３）に示すように、シンセサ
イザの立ち上げ開始時点（ｂ時点）からロックアップ時
点（ｃ′時点）までの時間が精度のバラツキにより設計
目標よりも短くなった場合は、ｃ′−ｃ間はソフト処理
時間であって前述のように一定であるから、ｃ−ｄ間が
相対的に長くなる。このｃ−ｄ間は、受信中であって最
も消費電力が大きいことから、この消費電力が最も大き
いｃ−ｄ間が相対的に長くなることにより、同様にＲＳ
モジュールの圏内待受時中における消費電力が設計目標
を上回ってしまう。
イザの立ち上げ開始時点（ｂ時点）からロックアップ時
点（ｃ′時点）までの時間が精度のバラツキにより設計
目標よりも短くなった場合は、ｃ′−ｃ間はソフト処理
時間であって前述のように一定であるから、ｃ−ｄ間が
相対的に長くなる。このｃ−ｄ間は、受信中であって最
も消費電力が大きいことから、この消費電力が最も大き
いｃ−ｄ間が相対的に長くなることにより、同様にＲＳ
モジュールの圏内待受時中における消費電力が設計目標
を上回ってしまう。
【０００５】本発明は、このような従来の課題に鑑みて
なされたものであり、待受時中における消費電力を設計
目標値に抑制することのできる通信端末機を提供するこ
とを目的とするものである。
なされたものであり、待受時中における消費電力を設計
目標値に抑制することのできる通信端末機を提供するこ
とを目的とするものである。
【０００６】
【課題を解決するための手段】前記課題を解決するため
に本発明にあっては、基準発振器、該基準発振器からの
基準発振信号を受けて所定周波数の局部発振をする周波
数シンセサイザを有し、時分割で動作し、該基準発振器
の発振動作を安定した後、周波数シンセサイザを立ち上
げ所定周波数に局部発振をロックアップした後、受信開
始する通信端末機において、前記基準発振器の発振動作
開始から前記発振動作安定までの時間を計測する第１の
計測手段と、この第１の計測手段により計測された時間
が所定時間よりも短い場合、その時間差に応じて前記周
波数シンセサイザの立ち上げ開始を遅らせる第１の制御
手段と、前記周波数シンセサイザの立ち上げ開始から前
記周波数シンセサイザのロックアップするまでの時間を
計測する第２の計測手段と、この第２の計測手段により
計測された時間が所定時間よりも短い場合、その時間差
に応じて前記受信開始を遅らせる第２の制御手段とを備
えている。
に本発明にあっては、基準発振器、該基準発振器からの
基準発振信号を受けて所定周波数の局部発振をする周波
数シンセサイザを有し、時分割で動作し、該基準発振器
の発振動作を安定した後、周波数シンセサイザを立ち上
げ所定周波数に局部発振をロックアップした後、受信開
始する通信端末機において、前記基準発振器の発振動作
開始から前記発振動作安定までの時間を計測する第１の
計測手段と、この第１の計測手段により計測された時間
が所定時間よりも短い場合、その時間差に応じて前記周
波数シンセサイザの立ち上げ開始を遅らせる第１の制御
手段と、前記周波数シンセサイザの立ち上げ開始から前
記周波数シンセサイザのロックアップするまでの時間を
計測する第２の計測手段と、この第２の計測手段により
計測された時間が所定時間よりも短い場合、その時間差
に応じて前記受信開始を遅らせる第２の制御手段とを備
えている。
【０００７】かかる構成において、第１の計測手段は、
基準発振器の発振動作開始から発振動作安定までの時間
を計測しており、よって、精度のバラツキにより発振動
作安定が早く発生した場合には、第１の計測手段が計測
した時間は所定時間よりも短くなる。すると第１の制御
手段は、その時間差に応じて前記周波数シンセサイザの
立ち上げ開始を遅らせる。また、第２の計測手段は、周
波数シンセサイザの立ち上げ開始からロックアップする
までの時間を計測しており、よって、精度のバラツキに
よりロックアップが早く発生した場合には、第２の計測
手段が計測した時間は所定時間よりも短くなる。すると
第２の制御手段は、その時間差に応じて受信開始を遅ら
せる。よって、精度のバラツキにより、発振が安定する
までの時間やシンセサイザがロックアップするまでの時
間にバラツキが生じても、一定時間内における消費電力
が増大することがない。
基準発振器の発振動作開始から発振動作安定までの時間
を計測しており、よって、精度のバラツキにより発振動
作安定が早く発生した場合には、第１の計測手段が計測
した時間は所定時間よりも短くなる。すると第１の制御
手段は、その時間差に応じて前記周波数シンセサイザの
立ち上げ開始を遅らせる。また、第２の計測手段は、周
波数シンセサイザの立ち上げ開始からロックアップする
までの時間を計測しており、よって、精度のバラツキに
よりロックアップが早く発生した場合には、第２の計測
手段が計測した時間は所定時間よりも短くなる。すると
第２の制御手段は、その時間差に応じて受信開始を遅ら
せる。よって、精度のバラツキにより、発振が安定する
までの時間やシンセサイザがロックアップするまでの時
間にバラツキが生じても、一定時間内における消費電力
が増大することがない。
【０００８】
【発明の実施の形態】以下、本発明の一実施の形態を図
に従って説明する。この実施の形態は、本発明をＰＨＳ
用端末機に適用したものであり、図１に示すようにこの
ＰＨＳ用端末機には、ＲＦモジュール１が設けられてい
る。このＲＦモジュール１には、アンテナ２が接続され
ているとともに、送信／受信を振り分けるアンテナスイ
ッチ、ＴＣＸＯ（基準発振機）、ＰＬＬシンセサイザ等
の周波数変換処理を行うに必要な図示しない各種回路が
設けられている。一方、ＢＢ(Base Bnd)ＩＣ１６には、
モデム３、ＡＤＰＣＭコーディック４、チャンネルコー
ディック５、発振安定検出器（ＯｓＤ）６、タイマー
７、ＣＰＵ８、及び分周器９が設けられている。ここ
で、発振安定検出器６は、ＲＦモジュール１内のＴＣＸ
Ｏから入力されるクロックＣＬＫに基づき、該ＴＣＸＯ
の発振の安定したときＣＰＵ８に信号を出力する。分周
器９は、水晶発振器１０からのクロックを分周してＣＰ
Ｕ８に入力し、タイマー７は水晶発振器１０からのクロ
ックに基づき、後述するフロー中に示した各種時間を計
測する。
に従って説明する。この実施の形態は、本発明をＰＨＳ
用端末機に適用したものであり、図１に示すようにこの
ＰＨＳ用端末機には、ＲＦモジュール１が設けられてい
る。このＲＦモジュール１には、アンテナ２が接続され
ているとともに、送信／受信を振り分けるアンテナスイ
ッチ、ＴＣＸＯ（基準発振機）、ＰＬＬシンセサイザ等
の周波数変換処理を行うに必要な図示しない各種回路が
設けられている。一方、ＢＢ(Base Bnd)ＩＣ１６には、
モデム３、ＡＤＰＣＭコーディック４、チャンネルコー
ディック５、発振安定検出器（ＯｓＤ）６、タイマー
７、ＣＰＵ８、及び分周器９が設けられている。ここ
で、発振安定検出器６は、ＲＦモジュール１内のＴＣＸ
Ｏから入力されるクロックＣＬＫに基づき、該ＴＣＸＯ
の発振の安定したときＣＰＵ８に信号を出力する。分周
器９は、水晶発振器１０からのクロックを分周してＣＰ
Ｕ８に入力し、タイマー７は水晶発振器１０からのクロ
ックに基づき、後述するフロー中に示した各種時間を計
測する。
【０００９】また、ＣＰＵ８は、ＲＸｏｎ、Ｐｓａｖ
ｅ、ＴＣＸＯ動作の各信号をＲＦモジュール１に出力
し、ＲＦモジュール１からはＰＬＬＬＤがＣＰＵ８に出
力される。ＲＸｏｎはＲＦモジュール１に受信を開始さ
せるための信号、ＰｓａｖｅはＲＦモジュール１のＰＬ
Ｌシンセサイザを立ち上げるための信号、ＴＣＸＯ動作
はＴＣＸＯの発振を開始させるための信号である。ま
た、ＰＬＬＬＤは、ＰＬＬシンセサイザのロックアップ
信号であって、ＰＬＬシンセサイザがロックアップした
時点で、ＲＦモジュール１から出力される。
ｅ、ＴＣＸＯ動作の各信号をＲＦモジュール１に出力
し、ＲＦモジュール１からはＰＬＬＬＤがＣＰＵ８に出
力される。ＲＸｏｎはＲＦモジュール１に受信を開始さ
せるための信号、ＰｓａｖｅはＲＦモジュール１のＰＬ
Ｌシンセサイザを立ち上げるための信号、ＴＣＸＯ動作
はＴＣＸＯの発振を開始させるための信号である。ま
た、ＰＬＬＬＤは、ＰＬＬシンセサイザのロックアップ
信号であって、ＰＬＬシンセサイザがロックアップした
時点で、ＲＦモジュール１から出力される。
【００１０】前記水晶発振器１０のクロックは、ＭＭＩ
(Man-Machine interface)１１にも入力され、ＭＭＩ１
１はキー入力部１２からのキー操作信号をＢＢＩＣ１６
に入力するとともに、ＢＢＩＣ１６からの制御信号を表
示部１３に出力する。また、ＢＢＩＣ１６には、スピー
カ１４とマイク１５とが接続されている。そして、アン
テナ２により受信された信号は、ＲＦモジュール１、モ
デム３、ＡＤＰＣＭコーディック４、チャンネルコーデ
ィック５を介してスピーカ１４に入力されて音声として
出力される。また、マイク１５により検出された音声
は、チャンネルコーディック５、ＡＤＰＣＭコーディッ
ク４、モデム３を介してＲＦモジュール１に入力され、
アンテナ１０から輻射される。
(Man-Machine interface)１１にも入力され、ＭＭＩ１
１はキー入力部１２からのキー操作信号をＢＢＩＣ１６
に入力するとともに、ＢＢＩＣ１６からの制御信号を表
示部１３に出力する。また、ＢＢＩＣ１６には、スピー
カ１４とマイク１５とが接続されている。そして、アン
テナ２により受信された信号は、ＲＦモジュール１、モ
デム３、ＡＤＰＣＭコーディック４、チャンネルコーデ
ィック５を介してスピーカ１４に入力されて音声として
出力される。また、マイク１５により検出された音声
は、チャンネルコーディック５、ＡＤＰＣＭコーディッ
ク４、モデム３を介してＲＦモジュール１に入力され、
アンテナ１０から輻射される。
【００１１】次に、以上の構成にかかる本実施の形態の
動作をＣＰＵ８の処理手順を示した図２のフローチャー
トに従って説明する。なお、このフローチャートにおい
ては、図３（１）及び下記に示す時間値ｔ１，ｔ２，ｔ
３を用いているが、この時間値ｔ１，ｔ２，ｔ３は設計
目標値であって、ＣＰＵ８内のメモリに予め記憶されて
いる。
動作をＣＰＵ８の処理手順を示した図２のフローチャー
トに従って説明する。なお、このフローチャートにおい
ては、図３（１）及び下記に示す時間値ｔ１，ｔ２，ｔ
３を用いているが、この時間値ｔ１，ｔ２，ｔ３は設計
目標値であって、ＣＰＵ８内のメモリに予め記憶されて
いる。
【００１２】ｔ１：ＲＦモジュール１内のＴＣＸＯが発
振を開始してからＰＬＬシンセサイザーを立ち上げるま
での時間 ｔ２：ＰＬＬシンセサイザを立ち上げてから受信開始ま
での時間 ｔ３：受信開始から受信終了までの時間 すなわち、ＣＰＵ８は前述した図３の複数スロットから
なるスーパーフレームの時間長Ｔ毎のタイミングで、こ
の図２に示した処理を実行し、先ずＴＣＸＯ動作信号を
出力するとともに（ステップＳ１）、タイマー７をリセ
ットする（ステップＳ２）。すると、このＴＣＸＯ動作
信号を受けてＲＦモジュール１内のＴＣＸＯが、図３に
示すようにａ時点から発振を開始する。引き続き、ＣＰ
Ｕ８は、発振安定検出器（ＯｓＤ）６から信号が入力さ
れたか否かを判別し（ステップＳ３）、該信号の入力が
あるまで待機状態を維持する。この間、タイマー７はａ
時点からの時間を計測しているとともに、ＴＣＸＯの発
振は時間の経過に伴って安定して行く。そして、ＴＣＸ
Ｏの発振が安定して発振安定検出器（ＯｓＤ）６からの
信号が入力されたならば、その時点のタイマー７の計測
値をレジスタＡに格納するとともに（ステップＳ４）、
タイマー７をリセットする（ステップＳ５）。 引き続
き、“ｔ１−Ａ”つまりＴＣＸＯが発振を開始してから
ＰＬＬシンセサイザを立ち上げるまでの時間ｔ１から、
Ａに格納されているＴＣＸＯの発振の開始から発振が安
定した時点までの時間を減算して、その時間差をΔＡに
格納する（ステップＳ６）。次に、前述のステップＳ５
でリセットしたタイマー７の値がΔＡとなるまで待機し
（ステップＳ７）、ΔＡとなった時点でＰｓａｖｅを出
力して、ＰＬＬシンセサイザの立ち上げを開始する（ス
テップＳ８）。
振を開始してからＰＬＬシンセサイザーを立ち上げるま
での時間 ｔ２：ＰＬＬシンセサイザを立ち上げてから受信開始ま
での時間 ｔ３：受信開始から受信終了までの時間 すなわち、ＣＰＵ８は前述した図３の複数スロットから
なるスーパーフレームの時間長Ｔ毎のタイミングで、こ
の図２に示した処理を実行し、先ずＴＣＸＯ動作信号を
出力するとともに（ステップＳ１）、タイマー７をリセ
ットする（ステップＳ２）。すると、このＴＣＸＯ動作
信号を受けてＲＦモジュール１内のＴＣＸＯが、図３に
示すようにａ時点から発振を開始する。引き続き、ＣＰ
Ｕ８は、発振安定検出器（ＯｓＤ）６から信号が入力さ
れたか否かを判別し（ステップＳ３）、該信号の入力が
あるまで待機状態を維持する。この間、タイマー７はａ
時点からの時間を計測しているとともに、ＴＣＸＯの発
振は時間の経過に伴って安定して行く。そして、ＴＣＸ
Ｏの発振が安定して発振安定検出器（ＯｓＤ）６からの
信号が入力されたならば、その時点のタイマー７の計測
値をレジスタＡに格納するとともに（ステップＳ４）、
タイマー７をリセットする（ステップＳ５）。 引き続
き、“ｔ１−Ａ”つまりＴＣＸＯが発振を開始してから
ＰＬＬシンセサイザを立ち上げるまでの時間ｔ１から、
Ａに格納されているＴＣＸＯの発振の開始から発振が安
定した時点までの時間を減算して、その時間差をΔＡに
格納する（ステップＳ６）。次に、前述のステップＳ５
でリセットしたタイマー７の値がΔＡとなるまで待機し
（ステップＳ７）、ΔＡとなった時点でＰｓａｖｅを出
力して、ＰＬＬシンセサイザの立ち上げを開始する（ス
テップＳ８）。
【００１３】このとき、ＴＣＸＯの発振安定時間のバラ
ツキにより、図３（２）に示すように、ＴＣＸＯの発振
安定終了時点（ａ′時点）が、設計目標（図３（１）の
ａ′時点）よりも早まると、ａ−ａ′間が設計目標（図
３（１）のａ−ａ′間）よりも短くなって、“ｔ１−
Ａ”の値が大きくなり、前述のステップＳ６ではΔＡに
大きな時間値が格納されている。したがって、ステップ
Ｓ７で、タイマー７がΔＡとなるまで待機してから、ス
テップＳ８の処理でＰＬＬシンセサイザを立ち上げれ
ば、ＴＣＸＯの発振安定終了時点が設計目標よりも早く
ても、これに左右されることなく、ＰＬＬシンセサイザ
は図３（１）の設計目標と同じｂ時点から立ち上げが開
始される。よって、ＰＬＬシンセサイザの立ち上げが早
まることもなく、該ＰＬＬシンセサイザの立ち上げが早
まることによりＲＳモジュールの圏内待受時中における
消費電力が設計目標を上回ってしまうこともない。
ツキにより、図３（２）に示すように、ＴＣＸＯの発振
安定終了時点（ａ′時点）が、設計目標（図３（１）の
ａ′時点）よりも早まると、ａ−ａ′間が設計目標（図
３（１）のａ−ａ′間）よりも短くなって、“ｔ１−
Ａ”の値が大きくなり、前述のステップＳ６ではΔＡに
大きな時間値が格納されている。したがって、ステップ
Ｓ７で、タイマー７がΔＡとなるまで待機してから、ス
テップＳ８の処理でＰＬＬシンセサイザを立ち上げれ
ば、ＴＣＸＯの発振安定終了時点が設計目標よりも早く
ても、これに左右されることなく、ＰＬＬシンセサイザ
は図３（１）の設計目標と同じｂ時点から立ち上げが開
始される。よって、ＰＬＬシンセサイザの立ち上げが早
まることもなく、該ＰＬＬシンセサイザの立ち上げが早
まることによりＲＳモジュールの圏内待受時中における
消費電力が設計目標を上回ってしまうこともない。
【００１４】また、このようにステップＳ８でＰｓａｖ
ｅを出力して、ＰＬＬシンセサイザを立ち上げたなら
ば、タイマー７をリセットし（ステップＳ９）、ＰＬＬ
ＬＤが入力されるまで待機する（ステップＳ１０）。そ
して、立ち上げたＰＬＬシンセサイザがロックアップ
し、ＲＦモジュール１からＰＬＬＬＤが入力されたなら
ば、その時点のタイマー７の計測値をレジスタＢに格納
するとともに（ステップＳ１１）、タイマー７をリセッ
トする（ステップＳ１２）。
ｅを出力して、ＰＬＬシンセサイザを立ち上げたなら
ば、タイマー７をリセットし（ステップＳ９）、ＰＬＬ
ＬＤが入力されるまで待機する（ステップＳ１０）。そ
して、立ち上げたＰＬＬシンセサイザがロックアップ
し、ＲＦモジュール１からＰＬＬＬＤが入力されたなら
ば、その時点のタイマー７の計測値をレジスタＢに格納
するとともに（ステップＳ１１）、タイマー７をリセッ
トする（ステップＳ１２）。
【００１５】引き続き、“ｔ２−Ｂ”つまりＰＬＬシン
セサイザを立ち上げてから受信開始までの時間ｔ１か
ら、Ｂに格納されているＰＬＬシンセサイザの立ち上げ
からロックアップまでの時間を減算して、その時間差を
ΔＢに格納する（ステップＳ１３）。次に、前述のステ
ップＳ１２でリセットしたタイマー７の値がΔＢとなる
まで待機し（ステップＳ１４）、ΔＢとなった時点でＲ
Ｘｏｎを出力して、受信を開始させる（ステップＳ１
５）。
セサイザを立ち上げてから受信開始までの時間ｔ１か
ら、Ｂに格納されているＰＬＬシンセサイザの立ち上げ
からロックアップまでの時間を減算して、その時間差を
ΔＢに格納する（ステップＳ１３）。次に、前述のステ
ップＳ１２でリセットしたタイマー７の値がΔＢとなる
まで待機し（ステップＳ１４）、ΔＢとなった時点でＲ
Ｘｏｎを出力して、受信を開始させる（ステップＳ１
５）。
【００１６】このとき、ＴＣＸＯの精度のバラツキによ
り、ＰＬＬシンセサイザの立ち上げ開始時点（ｂ時点）
からロックアップ時点（ｃ′時点）までの時間が設計目
標よりも短いと、ｂ−ｃ′間が設計目標（図３（１）の
ｂ−ｃ′間）よりも短くなって、“ｔ２−Ｂ”の値が大
きくなり、前述のステップＳ１３ではΔＢに大きな時間
値が格納されている。したがって、ステップＳ１４で、
タイマー７がΔＢとなるまで待機してから、ステップＳ
１５の処理で受信を開始させれば、ＰＬＬシンセサイザ
のロックアップ時点が設計目標よりも早くても、これに
左右されることなく、ＲＦモジュール１は図３（１）の
設計目標と同じｃ時点から受信を開始する。よって、受
信開始が早まることもなく、該受信開始がＲＳモジュー
ルの圏内待受時中における消費電力が設計目標を上回っ
てしまうこともない。
り、ＰＬＬシンセサイザの立ち上げ開始時点（ｂ時点）
からロックアップ時点（ｃ′時点）までの時間が設計目
標よりも短いと、ｂ−ｃ′間が設計目標（図３（１）の
ｂ−ｃ′間）よりも短くなって、“ｔ２−Ｂ”の値が大
きくなり、前述のステップＳ１３ではΔＢに大きな時間
値が格納されている。したがって、ステップＳ１４で、
タイマー７がΔＢとなるまで待機してから、ステップＳ
１５の処理で受信を開始させれば、ＰＬＬシンセサイザ
のロックアップ時点が設計目標よりも早くても、これに
左右されることなく、ＲＦモジュール１は図３（１）の
設計目標と同じｃ時点から受信を開始する。よって、受
信開始が早まることもなく、該受信開始がＲＳモジュー
ルの圏内待受時中における消費電力が設計目標を上回っ
てしまうこともない。
【００１７】また、このようにステップＳ１５でＲＸｏ
ｎを出力して、受信を開始させたならば、タイマー７を
リセットし（ステップＳ１６）、このリセットしたタイ
マー７の値が、受信開始から受信終了までの時間ｔ３と
なるまで待機する（ステップＳ１７）。そして、タイマ
ー７が時間ｔ３を計測したならば、ＲＸｏｎの出力を停
止して、受信を終了させる（ステップＳ１８）。したが
って、最も消費電力の大きい受信開始から受信終了まで
のｃ−ｄ間は、設計目標と同様にｔ３となり、この消費
電力が大きいｃ−ｄ間が設計目標よりも長くなることに
より、ＲＳモジュールの圏内待受時中における消費電力
が設計目標を上回ってしまう不都合は回避される。
ｎを出力して、受信を開始させたならば、タイマー７を
リセットし（ステップＳ１６）、このリセットしたタイ
マー７の値が、受信開始から受信終了までの時間ｔ３と
なるまで待機する（ステップＳ１７）。そして、タイマ
ー７が時間ｔ３を計測したならば、ＲＸｏｎの出力を停
止して、受信を終了させる（ステップＳ１８）。したが
って、最も消費電力の大きい受信開始から受信終了まで
のｃ−ｄ間は、設計目標と同様にｔ３となり、この消費
電力が大きいｃ−ｄ間が設計目標よりも長くなることに
より、ＲＳモジュールの圏内待受時中における消費電力
が設計目標を上回ってしまう不都合は回避される。
【００１８】なお、この実施の形態においては、設計目
標のａ時点からｂ時点までの時間ｔ１、ｂ時点からｃ時
点までの時間ｔ２、ｃ時点からｄ時点までの時間ｔ３を
ＣＰＵ８内のメモリに予め記憶させておくようにした
が、ＴＣＸＯ動作時間ｔ（一定）に対するａ，ｂ，ｃ，
ｄの各タイミングを記憶しておき、ａのタイミングでＴ
ＣＸＯの発振を開始した後、強制的にｂのタイミングで
ＰＬＬシンセサイザを立ち上げ、ｃのタイミングで受信
を開始し、ｄのタイミングで受信を終了させるようにし
てもよい。
標のａ時点からｂ時点までの時間ｔ１、ｂ時点からｃ時
点までの時間ｔ２、ｃ時点からｄ時点までの時間ｔ３を
ＣＰＵ８内のメモリに予め記憶させておくようにした
が、ＴＣＸＯ動作時間ｔ（一定）に対するａ，ｂ，ｃ，
ｄの各タイミングを記憶しておき、ａのタイミングでＴ
ＣＸＯの発振を開始した後、強制的にｂのタイミングで
ＰＬＬシンセサイザを立ち上げ、ｃのタイミングで受信
を開始し、ｄのタイミングで受信を終了させるようにし
てもよい。
【００１９】
【発明の効果】以上説明したように本発明は、基準発振
器の発振動作開始から発振動作安定までの時間が所定時
間よりも短い場合には、その時間差に応じて周波数シン
セサイザの立ち上げ開始を遅らせるとともに、周波数シ
ンセサイザの立ち上げ開始からロックアップするまでの
時間が所定時間よりも短い場合、その時間差に応じて受
信開始を遅らせるようにした。したがって、精度のバラ
ツキにより、発振動作安定やロックアップが早く発生し
ても一定時間内において消費電力の増大を伴う時間が相
対的に長くなってしまうことがない。よって、一定時間
内における消費電力が増大することもなく、待受時中に
おける消費電力を精度よく設計目標値に止めることがで
きる。
器の発振動作開始から発振動作安定までの時間が所定時
間よりも短い場合には、その時間差に応じて周波数シン
セサイザの立ち上げ開始を遅らせるとともに、周波数シ
ンセサイザの立ち上げ開始からロックアップするまでの
時間が所定時間よりも短い場合、その時間差に応じて受
信開始を遅らせるようにした。したがって、精度のバラ
ツキにより、発振動作安定やロックアップが早く発生し
ても一定時間内において消費電力の増大を伴う時間が相
対的に長くなってしまうことがない。よって、一定時間
内における消費電力が増大することもなく、待受時中に
おける消費電力を精度よく設計目標値に止めることがで
きる。
【００２０】
【図１】本発明の一実施の形態にかかるＰＨＳ用端末機
の回路構成を示すブロック図である。
の回路構成を示すブロック図である。
【図２】同実施の形態のＣＰＵの処理手順を示すフロー
チャートである。
チャートである。
【図３】（１）はＲＦモジュールの設計目標のタイミン
グ図、（２）はバラツキによりＴＣＸＯの発振安定が早
く発生した場合のタイミング図、（３）はシンセサイザ
のロックアップが早く発生した場合のタイミング図であ
る。
グ図、（２）はバラツキによりＴＣＸＯの発振安定が早
く発生した場合のタイミング図、（３）はシンセサイザ
のロックアップが早く発生した場合のタイミング図であ
る。
１ ＲＦモジュール ６ 発振安定検出器 ７ タイマー ８ ＣＰＵ １６ ＢＢＩＣ
Claims (1)
- 【請求項１】 基準発振器、該基準発振器からの基準発
振信号を受けて所定周波数の局部発振をする周波数シン
セサイザを有し、時分割で動作し、該基準発振器の発振
動作を安定した後、周波数シンセサイザを立ち上げ所定
周波数に局部発振をロックアップした後、受信開始する
通信端末機において、 前記基準発振器の発振動作開始から前記発振動作安定ま
での時間を計測する第１の計測手段と、 この第１の計測手段により計測された時間が所定時間よ
りも短い場合、その時間差に応じて前記周波数シンセサ
イザの立ち上げ開始を遅らせる第１の制御手段と、 前記周波数シンセサイザの立ち上げ開始から前記周波数
シンセサイザのロックアップするまでの時間を計測する
第２の計測手段と、 この第２の計測手段により計測された時間が所定時間よ
りも短い場合、その時間差に応じて前記受信開始を遅ら
せる第２の制御手段と、 を備えたことを特徴とする通信端末機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8357927A JPH10200440A (ja) | 1996-12-30 | 1996-12-30 | 通信端末機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8357927A JPH10200440A (ja) | 1996-12-30 | 1996-12-30 | 通信端末機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10200440A true JPH10200440A (ja) | 1998-07-31 |
Family
ID=18456654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8357927A Abandoned JPH10200440A (ja) | 1996-12-30 | 1996-12-30 | 通信端末機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10200440A (ja) |
-
1996
- 1996-12-30 JP JP8357927A patent/JPH10200440A/ja not_active Abandoned
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5140698A (en) | Mobile telephone system with intermittent control of receiver components in standby state | |
| US8188782B1 (en) | Clock system and method for compensating timing information of clock system | |
| US6311081B1 (en) | Low power operation in a radiotelephone | |
| US6947721B2 (en) | Wireless communications with transceiver-integrated frequency shift control and power control | |
| KR19990014219A (ko) | 클록 생성 방법 및 장치 | |
| JP3850063B2 (ja) | 位相同期ループにおいてフィードバック分周比を決定する方法および装置 | |
| JPH1127203A (ja) | 間欠受信装置 | |
| JP3753307B2 (ja) | 携帯無線端末装置 | |
| JP4224686B2 (ja) | 移動無線通信装置及び動作方法 | |
| JP3073670B2 (ja) | 間欠受信動作受信機 | |
| US6965271B2 (en) | Phase-locked loop | |
| JPH08505755A (ja) | 位相ロック・ループの要素を動作可能にする装置および方法 | |
| JP2001069003A (ja) | Ｐｌｌ制御回路及びその制御方法 | |
| JPH11112442A (ja) | 無線通信端末 | |
| JPH05122064A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JP2001144609A (ja) | Ｐｌｌシンセサイザ回路 | |
| JP3278263B2 (ja) | 周波数シンセサイザ | |
| JPH06338784A (ja) | 位相同期回路 | |
| JPH05304469A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPH0993185A (ja) | 間欠受信装置 | |
| US20050226359A1 (en) | Local timer which is used in wireless lan | |
| JP4265844B2 (ja) | 移動無線機のロック／アンロック状態認定装置 | |
| JPH08265150A (ja) | 位相同期発振回路 | |
| JP2000049647A (ja) | 無線端末装置 | |
| KR100800864B1 (ko) | 이동 통신단말기의 위상동기루프 장치 및 그에 의한워밍업 시간 단축 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050816 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20051014 |