JPH10200788A - Contour correction circuit - Google Patents

Contour correction circuit

Info

Publication number
JPH10200788A
JPH10200788A JP9189695A JP18969597A JPH10200788A JP H10200788 A JPH10200788 A JP H10200788A JP 9189695 A JP9189695 A JP 9189695A JP 18969597 A JP18969597 A JP 18969597A JP H10200788 A JPH10200788 A JP H10200788A
Authority
JP
Japan
Prior art keywords
signal
delay
input terminal
circuit
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9189695A
Other languages
Japanese (ja)
Inventor
Kentoku Cho
顕徳 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WiniaDaewoo Co Ltd
Original Assignee
Daewoo Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019960075303A external-priority patent/KR100245185B1/en
Priority claimed from KR1019960075302A external-priority patent/KR100225582B1/en
Application filed by Daewoo Electronics Co Ltd filed Critical Daewoo Electronics Co Ltd
Publication of JPH10200788A publication Critical patent/JPH10200788A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/20Circuitry for controlling amplitude response
    • H04N5/205Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
    • H04N5/208Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic for compensating for attenuation of high frequency components, e.g. crispening, aperture distortion correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide the contour correction circuit with a simpler structure without causing deterioration in the contour correction effect. SOLUTION: The circuit 200 includes a tilt sensing circuit 210 that senses amplitude transition of a video signal received through an input terminal and generates a tilt sensing signal corresponding to a degree and a time of the amplitude transition. A comparator circuit 220 compares the tilt sensing signal with a prescribed reference signal to generate a control signal based on the comparison result. A delay means delays the input signal by a prescribed time to generate a delay signal. A selective feedback circuit 230 gives selectively the delay signal from the delay means to a delay circuit as its input terminal based on a control signal so as to feed back the delay signal to the circuit. Moreover, a selective output circuit 240 selectively outputs the video signal received from the input terminal or the delay signal depending on the control signal to generate a contour correction signal. Thus, the circuit 200 emphasizes external contour of a video image reproduced by the video signal without causing preshoot, overshoot and deterioration in the contour correction effect.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はビデオプロジェクタ
ー(video projector)、ビデオテープレコーダ及びT
Vのような映像ディスプレー装置に使用する、映像の輪
郭を強調するための回路に関し、より詳しくはビデオ信
号によって表示される映像の輪郭を改善するための映像
の外郭線強調用輪郭補正回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video projector, a video tape recorder, and a video tape recorder.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit for enhancing an outline of an image used in an image display device such as V, and more particularly, to a contour correction circuit for enhancing an outline of an image for improving the outline of an image displayed by a video signal.

【0002】[0002]

【従来の技術】図1は従来の輪郭補正回路を示すブロッ
ク図である。
2. Description of the Related Art FIG. 1 is a block diagram showing a conventional contour correction circuit.

【0003】同図において、輪郭補正回路は第1遅延器
121、第2遅延器122、第3遅延器123、第1加
算器131、第2加算器132、減算器141、及び1
/2増幅器151で構成される。
In FIG. 1, a contour correction circuit includes a first delay unit 121, a second delay unit 122, a third delay unit 123, a first adder 131, a second adder 132, a subtractor 141, and 1
/ 2 amplifier 151.

【0004】上記第1及び第2遅延器121、122
は、入力端子101を通して入力されるビデオ信号をそ
れぞれ一定の時間Tだけ遅らせる。上記第1及び第2遅
延器121、122により発生した遅延信号はそれぞ
れ、上記第1加算器131及び上記減算器141に出力
される。上記第3遅延器132は上記第2遅延器122
からの上記遅延信号をT時間だけ遅らせて2T時間遅延
されたビデオ信号を発生する。第2加算器132は、上
記2T時間だけ遅延されたビデオ信号を上記入力端子1
01を通して入力される現在のビデオ信号に加算して加
算信号を連続的に発生し、上記加算信号を上記1/2増
幅器151に提供する。上記1/2増幅器151は、上
記第2加算器132からの上記加算信号を1/2だけ増
幅して1/2増幅信号を発生し、上記発生した1/2増
幅信号を上記減算器141に出力する。上記減算器14
1は、上記第2遅延器122からの上記T時間だけ遅延
されたビデオ信号から上記1/2増幅器151からの1
/2増幅信号を減算して減算信号を発生し、上記減算信
号をピーキング信号として上記第1加算器131に提供
する。上記第1加算器131は、上記第1遅延器121
からのT時間だけ遅延されたビデオ信号に上記減算器1
41からの上記ピーキング信号を加算して、輪郭の強調
されたビデオ信号を発生する。
[0004] The first and second delay units 121 and 122
Delays a video signal input through the input terminal 101 by a certain time T, respectively. The delay signals generated by the first and second delay units 121 and 122 are output to the first adder 131 and the subtractor 141, respectively. The third delay unit 132 is connected to the second delay unit 122
Is delayed by T time to generate a video signal delayed by 2T time. The second adder 132 outputs the video signal delayed by the 2T time to the input terminal 1.
01 is added to the current video signal input through the O.D.01 to continuously generate an addition signal, and the added signal is provided to the 増 幅 器 amplifier 151. The 増 幅 器 amplifier 151 amplifies the added signal from the second adder 132 by 1 / to generate a 増 幅 amplified signal, and outputs the generated 増 幅 amplified signal to the subtractor 141. Output. The subtractor 14
1 from the video signal delayed by the T time from the second delay unit 122,
A subtraction signal is generated by subtracting the / 2 amplified signal, and the subtraction signal is provided to the first adder 131 as a peaking signal. The first adder 131 is connected to the first delay unit 121.
From the video signal delayed by T time from
The peaking signals from 41 are summed to produce a contour enhanced video signal.

【0005】上記輪郭補正回路100によれば、上記回
路は連続的に入力されるビデオ信号に応じてピーキング
信号を発生し、上記発生したピーキング信号を上記ビデ
オ信号に加算して、上記ビデオ信号により形成される映
像の外郭線を強調する。
According to the contour correction circuit 100, the circuit generates a peaking signal in response to a continuously input video signal, and adds the generated peaking signal to the video signal. The outline of the formed image is emphasized.

【0006】しかし、上記輪郭補正回路においては、ビ
デオ信号の振幅転移の前及び後のプレシュート(preshoo
t)及びオーバシュート(overshoot) の発生は再生された
映像のエッジに暗くて歪んだ、不自然な輪郭補正をもた
らす恐れがある。
However, in the contour correction circuit, preshoots before and after the amplitude transition of the video signal are used.
The occurrence of t) and overshoot can result in dark, distorted, and unnatural contour correction at the edges of the reproduced image.

【0007】上記プレシュート及びオーバシュート無し
に映像の外郭線を改善するための輪郭補正回路の一例
が、アメリカ特許第5、293、541号に開示されて
いる。アメリカ特許第5、293、541号に開示され
た回路は、ビデオ信号の振幅転移時間を変調して映像の
外郭線を改善する。上記回路は制御信号発生回路、多数
の減算器、多数の遅延回路、合成回路、及び信号選択回
路を含む。上記制御信号発生回路は、上記多数の減算器
によって発生した減算信号を結合することで制御信号を
発生する。上記多数の減算器は上記多数の遅延器によっ
て発生した多数の遅延信号を相互減算して、上記減算信
号を発生する。上記合成回路は上記多数の遅延信号を相
互結合して、多数の結合信号を発生する。そして、信号
選択回路は上記制御信号によって上記多数の結合信号か
ら1つの信号を選択的に出力することによって、輪郭の
補正されたビデオ信号を発生する。
An example of a contour correction circuit for improving the outline of an image without the preshoot and overshoot is disclosed in US Pat. No. 5,293,541. The circuit disclosed in U.S. Pat. No. 5,293,541 modulates the amplitude transition time of a video signal to improve the outline of an image. The circuit includes a control signal generation circuit, a number of subtracters, a number of delay circuits, a synthesis circuit, and a signal selection circuit. The control signal generation circuit generates a control signal by combining the subtraction signals generated by the plurality of subtracters. The plurality of subtracters subtract the plurality of delay signals generated by the plurality of delay units from each other to generate the subtraction signal. The combining circuit interconnects the multiple delayed signals to generate multiple combined signals. Then, the signal selection circuit selectively outputs one signal from the plurality of combined signals according to the control signal, thereby generating a video signal whose contour has been corrected.

【0008】しかし、上記回路によればプレシュート及
びオーバシュート無しに映像の外郭線の改善ができるも
のの、上記回路は多数の遅延信号及び制御信号を発生し
なければならないために多数の遅延回路及び減算器を必
要とし、また多数の遅延回路及び減算器によって回路が
複雑になるという問題点がある。
[0008] However, although the above circuit can improve the outline of an image without preshoot and overshoot, the circuit must generate a large number of delay signals and control signals, so that a large number of delay circuits and There is a problem that a subtractor is required and the circuit is complicated by a large number of delay circuits and subtractors.

【0009】このような理由から、輪郭補正効果の低減
をもたらすことなく、より簡単な構造を有する輪郭補正
回路が必要となる。
For these reasons, a contour correction circuit having a simpler structure without reducing the contour correction effect is required.

【0010】[0010]

【発明が解決しようとする課題】本発明は前述した問題
点を解決するためになされたもので、その目的は輪郭補
正効果の低下をもたらすことなく、より簡単な構造を有
する輪郭補正回路を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a contour correction circuit having a simpler structure without lowering the contour correction effect. Is to do.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するため
の本発明の第1の観点による輪郭補正回路は、入力端子
を通して入力されるビデオ信号の振幅転移を感知し、上
記振幅転移の程度及び時間に対応する傾斜感知信号を発
生するための感知手段;上記傾斜感知信号を所定の基準
信号と比較し、比較結果に基いて制御信号を発生するた
めの比較手段;入力信号を所定時間だけ遅らせて遅延信
号を発生するための遅延手段;上記制御信号に応答して
上記遅延手段の遅延信号を上記遅延手段の上記入力信号
として上記遅延手段に選択的に提供して上記遅延信号を
フィードバックさせるための選択的フィードバック手
段;及び上記制御信号に応答して上記入力端子を通して
入力されるビデオ信号及び上記遅延信号のうち1つを選
択的に出力して輪郭補正信号を発生するための選択的出
力手段;で構成される。
According to a first aspect of the present invention, there is provided a contour correcting circuit for detecting an amplitude transition of a video signal input through an input terminal, and determining a degree and a degree of the amplitude transition. Sensing means for generating a tilt sensing signal corresponding to time; comparing means for comparing the tilt sensing signal with a predetermined reference signal and generating a control signal based on the comparison result; delaying the input signal by a predetermined time Delay means for generating a delay signal in response to the control signal; selectively providing the delay signal of the delay means as the input signal of the delay means to the delay means to feed back the delay signal. Selective feedback means; and selectively outputting one of the video signal and the delay signal input through the input terminal in response to the control signal to output the contour. Selective output means for generating a positive signal; consisting of.

【0012】本発明の回路によれば、極く簡単な構成に
よって、プレシュート、オーバシュート及び輪郭補正効
果の低下をもたらすことなく、映像の外郭線を強調する
ことができる。
According to the circuit of the present invention, the outline of an image can be enhanced with a very simple configuration without causing a preshoot, an overshoot, and a decrease in the contour correction effect.

【0013】本発明の第2の観点による輪郭補正回路
は、入力端子を通して入力されるビデオ信号の振幅転移
を感知し、上記振幅転移の程度及び時間に対応する傾斜
感知信号を発生するための感知手段;上記傾斜感知信号
と第1基準信号とを比較し、比較結果に基いて第1制御
信号を発生するための第1比較手段;上記傾斜感知信号
と第2基準信号とを比較し、比較結果に基いて第2制御
信号を発生するための第2比較手段;上記ビデオ信号を
所定時間だけ遅らせて第1遅延信号を発生するための第
1遅延手段;上記第1制御信号に応答して上記第1遅延
信号及び上記ビデオ信号のうち1つを選択的に出力して
第1選択信号を発生するための第1選択手段;上記第1
選択信号を上記所定時間だけ遅らせて第2遅延信号を発
生するための第2遅延手段;上記第1選択信号と上記第
2制御信号とを同期させるために上記第2制御信号を上
記所定時間だけ遅らせて遅延制御信号を発生するための
第3遅延手段;及び上記遅延制御信号に応答して上記第
1選択信号及び上記第2遅延信号のうち1つを選択して
輪郭補正信号としての第2選択信号を発生するための第
2選択手段;で構成される。
A contour correction circuit according to a second aspect of the present invention senses an amplitude transition of a video signal input through an input terminal and generates a tilt sensing signal corresponding to the degree and time of the amplitude transition. Means for comparing the tilt sensing signal with a first reference signal and generating a first control signal based on the comparison result; comparing and comparing the tilt sensing signal with a second reference signal; Second comparing means for generating a second control signal based on the result; first delay means for generating a first delayed signal by delaying the video signal by a predetermined time; in response to the first control signal First selecting means for selectively outputting one of the first delay signal and the video signal to generate a first selection signal;
Second delay means for delaying the selection signal by the predetermined time to generate a second delay signal; in order to synchronize the first selection signal and the second control signal, the second control signal is shifted by the predetermined time Third delay means for generating a delay control signal with a delay; and selecting one of the first selection signal and the second delay signal in response to the delay control signal to generate a second delay signal as a contour correction signal. Second selection means for generating a selection signal.

【0014】本発明の回路によれば、極く簡単な構成に
よって、プレシュート、オーバシュート及び輪郭補正効
果の低下をもたらすことなく、映像の外郭線を強調する
ことができる。
According to the circuit of the present invention, the outline of an image can be enhanced with a very simple configuration without causing a preshoot, an overshoot, and a decrease in the contour correction effect.

【0015】[0015]

【発明の実施の形態】以下、添付図面を参照しながら本
発明の実施例を詳しく説明する。
Embodiments of the present invention will be described below in detail with reference to the accompanying drawings.

【0016】実施例1 図2は本発明の実施例1による輪郭補正回路を示す図で
ある。
Embodiment 1 FIG. 2 is a diagram showing a contour correction circuit according to Embodiment 1 of the present invention.

【0017】同図において、輪郭補正回路200は傾斜
感知回路210、比較回路220、選択的フィードバッ
ク回路230、及び選択的出力回路240で構成され
る。
In FIG. 1, the contour correction circuit 200 includes a tilt sensing circuit 210, a comparison circuit 220, a selective feedback circuit 230, and a selective output circuit 240.

【0018】上記傾斜感知回路210は、ビデオ信号入
力端子201を通して連続的に入力されるビデオ信号の
振幅転移を感知し、上記ビデオ信号Yの振幅転移の程度
及びその時間に対応する傾斜感知信号SUを発生する。
また、上記傾斜感知回路210は上記傾斜感知信号SU
を上記比較回路220に提供する。
The tilt sensing circuit 210 detects the amplitude transition of the video signal continuously input through the video signal input terminal 201, and detects the amplitude transition of the video signal Y and the tilt detection signal SU corresponding to the time. Occurs.
Further, the tilt sensing circuit 210 is provided with the tilt sensing signal SU.
Is provided to the comparison circuit 220.

【0019】上記傾斜感知回路210は上記ビデオ信号
Yの傾斜を感知するために第1遅延器211と減算器2
22とで構成される。上記第1遅延器211はビデオ信
号Yを所定時間だけ遅らせて上記第1遅延信号DY1を
発生する。上記減算器222は上記第1遅延信号DY1
から上記ビデオ信号Yを減算して減算信号SUを発生
し、上記減算信号SUを上記傾斜感知信号SUとして上
記比較回路220に提供する。
The slope sensing circuit 210 includes a first delay unit 211 and a subtractor 2 for sensing the slope of the video signal Y.
22. The first delay unit 211 generates the first delay signal DY1 by delaying the video signal Y by a predetermined time. The subtracter 222 generates the first delay signal DY1.
To generate the subtraction signal SU, and provide the subtraction signal SU to the comparison circuit 220 as the tilt sensing signal SU.

【0020】上記比較回路220は上記傾斜感知回路2
10より提供された傾斜感知信号SUを所定の基準信号
αと比較して制御信号SCを発生する。ここで、上記比
較回路220は傾斜感知信号SUの絶対値ASと上記基
準信号αの大きさを比較し、上記比較結果に応じて制御
信号SCを発生するのが望ましい。
The comparison circuit 220 includes the tilt sensing circuit 2
The control signal SC is generated by comparing the tilt sensing signal SU provided by the control unit 10 with a predetermined reference signal α. Here, it is preferable that the comparing circuit 220 compares the absolute value AS of the tilt sensing signal SU with the magnitude of the reference signal α, and generates a control signal SC according to the comparison result.

【0021】上記比較回路220は上記制御信号SCを
発生するために絶対値回路(以下、ABS回路とする)
221及び比較器222で構成される。
The comparison circuit 220 generates an absolute value circuit (hereinafter referred to as an ABS circuit) for generating the control signal SC.
221 and a comparator 222.

【0022】上記ABS回路221は上記傾斜感知信号
SUの絶対値信号ASを発生し、上記絶対値信号ASを
上記比較器222に出力する。
The ABS circuit 221 generates an absolute value signal AS of the tilt sensing signal SU, and outputs the absolute value signal AS to the comparator 222.

【0023】上記比較器222は外部の信号源(図示せ
ず)から提供された上記基準信号αの大きさと上記絶対
値信号ASとを比較して上記比較結果に対応する制御信
号SCを発生する。上記比較器222は上記制御信号S
Cとしてロジック信号を発生する。上記比較器222は
上記絶対値信号ASが上記基準信号αより小さい場合
は、ロー・ロジックの信号を発生し、絶対値信号ASが
上記基準信号αより大きいかまたは等しい場合は、ハイ
・ロジックの信号を上記制御信号として発生する。
The comparator 222 compares the magnitude of the reference signal α provided from an external signal source (not shown) with the absolute value signal AS to generate a control signal SC corresponding to the comparison result. . The comparator 222 outputs the control signal S
A logic signal is generated as C. The comparator 222 generates a low logic signal when the absolute value signal AS is smaller than the reference signal α, and generates a high logic signal when the absolute value signal AS is larger than or equal to the reference signal α. A signal is generated as the control signal.

【0024】上記選択的フィードバック回路230は上
記制御信号SCに応答して、その出力端子を介して出力
される出力信号をその入力端子にフィードバックさせ、
フィードバックが行われる間は同一な信号を出力する。
In response to the control signal SC, the selective feedback circuit 230 feeds back an output signal output through its output terminal to its input terminal,
The same signal is output during feedback.

【0025】上記選択的フィードバック回路230は第
1スイッチ231及び第2遅延器232で構成される。
上記第1スイッチ231は、上記ビデオ信号入力端子2
01と連結された第1入力端子S1、上記第2遅延器2
32の出力端子と連結された第2入力端子S2、及び上
記第2遅延器232の入力端子に連結された出力端子を
含む。上記第1スイッチ231は上記制御信号SCに応
じて上記第1入力端子S1または第2入力端子S2に接
続され、上記第2入力端子S2に接続される場合、上記
第1スイッチ231及び第2遅延器232はフィードバ
ックループを形成する。上記第2遅延器232は上記第
1スイッチ231によって提供される入力信号を所定時
間の間遅らせて第2遅延信号DY2を発生し、上記第2
遅延信号DY2を上記選択的出力回路240に出力す
る。
The selective feedback circuit 230 includes a first switch 231 and a second delay 232.
The first switch 231 is connected to the video signal input terminal 2
01, the first input terminal S1 connected to the second delay unit 2
32, a second input terminal S2 connected to the output terminal of the second delay unit 232, and an output terminal connected to the input terminal of the second delay unit 232. The first switch 231 is connected to the first input terminal S1 or the second input terminal S2 according to the control signal SC. When the first switch 231 is connected to the second input terminal S2, the first switch 231 and the second delay are connected. The unit 232 forms a feedback loop. The second delay unit 232 delays the input signal provided by the first switch 231 for a predetermined time to generate a second delay signal DY2, and
The delay signal DY2 is output to the selective output circuit 240.

【0026】上記選択的出力回路240は、第1入力端
子S3及び第2入力端子S4を有する第2スイッチ24
0である。上記第2スイッチ240の第1入力端子S3
は上記ビデオ信号入力端子201に接続され、上記第2
入力端子S4は上記選択的フィードバック回路230の
第2遅延器232の出力端子に接続される。上記第2ス
イッチ240は上記比較器222からの制御信号に応じ
て上記第1入力端子S3及び第2入力端子S4のうちの
1つの端子に選択的にスイッチ接続され、輪郭補正ビデ
オ信号PSを発生する。
The selective output circuit 240 includes a second switch 24 having a first input terminal S3 and a second input terminal S4.
0. The first input terminal S3 of the second switch 240
Is connected to the video signal input terminal 201 and the second
The input terminal S4 is connected to the output terminal of the second delay unit 232 of the selective feedback circuit 230. The second switch 240 is selectively connected to one of the first input terminal S3 and the second input terminal S4 according to a control signal from the comparator 222, and generates a contour-corrected video signal PS. I do.

【0027】以下、添付図面を参照しながら、上記のよ
うに構成された輪郭補正回路200の動作をより詳しく
説明する。
Hereinafter, the operation of the contour correction circuit 200 configured as described above will be described in more detail with reference to the accompanying drawings.

【0028】図3の(A)乃至(F)は、図2に示す回
路の各部分に関する信号波形図である。
FIGS. 3A to 3F are signal waveform diagrams for each part of the circuit shown in FIG.

【0029】図3の(A)のような波形のビデオ信号Y
がビデオ信号入力端子201に入力される時、上記ビデ
オ信号Yは上記傾斜感知回路210の第1遅延器21
1、上記選択的フィードバック回路230の第1スイッ
チ231の第1入力端子S1、及び上記第2スイッチ2
40の第1入力端子S3にそれぞれ入力される。
A video signal Y having a waveform as shown in FIG.
Is input to the video signal input terminal 201, the video signal Y is supplied to the first delay unit 21 of the tilt sensing circuit 210.
1, the first input terminal S1 of the first switch 231 of the selective feedback circuit 230, and the second switch 2
The signals are input to the 40 first input terminals S3.

【0030】上記傾斜感知回路210の第1遅延器21
1は上記入力されるビデオ信号Yを所定時間だけ遅らせ
て図3の(B)のような第1遅延信号DY1を発生し、
発生された上記第1遅延信号DY1を上記減算器212
に出力する。これにより、上記減算器212は上記第1
遅延器211から提供される上記第1遅延信号DY1か
ら上記ビデオ信号Yを減算して図3の(C)に示すよう
な減算信号SUを発生する。上記減算信号SUは上述し
たように上記傾斜感知信号SUとして使用され、上記比
較回路220のABS回路221に提供される。
The first delay unit 21 of the tilt sensing circuit 210
1 delays the input video signal Y by a predetermined time to generate a first delay signal DY1 as shown in FIG.
The generated first delay signal DY1 is subtracted from the subtractor 212.
Output to As a result, the subtractor 212 performs the first
The video signal Y is subtracted from the first delay signal DY1 provided from the delay unit 211 to generate a subtraction signal SU as shown in FIG. The subtraction signal SU is used as the tilt sensing signal SU as described above, and is provided to the ABS circuit 221 of the comparison circuit 220.

【0031】上記比較回路220のABS回路221
は、上記傾斜感知信号SUを絶対値化して図3の(D)
に示すように絶対値信号ASを発生し、発生された絶対
値信号ASを上記比較器222に出力する。上記比較器
222は、上記絶対値信号ASを上記基準信号αの大き
さと比較して図3の(E)に示すような制御信号SCを
発生し、上記発生された制御信号SCを上記第1スイッ
チ231及び第2スイッチ240にそれぞれ提供する。
上記比較器222は上記絶対値が上記基準信号αの大き
さより小さい場合はロー・ロジックの信号を発生し、上
記絶対値が上記基準信号αの大きさより大きいかまたは
等しい場合はハイ・ロジックの信号を上記制御信号SC
として発生する。
The ABS circuit 221 of the comparison circuit 220
Converts the tilt sensing signal SU into an absolute value, and
, The absolute value signal AS is generated, and the generated absolute value signal AS is output to the comparator 222. The comparator 222 compares the absolute value signal AS with the magnitude of the reference signal α to generate a control signal SC as shown in FIG. 3E, and converts the generated control signal SC to the first signal. This is provided to the switch 231 and the second switch 240, respectively.
The comparator 222 generates a low logic signal when the absolute value is smaller than the magnitude of the reference signal α, and a high logic signal when the absolute value is greater than or equal to the magnitude of the reference signal α. With the control signal SC
Occurs as

【0032】上記選択的フィードバック信号230の第
1スイッチ231は、上記制御信号SCがロー・ロジッ
クの信号である場合は上記第1入力端子S1に接続さ
れ、上記第1入力端子S1を介して入力されるビデオ信
号を上記第2遅延器232に出力する。
The first switch 231 of the selective feedback signal 230 is connected to the first input terminal S1 when the control signal SC is a low logic signal, and is input through the first input terminal S1. The output video signal is output to the second delay unit 232.

【0033】これと同時に、上記第2スイッチ240は
上記制御信号SCがロー・ロジックの信号である場合は
上記第1入力端子S3に接続され、上記第1入力端子S
3に入力されるビデオ信号を、図3の(F)に示すよう
に、信号の変形のない輪郭補正信号として出力する。
At the same time, when the control signal SC is a low logic signal, the second switch 240 is connected to the first input terminal S3, and the second switch 240 is connected to the first input terminal S3.
3 is output as a contour correction signal having no signal deformation, as shown in FIG.

【0034】上記制御信号SUがハイ・ロジックの信号
である場合、上記第1スイッチ231及び第2スイッチ
240は、それぞれの第2入力端子S2及びS4に接続
される。
When the control signal SU is a high logic signal, the first switch 231 and the second switch 240 are connected to respective second input terminals S2 and S4.

【0035】この際、上記第1スイッチ231の上記出
力端子は上記第2遅延器232の出力端子と接続され、
上記第1スイッチ231及び上記第2遅延器232はフ
ィードバックループを形成する。上記第1スイッチ23
1の動作によってフィードバックループが形成されれ
ば、上記第2遅延器の出力端子及び入力端子は互いに連
結され、上記第2遅延器232は上記第1スイッチ23
1が第2入力端子S2に接続される前に第1入力端子S
1を通して最後に入力されたビデオ信号と同一なフィー
ドバック信号DY2を連続的に出力する。これと同時
に、上記第2スイッチ240は上記第1スイッチ231
のように第2端子S4に接続され、図3の(F)に示す
ように、上記フィードバック信号DY2を輪郭補正信号
PSとして出力する。
At this time, the output terminal of the first switch 231 is connected to the output terminal of the second delay unit 232,
The first switch 231 and the second delay unit 232 form a feedback loop. The first switch 23
If a feedback loop is formed by the operation 1, the output terminal and the input terminal of the second delay unit are connected to each other, and the second delay unit 232 is connected to the first switch 23.
Before the first input terminal S2 is connected to the second input terminal S2.
1 continuously outputs the same feedback signal DY2 as the video signal input last. At the same time, the second switch 240 is connected to the first switch 231.
And outputs the feedback signal DY2 as the contour correction signal PS as shown in FIG. 3 (F).

【0036】従って、上記回路200によれば、極く簡
単な構成によって、プレシュート、オーバシュート及び
輪郭補正効果の低下をもたらすことなく、映像の外郭線
を強調することができる。
Therefore, according to the circuit 200, the outline of an image can be enhanced with a very simple configuration without causing a preshoot, an overshoot, and a decrease in the contour correction effect.

【0037】実施例2 図4は本発明の実施例2による輪郭補正回路を示すブロ
ック図である。
Embodiment 2 FIG. 4 is a block diagram showing an outline correction circuit according to Embodiment 2 of the present invention.

【0038】同図において、輪郭補正回路400は傾斜
感知回路500、第1比較器610、第2比較器62
0、第1遅延器711、第1スイッチ712、第2スイ
ッチ722、及び第3遅延器630で構成される。
In the figure, the contour correction circuit 400 includes an inclination sensing circuit 500, a first comparator 610, and a second comparator 62.
0, a first delay unit 711, a first switch 712, a second switch 722, and a third delay unit 630.

【0039】上記傾斜感知回路500は、ビデオ信号入
力端子401を通して入力されるビデオ信号Yの振幅転
移を感知し、上記ビデオ信号の振幅転移の程度及びその
時間に対応する傾斜感知信号DFFを発生する。
The tilt sensing circuit 500 senses the amplitude transition of the video signal Y input through the video signal input terminal 401, and generates a tilt sensing signal DFF corresponding to the degree of the amplitude transition of the video signal and its time. .

【0040】ここで、上記傾斜感知回路500は、上記
傾斜感知信号DFFを発生するために、第4遅延器51
0、減算器520、絶対値回路530、及び微分回路5
40で構成されるのが望ましい。
Here, the tilt sensing circuit 500 generates the tilt sensing signal DFF in order to generate the tilt sensing signal DFF.
0, subtractor 520, absolute value circuit 530, and differentiating circuit 5
Preferably, it is composed of 40.

【0041】上記第4遅延器510は上記ビデオ信号Y
を所定時間だけ遅らせて第1遅延信号DY1を発生し、
上記第1遅延信号DY1を上記減算器520に提供す
る。
The fourth delay unit 510 outputs the video signal Y
Is delayed by a predetermined time to generate a first delay signal DY1,
The first delay signal DY1 is provided to the subtractor 520.

【0042】上記減算器520は上記ビデオ信号入力端
子401を通して入力されるビデオ信号Yから上記第1
遅延信号DY1を減算して減算信号SUを発生し、上記
減算信号SUを上記絶対値回路530に提供する。
The subtracter 520 converts the video signal Y input through the video signal input terminal 401 into the first signal.
The delay signal DY1 is subtracted to generate a subtraction signal SU, and the subtraction signal SU is provided to the absolute value circuit 530.

【0043】上記絶対値回路530は上記減算信号SU
を絶対値信号ABに変換し、上記絶対値信号ABを微分
回路540に提供する。
The absolute value circuit 530 outputs the subtraction signal SU
Is converted to an absolute value signal AB, and the absolute value signal AB is provided to a differentiating circuit 540.

【0044】上記微分回路540は上記絶対値信号AB
を微分して微分信号DFFを発生し、上記微分信号DF
Fを上記傾斜感知信号DFFとして上記第1比較器61
0及び第2比較器620にそれぞれ提供する。
The differentiating circuit 540 provides the absolute value signal AB
Is differentiated to generate a differential signal DFF.
F as the tilt detection signal DFF, the first comparator 61
0 and the second comparator 620 respectively.

【0045】上記第1比較器610は上記傾斜感知信号
DFFを第1基準信号αと比較し、上記第1比較結果に
応じて第1制御信号C1を発生し、上記発生された第1
制御信号C1を第1スイッチ710に提供する。
The first comparator 610 compares the tilt detection signal DFF with a first reference signal α, generates a first control signal C1 according to the first comparison result, and generates the first control signal C1.
The control signal C1 is provided to the first switch 710.

【0046】上記第2比較器620は上記傾斜感知信号
DFFを第2基準信号−αと比較し、上記第2比較結果
に応じて第2制御信号C2を発生し、上記第2制御信号
C2を第3遅延器630に提供する。
The second comparator 620 compares the tilt sensing signal DFF with a second reference signal -α, generates a second control signal C2 according to the second comparison result, and outputs the second control signal C2. Provided to the third delay unit 630.

【0047】上記第3遅延器630は上記第2制御信号
C2を上記所定時間だけ遅らせて遅延制御信号DC2を
発生し、上記遅延制御信号DC2を上記第2スイッチ7
22に提供する。
The third delay unit 630 delays the second control signal C2 by the predetermined time to generate a delay control signal DC2, and outputs the delay control signal DC2 to the second switch 7
22.

【0048】上記第1遅延器711は上記ビデオ信号入
力端子401を通して入力されるビデオ信号Yを遅らせ
て第2遅延信号DY2を発生し、上記発生された第2遅
延信号DY2を上記第1スイッチ712の第2入力端子
S2に提供する。
The first delay unit 711 delays the video signal Y input through the video signal input terminal 401 to generate a second delay signal DY2, and outputs the generated second delay signal DY2 to the first switch 712. To the second input terminal S2.

【0049】上記第1スイッチ712は上記ビデオ信号
入力端子401と接続された第1入力端子S1、上記第
1遅延器711の出力端子に接続された上記第2入力端
子S2、及び第2スイッチ722の第1入力端子S3及
び第2遅延器721の入力端子に接続された出力端子を
備えている。上記第1スイッチ712は上記第1比較器
610からの第1制御信号C1に応じて上記第1入力端
子S1または第2入力端子S2に接続され、第1選択信
号SEL1を発生し、上記第1選択信号SEL1を上記
第2スイッチ722の第1入力端子S3及び上記第2遅
延器721に提供する。
The first switch 712 includes a first input terminal S1 connected to the video signal input terminal 401, a second input terminal S2 connected to an output terminal of the first delay unit 711, and a second switch 722. And an output terminal connected to the input terminal of the second delay unit 721. The first switch 712 is connected to the first input terminal S1 or the second input terminal S2 according to a first control signal C1 from the first comparator 610, generates a first selection signal SEL1, and generates a first selection signal SEL1. The selection signal SEL1 is provided to the first input terminal S3 of the second switch 722 and the second delay unit 721.

【0050】上記第2遅延器721は上記第1選択信号
SEL1を上記所定時間だけ遅らせて第2遅延信号DS
Eを発生し、上記第2遅延信号DSEを第2スイッチ7
22の第2入力端子S4に提供する。
The second delay unit 721 delays the first selection signal SEL1 by the predetermined time to generate a second delay signal DS.
E, and outputs the second delay signal DSE to the second switch 7.
22 to a second input terminal S4.

【0051】上記第2スイッチ722は上記第3遅延器
630から提供された上記遅延制御信号DC2に応じて
上記第1入力端子S3または第2入力端子S4に接続さ
れ、第2選択信号SEL2を発生し、上記第2選択信号
SEL2を輪郭補正信号SEL2として出力する。
The second switch 722 is connected to the first input terminal S3 or the second input terminal S4 according to the delay control signal DC2 provided from the third delay unit 630, and generates the second selection signal SEL2. Then, the second selection signal SEL2 is output as the contour correction signal SEL2.

【0052】以下、添付図面を参照しながら、上記のよ
うに構成された輪郭補正回路400の動作をより詳細に
説明する。
Hereinafter, the operation of the contour correction circuit 400 configured as described above will be described in more detail with reference to the accompanying drawings.

【0053】図5の(A)乃至(K)は、図4に示す輪
郭補正回路の各部分の動作を説明するための波形図であ
る。
FIGS. 5A to 5K are waveform diagrams for explaining the operation of each part of the contour correction circuit shown in FIG.

【0054】図4において、図5の(A)のようなビデ
オ信号Yが入力端子201に入力される場合、上記ビデ
オ信号Yは第1遅延器711及び第4遅延器510にそ
れぞれ入力される。
In FIG. 4, when a video signal Y as shown in FIG. 5A is input to an input terminal 201, the video signal Y is input to a first delay unit 711 and a fourth delay unit 510, respectively. .

【0055】上記第1遅延器711及び第4遅延器51
0は上記ビデオ信号Yを所定時間だけ遅らせて、図5の
(B)のような、第1及び第2遅延信号DY1をそれぞ
れ発生する。
The first delay unit 711 and the fourth delay unit 51
0 delays the video signal Y by a predetermined time to generate first and second delay signals DY1 as shown in FIG. 5B.

【0056】上記第1減算器520は、上記ビデオ信号
Yから上記第4遅延器510からの第1遅延信号DY1
を減算して、図5の(C)のような減算信号SUを発生
し、上記減算信号SUを上記絶対値回路530に出力す
る。
The first subtractor 520 converts the video signal Y into a first delay signal DY1 from the fourth delay unit 510.
Is subtracted to generate a subtraction signal SU as shown in FIG. 5C, and outputs the subtraction signal SU to the absolute value circuit 530.

【0057】上記絶対値回路530は上記減算信号SU
を図5の(D)に示すような絶対値信号ABSに変換
し、上記絶対値信号ABSを上記微分回路540に提供
する。
The absolute value circuit 530 outputs the subtraction signal SU
Is converted into an absolute value signal ABS as shown in FIG. 5D, and the absolute value signal ABS is provided to the differentiating circuit 540.

【0058】上記微分回路540は上記絶対値信号AB
Sを微分して図5の(E)に示すような微分信号DFF
を発生し、上記微分信号DFFを上記第1比較器610
及び第2比較器620にそれぞれ提供する。
The differentiating circuit 540 outputs the absolute value signal AB.
S is differentiated to obtain a differentiated signal DFF as shown in FIG.
And the differential signal DFF is converted to the first comparator 610.
And the second comparator 620.

【0059】上記第1比較器610は上記微分信号DF
Fを第1基準信号αと比較し、その結果として第1制御
信号C1を発生する。上記第1比較器610は、図5の
(F)に示すように上記第1制御信号C1としてロジッ
ク信号を発生するのが望ましい。即ち、上記微分信号D
FFが上記第1基準信号αより小さい場合は上記第1制
御信号C1としてロー・ロジックの信号を発生する一
方、上記微分信号DFFが上記第1基準信号αより大き
いかまたは等しい場合は、上記第1制御信号C1として
ハイ・ロジックの信号を発生する。
The first comparator 610 outputs the differential signal DF
F with a first reference signal α, and as a result generates a first control signal C1. The first comparator 610 preferably generates a logic signal as the first control signal C1, as shown in FIG. That is, the differential signal D
If the FF is smaller than the first reference signal α, a low logic signal is generated as the first control signal C1, while if the differential signal DFF is larger than or equal to the first reference signal α, the second control signal C1 is generated. A high logic signal is generated as one control signal C1.

【0060】上記第2比較器620は上記微分信号DF
Fを第2基準信号−αと比較し、その結果として第2制
御信号C2を発生する。上記第2比較器620は、図5
の(G)に示すように上記第2制御信号C2としてロジ
ック信号を発生するのが望ましい。即ち、上記第2比較
器620は上記微分信号DFFが上記第2基準信号−α
より大きい場合は上記第2制御信号C2としてロー・ロ
ジックの信号を発生する一方、上記微分信号DFFが上
記第2基準信号−αより小さいかまたは等しい場合は上
記第2制御信号C2としてハイ・ロジックの信号を発生
する。
The second comparator 620 outputs the differential signal DF
Comparing F with a second reference signal-[alpha], resulting in a second control signal C2. The second comparator 620 is configured as shown in FIG.
It is desirable to generate a logic signal as the second control signal C2 as shown in FIG. That is, the second comparator 620 outputs the differential signal DFF to the second reference signal −α.
If the difference is larger than the second control signal C2, a low logic signal is generated. If the differential signal DFF is smaller than or equal to the second reference signal -α, the second control signal C2 is set as a high logic signal. Generates a signal.

【0061】上記第1スイッチ712は上記第1制御信
号C1によって制御される。上記第1制御信号C1がロ
ー・ロジックの信号である場合上記第1スイッチ712
は第1入力端子S1に接続され、上記第1制御信号C1
がハイ・ロジック信号である場合上記第1スイッチ71
2は第2入力端子S2に接続されて、図3の(I)に示
すような第1選択信号SEL1を発生する。また、上記
第1スイッチ712は上記第1選択信号SEL1を第2
遅延器721及び第2スイッチ722の第1入力端子S
3にそれぞれ提供する。
The first switch 712 is controlled by the first control signal C1. When the first control signal C1 is a low logic signal, the first switch 712
Is connected to the first input terminal S1, and the first control signal C1
Is a high logic signal.
2 is connected to the second input terminal S2 to generate a first selection signal SEL1 as shown in FIG. Further, the first switch 712 outputs the first selection signal SEL1 to the second
The first input terminal S of the delay unit 721 and the second switch 722
3 respectively.

【0062】上記第2遅延器721は上記第1スイッチ
712からの第1選択信号SEL1を上記所定の時間だ
け遅らせて図5の(J)のような第2遅延信号DSEを
発生し、上記第2遅延信号DSEを第2スイッチ722
の第2入力端子S4に出力する。
The second delay unit 721 delays the first selection signal SEL1 from the first switch 712 by the predetermined time to generate a second delay signal DSE as shown in FIG. The second delay signal DSE is supplied to the second switch 722.
To the second input terminal S4.

【0063】一方、上記第2制御信号C2は第3遅延器
630に提供され、上記第3遅延器630によって遅延
される。上記第3遅延器630は図5の(H)に示すよ
うな遅延制御信号DC2を発生し、上記遅延制御信号D
C2を第2スイッチ722に提供する。
On the other hand, the second control signal C2 is provided to the third delay unit 630 and is delayed by the third delay unit 630. The third delay unit 630 generates a delay control signal DC2 as shown in FIG.
C2 is provided to the second switch 722.

【0064】また、上記第2スイッチ722は上記遅延
制御信号DC2がロー・ロジックの信号である場合は第
1入力端子S3に接続され、上記遅延制御信号DC2が
ハイ・ロジックの信号である場合は第2入力端子S4に
接続されて、図5の(K)のような輪郭補正信号として
の第2選択信号SEL2を発生する。
The second switch 722 is connected to the first input terminal S3 when the delay control signal DC2 is a low logic signal, and is connected when the delay control signal DC2 is a high logic signal. It is connected to the second input terminal S4 to generate a second selection signal SEL2 as a contour correction signal as shown in FIG.

【0065】従って、上記回路400によれば、プレシ
ュート、オーバシュート及び輪郭補正効果の低下をもた
らすことなく、ビデオ信号によって再生される映像の外
郭線を強調することができる。
Therefore, according to the circuit 400, it is possible to enhance the outline of the video reproduced by the video signal without causing the preshoot, the overshoot, and the effect of the contour correction.

【0066】以上、本発明を上記の実施例に基づいて具
体的に説明したが、本発明はこれに限定されるものでは
なく、本発明の要旨を逸脱しない範囲内で変更及び改良
が可能なことは勿論である。
As described above, the present invention has been specifically described based on the above embodiments. However, the present invention is not limited to these embodiments, and can be changed and improved without departing from the gist of the present invention. Of course.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来の輪郭補正回路を示したブロック図であ
る。
FIG. 1 is a block diagram showing a conventional contour correction circuit.

【図2】本発明の実施例1による輪郭補正回路を示した
ブロック図である。
FIG. 2 is a block diagram illustrating a contour correction circuit according to the first embodiment of the present invention.

【図3】(A)乃至(F)は図2に示した回路の各部分
に関する信号波形図である。
3 (A) to 3 (F) are signal waveform diagrams for respective portions of the circuit shown in FIG. 2;

【図4】本発明の実施例2による輪郭補正回路を示すブ
ロック図である。
FIG. 4 is a block diagram illustrating a contour correction circuit according to a second embodiment of the present invention.

【図5】(A)乃至(K)は図4に示した回路の各部分
に関する信号波形図である。
5 (A) to 5 (K) are signal waveform diagrams relating to respective portions of the circuit shown in FIG. 4;

【符号の説明】[Explanation of symbols]

200、400 輪郭補正回路 210、500 傾斜感知回路 220 比較回路 230 選択的フィードバック回路 240 選択的出力回路 510 第4遅延器 610 第1比較器 620 第2比較器 630 第3遅延器 711 第1遅延器 712 第1スイッチ 722 第2スイッチ 200, 400 Contour correction circuit 210, 500 Tilt sensing circuit 220 Comparison circuit 230 Selective feedback circuit 240 Selective output circuit 510 4th delay unit 610 1st comparator 620 2nd comparator 630 3rd delay unit 711 1st delay unit 712 First switch 722 Second switch

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 入力端子を通して入力されるビデオ信号
の振幅転移を感知し、上記振幅転移の程度及び時間に対
応する傾斜感知信号を発生するための感知手段;上記傾
斜感知信号を所定の基準信号と比較し、その比較結果に
基いて制御信号を発生するための比較手段;入力信号を
所定時間だけ遅らせて遅延信号を発生するための遅延手
段;上記制御信号に応答して上記遅延手段の遅延信号を
上記遅延手段の上記入力信号として上記遅延手段に選択
的に提供して上記遅延信号をフィードバックさせるため
の選択的フィードバック手段;及び上記制御信号に応答
して上記入力端子を通して入力されるビデオ信号及び上
記遅延信号のうち1つを選択的に出力して輪郭補正信号
を発生するための選択的出力手段;で構成されることを
特徴とする輪郭補正回路。
1. A sensing means for sensing an amplitude transition of a video signal input through an input terminal and generating an inclination detection signal corresponding to the degree and time of the amplitude transition; Comparison means for generating a control signal based on the comparison result; delay means for generating a delay signal by delaying an input signal by a predetermined time; delay of the delay means in response to the control signal Selective feedback means for selectively providing a signal to the delay means as the input signal of the delay means to feed back the delayed signal; and a video signal input through the input terminal in response to the control signal And a selective output means for selectively outputting one of the delay signals to generate a contour correction signal. circuit.
【請求項2】 上記感知手段は、遅延ビデオ信号を発生
するために、上記ビデオ信号を遅らせる遅延器;及び上
記遅延ビデオ信号から上記ビデオ信号を減算して、上記
傾斜感知信号としての減算信号を発生するための減算器
で構成されることを特徴とする請求項1記載の輪郭補正
回路。
2. The delay means for delaying the video signal to generate a delayed video signal, and the video signal is subtracted from the delayed video signal to generate a subtraction signal as the tilt sensing signal. 2. The contour correction circuit according to claim 1, comprising a subtractor for generating.
【請求項3】 上記選択的フィードバック手段は、上記
入力端子と接続された第1入力端子、上記遅延手段の出
力端子と接続された第2入力端子、及び上記遅延手段の
入力端子に接続された出力端子を備えた第1スイッチで
あって、上記制御信号に応じて上記第1または第2入力
端子に接続され、第2入力端子に接続される場合、上記
遅延手段の出力信号をフィードバックさせることを特徴
とする請求項1記載の輪郭補正回路。
3. The selective feedback means is connected to a first input terminal connected to the input terminal, a second input terminal connected to an output terminal of the delay means, and an input terminal of the delay means. A first switch having an output terminal, wherein the first switch is connected to the first or second input terminal in response to the control signal, and the output signal of the delay means is fed back when connected to the second input terminal. The contour correction circuit according to claim 1, wherein:
【請求項4】 上記選択的出力手段は、上記入力端子と
接続された第1入力端子及び上記遅延手段の出力端子と
接続された第2入力端子を備えた第2スイッチであっ
て、上記制御信号に応じて上記第1または第2入力端子
に接続され、上記輪郭補正信号を出力することを特徴と
する請求項1記載の輪郭補正回路。
4. The control device according to claim 1, wherein the selective output means is a second switch having a first input terminal connected to the input terminal and a second input terminal connected to an output terminal of the delay means. 2. The contour correction circuit according to claim 1, wherein said contour correction circuit is connected to said first or second input terminal according to a signal and outputs said contour correction signal.
【請求項5】 入力端子を通して入力されるビデオ信号
の振幅転移を感知し、上記振幅転移の程度及び時間に対
応する傾斜感知信号を発生するための感知手段;上記傾
斜感知信号と第1基準信号とを比較し、その比較結果に
基いて第1制御信号を発生するための第1比較手段;上
記傾斜感知信号と第2基準信号とを比較し、その比較結
果に基いて第2制御信号を発生するための第2比較手
段;上記ビデオ信号を所定時間だけ遅らせて第1遅延信
号を発生するための第1遅延手段;上記第1制御信号に
応答して上記第1遅延信号及び上記ビデオ信号のうち1
つを選択的に出力して第1選択信号を発生するための第
1選択手段;上記第1選択信号を上記所定時間だけ遅ら
せて第2遅延信号を発生するための第2遅延手段;上記
第1選択信号と上記第2制御信号とを同期させるために
上記第2制御信号を上記所定時間だけ遅らせて遅延制御
信号を発生するための第3遅延手段;及び上記遅延制御
信号に応答して上記第1選択信号及び上記第2遅延信号
のうち1つを選択して輪郭補正信号としての第2選択信
号を発生するための第2選択手段;で構成されることを
特徴とする輪郭補正回路。
5. Sensing means for sensing an amplitude transition of a video signal input through an input terminal and generating an inclination detection signal corresponding to a degree and a time of the amplitude transition; the inclination detection signal and a first reference signal. And first comparison means for generating a first control signal based on the comparison result; comparing the tilt sensing signal with a second reference signal; and generating a second control signal based on the comparison result. Second comparing means for generating; first delaying means for delaying the video signal by a predetermined time to generate a first delayed signal; the first delayed signal and the video signal in response to the first control signal One of
First selecting means for selectively outputting one and generating a first selection signal; second delay means for generating a second delay signal by delaying the first selection signal by the predetermined time; Third delay means for generating a delay control signal by delaying the second control signal by the predetermined time in order to synchronize the first selection signal with the second control signal; and in response to the delay control signal, A second selection means for selecting one of the first selection signal and the second delay signal to generate a second selection signal as an outline correction signal;
【請求項6】 上記感知手段は上記ビデオ信号から上記
第1遅延信号を減算して減算信号を発生するための減算
器;上記減算信号を絶対値化するための絶対値回路;及
び上記絶対値回路からの絶対値を微分して、上記傾斜感
知信号を発生するための微分回路;で構成されることを
特徴とする請求項5記載の輪郭補正回路。
6. A subtractor for subtracting the first delay signal from the video signal to generate a subtraction signal; an absolute value circuit for converting the subtraction signal into an absolute value; 6. The contour correcting circuit according to claim 5, further comprising a differentiating circuit for differentiating an absolute value from the circuit to generate the tilt sensing signal.
【請求項7】 上記第1比較手段は、上記傾斜感知信号
の電圧が上記第1基準信号の電圧より低い場合はロー・
ロジックの信号を、また上記傾斜感知信号の電圧が上記
第1基準信号の電圧より高いかまたは等しい場合はハイ
・ロジックの信号を上記第1制御信号として発生するこ
とを特徴とする請求項5記載の輪郭補正回路。
7. The first comparing means, if the voltage of the tilt sensing signal is lower than the voltage of the first reference signal, a low level.
6. The logic circuit according to claim 5, wherein a logic signal is generated as the first control signal when a voltage of the tilt sensing signal is higher than or equal to a voltage of the first reference signal. Contour correction circuit.
【請求項8】 上記第1選択手段は、上記第1制御信号
がロー・ロジックの信号である場合は上記第1遅延信号
を選択し、上記第1制御信号がハイ・ロジックの信号で
ある場合は上記ビデオ信号を選択して上記第1選択信号
を発生することを特徴とする請求項7記載の輪郭補正回
路。
8. The first selecting means selects the first delay signal when the first control signal is a low logic signal, and selects the first delay signal when the first control signal is a high logic signal. 8. The contour correction circuit according to claim 7, wherein said first selection signal is generated by selecting said video signal.
【請求項9】 上記第2比較手段は、上記傾斜感知信号
の電圧が上記第2基準信号の電圧より高い場合はロー・
ロジックの信号を、また上記傾斜感知信号の電圧が上記
第2基準信号の電圧より低いかまたは等しい場合はハイ
・ロジックの信号を上記第2制御信号として発生するこ
とを特徴とする請求項5記載の輪郭補正回路。
9. The second comparing means, when the voltage of the tilt sensing signal is higher than the voltage of the second reference signal, sets a low level.
6. The logic circuit according to claim 5, wherein a logic signal is generated as the second control signal when a voltage of the tilt sensing signal is lower than or equal to a voltage of the second reference signal. Contour correction circuit.
【請求項10】 上記第2選択手段は、上記遅延制御信
号がロー・ロジックの信号である場合は上記第2遅延信
号を選択し、上記遅延制御信号がハイ・ロジックの信号
である場合は上記第1選択信号を選択して上記輪郭補正
信号を発生することを特徴とする請求項9記載の輪郭補
正回路。
10. The second selection means selects the second delay signal when the delay control signal is a low logic signal, and selects the second delay signal when the delay control signal is a high logic signal. 10. The contour correction circuit according to claim 9, wherein said contour correction signal is generated by selecting a first selection signal.
JP9189695A 1996-12-28 1997-07-15 Contour correction circuit Withdrawn JPH10200788A (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1019960075303A KR100245185B1 (en) 1996-12-28 1996-12-28 Contour correction method and contour correction circuit for performing the same
KR75303/96 1996-12-28
KR75302/96 1996-12-28
KR1019960075302A KR100225582B1 (en) 1996-12-28 1996-12-28 Contour correction circuit

Publications (1)

Publication Number Publication Date
JPH10200788A true JPH10200788A (en) 1998-07-31

Family

ID=26632411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9189695A Withdrawn JPH10200788A (en) 1996-12-28 1997-07-15 Contour correction circuit

Country Status (2)

Country Link
JP (1) JPH10200788A (en)
GB (1) GB2320834B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013526733A (en) * 2010-05-10 2013-06-24 オセ−テクノロジーズ・ベー・ヴエー How to restore raster image edges

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4872508B2 (en) * 2006-07-28 2012-02-08 ソニー株式会社 Image processing apparatus, image processing method, and program

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69223679T2 (en) * 1991-05-16 1998-04-30 Victor Company Of Japan Image quality improvement circuit for image contour compensation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013526733A (en) * 2010-05-10 2013-06-24 オセ−テクノロジーズ・ベー・ヴエー How to restore raster image edges

Also Published As

Publication number Publication date
GB2320834A (en) 1998-07-01
GB2320834B (en) 2001-01-31
GB9713351D0 (en) 1997-08-27

Similar Documents

Publication Publication Date Title
EP0669762B1 (en) Image display apparatus for displaying images of a plurality of kinds of video signals
US5032899A (en) Interpolation signal generating circuit for progressive scanning conversion system television receiver
JP3709981B2 (en) Gradation correction apparatus and method
JPH10200788A (en) Contour correction circuit
JPH0445686A (en) Color image pickup device
JP3943645B2 (en) Contour compensation circuit
JP2004032234A (en) Image display device
JP3077154B2 (en) Enhancer circuit
JPH114363A (en) Contour correction circuit
JP2830587B2 (en) Video signal processing device
JP2798562B2 (en) Signal correction circuit
JP2720695B2 (en) Video signal processing device
JP3531015B2 (en) Video display device
JP2000078431A (en) Method and device for correcting amplitude of synchronizing signal of composite video signal
JP2871402B2 (en) Contour correction circuit
KR100225582B1 (en) Contour correction circuit
JP3336857B2 (en) Digital convergence device
KR100261491B1 (en) Contour correction method and contour correction circuit for performing the same
JP3149899B2 (en) Image processing circuit
JPS62626B2 (en)
JP3229091B2 (en) Contour improvement circuit
JP3021194B2 (en) Comb-type filter in video equipment
JPH04346589A (en) Television signal conversion device
JP2634948B2 (en) Composite video signal generation circuit
KR0135863B1 (en) Noise canceller of digital image signal

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041005