JPH10200788A - 輪郭補正回路 - Google Patents

輪郭補正回路

Info

Publication number
JPH10200788A
JPH10200788A JP9189695A JP18969597A JPH10200788A JP H10200788 A JPH10200788 A JP H10200788A JP 9189695 A JP9189695 A JP 9189695A JP 18969597 A JP18969597 A JP 18969597A JP H10200788 A JPH10200788 A JP H10200788A
Authority
JP
Japan
Prior art keywords
signal
delay
input terminal
circuit
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9189695A
Other languages
English (en)
Inventor
Kentoku Cho
顕徳 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WiniaDaewoo Co Ltd
Original Assignee
Daewoo Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019960075303A external-priority patent/KR100245185B1/ko
Priority claimed from KR1019960075302A external-priority patent/KR100225582B1/ko
Application filed by Daewoo Electronics Co Ltd filed Critical Daewoo Electronics Co Ltd
Publication of JPH10200788A publication Critical patent/JPH10200788A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/20Circuitry for controlling amplitude response
    • H04N5/205Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
    • H04N5/208Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic for compensating for attenuation of high frequency components, e.g. crispening, aperture distortion correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

(57)【要約】 【課題】 ビデオ信号によって表示される映像の輪郭を
改善するために、映像の外郭線強調用回路を提供する。 【解決手段】 入力端子を通して入力されるビデオ信号
の振幅転移を感知し、上記振幅転移の程度及び時間に対
応する傾斜感知信号を発生するための傾斜感知回路を含
む。比較回路は傾斜感知信号を所定の基準信号と比較
し、その比較結果に基いて制御信号を発生する。遅延信
号は入力信号を所定時間遅らせて遅延信号を発生する。
選択的フィードバック回路は、制御信号に応じて上記遅
延手段の遅延信号を遅延回路の入力信号として遅延回路
に選択的に提供し、遅延信号をフィードバックさせる。
また、選択的出力回路は制御信号に応じて上記入力端子
を通して入力されるビデオ信号及び遅延信号のうち1つ
を選択的に出力し、輪郭補正信号を発生する。従って、
回路は、プレシュート、オーバシュート及び輪郭補正効
果の低下をもたらすことなく、ビデオ信号によって再生
される映像の外郭線を強調することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はビデオプロジェクタ
ー(video projector)、ビデオテープレコーダ及びT
Vのような映像ディスプレー装置に使用する、映像の輪
郭を強調するための回路に関し、より詳しくはビデオ信
号によって表示される映像の輪郭を改善するための映像
の外郭線強調用輪郭補正回路に関する。
【0002】
【従来の技術】図1は従来の輪郭補正回路を示すブロッ
ク図である。
【0003】同図において、輪郭補正回路は第1遅延器
121、第2遅延器122、第3遅延器123、第1加
算器131、第2加算器132、減算器141、及び1
/2増幅器151で構成される。
【0004】上記第1及び第2遅延器121、122
は、入力端子101を通して入力されるビデオ信号をそ
れぞれ一定の時間Tだけ遅らせる。上記第1及び第2遅
延器121、122により発生した遅延信号はそれぞ
れ、上記第1加算器131及び上記減算器141に出力
される。上記第3遅延器132は上記第2遅延器122
からの上記遅延信号をT時間だけ遅らせて2T時間遅延
されたビデオ信号を発生する。第2加算器132は、上
記2T時間だけ遅延されたビデオ信号を上記入力端子1
01を通して入力される現在のビデオ信号に加算して加
算信号を連続的に発生し、上記加算信号を上記1/2増
幅器151に提供する。上記1/2増幅器151は、上
記第2加算器132からの上記加算信号を1/2だけ増
幅して1/2増幅信号を発生し、上記発生した1/2増
幅信号を上記減算器141に出力する。上記減算器14
1は、上記第2遅延器122からの上記T時間だけ遅延
されたビデオ信号から上記1/2増幅器151からの1
/2増幅信号を減算して減算信号を発生し、上記減算信
号をピーキング信号として上記第1加算器131に提供
する。上記第1加算器131は、上記第1遅延器121
からのT時間だけ遅延されたビデオ信号に上記減算器1
41からの上記ピーキング信号を加算して、輪郭の強調
されたビデオ信号を発生する。
【0005】上記輪郭補正回路100によれば、上記回
路は連続的に入力されるビデオ信号に応じてピーキング
信号を発生し、上記発生したピーキング信号を上記ビデ
オ信号に加算して、上記ビデオ信号により形成される映
像の外郭線を強調する。
【0006】しかし、上記輪郭補正回路においては、ビ
デオ信号の振幅転移の前及び後のプレシュート(preshoo
t)及びオーバシュート(overshoot) の発生は再生された
映像のエッジに暗くて歪んだ、不自然な輪郭補正をもた
らす恐れがある。
【0007】上記プレシュート及びオーバシュート無し
に映像の外郭線を改善するための輪郭補正回路の一例
が、アメリカ特許第5、293、541号に開示されて
いる。アメリカ特許第5、293、541号に開示され
た回路は、ビデオ信号の振幅転移時間を変調して映像の
外郭線を改善する。上記回路は制御信号発生回路、多数
の減算器、多数の遅延回路、合成回路、及び信号選択回
路を含む。上記制御信号発生回路は、上記多数の減算器
によって発生した減算信号を結合することで制御信号を
発生する。上記多数の減算器は上記多数の遅延器によっ
て発生した多数の遅延信号を相互減算して、上記減算信
号を発生する。上記合成回路は上記多数の遅延信号を相
互結合して、多数の結合信号を発生する。そして、信号
選択回路は上記制御信号によって上記多数の結合信号か
ら1つの信号を選択的に出力することによって、輪郭の
補正されたビデオ信号を発生する。
【0008】しかし、上記回路によればプレシュート及
びオーバシュート無しに映像の外郭線の改善ができるも
のの、上記回路は多数の遅延信号及び制御信号を発生し
なければならないために多数の遅延回路及び減算器を必
要とし、また多数の遅延回路及び減算器によって回路が
複雑になるという問題点がある。
【0009】このような理由から、輪郭補正効果の低減
をもたらすことなく、より簡単な構造を有する輪郭補正
回路が必要となる。
【0010】
【発明が解決しようとする課題】本発明は前述した問題
点を解決するためになされたもので、その目的は輪郭補
正効果の低下をもたらすことなく、より簡単な構造を有
する輪郭補正回路を提供することにある。
【0011】
【課題を解決するための手段】上記目的を達成するため
の本発明の第1の観点による輪郭補正回路は、入力端子
を通して入力されるビデオ信号の振幅転移を感知し、上
記振幅転移の程度及び時間に対応する傾斜感知信号を発
生するための感知手段;上記傾斜感知信号を所定の基準
信号と比較し、比較結果に基いて制御信号を発生するた
めの比較手段;入力信号を所定時間だけ遅らせて遅延信
号を発生するための遅延手段;上記制御信号に応答して
上記遅延手段の遅延信号を上記遅延手段の上記入力信号
として上記遅延手段に選択的に提供して上記遅延信号を
フィードバックさせるための選択的フィードバック手
段;及び上記制御信号に応答して上記入力端子を通して
入力されるビデオ信号及び上記遅延信号のうち1つを選
択的に出力して輪郭補正信号を発生するための選択的出
力手段;で構成される。
【0012】本発明の回路によれば、極く簡単な構成に
よって、プレシュート、オーバシュート及び輪郭補正効
果の低下をもたらすことなく、映像の外郭線を強調する
ことができる。
【0013】本発明の第2の観点による輪郭補正回路
は、入力端子を通して入力されるビデオ信号の振幅転移
を感知し、上記振幅転移の程度及び時間に対応する傾斜
感知信号を発生するための感知手段;上記傾斜感知信号
と第1基準信号とを比較し、比較結果に基いて第1制御
信号を発生するための第1比較手段;上記傾斜感知信号
と第2基準信号とを比較し、比較結果に基いて第2制御
信号を発生するための第2比較手段;上記ビデオ信号を
所定時間だけ遅らせて第1遅延信号を発生するための第
1遅延手段;上記第1制御信号に応答して上記第1遅延
信号及び上記ビデオ信号のうち1つを選択的に出力して
第1選択信号を発生するための第1選択手段;上記第1
選択信号を上記所定時間だけ遅らせて第2遅延信号を発
生するための第2遅延手段;上記第1選択信号と上記第
2制御信号とを同期させるために上記第2制御信号を上
記所定時間だけ遅らせて遅延制御信号を発生するための
第3遅延手段;及び上記遅延制御信号に応答して上記第
1選択信号及び上記第2遅延信号のうち1つを選択して
輪郭補正信号としての第2選択信号を発生するための第
2選択手段;で構成される。
【0014】本発明の回路によれば、極く簡単な構成に
よって、プレシュート、オーバシュート及び輪郭補正効
果の低下をもたらすことなく、映像の外郭線を強調する
ことができる。
【0015】
【発明の実施の形態】以下、添付図面を参照しながら本
発明の実施例を詳しく説明する。
【0016】実施例1 図2は本発明の実施例1による輪郭補正回路を示す図で
ある。
【0017】同図において、輪郭補正回路200は傾斜
感知回路210、比較回路220、選択的フィードバッ
ク回路230、及び選択的出力回路240で構成され
る。
【0018】上記傾斜感知回路210は、ビデオ信号入
力端子201を通して連続的に入力されるビデオ信号の
振幅転移を感知し、上記ビデオ信号Yの振幅転移の程度
及びその時間に対応する傾斜感知信号SUを発生する。
また、上記傾斜感知回路210は上記傾斜感知信号SU
を上記比較回路220に提供する。
【0019】上記傾斜感知回路210は上記ビデオ信号
Yの傾斜を感知するために第1遅延器211と減算器2
22とで構成される。上記第1遅延器211はビデオ信
号Yを所定時間だけ遅らせて上記第1遅延信号DY1を
発生する。上記減算器222は上記第1遅延信号DY1
から上記ビデオ信号Yを減算して減算信号SUを発生
し、上記減算信号SUを上記傾斜感知信号SUとして上
記比較回路220に提供する。
【0020】上記比較回路220は上記傾斜感知回路2
10より提供された傾斜感知信号SUを所定の基準信号
αと比較して制御信号SCを発生する。ここで、上記比
較回路220は傾斜感知信号SUの絶対値ASと上記基
準信号αの大きさを比較し、上記比較結果に応じて制御
信号SCを発生するのが望ましい。
【0021】上記比較回路220は上記制御信号SCを
発生するために絶対値回路(以下、ABS回路とする)
221及び比較器222で構成される。
【0022】上記ABS回路221は上記傾斜感知信号
SUの絶対値信号ASを発生し、上記絶対値信号ASを
上記比較器222に出力する。
【0023】上記比較器222は外部の信号源(図示せ
ず)から提供された上記基準信号αの大きさと上記絶対
値信号ASとを比較して上記比較結果に対応する制御信
号SCを発生する。上記比較器222は上記制御信号S
Cとしてロジック信号を発生する。上記比較器222は
上記絶対値信号ASが上記基準信号αより小さい場合
は、ロー・ロジックの信号を発生し、絶対値信号ASが
上記基準信号αより大きいかまたは等しい場合は、ハイ
・ロジックの信号を上記制御信号として発生する。
【0024】上記選択的フィードバック回路230は上
記制御信号SCに応答して、その出力端子を介して出力
される出力信号をその入力端子にフィードバックさせ、
フィードバックが行われる間は同一な信号を出力する。
【0025】上記選択的フィードバック回路230は第
1スイッチ231及び第2遅延器232で構成される。
上記第1スイッチ231は、上記ビデオ信号入力端子2
01と連結された第1入力端子S1、上記第2遅延器2
32の出力端子と連結された第2入力端子S2、及び上
記第2遅延器232の入力端子に連結された出力端子を
含む。上記第1スイッチ231は上記制御信号SCに応
じて上記第1入力端子S1または第2入力端子S2に接
続され、上記第2入力端子S2に接続される場合、上記
第1スイッチ231及び第2遅延器232はフィードバ
ックループを形成する。上記第2遅延器232は上記第
1スイッチ231によって提供される入力信号を所定時
間の間遅らせて第2遅延信号DY2を発生し、上記第2
遅延信号DY2を上記選択的出力回路240に出力す
る。
【0026】上記選択的出力回路240は、第1入力端
子S3及び第2入力端子S4を有する第2スイッチ24
0である。上記第2スイッチ240の第1入力端子S3
は上記ビデオ信号入力端子201に接続され、上記第2
入力端子S4は上記選択的フィードバック回路230の
第2遅延器232の出力端子に接続される。上記第2ス
イッチ240は上記比較器222からの制御信号に応じ
て上記第1入力端子S3及び第2入力端子S4のうちの
1つの端子に選択的にスイッチ接続され、輪郭補正ビデ
オ信号PSを発生する。
【0027】以下、添付図面を参照しながら、上記のよ
うに構成された輪郭補正回路200の動作をより詳しく
説明する。
【0028】図3の(A)乃至(F)は、図2に示す回
路の各部分に関する信号波形図である。
【0029】図3の(A)のような波形のビデオ信号Y
がビデオ信号入力端子201に入力される時、上記ビデ
オ信号Yは上記傾斜感知回路210の第1遅延器21
1、上記選択的フィードバック回路230の第1スイッ
チ231の第1入力端子S1、及び上記第2スイッチ2
40の第1入力端子S3にそれぞれ入力される。
【0030】上記傾斜感知回路210の第1遅延器21
1は上記入力されるビデオ信号Yを所定時間だけ遅らせ
て図3の(B)のような第1遅延信号DY1を発生し、
発生された上記第1遅延信号DY1を上記減算器212
に出力する。これにより、上記減算器212は上記第1
遅延器211から提供される上記第1遅延信号DY1か
ら上記ビデオ信号Yを減算して図3の(C)に示すよう
な減算信号SUを発生する。上記減算信号SUは上述し
たように上記傾斜感知信号SUとして使用され、上記比
較回路220のABS回路221に提供される。
【0031】上記比較回路220のABS回路221
は、上記傾斜感知信号SUを絶対値化して図3の(D)
に示すように絶対値信号ASを発生し、発生された絶対
値信号ASを上記比較器222に出力する。上記比較器
222は、上記絶対値信号ASを上記基準信号αの大き
さと比較して図3の(E)に示すような制御信号SCを
発生し、上記発生された制御信号SCを上記第1スイッ
チ231及び第2スイッチ240にそれぞれ提供する。
上記比較器222は上記絶対値が上記基準信号αの大き
さより小さい場合はロー・ロジックの信号を発生し、上
記絶対値が上記基準信号αの大きさより大きいかまたは
等しい場合はハイ・ロジックの信号を上記制御信号SC
として発生する。
【0032】上記選択的フィードバック信号230の第
1スイッチ231は、上記制御信号SCがロー・ロジッ
クの信号である場合は上記第1入力端子S1に接続さ
れ、上記第1入力端子S1を介して入力されるビデオ信
号を上記第2遅延器232に出力する。
【0033】これと同時に、上記第2スイッチ240は
上記制御信号SCがロー・ロジックの信号である場合は
上記第1入力端子S3に接続され、上記第1入力端子S
3に入力されるビデオ信号を、図3の(F)に示すよう
に、信号の変形のない輪郭補正信号として出力する。
【0034】上記制御信号SUがハイ・ロジックの信号
である場合、上記第1スイッチ231及び第2スイッチ
240は、それぞれの第2入力端子S2及びS4に接続
される。
【0035】この際、上記第1スイッチ231の上記出
力端子は上記第2遅延器232の出力端子と接続され、
上記第1スイッチ231及び上記第2遅延器232はフ
ィードバックループを形成する。上記第1スイッチ23
1の動作によってフィードバックループが形成されれ
ば、上記第2遅延器の出力端子及び入力端子は互いに連
結され、上記第2遅延器232は上記第1スイッチ23
1が第2入力端子S2に接続される前に第1入力端子S
1を通して最後に入力されたビデオ信号と同一なフィー
ドバック信号DY2を連続的に出力する。これと同時
に、上記第2スイッチ240は上記第1スイッチ231
のように第2端子S4に接続され、図3の(F)に示す
ように、上記フィードバック信号DY2を輪郭補正信号
PSとして出力する。
【0036】従って、上記回路200によれば、極く簡
単な構成によって、プレシュート、オーバシュート及び
輪郭補正効果の低下をもたらすことなく、映像の外郭線
を強調することができる。
【0037】実施例2 図4は本発明の実施例2による輪郭補正回路を示すブロ
ック図である。
【0038】同図において、輪郭補正回路400は傾斜
感知回路500、第1比較器610、第2比較器62
0、第1遅延器711、第1スイッチ712、第2スイ
ッチ722、及び第3遅延器630で構成される。
【0039】上記傾斜感知回路500は、ビデオ信号入
力端子401を通して入力されるビデオ信号Yの振幅転
移を感知し、上記ビデオ信号の振幅転移の程度及びその
時間に対応する傾斜感知信号DFFを発生する。
【0040】ここで、上記傾斜感知回路500は、上記
傾斜感知信号DFFを発生するために、第4遅延器51
0、減算器520、絶対値回路530、及び微分回路5
40で構成されるのが望ましい。
【0041】上記第4遅延器510は上記ビデオ信号Y
を所定時間だけ遅らせて第1遅延信号DY1を発生し、
上記第1遅延信号DY1を上記減算器520に提供す
る。
【0042】上記減算器520は上記ビデオ信号入力端
子401を通して入力されるビデオ信号Yから上記第1
遅延信号DY1を減算して減算信号SUを発生し、上記
減算信号SUを上記絶対値回路530に提供する。
【0043】上記絶対値回路530は上記減算信号SU
を絶対値信号ABに変換し、上記絶対値信号ABを微分
回路540に提供する。
【0044】上記微分回路540は上記絶対値信号AB
を微分して微分信号DFFを発生し、上記微分信号DF
Fを上記傾斜感知信号DFFとして上記第1比較器61
0及び第2比較器620にそれぞれ提供する。
【0045】上記第1比較器610は上記傾斜感知信号
DFFを第1基準信号αと比較し、上記第1比較結果に
応じて第1制御信号C1を発生し、上記発生された第1
制御信号C1を第1スイッチ710に提供する。
【0046】上記第2比較器620は上記傾斜感知信号
DFFを第2基準信号−αと比較し、上記第2比較結果
に応じて第2制御信号C2を発生し、上記第2制御信号
C2を第3遅延器630に提供する。
【0047】上記第3遅延器630は上記第2制御信号
C2を上記所定時間だけ遅らせて遅延制御信号DC2を
発生し、上記遅延制御信号DC2を上記第2スイッチ7
22に提供する。
【0048】上記第1遅延器711は上記ビデオ信号入
力端子401を通して入力されるビデオ信号Yを遅らせ
て第2遅延信号DY2を発生し、上記発生された第2遅
延信号DY2を上記第1スイッチ712の第2入力端子
S2に提供する。
【0049】上記第1スイッチ712は上記ビデオ信号
入力端子401と接続された第1入力端子S1、上記第
1遅延器711の出力端子に接続された上記第2入力端
子S2、及び第2スイッチ722の第1入力端子S3及
び第2遅延器721の入力端子に接続された出力端子を
備えている。上記第1スイッチ712は上記第1比較器
610からの第1制御信号C1に応じて上記第1入力端
子S1または第2入力端子S2に接続され、第1選択信
号SEL1を発生し、上記第1選択信号SEL1を上記
第2スイッチ722の第1入力端子S3及び上記第2遅
延器721に提供する。
【0050】上記第2遅延器721は上記第1選択信号
SEL1を上記所定時間だけ遅らせて第2遅延信号DS
Eを発生し、上記第2遅延信号DSEを第2スイッチ7
22の第2入力端子S4に提供する。
【0051】上記第2スイッチ722は上記第3遅延器
630から提供された上記遅延制御信号DC2に応じて
上記第1入力端子S3または第2入力端子S4に接続さ
れ、第2選択信号SEL2を発生し、上記第2選択信号
SEL2を輪郭補正信号SEL2として出力する。
【0052】以下、添付図面を参照しながら、上記のよ
うに構成された輪郭補正回路400の動作をより詳細に
説明する。
【0053】図5の(A)乃至(K)は、図4に示す輪
郭補正回路の各部分の動作を説明するための波形図であ
る。
【0054】図4において、図5の(A)のようなビデ
オ信号Yが入力端子201に入力される場合、上記ビデ
オ信号Yは第1遅延器711及び第4遅延器510にそ
れぞれ入力される。
【0055】上記第1遅延器711及び第4遅延器51
0は上記ビデオ信号Yを所定時間だけ遅らせて、図5の
(B)のような、第1及び第2遅延信号DY1をそれぞ
れ発生する。
【0056】上記第1減算器520は、上記ビデオ信号
Yから上記第4遅延器510からの第1遅延信号DY1
を減算して、図5の(C)のような減算信号SUを発生
し、上記減算信号SUを上記絶対値回路530に出力す
る。
【0057】上記絶対値回路530は上記減算信号SU
を図5の(D)に示すような絶対値信号ABSに変換
し、上記絶対値信号ABSを上記微分回路540に提供
する。
【0058】上記微分回路540は上記絶対値信号AB
Sを微分して図5の(E)に示すような微分信号DFF
を発生し、上記微分信号DFFを上記第1比較器610
及び第2比較器620にそれぞれ提供する。
【0059】上記第1比較器610は上記微分信号DF
Fを第1基準信号αと比較し、その結果として第1制御
信号C1を発生する。上記第1比較器610は、図5の
(F)に示すように上記第1制御信号C1としてロジッ
ク信号を発生するのが望ましい。即ち、上記微分信号D
FFが上記第1基準信号αより小さい場合は上記第1制
御信号C1としてロー・ロジックの信号を発生する一
方、上記微分信号DFFが上記第1基準信号αより大き
いかまたは等しい場合は、上記第1制御信号C1として
ハイ・ロジックの信号を発生する。
【0060】上記第2比較器620は上記微分信号DF
Fを第2基準信号−αと比較し、その結果として第2制
御信号C2を発生する。上記第2比較器620は、図5
の(G)に示すように上記第2制御信号C2としてロジ
ック信号を発生するのが望ましい。即ち、上記第2比較
器620は上記微分信号DFFが上記第2基準信号−α
より大きい場合は上記第2制御信号C2としてロー・ロ
ジックの信号を発生する一方、上記微分信号DFFが上
記第2基準信号−αより小さいかまたは等しい場合は上
記第2制御信号C2としてハイ・ロジックの信号を発生
する。
【0061】上記第1スイッチ712は上記第1制御信
号C1によって制御される。上記第1制御信号C1がロ
ー・ロジックの信号である場合上記第1スイッチ712
は第1入力端子S1に接続され、上記第1制御信号C1
がハイ・ロジック信号である場合上記第1スイッチ71
2は第2入力端子S2に接続されて、図3の(I)に示
すような第1選択信号SEL1を発生する。また、上記
第1スイッチ712は上記第1選択信号SEL1を第2
遅延器721及び第2スイッチ722の第1入力端子S
3にそれぞれ提供する。
【0062】上記第2遅延器721は上記第1スイッチ
712からの第1選択信号SEL1を上記所定の時間だ
け遅らせて図5の(J)のような第2遅延信号DSEを
発生し、上記第2遅延信号DSEを第2スイッチ722
の第2入力端子S4に出力する。
【0063】一方、上記第2制御信号C2は第3遅延器
630に提供され、上記第3遅延器630によって遅延
される。上記第3遅延器630は図5の(H)に示すよ
うな遅延制御信号DC2を発生し、上記遅延制御信号D
C2を第2スイッチ722に提供する。
【0064】また、上記第2スイッチ722は上記遅延
制御信号DC2がロー・ロジックの信号である場合は第
1入力端子S3に接続され、上記遅延制御信号DC2が
ハイ・ロジックの信号である場合は第2入力端子S4に
接続されて、図5の(K)のような輪郭補正信号として
の第2選択信号SEL2を発生する。
【0065】従って、上記回路400によれば、プレシ
ュート、オーバシュート及び輪郭補正効果の低下をもた
らすことなく、ビデオ信号によって再生される映像の外
郭線を強調することができる。
【0066】以上、本発明を上記の実施例に基づいて具
体的に説明したが、本発明はこれに限定されるものでは
なく、本発明の要旨を逸脱しない範囲内で変更及び改良
が可能なことは勿論である。
【図面の簡単な説明】
【図1】従来の輪郭補正回路を示したブロック図であ
る。
【図2】本発明の実施例1による輪郭補正回路を示した
ブロック図である。
【図3】(A)乃至(F)は図2に示した回路の各部分
に関する信号波形図である。
【図4】本発明の実施例2による輪郭補正回路を示すブ
ロック図である。
【図5】(A)乃至(K)は図4に示した回路の各部分
に関する信号波形図である。
【符号の説明】
200、400 輪郭補正回路 210、500 傾斜感知回路 220 比較回路 230 選択的フィードバック回路 240 選択的出力回路 510 第4遅延器 610 第1比較器 620 第2比較器 630 第3遅延器 711 第1遅延器 712 第1スイッチ 722 第2スイッチ

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 入力端子を通して入力されるビデオ信号
    の振幅転移を感知し、上記振幅転移の程度及び時間に対
    応する傾斜感知信号を発生するための感知手段;上記傾
    斜感知信号を所定の基準信号と比較し、その比較結果に
    基いて制御信号を発生するための比較手段;入力信号を
    所定時間だけ遅らせて遅延信号を発生するための遅延手
    段;上記制御信号に応答して上記遅延手段の遅延信号を
    上記遅延手段の上記入力信号として上記遅延手段に選択
    的に提供して上記遅延信号をフィードバックさせるため
    の選択的フィードバック手段;及び上記制御信号に応答
    して上記入力端子を通して入力されるビデオ信号及び上
    記遅延信号のうち1つを選択的に出力して輪郭補正信号
    を発生するための選択的出力手段;で構成されることを
    特徴とする輪郭補正回路。
  2. 【請求項2】 上記感知手段は、遅延ビデオ信号を発生
    するために、上記ビデオ信号を遅らせる遅延器;及び上
    記遅延ビデオ信号から上記ビデオ信号を減算して、上記
    傾斜感知信号としての減算信号を発生するための減算器
    で構成されることを特徴とする請求項1記載の輪郭補正
    回路。
  3. 【請求項3】 上記選択的フィードバック手段は、上記
    入力端子と接続された第1入力端子、上記遅延手段の出
    力端子と接続された第2入力端子、及び上記遅延手段の
    入力端子に接続された出力端子を備えた第1スイッチで
    あって、上記制御信号に応じて上記第1または第2入力
    端子に接続され、第2入力端子に接続される場合、上記
    遅延手段の出力信号をフィードバックさせることを特徴
    とする請求項1記載の輪郭補正回路。
  4. 【請求項4】 上記選択的出力手段は、上記入力端子と
    接続された第1入力端子及び上記遅延手段の出力端子と
    接続された第2入力端子を備えた第2スイッチであっ
    て、上記制御信号に応じて上記第1または第2入力端子
    に接続され、上記輪郭補正信号を出力することを特徴と
    する請求項1記載の輪郭補正回路。
  5. 【請求項5】 入力端子を通して入力されるビデオ信号
    の振幅転移を感知し、上記振幅転移の程度及び時間に対
    応する傾斜感知信号を発生するための感知手段;上記傾
    斜感知信号と第1基準信号とを比較し、その比較結果に
    基いて第1制御信号を発生するための第1比較手段;上
    記傾斜感知信号と第2基準信号とを比較し、その比較結
    果に基いて第2制御信号を発生するための第2比較手
    段;上記ビデオ信号を所定時間だけ遅らせて第1遅延信
    号を発生するための第1遅延手段;上記第1制御信号に
    応答して上記第1遅延信号及び上記ビデオ信号のうち1
    つを選択的に出力して第1選択信号を発生するための第
    1選択手段;上記第1選択信号を上記所定時間だけ遅ら
    せて第2遅延信号を発生するための第2遅延手段;上記
    第1選択信号と上記第2制御信号とを同期させるために
    上記第2制御信号を上記所定時間だけ遅らせて遅延制御
    信号を発生するための第3遅延手段;及び上記遅延制御
    信号に応答して上記第1選択信号及び上記第2遅延信号
    のうち1つを選択して輪郭補正信号としての第2選択信
    号を発生するための第2選択手段;で構成されることを
    特徴とする輪郭補正回路。
  6. 【請求項6】 上記感知手段は上記ビデオ信号から上記
    第1遅延信号を減算して減算信号を発生するための減算
    器;上記減算信号を絶対値化するための絶対値回路;及
    び上記絶対値回路からの絶対値を微分して、上記傾斜感
    知信号を発生するための微分回路;で構成されることを
    特徴とする請求項5記載の輪郭補正回路。
  7. 【請求項7】 上記第1比較手段は、上記傾斜感知信号
    の電圧が上記第1基準信号の電圧より低い場合はロー・
    ロジックの信号を、また上記傾斜感知信号の電圧が上記
    第1基準信号の電圧より高いかまたは等しい場合はハイ
    ・ロジックの信号を上記第1制御信号として発生するこ
    とを特徴とする請求項5記載の輪郭補正回路。
  8. 【請求項8】 上記第1選択手段は、上記第1制御信号
    がロー・ロジックの信号である場合は上記第1遅延信号
    を選択し、上記第1制御信号がハイ・ロジックの信号で
    ある場合は上記ビデオ信号を選択して上記第1選択信号
    を発生することを特徴とする請求項7記載の輪郭補正回
    路。
  9. 【請求項9】 上記第2比較手段は、上記傾斜感知信号
    の電圧が上記第2基準信号の電圧より高い場合はロー・
    ロジックの信号を、また上記傾斜感知信号の電圧が上記
    第2基準信号の電圧より低いかまたは等しい場合はハイ
    ・ロジックの信号を上記第2制御信号として発生するこ
    とを特徴とする請求項5記載の輪郭補正回路。
  10. 【請求項10】 上記第2選択手段は、上記遅延制御信
    号がロー・ロジックの信号である場合は上記第2遅延信
    号を選択し、上記遅延制御信号がハイ・ロジックの信号
    である場合は上記第1選択信号を選択して上記輪郭補正
    信号を発生することを特徴とする請求項9記載の輪郭補
    正回路。
JP9189695A 1996-12-28 1997-07-15 輪郭補正回路 Withdrawn JPH10200788A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1019960075303A KR100245185B1 (ko) 1996-12-28 1996-12-28 윤곽 보정방법 및 이를 수행하기 위한 윤곽 보정회로
KR75303/96 1996-12-28
KR75302/96 1996-12-28
KR1019960075302A KR100225582B1 (ko) 1996-12-28 1996-12-28 윤곽 보정 회로

Publications (1)

Publication Number Publication Date
JPH10200788A true JPH10200788A (ja) 1998-07-31

Family

ID=26632411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9189695A Withdrawn JPH10200788A (ja) 1996-12-28 1997-07-15 輪郭補正回路

Country Status (2)

Country Link
JP (1) JPH10200788A (ja)
GB (1) GB2320834B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013526733A (ja) * 2010-05-10 2013-06-24 オセ−テクノロジーズ・ベー・ヴエー ラスタ画像のエッジを復元する方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4872508B2 (ja) * 2006-07-28 2012-02-08 ソニー株式会社 画像処理装置および画像処理方法、並びにプログラム

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69223679T2 (de) * 1991-05-16 1998-04-30 Victor Company Of Japan Bildqualitätsverbesserungsschaltung zur Bildkontourkompensation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013526733A (ja) * 2010-05-10 2013-06-24 オセ−テクノロジーズ・ベー・ヴエー ラスタ画像のエッジを復元する方法

Also Published As

Publication number Publication date
GB2320834A (en) 1998-07-01
GB2320834B (en) 2001-01-31
GB9713351D0 (en) 1997-08-27

Similar Documents

Publication Publication Date Title
EP0669762B1 (en) Image display apparatus for displaying images of a plurality of kinds of video signals
US5032899A (en) Interpolation signal generating circuit for progressive scanning conversion system television receiver
JP3709981B2 (ja) 階調補正装置及び方法
JPH10200788A (ja) 輪郭補正回路
JPH0445686A (ja) カラー撮像装置
JP3943645B2 (ja) 輪郭補償回路
JP2004032234A (ja) 画像表示装置
JP3077154B2 (ja) エンハンサ回路
JPH114363A (ja) 輪郭補正回路
JP2830587B2 (ja) 映像信号処理装置
JP2798562B2 (ja) 信号補正回路
JP2720695B2 (ja) 映像信号処理装置
JP3531015B2 (ja) 映像表示装置
JP2000078431A (ja) 複合映像信号の同期信号振幅補正方法及び補正装置
JP2871402B2 (ja) 輪郭補正回路
KR100225582B1 (ko) 윤곽 보정 회로
JP3336857B2 (ja) ディジタルコンバーゼンス装置
KR100261491B1 (ko) 윤곽 보정 방법 및 이를 수행하기 위한 윤곽 보정 회로
JP3149899B2 (ja) 画像処理回路
JPS62626B2 (ja)
JP3229091B2 (ja) 輪郭改善回路
JP3021194B2 (ja) 映像機器におけるクシ型フィルタ
JPH04346589A (ja) テレビジョン信号変換装置
JP2634948B2 (ja) 複合映像信号発生回路
KR0135863B1 (ko) 디지탈 영상신호의 잡음 제거기

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041005