JPH10201080A - サーマルシャットダウン回路 - Google Patents
サーマルシャットダウン回路Info
- Publication number
- JPH10201080A JPH10201080A JP9001059A JP105997A JPH10201080A JP H10201080 A JPH10201080 A JP H10201080A JP 9001059 A JP9001059 A JP 9001059A JP 105997 A JP105997 A JP 105997A JP H10201080 A JPH10201080 A JP H10201080A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- circuit
- voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【課題】 サーマルシャットダウン回路において、温度
センサーとなるトランジスタの製造工程上のベース- エ
ミッタ間電圧のばらつきを相殺して、確実に設定温度で
動作させる。 【解決手段】 トランジスタＱ１のベース- エミッタ間
電圧を温度センサーとする場合に、前記トランジスタＱ
１のベースには、２個の抵抗Ｒ１、Ｒ２で得られる基準
電圧Ｖ４が加えられる。定電圧源４は、前記トランジス
タＱ１のベース- エミッタ間電圧の温度依存性と正負逆
の温度依存性を持つ電圧を出力する。エミッタフォロア
回路２０は、定電圧源４の出力電圧に基いて電流を流
し、この電流は、温度依存性は無いがトランジスタＱ２
のベース- エミッタ間電圧のばらつきに応じて変動す
る。この電流とほぼ同一値の電流が２個のカレントミラ
ー回路３０、４０によって前記トランジスタＱ１のベー
スから引き抜かれる。
センサーとなるトランジスタの製造工程上のベース- エ
ミッタ間電圧のばらつきを相殺して、確実に設定温度で
動作させる。 【解決手段】 トランジスタＱ１のベース- エミッタ間
電圧を温度センサーとする場合に、前記トランジスタＱ
１のベースには、２個の抵抗Ｒ１、Ｒ２で得られる基準
電圧Ｖ４が加えられる。定電圧源４は、前記トランジス
タＱ１のベース- エミッタ間電圧の温度依存性と正負逆
の温度依存性を持つ電圧を出力する。エミッタフォロア
回路２０は、定電圧源４の出力電圧に基いて電流を流
し、この電流は、温度依存性は無いがトランジスタＱ２
のベース- エミッタ間電圧のばらつきに応じて変動す
る。この電流とほぼ同一値の電流が２個のカレントミラ
ー回路３０、４０によって前記トランジスタＱ１のベー
スから引き抜かれる。
Description
【０００１】
【発明の属する技術分野】本発明は、大電流を必要とす
るドライバー回路の保護回路の一つであるサーマルシャ
ットダウン回路の改良に関するものである。
るドライバー回路の保護回路の一つであるサーマルシャ
ットダウン回路の改良に関するものである。
【０００２】
【従来の技術】近年、モーターやソレノイド類のドライ
バー回路において、チップの暴走時や、出力端子のショ
ート時であっても、過大な電力の消費に起因して半導体
製品又は半導体セットが発煙、発火に至ることがないよ
うに、半導体のチップ表面温度をモニターし、チップ表
面温度が一定温度以上に上昇した時に出力段をオフする
サーマルシャットダウン回路が必要となる。
バー回路において、チップの暴走時や、出力端子のショ
ート時であっても、過大な電力の消費に起因して半導体
製品又は半導体セットが発煙、発火に至ることがないよ
うに、半導体のチップ表面温度をモニターし、チップ表
面温度が一定温度以上に上昇した時に出力段をオフする
サーマルシャットダウン回路が必要となる。
【０００３】図３は、従来のサーマルシャットダウン回
路の一例を示す。同図において、１は電源、２はグラン
ド、３は出力端子である。５０は、５個のトランジスタ
Ｑ１〜Ｑ５と３個の抵抗Ｒ１〜Ｒ３とにより構成される
バンドギャップ回路であって、温度依存性の無い電圧
（バンドギャップ電圧）Ｖ０を出力する。Ｑ６は、前記
バンドギャップ回路５０で使用される正の温度依存性を
持つトランジスタＱ１と対になってカレントミラー回路
を構成するトランジスタ、Ｒ４は、前記前記バンドギャ
ップ回路５０に備える正の温度依存性を持つトランジス
タＱ１のエッミタ電流が前記カレントミラー回路を経て
流れる抵抗であって、この抵抗Ｒ４は、抵抗値が正の温
度依存性を持つ。５１は、５個のトランジスタＱ７〜Ｑ
１１により構成される差動回路であって、この差動回路
５１には、前記抵抗Ｒ４に流れる電流によって発生する
正の温度依存性のある電圧Ｖ１と、前記バンドギャップ
回路５０のバンドギャップ電圧Ｖ０とが各入力端子に入
力される。５２は、トランジスタＱ１２と抵抗Ｒ５とに
より構成される出力段であって、前記トランジスタＱ１
２が前記差動回路５１の出力電圧により制御される。
路の一例を示す。同図において、１は電源、２はグラン
ド、３は出力端子である。５０は、５個のトランジスタ
Ｑ１〜Ｑ５と３個の抵抗Ｒ１〜Ｒ３とにより構成される
バンドギャップ回路であって、温度依存性の無い電圧
（バンドギャップ電圧）Ｖ０を出力する。Ｑ６は、前記
バンドギャップ回路５０で使用される正の温度依存性を
持つトランジスタＱ１と対になってカレントミラー回路
を構成するトランジスタ、Ｒ４は、前記前記バンドギャ
ップ回路５０に備える正の温度依存性を持つトランジス
タＱ１のエッミタ電流が前記カレントミラー回路を経て
流れる抵抗であって、この抵抗Ｒ４は、抵抗値が正の温
度依存性を持つ。５１は、５個のトランジスタＱ７〜Ｑ
１１により構成される差動回路であって、この差動回路
５１には、前記抵抗Ｒ４に流れる電流によって発生する
正の温度依存性のある電圧Ｖ１と、前記バンドギャップ
回路５０のバンドギャップ電圧Ｖ０とが各入力端子に入
力される。５２は、トランジスタＱ１２と抵抗Ｒ５とに
より構成される出力段であって、前記トランジスタＱ１
２が前記差動回路５１の出力電圧により制御される。
【０００４】バンドギャップ電圧Ｖ０は温度に依存せ
ず、約１．２Ｖであるのに対し、抵抗Ｒ４に流れる電流
によって発生する電圧Ｖ１は正の温度依存性を持つの
で、抵抗Ｒ４の抵抗値を調整することにより、設定温度
以下では、Ｖ１≦Ｖ０として、出力段５２の出力をＨｉ
とし、設定温度以上では、Ｖ１≧Ｖ０として、出力段５
２の出力をＬｏとするように、サーマルシャットダウン
回路を構成することが可能になる。
ず、約１．２Ｖであるのに対し、抵抗Ｒ４に流れる電流
によって発生する電圧Ｖ１は正の温度依存性を持つの
で、抵抗Ｒ４の抵抗値を調整することにより、設定温度
以下では、Ｖ１≦Ｖ０として、出力段５２の出力をＨｉ
とし、設定温度以上では、Ｖ１≧Ｖ０として、出力段５
２の出力をＬｏとするように、サーマルシャットダウン
回路を構成することが可能になる。
【０００５】図４は、従来の他のサーマルシャットダウ
ン回路の一例を示す。この回路は、トランジスタのベー
ス- エミッタ間電圧Ｖｂｅが負の温度依存性を示すこと
を利用している。
ン回路の一例を示す。この回路は、トランジスタのベー
ス- エミッタ間電圧Ｖｂｅが負の温度依存性を示すこと
を利用している。
【０００６】図４のサーマルシャットダウン回路では、
２個の抵抗Ｒ１、Ｒ２により、電源１の電圧ＶＣＣを抵
抗分割して、一定電圧Ｖ３を作成している。この電圧Ｖ
３の値は次式（１）で示される。
２個の抵抗Ｒ１、Ｒ２により、電源１の電圧ＶＣＣを抵
抗分割して、一定電圧Ｖ３を作成している。この電圧Ｖ
３の値は次式（１）で示される。
【０００７】 Ｖ３＝ＶＣＣ＊Ｒ２／（Ｒ１＋Ｒ２） （１） 前記電圧Ｖ３は、抵抗分割により得られるので、温度依
存性はない。
存性はない。
【０００８】また、出力段を構成する抵抗Ｒ３及びバイ
ポーラトランジスタＱ１を備える。前記トランジスタＱ
１は、前記一定電圧Ｖ３により制御される。
ポーラトランジスタＱ１を備える。前記トランジスタＱ
１は、前記一定電圧Ｖ３により制御される。
【０００９】次に、本回路の動作を説明する。一般的
に、バイポーラトランジスタでは、常温でトランジスタ
がＯＮするベース- エミッタ間電圧をＶｂｅ０とし、ベ
ース-エミッタ間電圧Ｖｂｅの温度係数をαとし、常温
をＴ０とし、チップ温度をＴとすると、温度Ｔでトラン
ジスタがＯＮするベース- エミッタ間電圧Ｖｂｅ（Ｏ
Ｎ）は、次式で近似できる。
に、バイポーラトランジスタでは、常温でトランジスタ
がＯＮするベース- エミッタ間電圧をＶｂｅ０とし、ベ
ース-エミッタ間電圧Ｖｂｅの温度係数をαとし、常温
をＴ０とし、チップ温度をＴとすると、温度Ｔでトラン
ジスタがＯＮするベース- エミッタ間電圧Ｖｂｅ（Ｏ
Ｎ）は、次式で近似できる。
【００１０】 Ｖｂｅ（ＯＮ）＝Ｖｂｅ０＋α（Ｔ−Ｔ０） （２） ここで、具体的数値は、Ｔ０＝２７℃、α＝−２（ｍＶ
／℃）、Ｖｂｅ０＝７００（ｍＶ）と近似されるので、
チップ温度Ｔ＝１２７℃とすると、トランジスタＱ１の
ベース- エミッタ間電圧Ｖｂｅ（ＯＮ）は、 Ｖｂｅ（ＯＮ）＝７００−２＊（１２７ー２７）＝５０
０（ｍＶ） となる。
／℃）、Ｖｂｅ０＝７００（ｍＶ）と近似されるので、
チップ温度Ｔ＝１２７℃とすると、トランジスタＱ１の
ベース- エミッタ間電圧Ｖｂｅ（ＯＮ）は、 Ｖｂｅ（ＯＮ）＝７００−２＊（１２７ー２７）＝５０
０（ｍＶ） となる。
【００１１】従って、例えば一定電圧Ｖ３＝５００ｍＶ
になるように、２個の抵抗Ｒ１、Ｒ２の抵抗値を前記式
（１）により調整すると、Ｔ＜１２７℃では、ベース-
エミッタ間電圧Ｖｂｅ（ＯＮ）＞Ｖ３となって、トラン
ジスタＱ１はＯＦＦし、Ｔ≧１２７℃では、トランジス
タＱ１はＯＮする。この物理現象を利用して、サーマル
シャットダウン回路を構成している。
になるように、２個の抵抗Ｒ１、Ｒ２の抵抗値を前記式
（１）により調整すると、Ｔ＜１２７℃では、ベース-
エミッタ間電圧Ｖｂｅ（ＯＮ）＞Ｖ３となって、トラン
ジスタＱ１はＯＦＦし、Ｔ≧１２７℃では、トランジス
タＱ１はＯＮする。この物理現象を利用して、サーマル
シャットダウン回路を構成している。
【００１２】
【発明が解決しようとする課題】しかしながら、前記従
来の構成では、トランジスタの製造工程で起こるベース
- エミッタ間電圧Ｖｂｅの物理的な絶対ばらつきに起因
して、サーマルシャットダウン回路の動作温度がばらつ
くという欠点があった。
来の構成では、トランジスタの製造工程で起こるベース
- エミッタ間電圧Ｖｂｅの物理的な絶対ばらつきに起因
して、サーマルシャットダウン回路の動作温度がばらつ
くという欠点があった。
【００１３】一般的に、製造工程上でのベース- エミッ
タ間電圧Ｖｂｅの絶対ばらつきは、２０ｍＶといわれ
る。動作しているトランジスタのベース- エミッタ間電
圧Ｖｂｅ（ＯＮ）は、絶対ばらつきをΔＶｂｅとする
と、近似的に、次式（３）で表現される。
タ間電圧Ｖｂｅの絶対ばらつきは、２０ｍＶといわれ
る。動作しているトランジスタのベース- エミッタ間電
圧Ｖｂｅ（ＯＮ）は、絶対ばらつきをΔＶｂｅとする
と、近似的に、次式（３）で表現される。
【００１４】 Ｖｂｅ（ＯＮ）＝Ｖｂｅ０＋α（Ｔ−Ｔ０）＋ΔＶｂｅ （３） 図３の回路では、トランジスタＱ４のベース- エミッタ
間電圧Ｖｂｅの絶対ばらつきが、そのままバンドギャッ
プ電圧Ｖ０のばらつきとなる。図４の回路では、トラン
ジスタＱ１のベース- エミッタ間電圧Ｖｂｅの絶対ばら
つきが、サーマルシャットダウン回路の動作温度に影響
する。
間電圧Ｖｂｅの絶対ばらつきが、そのままバンドギャッ
プ電圧Ｖ０のばらつきとなる。図４の回路では、トラン
ジスタＱ１のベース- エミッタ間電圧Ｖｂｅの絶対ばら
つきが、サーマルシャットダウン回路の動作温度に影響
する。
【００１５】すなわち、例えば絶対ばらつきΔＶｂｅ＝
２０ｍＶの場合には、図３及び図４の何れの回路でも、
設定温度からの動作温度のばらつきΔＴは、 ΔＴ＝−ΔＶｂｅ／α＝２０（ｍＶ）／２（ｍＶ／℃）
＝１０℃ となってしまうのである。
２０ｍＶの場合には、図３及び図４の何れの回路でも、
設定温度からの動作温度のばらつきΔＴは、 ΔＴ＝−ΔＶｂｅ／α＝２０（ｍＶ）／２（ｍＶ／℃）
＝１０℃ となってしまうのである。
【００１６】本発明は、前記従来の欠点を解決するもの
であり、その目的は、予め決めた設定温度で確実に動作
することが可能なサーマルシャットダウン回路を提供す
ることにある。
であり、その目的は、予め決めた設定温度で確実に動作
することが可能なサーマルシャットダウン回路を提供す
ることにある。
【００１７】
【課題を解決するための手段】以上の目的を達成するた
め、本発明では、トランジスタの製造工程上のベース-
エミッタ間電圧の絶対ばらつきΔＶｂｅを相殺できる構
成を採用する。
め、本発明では、トランジスタの製造工程上のベース-
エミッタ間電圧の絶対ばらつきΔＶｂｅを相殺できる構
成を採用する。
【００１８】すなわち、請求項１記載の発明のサーマル
シャットダウン回路は、ベース- エミッタ間電圧を温度
センサーとするトランジスタと、前記トランジスタのベ
ースに基準電圧を与える基準電圧発生回路と、前記トラ
ンジスタのベース- エミッタ間電圧の温度依存性とは逆
特性の温度特性を持つ電圧を出力する定電圧源と、前記
定電圧源にベースが接続されたトランジスタを備え、前
記定電圧源の出力電圧に基いて電流を流す電流回路と、
前記電流回路が流す電流値に等しい電流を前記トランジ
スタのベースから引き抜く引抜回路とを備えたことを特
徴とする。
シャットダウン回路は、ベース- エミッタ間電圧を温度
センサーとするトランジスタと、前記トランジスタのベ
ースに基準電圧を与える基準電圧発生回路と、前記トラ
ンジスタのベース- エミッタ間電圧の温度依存性とは逆
特性の温度特性を持つ電圧を出力する定電圧源と、前記
定電圧源にベースが接続されたトランジスタを備え、前
記定電圧源の出力電圧に基いて電流を流す電流回路と、
前記電流回路が流す電流値に等しい電流を前記トランジ
スタのベースから引き抜く引抜回路とを備えたことを特
徴とする。
【００１９】また、請求項２記載の発明は、前記請求項
１記載のサーマルシャットダウン回路において、基準電
圧発生回路は、２個の抵抗Ｒ１、Ｒ２を直列に接続した
回路から成り、前記両抵抗の接続点に前記トランジスタ
のベースが接続され、電流回路は、定電圧源にベースが
接続されたトランジスタと、このトランジスタと直列に
接続される抵抗Ｒ４とから成り、前記３個の抵抗の値
は、 Ｒ１＊Ｒ２／Ｒ４／（Ｒ１＋Ｒ２）＝１ に設定されることを特徴とする。
１記載のサーマルシャットダウン回路において、基準電
圧発生回路は、２個の抵抗Ｒ１、Ｒ２を直列に接続した
回路から成り、前記両抵抗の接続点に前記トランジスタ
のベースが接続され、電流回路は、定電圧源にベースが
接続されたトランジスタと、このトランジスタと直列に
接続される抵抗Ｒ４とから成り、前記３個の抵抗の値
は、 Ｒ１＊Ｒ２／Ｒ４／（Ｒ１＋Ｒ２）＝１ に設定されることを特徴とする。
【００２０】更に、請求項３記載の発明は、前記請求項
１又は請求項２記載のサーマルシャットダウン回路にお
いて、電流回路は、２個のカレントミラー回路より成る
ことを特徴とする。
１又は請求項２記載のサーマルシャットダウン回路にお
いて、電流回路は、２個のカレントミラー回路より成る
ことを特徴とする。
【００２１】加えて、請求項４記載の発明は、前記請求
項１又は請求項２記載のサーマルシャットダウン回路に
おいて、定電圧源は、その出力と共通インピーダンスと
の間に抵抗を備え、その抵抗の値の調整により、出力電
圧の温度依存特性を可変に設定できるバンドギャップリ
ファレンス回路によって構成されることを特徴としてい
る。
項１又は請求項２記載のサーマルシャットダウン回路に
おいて、定電圧源は、その出力と共通インピーダンスと
の間に抵抗を備え、その抵抗の値の調整により、出力電
圧の温度依存特性を可変に設定できるバンドギャップリ
ファレンス回路によって構成されることを特徴としてい
る。
【００２２】以上の構成により、請求項１ないし請求項
４記載の発明では、電流回路から流れる電流は、温度依
存性が無く、且つ電流回路に備えるトランジスタのベー
ス-エミッタ間電圧の絶対ばらつきに応じて変動し、従
って、温度センサーとなるトランジスタのベース電位
も、前記電流回路に備えるトランジスタのベース- エミ
ッタ間電圧の絶対ばらつきに応じて変動する。一方、温
度センサーとなるトランジスタのベース- エミッタ間電
圧の絶対ばらつきは、同一チップ内の前記電流回路に備
えるトランジスタのベース- エミッタ間電圧の絶対ばら
つきとほぼ同一値であるので、温度センサーとなるトラ
ンジスタの絶対ばらつきが、前記温度センサーとなるト
ランジスタの絶対ばらつきによって相殺される。その結
果、温度センサーとなるトランジスタに製造工程上のベ
ース- エミッタ間電圧の絶対ばらつきが存在しても、動
作温度はこの絶対ばらつきに応じて変動せず、予め決め
た設定温度で確実に動作することになる。
４記載の発明では、電流回路から流れる電流は、温度依
存性が無く、且つ電流回路に備えるトランジスタのベー
ス-エミッタ間電圧の絶対ばらつきに応じて変動し、従
って、温度センサーとなるトランジスタのベース電位
も、前記電流回路に備えるトランジスタのベース- エミ
ッタ間電圧の絶対ばらつきに応じて変動する。一方、温
度センサーとなるトランジスタのベース- エミッタ間電
圧の絶対ばらつきは、同一チップ内の前記電流回路に備
えるトランジスタのベース- エミッタ間電圧の絶対ばら
つきとほぼ同一値であるので、温度センサーとなるトラ
ンジスタの絶対ばらつきが、前記温度センサーとなるト
ランジスタの絶対ばらつきによって相殺される。その結
果、温度センサーとなるトランジスタに製造工程上のベ
ース- エミッタ間電圧の絶対ばらつきが存在しても、動
作温度はこの絶対ばらつきに応じて変動せず、予め決め
た設定温度で確実に動作することになる。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【００２４】図１は、本発明の第１の実施の形態におけ
るサーマルシャットダウン回路の等価回路を示す。
るサーマルシャットダウン回路の等価回路を示す。
【００２５】同図において、１は電源、２はグランド、
３は出力端子、４は定電圧源である。Ｑ１は、ベース-
エミッタ間電圧が温度センサーとなるＮＰＮトランジス
タであって、そのコレクタは前記出力端子３に、そのエ
ミッタはグランド２に、そのベースは、ノードＶ４とな
ると共に、このノードＶ４に基準電圧を与える基準電圧
発生回路１０に各々接続される。前記基準電圧発生回路
１０は、２個の抵抗Ｒ１、Ｒ２の直列回路より成り、一
方の抵抗Ｒ１は、一端が電源１に、他端が前記ＮＰＮト
ランジスタＱ１のベースに接続される。他方の抵抗Ｒ２
は、一端が前記ＮＰＮトランジスタＱ１のベースに、他
端がグランド２に接続される。
３は出力端子、４は定電圧源である。Ｑ１は、ベース-
エミッタ間電圧が温度センサーとなるＮＰＮトランジス
タであって、そのコレクタは前記出力端子３に、そのエ
ミッタはグランド２に、そのベースは、ノードＶ４とな
ると共に、このノードＶ４に基準電圧を与える基準電圧
発生回路１０に各々接続される。前記基準電圧発生回路
１０は、２個の抵抗Ｒ１、Ｒ２の直列回路より成り、一
方の抵抗Ｒ１は、一端が電源１に、他端が前記ＮＰＮト
ランジスタＱ１のベースに接続される。他方の抵抗Ｒ２
は、一端が前記ＮＰＮトランジスタＱ１のベースに、他
端がグランド２に接続される。
【００２６】前記出力端子３には、抵抗Ｒ３の一端が接
続され、この抵抗Ｒ３の他端は前記電源１に接続され
る。
続され、この抵抗Ｒ３の他端は前記電源１に接続され
る。
【００２７】前記定電圧源４は、プラス側端子が電源１
に接続され、その出力電圧ＶＲＥＧは、前記温度センサ
ーとなるＮＰＮトランジスタＱ１のベース- エミッタ間
電圧の温度依存特性とは正負反対の特性を持つ。
に接続され、その出力電圧ＶＲＥＧは、前記温度センサ
ーとなるＮＰＮトランジスタＱ１のベース- エミッタ間
電圧の温度依存特性とは正負反対の特性を持つ。
【００２８】また、図１において、２０はエミッタフォ
ロア回路（電流回路）であって、この回路２０は、ベー
スが前記定電圧源４のマイナス側端子に接続されたＮＰ
ＮトランジスタＱ２と、一端がこのＮＰＮトランジスタ
Ｑ２のエミッタに接続された抵抗Ｒ４とから成り、この
抵抗Ｒ４の他端はグランド２に接続される。
ロア回路（電流回路）であって、この回路２０は、ベー
スが前記定電圧源４のマイナス側端子に接続されたＮＰ
ＮトランジスタＱ２と、一端がこのＮＰＮトランジスタ
Ｑ２のエミッタに接続された抵抗Ｒ４とから成り、この
抵抗Ｒ４の他端はグランド２に接続される。
【００２９】更に、３０は第１のカレントミラー回路、
４０は第２のカレントミラー回路であって、前記第１の
カレントミラー回路３０は、２個のＰＮＰトランジスタ
Ｑ３、Ｑ４から成り、一方のＰＮＰトランジスタＱ３
は、エミッタが電源１に、ベース及びコレクタが前記エ
ミッタフォロア回路２０のＮＰＮトランジスタＱ２のコ
レクタに各々接続される。他方のＰＮＰトランジスタＱ
４は、エミッタが電源１に接続され、ベースが前記一方
のＰＮＰトランジスタＱ３のベースに接続される。ま
た、第２のカレントミラー回路４０は、２個のＮＰＮト
ランジスタＱ５、Ｑ６より成り、一方のＮＰＮトランジ
スタＱ５は、エミッタがグランド２に、ベース及びコレ
クタが前記第１のカレントミラー回路３０の他方のＰＮ
ＰトランジスタＱ４のコレクタに接続される。他方のＮ
ＰＮトランジスタＱ６は、エミッタがグランド２に、ベ
ースが一方のＮＰＮトランジスタＱ５のベースに、コレ
クタが前記温度センサーとなるＮＰＮトランジスタＱ１
のベース（ノードＶ４）に各々接続される。前記２つの
カレントミラー回路３０、４０により引抜回路５０を構
成する。
４０は第２のカレントミラー回路であって、前記第１の
カレントミラー回路３０は、２個のＰＮＰトランジスタ
Ｑ３、Ｑ４から成り、一方のＰＮＰトランジスタＱ３
は、エミッタが電源１に、ベース及びコレクタが前記エ
ミッタフォロア回路２０のＮＰＮトランジスタＱ２のコ
レクタに各々接続される。他方のＰＮＰトランジスタＱ
４は、エミッタが電源１に接続され、ベースが前記一方
のＰＮＰトランジスタＱ３のベースに接続される。ま
た、第２のカレントミラー回路４０は、２個のＮＰＮト
ランジスタＱ５、Ｑ６より成り、一方のＮＰＮトランジ
スタＱ５は、エミッタがグランド２に、ベース及びコレ
クタが前記第１のカレントミラー回路３０の他方のＰＮ
ＰトランジスタＱ４のコレクタに接続される。他方のＮ
ＰＮトランジスタＱ６は、エミッタがグランド２に、ベ
ースが一方のＮＰＮトランジスタＱ５のベースに、コレ
クタが前記温度センサーとなるＮＰＮトランジスタＱ１
のベース（ノードＶ４）に各々接続される。前記２つの
カレントミラー回路３０、４０により引抜回路５０を構
成する。
【００３０】次に、本実施の形態のサーマルシャットダ
ウン回路の動作を説明する。尚、本来は抵抗値にも温度
依存性があるが、論理の簡略化のために当初はこれを無
視し、最後に、抵抗の温度依存性について論ずる。
ウン回路の動作を説明する。尚、本来は抵抗値にも温度
依存性があるが、論理の簡略化のために当初はこれを無
視し、最後に、抵抗の温度依存性について論ずる。
【００３１】定電圧源４と、エミッタフォロア回路２０
のトランジスタＱ２と抵抗Ｒ４とにより、定電流源Ｉ１
が形成される。エミッタフォロア形式を用いるので、前
記定電流源Ｉ１から流れる電流（同符号のＩ１で示す）
は、抵抗Ｒ４の抵抗値を同符号のＲ４、電源１の電圧を
ＶＣＣ、定電圧源４の出力電圧をＶＲＥＧ、エミッタフ
ォロア回路２０のトランジスタＱ２がＯＮするベース-
エミッタ間電圧をＶｂｅ（ＯＮ）とすると、 Ｉ１＝（ＶＣＣ−ＶＲＥＧ−Ｖｂｅ（ＯＮ））／Ｒ４ となる。
のトランジスタＱ２と抵抗Ｒ４とにより、定電流源Ｉ１
が形成される。エミッタフォロア形式を用いるので、前
記定電流源Ｉ１から流れる電流（同符号のＩ１で示す）
は、抵抗Ｒ４の抵抗値を同符号のＲ４、電源１の電圧を
ＶＣＣ、定電圧源４の出力電圧をＶＲＥＧ、エミッタフ
ォロア回路２０のトランジスタＱ２がＯＮするベース-
エミッタ間電圧をＶｂｅ（ＯＮ）とすると、 Ｉ１＝（ＶＣＣ−ＶＲＥＧ−Ｖｂｅ（ＯＮ））／Ｒ４ となる。
【００３２】ここで、定電圧源４の常温での出力電圧を
ＶＲＥＧ０とすると、定電圧源の出力電圧ＶＲＥＧは、
その温度依存特性を前記トランジスタＱ２のベース- エ
ミッタ間電圧の温度依存特性と逆特性になるように設定
しているので、次式で表現される。
ＶＲＥＧ０とすると、定電圧源の出力電圧ＶＲＥＧは、
その温度依存特性を前記トランジスタＱ２のベース- エ
ミッタ間電圧の温度依存特性と逆特性になるように設定
しているので、次式で表現される。
【００３３】 ＶＲＥＧ＝ＶＲＥＧ０−α（Ｔ−Ｔ０） （４） この式（４）及び前記式（３）を、前記定電流源から流
れる電流Ｉ１の式に代入して、 Ｉ１＝（ＶＣＣ−ＶＲＥＧ０−Ｖｂｅ０−ΔＶｂｅ）／Ｒ４ ＝（ＶＣＣ−ＶＧ−ΔＶｂｅ）／Ｒ４ （５） となる。但し、ＶＧ＝ＶＲＥＧ０＋Ｖｂｅ０である。こ
の式（５）を見ると、電流Ｉ１は、温度係数αの項が相
殺されて、温度依存性がなく、ベース- エミッタ間電圧
の絶対ばらつきΔＶｂｅによってのみ変化することが判
る。
れる電流Ｉ１の式に代入して、 Ｉ１＝（ＶＣＣ−ＶＲＥＧ０−Ｖｂｅ０−ΔＶｂｅ）／Ｒ４ ＝（ＶＣＣ−ＶＧ−ΔＶｂｅ）／Ｒ４ （５） となる。但し、ＶＧ＝ＶＲＥＧ０＋Ｖｂｅ０である。こ
の式（５）を見ると、電流Ｉ１は、温度係数αの項が相
殺されて、温度依存性がなく、ベース- エミッタ間電圧
の絶対ばらつきΔＶｂｅによってのみ変化することが判
る。
【００３４】次に、２個のカレントミラー回路３０、４
０は、温度センサーとなるトランジスタＱ１のベースに
接続されるノードＶ４から、前記定電流源から流れる電
流Ｉ１に等しい値の電流を抜く役割を果す。
０は、温度センサーとなるトランジスタＱ１のベースに
接続されるノードＶ４から、前記定電流源から流れる電
流Ｉ１に等しい値の電流を抜く役割を果す。
【００３５】更に、トランジスタＱ１、３個の抵抗Ｒ１
〜Ｒ３は、前記電流源Ｉ１と共に、温度センサー回路を
構成する。前記抵抗Ｒ１、Ｒ２の抵抗値を各々同符号の
Ｒ１、Ｒ２とし、温度センサーとなるトランジスタＱ１
のベースの電圧、即ちノードＶ４の電圧を同符号のＶ４
で示すと、電流保存則から、次式（６）が得られる。
〜Ｒ３は、前記電流源Ｉ１と共に、温度センサー回路を
構成する。前記抵抗Ｒ１、Ｒ２の抵抗値を各々同符号の
Ｒ１、Ｒ２とし、温度センサーとなるトランジスタＱ１
のベースの電圧、即ちノードＶ４の電圧を同符号のＶ４
で示すと、電流保存則から、次式（６）が得られる。
【００３６】 （ＶＣＣ−Ｖ４）／Ｒ１＝Ｖ４／Ｒ２＋Ｉ１ （６） 前記式（６）をノードの電圧Ｖ４について解くと、 Ｖ４＝Ｒ２／（Ｒ１＋Ｒ２）＊ＶＣＣ−Ｉ１＊Ｒ１＊Ｒ
２／（Ｒ１＋Ｒ２） この式中の電流Ｉ１に前記式（５）を代入して、次の式
（７）を得る。
２／（Ｒ１＋Ｒ２） この式中の電流Ｉ１に前記式（５）を代入して、次の式
（７）を得る。
【００３７】 Ｖ４＝Ｒ２／（Ｒ１＋Ｒ２）＊ＶＣＣ ＋Ｒ１＊Ｒ２／Ｒ４／（Ｒ１＋Ｒ２） ＊（ΔＶｂｅ−ＶＣＣ＋ＶＧ） （７） ここで、 Ｒ１＊Ｒ２／Ｒ４／（Ｒ１＋Ｒ２）＝１ （８） となるように、抵抗値Ｒ１、Ｒ２、Ｒ４を設定すると、
前記式（７）は次式（９）に変換される。
前記式（７）は次式（９）に変換される。
【００３８】 Ｖ４＝（ＶＧ−Ｒ１／（Ｒ１＋Ｒ２）＊ＶＣＣ）＋ΔＶｂｅ （９） 前記式（９）から判るように、温度センサーとなるトラ
ンジスタＱ１のベース電位であるノード電位Ｖ４は、一
定値（ＶＧ−Ｒ１／（Ｒ１＋Ｒ２）＊ＶＣＣ）を基準と
して、トランジスタＱ２のベース- エミッタ間電圧の絶
対ばらつきΔＶｂｅに連動して変化することになる。
ンジスタＱ１のベース電位であるノード電位Ｖ４は、一
定値（ＶＧ−Ｒ１／（Ｒ１＋Ｒ２）＊ＶＣＣ）を基準と
して、トランジスタＱ２のベース- エミッタ間電圧の絶
対ばらつきΔＶｂｅに連動して変化することになる。
【００３９】そして、２個のトランジスタＱ１、Ｑ２の
ベース- エミッタ間電圧の絶対ばらつきΔＶｂｅは、同
一チップ内で、ほぼ同じ値である。従って、サーマルシ
ャットダウン回路が動作するのは、（３）式と（９）式
とが等しく、 Ｖｂｅ（ＯＮ）＝Ｖ４ （１０） のときである。この式から、動作温度Ｔを求めると、 Ｔ＝Ｔ０− （Ｖｂｅ０−（ＶＧ−Ｒ１／（Ｒ１＋Ｒ２）＊ＶＣＣ））／α （１１） となる。前記式（１１）より、図１のサーマルシャット
ダウン回路が動作する温度Ｔは、ベース- エミッタ間電
圧の絶対ばらつきΔＶｂｅの影響を受けないことが判
る。
ベース- エミッタ間電圧の絶対ばらつきΔＶｂｅは、同
一チップ内で、ほぼ同じ値である。従って、サーマルシ
ャットダウン回路が動作するのは、（３）式と（９）式
とが等しく、 Ｖｂｅ（ＯＮ）＝Ｖ４ （１０） のときである。この式から、動作温度Ｔを求めると、 Ｔ＝Ｔ０− （Ｖｂｅ０−（ＶＧ−Ｒ１／（Ｒ１＋Ｒ２）＊ＶＣＣ））／α （１１） となる。前記式（１１）より、図１のサーマルシャット
ダウン回路が動作する温度Ｔは、ベース- エミッタ間電
圧の絶対ばらつきΔＶｂｅの影響を受けないことが判
る。
【００４０】次に抵抗値の温度依存性の影響について考
察する。
察する。
【００４１】一般に、温度Ｔが常温Ｔ０の時（Ｔ＝Ｔ
０）の抵抗値をＲｎ０とすると、抵抗値Ｒｎは、 Ｒｎ＝Ｒｎ０＊ （１＋β＊（Ｔ−Ｔ０）＋γ＊（Ｔ−Ｔ０）2 ） （１２） となることが知られている。ここで、β及びγは抵抗の
温度係数であり、同一チップ内において同一種類の抵抗
であれば、全ての抵抗に対して、ほぼ同じ値となる。
０）の抵抗値をＲｎ０とすると、抵抗値Ｒｎは、 Ｒｎ＝Ｒｎ０＊ （１＋β＊（Ｔ−Ｔ０）＋γ＊（Ｔ−Ｔ０）2 ） （１２） となることが知られている。ここで、β及びγは抵抗の
温度係数であり、同一チップ内において同一種類の抵抗
であれば、全ての抵抗に対して、ほぼ同じ値となる。
【００４２】図１のサーマルシャットダウン回路が動作
する温度Ｔを決定するのは、式（８）と式（１１）であ
り、この何れの式に抵抗値Ｒ１〜Ｒ４として前記式（１
２）を代入しても、温度係数β及びγはキャンセルさ
れ、抵抗の温度依存性の影響を受けないことが判る。
する温度Ｔを決定するのは、式（８）と式（１１）であ
り、この何れの式に抵抗値Ｒ１〜Ｒ４として前記式（１
２）を代入しても、温度係数β及びγはキャンセルさ
れ、抵抗の温度依存性の影響を受けないことが判る。
【００４３】図２は、第１の実施の形態におけるサーマ
ルシャットダウン回路の等価回路を示す。同図では、前
記図１の定電圧源４を、６個のトランジスタＱ７〜Ｑ１
２と、３個の抵抗Ｒ５〜Ｒ７とによって構成されるバン
ドギャップリファレンス回路で構成している。前記抵抗
Ｒ６は、出力と電源１（共通インピーダンス）との間に
配置される。定電圧源４の出力電圧ＶＲＥＧに対応する
電圧は、抵抗Ｒ６の両端の電位差である。バンドギャッ
プリファレンス回路では、前記抵抗Ｒ６の抵抗値を他の
２個の抵抗Ｒ５、Ｒ７と共に調整すれば、出力電圧ＶＲ
ＥＧの温度依存性を可変に設定できるので、前記式
（４）を満たすように抵抗値を設定する。また、このと
き、出力電圧ＶＲＥＧの値は、ベース- エミッタ間電圧
の絶対ばらつきΔＶｂｅの影響を受けない。
ルシャットダウン回路の等価回路を示す。同図では、前
記図１の定電圧源４を、６個のトランジスタＱ７〜Ｑ１
２と、３個の抵抗Ｒ５〜Ｒ７とによって構成されるバン
ドギャップリファレンス回路で構成している。前記抵抗
Ｒ６は、出力と電源１（共通インピーダンス）との間に
配置される。定電圧源４の出力電圧ＶＲＥＧに対応する
電圧は、抵抗Ｒ６の両端の電位差である。バンドギャッ
プリファレンス回路では、前記抵抗Ｒ６の抵抗値を他の
２個の抵抗Ｒ５、Ｒ７と共に調整すれば、出力電圧ＶＲ
ＥＧの温度依存性を可変に設定できるので、前記式
（４）を満たすように抵抗値を設定する。また、このと
き、出力電圧ＶＲＥＧの値は、ベース- エミッタ間電圧
の絶対ばらつきΔＶｂｅの影響を受けない。
【００４４】尚、本実施の形態では、ＮＰＮトランジス
タＱ１のベース- エミッタ間電圧Ｖｂｅを温度センサー
としたが、ＰＮＰトランジスタを温度センサーとして、
電源とグランドとを逆転し、ＰＮＰトランジスタとＮＰ
Ｎトランジスタとを逆転した回路構成としてもよいのは
勿論である。
タＱ１のベース- エミッタ間電圧Ｖｂｅを温度センサー
としたが、ＰＮＰトランジスタを温度センサーとして、
電源とグランドとを逆転し、ＰＮＰトランジスタとＮＰ
Ｎトランジスタとを逆転した回路構成としてもよいのは
勿論である。
【００４５】
【発明の効果】以上説明したように、請求項１ないし請
求項４記載の発明のサーマルシャットダウン回路によれ
ば、温度センサーとなるトランジスタの製造工程上のベ
ース-エミッタ間電圧Ｖｂｅの絶対ばらつきを相殺した
ので、この絶対ばらつきに伴う動作温度の変動を解消し
て、予め決めた設定温度で確実に動作させることができ
る。
求項４記載の発明のサーマルシャットダウン回路によれ
ば、温度センサーとなるトランジスタの製造工程上のベ
ース-エミッタ間電圧Ｖｂｅの絶対ばらつきを相殺した
ので、この絶対ばらつきに伴う動作温度の変動を解消し
て、予め決めた設定温度で確実に動作させることができ
る。
【図１】本発明の第１の実施の形態におけるサーマルシ
ャットダウン回路の等価回路図である。
ャットダウン回路の等価回路図である。
【図２】本発明の第１の実施形態におけるサーマルシャ
ットダウン回路の具体的構成を示す図である。
ットダウン回路の具体的構成を示す図である。
【図３】従来のサーマルシャットダウン回路の等価回路
図である。
図である。
【図４】従来の他のサーマルシャットダウン回路の等価
回路図である。
回路図である。
１ 電源 ２ グランド ３ 出力端子 ４ 定電圧源 Ｑ１ 温度センサーとなるトランジスタ １０ 基準電圧発生回路 Ｒ１〜Ｒ４ 抵抗 ２０ エミッタフォロア回路（電流回路） Ｑ２ トランジスタ ３０ 第１のカレントミラー回路 ４０ 第２のカレントミラー回路 ５０ 引抜回路
Claims (4)
- 【請求項１】 ベース- エミッタ間電圧を温度センサー
とするトランジスタと、 前記トランジスタのベースに
基準電圧を与える基準電圧発生回路と、 前記トランジスタのベース- エミッタ間電圧の温度依存
性とは逆特性の温度特性を持つ電圧を出力する定電圧源
と、 前記定電圧源にベースが接続されたトランジスタを備
え、前記定電圧源の出力電圧に基いて電流を流す電流回
路と、 前記電流回路が流す電流値に等しい電流を前記トランジ
スタのベースから引き抜く引抜回路とを備えたことを特
徴とするサーマルシャットダウン回路。 - 【請求項２】 基準電圧発生回路は、２個の抵抗Ｒ１、
Ｒ２を直列に接続した回路から成り、前記両抵抗の接続
点に前記トランジスタのベースが接続され、 電流回路は、定電圧源にベースが接続されたトランジス
タと、このトランジスタと直列に接続される抵抗Ｒ４と
から成り、 前記３個の抵抗の値は、 Ｒ１＊Ｒ２／Ｒ４／（Ｒ１＋Ｒ２）＝１ に設定されることを特徴とする請求項１記載のサーマル
シャットダウン回路。 - 【請求項３】 電流回路は、２個のカレントミラー回路
より成ることを特徴とする請求項１又は請求項２記載の
サーマルシャットダウン回路。 - 【請求項４】 定電圧源は、 その出力と共通インピーダンスとの間に抵抗を備え、そ
の抵抗の値の調整により、出力電圧の温度依存特性を可
変に設定できるバンドギャップリファレンス回路によっ
て構成されることを特徴とする請求項１又は請求項２記
載のサーマルシャットダウン回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9001059A JPH10201080A (ja) | 1997-01-08 | 1997-01-08 | サーマルシャットダウン回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9001059A JPH10201080A (ja) | 1997-01-08 | 1997-01-08 | サーマルシャットダウン回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10201080A true JPH10201080A (ja) | 1998-07-31 |
Family
ID=11490979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9001059A Withdrawn JPH10201080A (ja) | 1997-01-08 | 1997-01-08 | サーマルシャットダウン回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10201080A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011008514A (ja) * | 2009-06-25 | 2011-01-13 | Renesas Electronics Corp | 半導体装置 |
| EP3798786A2 (en) * | 2019-09-03 | 2021-03-31 | Renesas Electronics America Inc. | Low-voltage collector-free bandgap voltage generator device |
-
1997
- 1997-01-08 JP JP9001059A patent/JPH10201080A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011008514A (ja) * | 2009-06-25 | 2011-01-13 | Renesas Electronics Corp | 半導体装置 |
| EP3798786A2 (en) * | 2019-09-03 | 2021-03-31 | Renesas Electronics America Inc. | Low-voltage collector-free bandgap voltage generator device |
| US11921533B2 (en) | 2019-09-03 | 2024-03-05 | Renesas Electronics America Inc. | Low-voltage collector-free bandgap voltage generator device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6326895B2 (ja) | ||
| JP4689126B2 (ja) | 電子回路 | |
| JP2000124744A (ja) | 定電圧発生回路 | |
| JP4315724B2 (ja) | バンドギャップ型基準電圧回路のスタートアップ回路 | |
| JPH1124769A (ja) | 定電流回路 | |
| TW202303330A (zh) | 參考電流/電壓產生器與電路系統 | |
| JP3315921B2 (ja) | 温度検出回路 | |
| JPH10201080A (ja) | サーマルシャットダウン回路 | |
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| KR100599974B1 (ko) | 기준 전압 발생기 | |
| JPH09146648A (ja) | 基準電圧発生回路 | |
| JPH08293784A (ja) | エミッタ結合型論理出力回路 | |
| KR0170357B1 (ko) | 온도 독립형 전류원 | |
| JP4097989B2 (ja) | バンドギャップリファレンス回路 | |
| JP2729071B2 (ja) | 定電流回路 | |
| JP3282907B2 (ja) | 基準電圧発生回路 | |
| JP3313475B2 (ja) | 基準電圧発生回路 | |
| JP2520898B2 (ja) | 温度検出回路 | |
| KR100577552B1 (ko) | 반도체 메모리 장치의 내부 전압 변환회로 | |
| JP4299381B2 (ja) | 定電圧生成回路 | |
| JP2980783B2 (ja) | 電流検出回路及びそれを用いた定電圧電源回路 | |
| JPS62182819A (ja) | 電源回路 | |
| JPH0546096Y2 (ja) | ||
| JP4646470B2 (ja) | コンパレータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040406 |