JPH1020298A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH1020298A JPH1020298A JP17383996A JP17383996A JPH1020298A JP H1020298 A JPH1020298 A JP H1020298A JP 17383996 A JP17383996 A JP 17383996A JP 17383996 A JP17383996 A JP 17383996A JP H1020298 A JPH1020298 A JP H1020298A
- Authority
- JP
- Japan
- Prior art keywords
- light
- source
- electrode
- liquid crystal
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Geometry (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 クロストーク、コントラスト不良、表示ムラ
のない表示を得る。また、貼り合わせマージン削減によ
る高開口率化を図る。 【解決手段】 逆スタガ型などボトムゲート型ＴＦＴ
の、ソース電極１３およびドレイン電極１５と半導体層
１４の重なり部分を遮光層３０を用いて遮光する。この
構造により、光リークによるオフ電流を抑えることがで
き、表示品位の低下を抑えることができる。
のない表示を得る。また、貼り合わせマージン削減によ
る高開口率化を図る。 【解決手段】 逆スタガ型などボトムゲート型ＴＦＴ
の、ソース電極１３およびドレイン電極１５と半導体層
１４の重なり部分を遮光層３０を用いて遮光する。この
構造により、光リークによるオフ電流を抑えることがで
き、表示品位の低下を抑えることができる。
Description
【０００１】
【発明の属する技術分野】本発明は液晶等を用いた表示
装置に関する。
装置に関する。
【０００２】
【従来の技術】図９は、従来のスイッチング素子として
薄膜トランジスタ（以下、ＴＦＴと呼ぶ）を用いて形成
したアクティブマトリクス型液晶表示装置の等価回路の
一例で、Ｃｓ ｏｎ Ｃｏｍｍｏｎ方式と呼ばれるもの
の等価回路図である。まず、画素電極６がマトリクス状
に形成されており、この画素電極６には、スイッチング
素子であるＴＦＴ１が接続されて設けられている。この
ＴＦＴ１のゲート電極には走査配線としてのゲート配線
２が接続され、ゲート電極に入力されるゲート信号によ
ってＴＦＴ１が駆動制御される。また、ＴＦＴ１のソー
ス電極には信号配線としてのソース配線３が接続され、
ＴＦＴ１の駆動時に、ＴＦＴ１を介してデータ（表示）
信号が画素電極６に入力される。各ゲート配線２とソー
ス配線３とは、マトリクス状に配列された画素電極６の
周囲を通り、互いに直交差するように設けられている。
さらに、ＴＦＴ１のドレイン電極は画素電極６および付
加容量（図９でＣｓと記載部分）に接続されており、こ
の付加容量の対向電極はそれぞれ共通配線４（以下、Ｃ
ｓ配線と呼ぶ）に接続されている。そして、対向電極１
８と画素電極６の間の液晶（図９でＣｌｃと記載部分）
を駆動している。
薄膜トランジスタ（以下、ＴＦＴと呼ぶ）を用いて形成
したアクティブマトリクス型液晶表示装置の等価回路の
一例で、Ｃｓ ｏｎ Ｃｏｍｍｏｎ方式と呼ばれるもの
の等価回路図である。まず、画素電極６がマトリクス状
に形成されており、この画素電極６には、スイッチング
素子であるＴＦＴ１が接続されて設けられている。この
ＴＦＴ１のゲート電極には走査配線としてのゲート配線
２が接続され、ゲート電極に入力されるゲート信号によ
ってＴＦＴ１が駆動制御される。また、ＴＦＴ１のソー
ス電極には信号配線としてのソース配線３が接続され、
ＴＦＴ１の駆動時に、ＴＦＴ１を介してデータ（表示）
信号が画素電極６に入力される。各ゲート配線２とソー
ス配線３とは、マトリクス状に配列された画素電極６の
周囲を通り、互いに直交差するように設けられている。
さらに、ＴＦＴ１のドレイン電極は画素電極６および付
加容量（図９でＣｓと記載部分）に接続されており、こ
の付加容量の対向電極はそれぞれ共通配線４（以下、Ｃ
ｓ配線と呼ぶ）に接続されている。そして、対向電極１
８と画素電極６の間の液晶（図９でＣｌｃと記載部分）
を駆動している。
【０００３】図１０は、従来の液晶表示装置の、アクテ
ィブマトリクス基板の１画素部分の平面図である。図１
０において、透明基板上に、図９のゲート配線２とソー
ス配線３が直交差するように形成され、交差部近傍にス
イッチング素子としてＴＦＴ１が形成され接続線５を用
いて、図示しない層間絶縁膜に設けられたコンタクトホ
ール７と画素電極６が接続されている。なお、接続線５
は、Ｃｓ配線４と図示しないゲート絶縁膜を介して重な
って付加容量を形成している。また、画素電極６は層間
絶縁膜を介してゲート配線２およびソース配線３と一部
重畳している。
ィブマトリクス基板の１画素部分の平面図である。図１
０において、透明基板上に、図９のゲート配線２とソー
ス配線３が直交差するように形成され、交差部近傍にス
イッチング素子としてＴＦＴ１が形成され接続線５を用
いて、図示しない層間絶縁膜に設けられたコンタクトホ
ール７と画素電極６が接続されている。なお、接続線５
は、Ｃｓ配線４と図示しないゲート絶縁膜を介して重な
って付加容量を形成している。また、画素電極６は層間
絶縁膜を介してゲート配線２およびソース配線３と一部
重畳している。
【０００４】図１１は、図１０の液晶表示装置のＢ−
Ｂ'断面図である。図１１において、まず、ガラス基板
などの透明基板１０上に、タンタル、アルミニウムなど
で図１０のゲート配線２およびゲート電極１２、前記ゲ
ート配線２およびゲート電極１２と同時にＣｓ配線４を
形成し、チッ化シリコン、酸化シリコンなどでゲート絶
縁膜１１、アモルファスシリコン、ポリシリコンなどで
半導体層１４、ソース電極１３およびドレイン電極１５
となるｎ+シリコン層を順次成膜して形成する。
Ｂ'断面図である。図１１において、まず、ガラス基板
などの透明基板１０上に、タンタル、アルミニウムなど
で図１０のゲート配線２およびゲート電極１２、前記ゲ
ート配線２およびゲート電極１２と同時にＣｓ配線４を
形成し、チッ化シリコン、酸化シリコンなどでゲート絶
縁膜１１、アモルファスシリコン、ポリシリコンなどで
半導体層１４、ソース電極１３およびドレイン電極１５
となるｎ+シリコン層を順次成膜して形成する。
【０００５】次に、ソース配線３および接続線５を構成
する透明導電膜およびタンタル、アルミなどの金属膜
を、スパッタ法により順次成膜して所定形状にパターニ
ングする。さらに、その上に、層間絶縁膜８として比誘
電率３．４の感光性のアクリル樹脂をスピン塗布法によ
り例えば３μｍの膜厚で形成する。この樹脂に対して、
所望のパターンに従って露光し、アルカリ性の溶液によ
って現像処理する。これにより露光された部分のみがア
ルカリ性の溶液によってエッチングされ、層間絶縁膜８
を貫通するコンタクトホール７が形成されることにな
る。
する透明導電膜およびタンタル、アルミなどの金属膜
を、スパッタ法により順次成膜して所定形状にパターニ
ングする。さらに、その上に、層間絶縁膜８として比誘
電率３．４の感光性のアクリル樹脂をスピン塗布法によ
り例えば３μｍの膜厚で形成する。この樹脂に対して、
所望のパターンに従って露光し、アルカリ性の溶液によ
って現像処理する。これにより露光された部分のみがア
ルカリ性の溶液によってエッチングされ、層間絶縁膜８
を貫通するコンタクトホール７が形成されることにな
る。
【０００６】さらに、その上に、画素電極６となる透明
導電膜をスパッタ法により形成し、パターニングする。
これにより画素電極６は、層間絶縁膜８を貫くコンタク
トホール７を介して、ＴＦＴ１のドレイン電極１５と接
続されている接続線５と接続されることになる。
導電膜をスパッタ法により形成し、パターニングする。
これにより画素電極６は、層間絶縁膜８を貫くコンタク
トホール７を介して、ＴＦＴ１のドレイン電極１５と接
続されている接続線５と接続されることになる。
【０００７】その後、ガラス基板などの透明基板１７上
に、赤、緑、青３色のカラーフィルター２０ａ、２０ｂ
（図面では、２色のみ図示する）と対向電極１８を形成
した対向基板とアクティブマトリクス基板の間に、液晶
２５を封入し、図示しないシール材を用いて貼り合わせ
る。そして、ＴＦＴの光リークを防止するために、ＴＦ
Ｔ１の上部の対向基板に遮光膜４０を設けている。その
とき、必要に応じて図示しない配向膜や偏光板を用い
る。
に、赤、緑、青３色のカラーフィルター２０ａ、２０ｂ
（図面では、２色のみ図示する）と対向電極１８を形成
した対向基板とアクティブマトリクス基板の間に、液晶
２５を封入し、図示しないシール材を用いて貼り合わせ
る。そして、ＴＦＴの光リークを防止するために、ＴＦ
Ｔ１の上部の対向基板に遮光膜４０を設けている。その
とき、必要に応じて図示しない配向膜や偏光板を用い
る。
【０００８】この構造により、液晶表示装置の開口率を
向上させることができると共に、各配線２，３に起因す
る電界をシールドしてディスクリネーションを抑制する
ことができる。
向上させることができると共に、各配線２，３に起因す
る電界をシールドしてディスクリネーションを抑制する
ことができる。
【０００９】図１２は、図１０および図１１のアクティ
ブマトリクス基板のＴＦＴ部拡大平面図である。図１２
において、ゲート配線２から枝分れしたゲート電極１２
上に、図示しないゲート絶縁膜を介し、半導体層１４、
その上部に所定のギャップを有してソース電極１３およ
びドレイン電極１５となるｎ+シリコン層が設けられて
いる。そして、データ信号用配線であるソース配線３と
上記ソース電極１３をソース配線から分岐した部分で接
続し、また図示しない接続線５とドレイン電極１５が接
続される。
ブマトリクス基板のＴＦＴ部拡大平面図である。図１２
において、ゲート配線２から枝分れしたゲート電極１２
上に、図示しないゲート絶縁膜を介し、半導体層１４、
その上部に所定のギャップを有してソース電極１３およ
びドレイン電極１５となるｎ+シリコン層が設けられて
いる。そして、データ信号用配線であるソース配線３と
上記ソース電極１３をソース配線から分岐した部分で接
続し、また図示しない接続線５とドレイン電極１５が接
続される。
【００１０】
【発明が解決しようとする課題】しかし、液晶表示装置
において、カラー表示を実現するためには、対向基板上
にカラーフィルターを形成し、色の混じりや光漏れを防
ぐためにブラックマトリクスを形成する構造が一般的で
あったが、製造コストを下げるために対向基板上にブラ
ックマトリクスを設けない構成が考えられてきた。
において、カラー表示を実現するためには、対向基板上
にカラーフィルターを形成し、色の混じりや光漏れを防
ぐためにブラックマトリクスを形成する構造が一般的で
あったが、製造コストを下げるために対向基板上にブラ
ックマトリクスを設けない構成が考えられてきた。
【００１１】その場合、画素電極６間の遮光は、各配線
２、３で行えるがＴＦＴ上部の遮光を行えない。ＴＦＴ
のような半導体層を用いたスイッチング素子では、半導
体に光が当るとキャリアが発生し、オフ電流が増加する
ため、クロストーク、コントラスト不良、表示ムラが発
生し、表示品位が著しく悪いものとなる。これは、ＴＦ
Ｔ上に層間絶縁膜８を設けた場合、特に樹脂などで厚く
形成した場合、迷光の影響を受けやすくなる。
２、３で行えるがＴＦＴ上部の遮光を行えない。ＴＦＴ
のような半導体層を用いたスイッチング素子では、半導
体に光が当るとキャリアが発生し、オフ電流が増加する
ため、クロストーク、コントラスト不良、表示ムラが発
生し、表示品位が著しく悪いものとなる。これは、ＴＦ
Ｔ上に層間絶縁膜８を設けた場合、特に樹脂などで厚く
形成した場合、迷光の影響を受けやすくなる。
【００１２】本発明は、上記課題を解決するためになさ
れたもので、表示品位の低下を起こさずに、製造原価を
低減することができる液晶表示装置を提供することであ
る。
れたもので、表示品位の低下を起こさずに、製造原価を
低減することができる液晶表示装置を提供することであ
る。
【００１３】
【課題を解決するための手段】本発明の液晶表示装置で
は、走査配線と信号配線の交差部近傍にトランジスタが
設けられ、該トランジスタのゲート電極に該走査配線が
接続され、ソース電極に該信号配線、ドレイン電極に画
素電極が接続されたアクティブマトリクス基板と、対向
電極が形成された対向基板とが液晶を挟んで対向する形
で配置され、少なくとも、該トランジスタの半導体層と
ソース、ドレイン電極との重なり部分を遮光したことを
特徴とする。
は、走査配線と信号配線の交差部近傍にトランジスタが
設けられ、該トランジスタのゲート電極に該走査配線が
接続され、ソース電極に該信号配線、ドレイン電極に画
素電極が接続されたアクティブマトリクス基板と、対向
電極が形成された対向基板とが液晶を挟んで対向する形
で配置され、少なくとも、該トランジスタの半導体層と
ソース、ドレイン電極との重なり部分を遮光したことを
特徴とする。
【００１４】この構造により、トランジスタに当たる太
陽光など外部からの光や、バックライトからの迷光、投
射型として用いたときの光源からの光による半導体層と
ソース、ドレイン電極の重なり部でのキャリアの発生を
防止し、光オフ電流の増加を抑制し、クロストーク、コ
ントラスト不良、表示ムラの無い表示を得ることができ
る。また、本遮光膜をアクティブマトリクス基板側に設
けることで、対向基板との貼り合わせ精度を考慮しなく
て良くなり、必要な部分だけ遮光することが可能にな
り、高開口率化を図れる。
陽光など外部からの光や、バックライトからの迷光、投
射型として用いたときの光源からの光による半導体層と
ソース、ドレイン電極の重なり部でのキャリアの発生を
防止し、光オフ電流の増加を抑制し、クロストーク、コ
ントラスト不良、表示ムラの無い表示を得ることができ
る。また、本遮光膜をアクティブマトリクス基板側に設
けることで、対向基板との貼り合わせ精度を考慮しなく
て良くなり、必要な部分だけ遮光することが可能にな
り、高開口率化を図れる。
【００１５】また、該トランジスタの半導体層とソー
ス、ドレイン電極との重なり部分を遮光するパターン
が、信号配線を形成する膜と同一であっても良い。
ス、ドレイン電極との重なり部分を遮光するパターン
が、信号配線を形成する膜と同一であっても良い。
【００１６】この構成により、新たに遮光膜を形成する
必要がなく製造工程の短縮が可能になる。
必要がなく製造工程の短縮が可能になる。
【００１７】また、該画素電極が、層間絶縁膜を介して
該走査配線及び信号配線と重畳するように形成され、該
対向基板上には、遮光膜が形成されていなくても良い。
該走査配線及び信号配線と重畳するように形成され、該
対向基板上には、遮光膜が形成されていなくても良い。
【００１８】この構成により、遮光をアクティブマトリ
クス基板側で行え、開口率の向上を図れると共に、製造
原価の低減を図ることが可能になる。
クス基板側で行え、開口率の向上を図れると共に、製造
原価の低減を図ることが可能になる。
【００１９】
【発明の実施の形態】以下、図面を参照しながら本発明
の液晶表示装置を説明する。
の液晶表示装置を説明する。
【００２０】（実施形態１）図１は、本発明の実施形態
１の液晶表示装置におけるアクティブマトリクス基板の
１画素部分の構成を示す平面図である。図１において、
アクティブマトリクス基板には、複数の画素電極６がマ
トリクス状に設けられており、互いに直交差するよう
に、走査配線としての各ゲート配線２と信号配線として
のソース配線３が設けられ、ゲート配線２と平行にソー
ス配線３と直交差するように、付加容量形成用としてＣ
ｓ配線４が設けられているＣｓ ｏｎ Ｃｏｍｍｏｎ方
式になっている。なお、これは隣のゲート配線上でＣｓ
を形成するＣｓ ｏｎ Ｇａｔｅ方式でも良い。隣接す
る画素電極６同士は、上下方向にはゲート配線２上で、
また、左右方向はソース配線３上で分離されるため、画
素電極６の間で液晶に電界がかからない部分は、全て遮
光される構造となっている。ＴＦＴ１は、これらのゲー
ト配線２とソース配線３の交差部分において、画素電極
６に接続されるスイッチング素子として設けられ、この
ＴＦＴ１のドレイン電極は、接続線５、及びコンタクト
ホール７を介して画素電極６に接続される。
１の液晶表示装置におけるアクティブマトリクス基板の
１画素部分の構成を示す平面図である。図１において、
アクティブマトリクス基板には、複数の画素電極６がマ
トリクス状に設けられており、互いに直交差するよう
に、走査配線としての各ゲート配線２と信号配線として
のソース配線３が設けられ、ゲート配線２と平行にソー
ス配線３と直交差するように、付加容量形成用としてＣ
ｓ配線４が設けられているＣｓ ｏｎ Ｃｏｍｍｏｎ方
式になっている。なお、これは隣のゲート配線上でＣｓ
を形成するＣｓ ｏｎ Ｇａｔｅ方式でも良い。隣接す
る画素電極６同士は、上下方向にはゲート配線２上で、
また、左右方向はソース配線３上で分離されるため、画
素電極６の間で液晶に電界がかからない部分は、全て遮
光される構造となっている。ＴＦＴ１は、これらのゲー
ト配線２とソース配線３の交差部分において、画素電極
６に接続されるスイッチング素子として設けられ、この
ＴＦＴ１のドレイン電極は、接続線５、及びコンタクト
ホール７を介して画素電極６に接続される。
【００２１】図２は、図１の液晶表示装置のＡ−Ａ'断
面図である。図２において、まず、ガラス基板などの透
明基板１０上に、タンタル、アルミなどで図１のゲート
配線２およびゲート電極１２、前記ゲート配線２および
ゲート電極１２と同時にＣｓ配線４を形成し、チッ化シ
リコン，酸化シリコンなどでゲート絶縁膜１１、アモル
ファスシリコン、ポリシリコンなどで半導体層１４、ソ
ース電極１３およびドレイン電極１５となるｎ+シリコ
ン層を順次成膜して形成する。そして、ソース配線３お
よび接続線５を構成する透明導電膜およびタンタル、ア
ルミなどの金属膜を、スパッタ法により順次成膜して所
定形状にパターニングする。
面図である。図２において、まず、ガラス基板などの透
明基板１０上に、タンタル、アルミなどで図１のゲート
配線２およびゲート電極１２、前記ゲート配線２および
ゲート電極１２と同時にＣｓ配線４を形成し、チッ化シ
リコン，酸化シリコンなどでゲート絶縁膜１１、アモル
ファスシリコン、ポリシリコンなどで半導体層１４、ソ
ース電極１３およびドレイン電極１５となるｎ+シリコ
ン層を順次成膜して形成する。そして、ソース配線３お
よび接続線５を構成する透明導電膜およびタンタル、ア
ルミなどの金属膜を、スパッタ法により順次成膜して所
定形状にパターニングする。
【００２２】次に、本実施形態では、少なくともＴＦＴ
上部を覆うように絶縁膜３１をチッ化シリコン、酸化シ
リコンなどで形成し、その上に遮光膜３０を形成した。
遮光膜３０の材料としては、アルミニウム、タンタル、
クロム等の金属や、Ｓｉ等の半導体、または着色した樹
脂等の有機材料が用いられる。この時、金属膜の表面に
必要に応じてチッ化タンタルや、酸化クロムを形成して
低反射化を図っても良い。
上部を覆うように絶縁膜３１をチッ化シリコン、酸化シ
リコンなどで形成し、その上に遮光膜３０を形成した。
遮光膜３０の材料としては、アルミニウム、タンタル、
クロム等の金属や、Ｓｉ等の半導体、または着色した樹
脂等の有機材料が用いられる。この時、金属膜の表面に
必要に応じてチッ化タンタルや、酸化クロムを形成して
低反射化を図っても良い。
【００２３】さらに、その上に、層間絶縁膜８として比
誘電率３．４の感光性のアクリル樹脂をスピン塗布法に
より例えば３μｍの膜厚で形成する。この樹脂に対し
て、所望のパターンに従って露光し、アルカリ性の溶液
によって現像処理する。これにより露光された部分のみ
がアルカリ性の溶液によってエッチングされ、層間絶縁
膜８を貫通するコンタクトホール７が形成されることに
なる。この後、コンタクトホール７の下に絶縁膜３１が
ある場合は、エッチングして除去する。このとき、層間
絶縁膜８をマスクに行うとプロセスの増加を抑えること
ができる。
誘電率３．４の感光性のアクリル樹脂をスピン塗布法に
より例えば３μｍの膜厚で形成する。この樹脂に対し
て、所望のパターンに従って露光し、アルカリ性の溶液
によって現像処理する。これにより露光された部分のみ
がアルカリ性の溶液によってエッチングされ、層間絶縁
膜８を貫通するコンタクトホール７が形成されることに
なる。この後、コンタクトホール７の下に絶縁膜３１が
ある場合は、エッチングして除去する。このとき、層間
絶縁膜８をマスクに行うとプロセスの増加を抑えること
ができる。
【００２４】さらに、その上に、画素電極６となる透明
導電膜をスパッタ法により形成し、パターニングする。
これにより画素電極６は、層間絶縁膜８を貫くコンタク
トホール７を介して、ＴＦＴ１のドレイン電極１５と接
続されている接続線５と接続されることになる。
導電膜をスパッタ法により形成し、パターニングする。
これにより画素電極６は、層間絶縁膜８を貫くコンタク
トホール７を介して、ＴＦＴ１のドレイン電極１５と接
続されている接続線５と接続されることになる。
【００２５】その後、ガラス基板などの透明基板１７上
に、赤、緑、青３色のカラーフィルター２０ａ、２０ｂ
（ここでは２色のみ図示）と対向電極１８を形成した対
向基板とアクティブマトリクス基板の間に、液晶２５を
封入し、図示しないシール材を用いて貼り合わせる。そ
のとき、必要に応じて図示しない配向膜や偏光板を用い
る。
に、赤、緑、青３色のカラーフィルター２０ａ、２０ｂ
（ここでは２色のみ図示）と対向電極１８を形成した対
向基板とアクティブマトリクス基板の間に、液晶２５を
封入し、図示しないシール材を用いて貼り合わせる。そ
のとき、必要に応じて図示しない配向膜や偏光板を用い
る。
【００２６】図３は、図１および図２のアクティブマト
リクス基板のＴＦＴ部拡大平面図である。図３におい
て、ゲート配線２から枝分れしたゲート電極１２上に、
図示しないゲート絶縁膜を介し、半導体層１４、その上
部に所定のギャップを有して図示しないソース電極およ
びドレイン電極となるｎ+シリコン層が設けられてい
る。そして、データ信号用配線であるソース配線３と上
記ソース電極１３をソース配線から分岐した部分で接続
し、また接続線５とドレイン電極１５が接続される。
リクス基板のＴＦＴ部拡大平面図である。図３におい
て、ゲート配線２から枝分れしたゲート電極１２上に、
図示しないゲート絶縁膜を介し、半導体層１４、その上
部に所定のギャップを有して図示しないソース電極およ
びドレイン電極となるｎ+シリコン層が設けられてい
る。そして、データ信号用配線であるソース配線３と上
記ソース電極１３をソース配線から分岐した部分で接続
し、また接続線５とドレイン電極１５が接続される。
【００２７】そして、その上に図示しない絶縁膜を介し
て、遮光膜３０を設ける。ここで、本実施形態ではソー
ス電極１３と半導体層１４の重なり部およびドレイン電
極１５と半導体層１４の重なり部のみを遮光した。この
構造により、対向基板との貼り合わせ精度を考慮しなく
て良くなり、必要な部分だけ遮光することが可能にな
り、高開口率化を図れる。
て、遮光膜３０を設ける。ここで、本実施形態ではソー
ス電極１３と半導体層１４の重なり部およびドレイン電
極１５と半導体層１４の重なり部のみを遮光した。この
構造により、対向基板との貼り合わせ精度を考慮しなく
て良くなり、必要な部分だけ遮光することが可能にな
り、高開口率化を図れる。
【００２８】実際に、光を当てて光リークを調べた結果
を図４に示す。本実験は、対向基板を貼り合わせる前の
アクティブマトリクス基板で調査を行った。また、本実
験は、ゲートのオフ電圧を−１０Ｖ、ソースドレイン間
の電圧を１０Ｖとしたときの光エネルギー強度とオフ電
流の関係である。ここで、本発明と記載されているもの
は図３に記載のもので、従来と記載のものは遮光膜がな
い、図１２に記載のものを使用した。
を図４に示す。本実験は、対向基板を貼り合わせる前の
アクティブマトリクス基板で調査を行った。また、本実
験は、ゲートのオフ電圧を−１０Ｖ、ソースドレイン間
の電圧を１０Ｖとしたときの光エネルギー強度とオフ電
流の関係である。ここで、本発明と記載されているもの
は図３に記載のもので、従来と記載のものは遮光膜がな
い、図１２に記載のものを使用した。
【００２９】図４の記載のように、本実施形態の構造で
は、従来構造に比べてオフ電流の光強度依存性は１桁以
上改善されることが確認された。この図からも分るよう
に、ソース電極１３、ドレイン電極１５となるｎ+−Ｓ
ｉと半導体層１４の重なり部を遮光しないと、光が当た
りキャリアが発生しオフ電流増加によるクロストーク、
コントラスト不良、ムラ等の表示不良が発生する。その
ため、製造原価削減のために、単に遮光膜を取除いたの
では表示品位が維持できないが、本発明の構成により、
直接光が当たらないために、光によるキャリア発生を抑
制しオフ電流増加によるクロストーク、コントラスト不
良、ムラ等の表示不良のない良好な表示を得ることが可
能である。また、チャネル上（ソース，ドレイン電極１
３、１５と重なっていない半導体層１４）を本実施形態
では覆っていないため、若干オフ電流が流れているが実
際の目視確認では問題がなかった。
は、従来構造に比べてオフ電流の光強度依存性は１桁以
上改善されることが確認された。この図からも分るよう
に、ソース電極１３、ドレイン電極１５となるｎ+−Ｓ
ｉと半導体層１４の重なり部を遮光しないと、光が当た
りキャリアが発生しオフ電流増加によるクロストーク、
コントラスト不良、ムラ等の表示不良が発生する。その
ため、製造原価削減のために、単に遮光膜を取除いたの
では表示品位が維持できないが、本発明の構成により、
直接光が当たらないために、光によるキャリア発生を抑
制しオフ電流増加によるクロストーク、コントラスト不
良、ムラ等の表示不良のない良好な表示を得ることが可
能である。また、チャネル上（ソース，ドレイン電極１
３、１５と重なっていない半導体層１４）を本実施形態
では覆っていないため、若干オフ電流が流れているが実
際の目視確認では問題がなかった。
【００３０】なお、図５に示すように遮光層３０をチャ
ネル上を遮光するように形成することで、チャネル部で
の光によるキャリアの発生を抑制しよりいっそう光オフ
電流を低減することが可能になる。
ネル上を遮光するように形成することで、チャネル部で
の光によるキャリアの発生を抑制しよりいっそう光オフ
電流を低減することが可能になる。
【００３１】また、液晶表示装置を投射型液晶表示装置
用のライトバルブとして用いる場合、直視型と比べて著
しく強力な光が光源よりスイッチング素子に照射される
が、本発明の構造にすることで光オフ電流の発生を抑制
することが可能となり、よりいっそう明るい光をパネル
に照射することができ明るい表示を得ることができる。
用のライトバルブとして用いる場合、直視型と比べて著
しく強力な光が光源よりスイッチング素子に照射される
が、本発明の構造にすることで光オフ電流の発生を抑制
することが可能となり、よりいっそう明るい光をパネル
に照射することができ明るい表示を得ることができる。
【００３２】（実施形態２）図６は、本発明の実施形態
２の液晶表示装置における図１の液晶表示装置のＡ−
Ａ'断面図で、図７は、図１および図６のアクティブマ
トリクス基板のＴＦＴ部拡大平面図である。なお、実施
形態１と同じ部分の説明は省略する。
２の液晶表示装置における図１の液晶表示装置のＡ−
Ａ'断面図で、図７は、図１および図６のアクティブマ
トリクス基板のＴＦＴ部拡大平面図である。なお、実施
形態１と同じ部分の説明は省略する。
【００３３】図６、図７に記載のように本実施形態で
は、遮光層３０の代りにソース配線３と同一材料で遮光
層１３ｂ、１５ｂを形成し、プロセスの短縮を図ったも
のである。
は、遮光層３０の代りにソース配線３と同一材料で遮光
層１３ｂ、１５ｂを形成し、プロセスの短縮を図ったも
のである。
【００３４】図６において、実施形態１と同様に、ガラ
ス基板などの透明基板１０上に、ゲート配線２およびゲ
ート電極１２、前記ゲート配線２およびゲート電極１２
と同時にＣｓ配線４を形成し、ゲート絶縁膜１１、半導
体層１４、ソース電極１３ａおよびドレイン電極１５ａ
となるｎ+シリコン層を順次成膜して形成する。そし
て、ソース配線３および接続線５を構成する透明導電膜
およびタンタル、アルミニゥムなどの金属膜を、スパッ
タ法により順次成膜して所定形状にパターニングする。
ス基板などの透明基板１０上に、ゲート配線２およびゲ
ート電極１２、前記ゲート配線２およびゲート電極１２
と同時にＣｓ配線４を形成し、ゲート絶縁膜１１、半導
体層１４、ソース電極１３ａおよびドレイン電極１５ａ
となるｎ+シリコン層を順次成膜して形成する。そし
て、ソース配線３および接続線５を構成する透明導電膜
およびタンタル、アルミニゥムなどの金属膜を、スパッ
タ法により順次成膜して所定形状にパターニングする。
【００３５】ここで、本実施形態ではソース電極１３ａ
とドレイン電極１５ａのギャップ形成を、ソース配線３
と同一材料であるＩＴＯ、金属で遮光層１３ｂ、１５ｂ
のギャップ形成と同時に行う。方法としては、金属、Ｉ
ＴＯなどの１３ｂ、１５ｂを形成後、それをマスクにｎ
+シリコン層１３ａ、１５ａのギャップエッチングを行
う方法と、金属、ＩＴＯなどの１３ｂ、１５ｂをエッチ
ングする時に使うレジストをマスクにｎ+シリコン層１
３ａ、１５ａのギャップエッチングを行う方法などがあ
る。
とドレイン電極１５ａのギャップ形成を、ソース配線３
と同一材料であるＩＴＯ、金属で遮光層１３ｂ、１５ｂ
のギャップ形成と同時に行う。方法としては、金属、Ｉ
ＴＯなどの１３ｂ、１５ｂを形成後、それをマスクにｎ
+シリコン層１３ａ、１５ａのギャップエッチングを行
う方法と、金属、ＩＴＯなどの１３ｂ、１５ｂをエッチ
ングする時に使うレジストをマスクにｎ+シリコン層１
３ａ、１５ａのギャップエッチングを行う方法などがあ
る。
【００３６】さらに、その上に、層間絶縁膜８として比
誘電率３．４の感光性のアクリル樹脂をスピン塗布法に
より例えば３μｍの膜厚で形成し、所望のパターンにし
コンタクトホール７を形成後、その上に、画素電極６と
なる透明導電膜をスパッタ法により形成し、パターニン
グする。その後、対向電極１８を形成した対向基板とア
クティブマトリクス基板の間に、液晶２５を封入し、図
示しないシール材を用いて貼り合わせる。
誘電率３．４の感光性のアクリル樹脂をスピン塗布法に
より例えば３μｍの膜厚で形成し、所望のパターンにし
コンタクトホール７を形成後、その上に、画素電極６と
なる透明導電膜をスパッタ法により形成し、パターニン
グする。その後、対向電極１８を形成した対向基板とア
クティブマトリクス基板の間に、液晶２５を封入し、図
示しないシール材を用いて貼り合わせる。
【００３７】本実施形態においても、実施形態１と同様
に光リークを測定した結果、図４の本発明とほぼ同じ値
であった。これにより、光によるキャリア発生を抑制し
オフ電流増加によるクロストーク、コントラスト不良、
ムラ等の表示不良のない良好な表示を得ることが可能で
ある。また、実施形態１と同様に、チャネル上（ソー
ス、ドレイン電極１３ａ、１５ａと重なっていない半導
体層１４）を本実施形態では覆っていないため、若干オ
フ電流が流れているが実際の目視確認では問題がなかっ
た。
に光リークを測定した結果、図４の本発明とほぼ同じ値
であった。これにより、光によるキャリア発生を抑制し
オフ電流増加によるクロストーク、コントラスト不良、
ムラ等の表示不良のない良好な表示を得ることが可能で
ある。また、実施形態１と同様に、チャネル上（ソー
ス、ドレイン電極１３ａ、１５ａと重なっていない半導
体層１４）を本実施形態では覆っていないため、若干オ
フ電流が流れているが実際の目視確認では問題がなかっ
た。
【００３８】なお、図８に示すように遮光層３０をチャ
ネル上を遮光するように形成することで、チャネル部で
の光によるキャリアの発生を抑制しよりいっそう光オフ
電流を低減することが可能になる。製造工程としては、
実施形態１とほぼ同様であるので省略する。
ネル上を遮光するように形成することで、チャネル部で
の光によるキャリアの発生を抑制しよりいっそう光オフ
電流を低減することが可能になる。製造工程としては、
実施形態１とほぼ同様であるので省略する。
【００３９】以上、本発明の実施形態を図面を用いて説
明を行ってきたがこの限りでなく、様々な変形例が考え
られる。
明を行ってきたがこの限りでなく、様々な変形例が考え
られる。
【００４０】例えば、ソース、ドレイン電極となるｎ+
シリコン層を、微結晶ｎ+Ｓｉと、ｎ+ａ−Ｓｉの２層構
造とすることにより、オン特性が良好で、かつオフ電流
が低減される。これにより、更に表示品位が向上するこ
となどがあげられる。
シリコン層を、微結晶ｎ+Ｓｉと、ｎ+ａ−Ｓｉの２層構
造とすることにより、オン特性が良好で、かつオフ電流
が低減される。これにより、更に表示品位が向上するこ
となどがあげられる。
【００４１】
【発明の効果】以上、説明したように、本発明の液晶表
示装置によると、走査配線と信号配線の交差部近傍にト
ランジスタが設けられ、該トランジスタのゲート電極に
該走査配線が接続され、ソース電極に該信号配線、ドレ
イン電極に画素電極が接続されたアクティブマトリクス
基板と、対向電極が形成された対向基板とが液晶を挟ん
で対向する形で配置され、少なくとも、該トランジスタ
の半導体層とソース、ドレイン電極との重なり部分を遮
光したことにより、トランジスタに当たる太陽光など外
部からの光や、バックライトからの迷光、投射型として
用いたときの光源からの光による半導体層とソース、ド
レイン電極の重なり部でのキャリアの発生を防止し、光
オフ電流の増加を抑制し、クロストーク、コントラスト
不良、表示ムラの無い表示を得ることができる。また、
本遮光膜をアクティブマトリクス基板側に設けること
で、対向基板との貼り合わせ精度を考慮しなくて良くな
り、必要な部分だけ遮光することが可能になり、高開口
率化を図れる。
示装置によると、走査配線と信号配線の交差部近傍にト
ランジスタが設けられ、該トランジスタのゲート電極に
該走査配線が接続され、ソース電極に該信号配線、ドレ
イン電極に画素電極が接続されたアクティブマトリクス
基板と、対向電極が形成された対向基板とが液晶を挟ん
で対向する形で配置され、少なくとも、該トランジスタ
の半導体層とソース、ドレイン電極との重なり部分を遮
光したことにより、トランジスタに当たる太陽光など外
部からの光や、バックライトからの迷光、投射型として
用いたときの光源からの光による半導体層とソース、ド
レイン電極の重なり部でのキャリアの発生を防止し、光
オフ電流の増加を抑制し、クロストーク、コントラスト
不良、表示ムラの無い表示を得ることができる。また、
本遮光膜をアクティブマトリクス基板側に設けること
で、対向基板との貼り合わせ精度を考慮しなくて良くな
り、必要な部分だけ遮光することが可能になり、高開口
率化を図れる。
【００４２】また、該トランジスタの半導体層とソー
ス、ドレイン電極との重なり部分を遮光するパターン
が、信号配線を形成する膜と同一であると、新たに遮光
膜を形成する必要がなく製造工程の短縮が可能になる。
ス、ドレイン電極との重なり部分を遮光するパターン
が、信号配線を形成する膜と同一であると、新たに遮光
膜を形成する必要がなく製造工程の短縮が可能になる。
【００４３】また、該画素電極が、層間絶縁膜を介して
該走査配線及び信号配線と重畳するように形成され、該
対向基板上には、遮光膜が形成されていないことによ
り、遮光をアクティブマトリクス基板側で行え、開口率
の向上を図れると共に、製造原価の低減を図ることが可
能になる。
該走査配線及び信号配線と重畳するように形成され、該
対向基板上には、遮光膜が形成されていないことによ
り、遮光をアクティブマトリクス基板側で行え、開口率
の向上を図れると共に、製造原価の低減を図ることが可
能になる。
【図１】本発明の、実施形態１のアクティブマトリクス
基板の、１画素部分の平面図である。
基板の、１画素部分の平面図である。
【図２】図１の、Ａ−Ａ'間の液晶表示装置の断面図で
ある。
ある。
【図３】本発明の、実施形態１のアクティブマトリクス
基板のＴＦＴ部拡大平面図である。
基板のＴＦＴ部拡大平面図である。
【図４】本発明の、実施形態１のＴＦＴと従来のＴＦＴ
のオフ特性を比較した図である。
のオフ特性を比較した図である。
【図５】本発明の、実施形態１の別のアクティブマトリ
クス基板のＴＦＴ部拡大平面図である。
クス基板のＴＦＴ部拡大平面図である。
【図６】本発明の、実施形態２のアクティブマトリクス
基板の、断面図である。
基板の、断面図である。
【図７】本発明の、実施形態２のアクティブマトリクス
基板のＴＦＴ部拡大平面図である。
基板のＴＦＴ部拡大平面図である。
【図８】本発明の、実施形態２の別のアクティブマトリ
クス基板のＴＦＴ部拡大平面図である。
クス基板のＴＦＴ部拡大平面図である。
【図９】従来の、アクティブマトリクス基板の等価回路
図である。
図である。
【図１０】従来の、アクティブマトリクス基板の１画素
部分の平面図である。
部分の平面図である。
【図１１】図１０の、Ｂ−Ｂ'間の液晶表示装置の断面
図である。
図である。
【図１２】従来のアクティブマトリクス基板のＴＦＴ部
拡大平面図である。
拡大平面図である。
１ 薄膜トランジスタ ２ ゲート配線 ３ ソース配線 ６ 画素電極 ８ 層間絶縁膜 １０，１７ 透明基板 １２ ゲート電極 １３ ソース電極 １４ 半導体層 １５ ドレイン電極 １８ 対向電極 ３０ 遮光層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡本 昌也 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (3)
- 【請求項１】 走査配線と信号配線の交差部近傍にトラ
ンジスタが設けられ、該トランジスタのゲート電極に該
走査配線が接続され、ソース電極に該信号配線、ドレイ
ン電極に画素電極が接続されたアクティブマトリクス基
板と、対向電極が形成された対向基板とが液晶を挟んで
対向する形で配置された液晶表示装置において、 少なくとも、該トランジスタの半導体層とソース、ドレ
イン電極との重なり部分を遮光したことを特徴とする液
晶表示装置。 - 【請求項２】 該トランジスタの半導体層とソース、ド
レイン電極との重なり部分を遮光するパターンが、信号
配線を形成する膜と同一であることを特徴とする請求項
１に記載の液晶表示装置。 - 【請求項３】 該画素電極が、層間絶縁膜を介して上記
走査配線及び信号配線と重畳するように形成され、該対
向基板上には、遮光膜が形成されていないことを特徴と
する請求項１、２に記載の液晶表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17383996A JPH1020298A (ja) | 1996-07-03 | 1996-07-03 | 液晶表示装置 |
| KR1019970030616A KR100291290B1 (ko) | 1996-07-03 | 1997-07-02 | 액정표시장치및그제조방법 |
| US08/887,968 US6091467A (en) | 1996-07-03 | 1997-07-03 | Liquid crystal display apparatus and method of manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17383996A JPH1020298A (ja) | 1996-07-03 | 1996-07-03 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1020298A true JPH1020298A (ja) | 1998-01-23 |
Family
ID=15968122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17383996A Pending JPH1020298A (ja) | 1996-07-03 | 1996-07-03 | 液晶表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6091467A (ja) |
| JP (1) | JPH1020298A (ja) |
| KR (1) | KR100291290B1 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000031714A1 (en) * | 1998-11-26 | 2000-06-02 | Seiko Epson Corporation | Electro-optical device and production method thereof and electronic equipment |
| WO2000033285A1 (fr) * | 1998-11-30 | 2000-06-08 | Seiko Epson Corporation | Dispositif electro-optique et procede de fabrication |
| US7375773B2 (en) | 2004-01-28 | 2008-05-20 | Sharp Kabushiki Kaisha | Active matrix substrate and display device |
| KR20110094212A (ko) | 2008-12-11 | 2011-08-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터 및 표시 장치 |
| US8344380B2 (en) | 2008-12-11 | 2013-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device |
| US8546810B2 (en) | 2009-05-28 | 2013-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device, and electronic appliance |
| US9230826B2 (en) | 2010-08-26 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Etching method using mixed gas and method for manufacturing semiconductor device |
| JP2016014909A (ja) * | 1999-07-06 | 2016-01-28 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| US9257561B2 (en) | 2010-08-26 | 2016-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2018142730A (ja) * | 2009-03-05 | 2018-09-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11435638B2 (en) | 2018-09-13 | 2022-09-06 | Sakai Display Products Corporation | Liquid crystal display device |
| CN115079473B (zh) * | 2021-03-12 | 2023-05-02 | 精工爱普生株式会社 | 电光装置和电子设备 |
| JP2025517041A (ja) * | 2023-03-30 | 2025-06-03 | グァンチョウ チャイナスター オプトエレクトロニクス セミコンダクター ディスプレイ テクノロジー カンパニー リミテッド | アレイ基板及び表示パネル |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW531686B (en) * | 1997-04-11 | 2003-05-11 | Hitachi Ltd | Liquid crystal display device |
| JP3230664B2 (ja) * | 1998-04-23 | 2001-11-19 | 日本電気株式会社 | 液晶表示装置とその製造方法 |
| KR100367009B1 (ko) * | 2000-05-19 | 2003-01-09 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| KR100672626B1 (ko) * | 2000-12-27 | 2007-01-23 | 엘지.필립스 엘시디 주식회사 | 액정패널 및 그 제조방법 |
| KR100796481B1 (ko) * | 2000-12-29 | 2008-01-21 | 엘지.필립스 엘시디 주식회사 | 액정 디스플레이 패널 및 그 제조방법 |
| US6734463B2 (en) * | 2001-05-23 | 2004-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a window |
| KR100759977B1 (ko) * | 2001-08-20 | 2007-09-18 | 삼성전자주식회사 | 빛샘 방지 구조를 가지는 박막 트랜지스터 기판 |
| KR101080356B1 (ko) * | 2003-10-13 | 2011-11-04 | 삼성전자주식회사 | 박막 트랜지스터, 박막 트랜지스터 표시판 및 표시 장치 |
| KR101230312B1 (ko) * | 2006-04-11 | 2013-02-06 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| JP4396744B2 (ja) * | 2006-09-15 | 2010-01-13 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| US8293590B2 (en) * | 2007-09-05 | 2012-10-23 | Sharp Kabushiki Kaisha | Active matrix substrate in a display device and method for manufacturing active matrix substrate |
| KR20090110099A (ko) * | 2008-04-17 | 2009-10-21 | 삼성전자주식회사 | 박막 트랜지스터 표시판, 이의 제조 방법 및 이를 포함하는평판 표시 장치 |
| US9018109B2 (en) * | 2009-03-10 | 2015-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor including silicon nitride layer and manufacturing method thereof |
| TWI535028B (zh) * | 2009-12-21 | 2016-05-21 | 半導體能源研究所股份有限公司 | 薄膜電晶體 |
| KR101836067B1 (ko) * | 2009-12-21 | 2018-03-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터와 그 제작 방법 |
| US8476744B2 (en) | 2009-12-28 | 2013-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor with channel including microcrystalline and amorphous semiconductor regions |
| JP2014149429A (ja) | 2013-02-01 | 2014-08-21 | Japan Display Inc | 液晶表示装置および液晶表示装置の製造方法 |
| US20160291376A1 (en) * | 2015-03-30 | 2016-10-06 | Innolux Corporation | Display device |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6045219A (ja) * | 1983-08-23 | 1985-03-11 | Toshiba Corp | アクテイブマトリクス型表示装置 |
| JP2711015B2 (ja) * | 1990-07-25 | 1998-02-10 | 三菱電機株式会社 | マトリクス形表示装置 |
| WO1993011455A1 (fr) * | 1991-11-29 | 1993-06-10 | Seiko Epson Corporation | Affichage a cristaux liquides et procede pour sa fabrication |
| JPH05249478A (ja) * | 1991-12-25 | 1993-09-28 | Toshiba Corp | 液晶表示装置 |
| JPH06130416A (ja) * | 1992-10-16 | 1994-05-13 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JP2975844B2 (ja) * | 1993-06-24 | 1999-11-10 | 三洋電機株式会社 | 液晶表示装置 |
| US5641974A (en) * | 1995-06-06 | 1997-06-24 | Ois Optical Imaging Systems, Inc. | LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween |
| JP3272212B2 (ja) * | 1995-09-29 | 2002-04-08 | シャープ株式会社 | 透過型液晶表示装置およびその製造方法 |
| JPH09113931A (ja) * | 1995-10-16 | 1997-05-02 | Sharp Corp | 液晶表示装置 |
-
1996
- 1996-07-03 JP JP17383996A patent/JPH1020298A/ja active Pending
-
1997
- 1997-07-02 KR KR1019970030616A patent/KR100291290B1/ko not_active Expired - Fee Related
- 1997-07-03 US US08/887,968 patent/US6091467A/en not_active Expired - Lifetime
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000031714A1 (en) * | 1998-11-26 | 2000-06-02 | Seiko Epson Corporation | Electro-optical device and production method thereof and electronic equipment |
| US6521913B1 (en) | 1998-11-26 | 2003-02-18 | Seiko Epson Corporation | Electro-optical device and electronic equipment |
| US6765230B2 (en) | 1998-11-26 | 2004-07-20 | Seiko Epson Corporation | Electro-optical device and electronic equipment |
| US6770909B2 (en) | 1998-11-26 | 2004-08-03 | Seiko Epson Corporation | Electro-optical device and electronic equipment |
| US6872975B2 (en) | 1998-11-26 | 2005-03-29 | Seiko Epson Corporation | Electro-optical device and electronic equipment |
| WO2000033285A1 (fr) * | 1998-11-30 | 2000-06-08 | Seiko Epson Corporation | Dispositif electro-optique et procede de fabrication |
| US6657230B1 (en) | 1998-11-30 | 2003-12-02 | Seiko Epson Corporation | Electro-optical device having a symmetrically located contact hole and method of producing the same |
| JP2016014909A (ja) * | 1999-07-06 | 2016-01-28 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| US7375773B2 (en) | 2004-01-28 | 2008-05-20 | Sharp Kabushiki Kaisha | Active matrix substrate and display device |
| US8344380B2 (en) | 2008-12-11 | 2013-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device |
| US8120030B2 (en) | 2008-12-11 | 2012-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device |
| KR20110094212A (ko) | 2008-12-11 | 2011-08-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터 및 표시 장치 |
| JP2018142730A (ja) * | 2009-03-05 | 2018-09-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11233132B2 (en) | 2009-03-05 | 2022-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US11961894B2 (en) | 2009-03-05 | 2024-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8546810B2 (en) | 2009-05-28 | 2013-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device, and electronic appliance |
| US9230826B2 (en) | 2010-08-26 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Etching method using mixed gas and method for manufacturing semiconductor device |
| US9257561B2 (en) | 2010-08-26 | 2016-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US11435638B2 (en) | 2018-09-13 | 2022-09-06 | Sakai Display Products Corporation | Liquid crystal display device |
| CN115079473B (zh) * | 2021-03-12 | 2023-05-02 | 精工爱普生株式会社 | 电光装置和电子设备 |
| JP2025517041A (ja) * | 2023-03-30 | 2025-06-03 | グァンチョウ チャイナスター オプトエレクトロニクス セミコンダクター ディスプレイ テクノロジー カンパニー リミテッド | アレイ基板及び表示パネル |
| US12550431B2 (en) | 2023-03-30 | 2026-02-10 | Guangzhou China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrates and display panels |
Also Published As
| Publication number | Publication date |
|---|---|
| KR980010538A (ko) | 1998-04-30 |
| KR100291290B1 (ko) | 2001-09-17 |
| US6091467A (en) | 2000-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1020298A (ja) | 液晶表示装置 | |
| KR100291228B1 (ko) | 액정패널 | |
| US5886761A (en) | Process for producing actively addressing substrate, and liquid crystal display | |
| US10459301B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| US5760861A (en) | Liquid crystal display device and a method for fabricating black matrix thereto | |
| JPH09105952A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH1010582A (ja) | 液晶ディスプレイ装置及びその製造方法 | |
| US20010012077A1 (en) | Array substrate for use in LCD device | |
| US20040135939A1 (en) | Liquid crystal display device with light shielding structure and method for forming the same | |
| JP2762964B2 (ja) | 液晶表示装置 | |
| JP2914559B2 (ja) | 液晶パネル用基板とその製造方法 | |
| JP3067938B2 (ja) | 液晶パネル用基板とその製造方法 | |
| JP2882319B2 (ja) | 液晶パネル | |
| JP2784027B2 (ja) | 液晶表示装置 | |
| JP2010181474A (ja) | 薄膜トランジスタアレイ基板、反射型液晶表示装置及びその製造方法 | |
| US9897866B2 (en) | Liquid crystal display and method for manufacturing the same | |
| JP2791084B2 (ja) | 液晶表示装置 | |
| KR100237847B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP2001215529A (ja) | 反射型液晶表示装置 | |
| JP3481510B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH10161154A (ja) | 液晶表示装置およびその製造方法 | |
| JP2780677B2 (ja) | アクティブマトリクス液晶表示パネル | |
| JPH10170950A (ja) | アクティブマトリクス型液晶表示装置及びその製造方法 | |
| JPH05224236A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3532172B2 (ja) | 液晶表示装置 |