JPH09113931A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH09113931A
JPH09113931A JP26730795A JP26730795A JPH09113931A JP H09113931 A JPH09113931 A JP H09113931A JP 26730795 A JP26730795 A JP 26730795A JP 26730795 A JP26730795 A JP 26730795A JP H09113931 A JPH09113931 A JP H09113931A
Authority
JP
Japan
Prior art keywords
insulating film
line
liquid crystal
wiring
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26730795A
Other languages
English (en)
Inventor
Masaki Fujiwara
正樹 藤原
Masaya Okamoto
昌也 岡本
Ken Kanamori
謙 金森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP26730795A priority Critical patent/JPH09113931A/ja
Priority to US08/725,663 priority patent/US5771083A/en
Publication of JPH09113931A publication Critical patent/JPH09113931A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 層間絶縁膜が設けられ、信号配線と画素電極
とが信号配線の配線幅方向にオーバーラップして形成さ
れている液晶表示装置において、信号配線と画素電極と
の間に形成される容量成分によって、表示のちらつきや
縦クロストークの発生など、表示品位の低下を招いてい
た。 【解決手段】 上記課題を解決するために、前記容量成
分を小さくするため、信号線を導電性多層膜によって形
成し、信号線と走査線または付加容量線との交差部にお
いて、前記導電性多層膜のうち少なくとも１層を残し、
少なくとも１層を削除することによって、前記交差部に
おける信号配線の盛り上がりを無くし、前記信号配線の
上に形成される層間絶縁膜の厚みが小さくなるのを防
ぎ、前記容量成分を小さくすることによって、上述した
表示品位の低下を抑える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
（以下ＴＦＴという）などのスイッチング素子を備えた
液晶表示装置、特に信号配線と画素電極との間に層間絶
縁膜を設けた液晶表示装置に関する。
【０００２】
【従来の技術】液晶表示装置は、現在液晶テレビやワー
ドプロセッサ、パーソナルコンピュータ等の端末用表示
装置として実用化されている。この液晶表示装置におい
て、マトリクス状に画素電極を形成し、各画素電極にス
イッチング素子を接続することにより、各画素電極の光
透過率を独立に制御して表示を行うアクティブマトリク
ス型液晶表示装置は高コントラスト表示が可能であるた
め、高品位の表示が得られるという特徴を有している。
【０００３】なかでも、走査線（以下ゲート信号配線と
称する）及び信号線（以下ソース信号配線と称する）か
らなる信号配線と画素電極との厚み方向の間に層間絶縁
膜を形成した構造の液晶表示装置は、信号配線と画素電
極とを平面方向にオーバーラップさせることができるの
で、高開口率が得られるという特徴を有している。
【０００４】前記アクティブマトリクス型液晶表示装置
は、２枚の透光性基板間に液晶を挾持した構成となって
いる。これら２枚の基板のうち、一方の基板には信号配
線やスイッチング素子、画素電極等が形成され、他方の
基板には対向電極や遮光膜等が形成されている。以下、
前記信号配線やスイッチング素子、画素電極等が形成さ
れた基板をアクティブマトリクス基板と称し、前記対向
電極や遮光膜等が形成された基板を対向基板と称する。
【０００５】以下に、図７乃至図９を用いて従来の代表
的なアクティブマトリクス型液晶表示装置について説明
する。
【０００６】図７は従来のアクティブマトリクス型液晶
表示装置におけるアクティブマトリクス基板を示す平面
図である。
【０００７】図７において、アクティブマトリクス基板
には、ゲート信号配線２２及びソース信号配線２３が互
いに直交差するように形成され、該ゲート信号配線２２
及びソース信号配線２３の交差部近傍にはスイッチング
素子としてのＴＦＴ２８が形成されている。さらに、こ
れらを覆うように図示しない層間絶縁膜が設けられ、こ
の層間絶縁膜上に画素電極２５が形成されている。前記
ＴＦＴ２８のゲート電極２２’はゲート信号配線２２か
ら突出して設けられ、ゲート電極２２’に入力されるゲ
ート信号によってＴＦＴ２８が駆動制御される。また、
ＴＦＴ２８のソース電極２３’はソース信号配線２３か
ら突出して設けられ、ＴＦＴ２８の駆動時に、ＴＦＴ２
８を介してデータ信号が画素電極２５に入力される。ま
た、表示のコントラストを向上させるために、付加容量
部２６が画素電極２５と重畳するように形成されてい
る。この付加容量部２６は、各ゲート信号配線２２と平
行に設けられた付加容量線２４と、この付加容量線２４
と図示しないゲート絶縁膜を介してＴＦＴ２８から延長
して形成されているドレイン電極２７とによって形成さ
れている。
【０００８】次に、ＴＦＴ２８部と信号配線との交差部
の詳細について図８を用いて説明する。
【０００９】図８は、図７におけるＥ−Ｅ断面図であ
る。図８において、透光性基板２１上には、ゲート電極
２２’、酸化絶縁膜２９、ゲート絶縁膜３０、チャネル
層３１、コンタクト層３２からなるＴＦＴ２８がスイッ
チング素子として形成され、このＴＦＴ２８のコンタク
ト層３２の一方にはソース電極２３’が、他方のコンタ
クト層３２にはドレイン電極２７が接続されている。さ
らに、これらを覆うように層間絶縁膜３４が形成され、
この層間絶縁膜３４上に画素電極２５が形成されてい
る。前記層間絶縁膜３４には、後処理によってコンタク
トホール３３が形成され、前記画素電極２５は、このコ
ンタクトホール３３を介して前記ドレイン電極２７に接
続されている。
【００１０】次に、ゲート信号配線２２及び付加容量線
２４とソース信号配線２３との交差部の詳細について図
９を用いて説明する。
【００１１】図９は、図７におけるＦ−Ｆ断面図であ
る。図９において、透光性基板２１上には、上述したゲ
ート信号配線２２、付加容量線２４及びこれらの酸化絶
縁膜２９が形成されており、これらを覆うようにゲート
絶縁膜３０が形成され、さらにこのゲート絶縁膜３０上
にソース信号配線２３が形成されている。そして、この
ソース信号配線２３上に層間絶縁膜３４が形成されてお
り、この層間絶縁膜３４上に画素電極２５が形成されて
いる。
【００１２】前記層間絶縁膜３４としては、窒化シリコ
ンなどの無機膜や、アクリル系樹脂などの絶縁性有機薄
膜が用いられていた。
【００１３】
【発明が解決しようとする課題】しかしながら、上記従
来技術によると、ゲート信号配線２２及びソース信号配
線２３と画素電極２５とを層間絶縁膜３４を介して重ね
ているので、ゲート信号配線２２及びソース信号配線２
３と画素電極２５との間に容量が形成されるという問題
点を有していた。
【００１４】このように、ゲート信号配線２２及びソー
ス信号配線２３と画素電極２５との間に容量が形成され
た場合、表示画面にちらつきが生じたり、ＴＦＴ２８を
駆動制御するゲート信号に起因して画素への書き込み電
圧のフィールドスルーが大きくなってしまい、ゲート信
号の波形鈍りが生じ、表示品位の低下を招いてしまうと
いう問題点があった。また、データ保持期間に画素電極
２５に保持されているデータ信号が、ソース信号配線２
３からのデータ信号の電位によって揺動するため、該画
素電極２５に印加される実効電圧が変動し、実際の表示
において縦方向に隣接する画素に対してクロストークが
観測され、表示品位の低下を招いてしまうという問題点
があった。
【００１５】以上の問題点を解決するためには、ゲート
信号配線２２及びソース信号配線２３と画素電極２５と
の間に形成される容量成分を出来るだけ小さくする必要
があり、そのためには、前記ゲート信号配線２２及びソ
ース信号配線２３と前記画素電極２５との間に形成され
る層間絶縁膜３４の誘電率を小さくし、且つ前記層間絶
縁膜３４の膜厚を大きくすることが必要である。
【００１６】従来層間絶縁膜３４として用いていた窒化
シリコンなどの無機膜は誘電率が７と非常に高いため、
容量を小さくするためには相当厚く成膜する必要があ
る。このため、膜が剥がれたり、成膜に相当の時間を要
するという問題があり、実用的ではなかった。
【００１７】これに対し、絶縁性の有機薄膜は誘電率が
３以下と比較的小さいため、容量を小さくすることが可
能であるが、図９から分かるように、ゲート信号配線２
２及びソース信号配線２３の交差部においては、その分
だけ層間絶縁膜３４の膜厚が小さくなってしまい、上述
した問題点を十分解決するには至らなかった。
【００１８】本発明は、上述した問題点を解決するため
になされたものであり、画素電極２５の開口率を向上さ
せるとともに、ゲート信号配線２２及びソース信号配線
２３と画素電極２５との間に形成される容量成分によっ
て表示に与えられる影響を抑制することができる液晶表
示装置を提供するものである。
【００１９】
【課題を解決するための手段】本発明の請求項１記載の
液晶表示装置は、基板上に複数の走査線、信号線が交差
するように形成され、これら信号配線の交差部近傍にス
イッチング素子が形成され、該信号配線及びスイッチン
グ素子の上部に層間絶縁膜が形成され、該層間絶縁膜の
上部に画素電極が前記信号配線と重畳するように形成さ
れてなる液晶表示装置において、前記層間絶縁膜が透明
度の高い有機材料により形成され、前記走査線と前記信
号線との交差部における該走査線及び該信号線のうちの
少なくとも一方の膜厚が、その他の部分の膜厚よりも薄
いことを特徴としている。
【００２０】本発明の請求項２記載の液晶表示装置は、
請求項１記載の液晶表示装置において、前記走査線と平
行で、かつ前記信号線と交差するように付加容量線が形
成され、前記信号線と前記付加容量線との交差部におけ
る該信号線及び該付加容量線のうちの少なくとも一方の
膜厚が、その他の部分の膜厚よりも薄いことを特徴とし
ている。
【００２１】本発明の請求項３記載の液晶表示装置は、
請求項１または２記載の液晶表示装置において、前記交
差する配線のうちの少なくとも一方が導電性多層膜から
なり、これらの配線の交差部においては前記導電性多層
膜が少なくとも１層削除されていることを特徴としてい
る。
【００２２】本発明の請求項４記載の液晶表示装置は、
請求項３記載の液晶表示装置において、前記導電性多層
膜がＩＴＯからなる第１の層とＴａまたはＡｌからなる
第２の層からなり、前記信号配線の交差部においては前
記第１の層が削除されていることを特徴としている。
【００２３】本発明の請求項５記載の液晶表示装置は、
請求項１乃至４記載の液晶表示装置において、前記層間
絶縁膜がアクリル系の感光性樹脂からなることを特徴と
している。
【００２４】本発明の請求項６記載の液晶表示装置は、
請求項１乃至５記載の液晶表示装置において、前記画素
電極が、前記走査線または前記信号線に対して、配線幅
方向に１μｍ以上重なって設けられていることを特徴と
している。
【００２５】以下、前記構成による作用を説明する。
【００２６】本発明の請求項１または２記載の液晶表示
装置によれば、信号線と走査線、または信号線と付加容
量線との交差部における盛り上がりを低減することがで
きる。これにより該交差部上の層間絶縁膜の膜厚を大き
くすることができ、信号配線と画素電極との間に形成さ
れる容量成分を小さく抑えることができる。
【００２７】また、本発明の請求項３記載の液晶表示装
置によれば、前記交差する配線のうちの少なくとも一方
が導電性多層膜からなり、これらの配線の交差部におい
て、前記交差する配線のうちの少なくとも一方が前記導
電性多層膜が少なくとも１層削除されているので、請求
項１または２記載の液晶表示装置を容易に構成すること
ができる。
【００２８】さらに、本発明の請求項４記載の液晶表示
装置によれば、前記導電性多層膜が、前記信号配線の交
差部においては、比較的薄く形成することのできるＩＴ
Ｏのみからなり、該交差部以外においては、前記ＩＴＯ
と電気抵抗の小さいＴａまたはＡｌとからなる多層膜と
なっているので、該交差部における盛り上がりを低減
し、かつ信号配線の高抵抗化を防ぐことができる。
【００２９】また、前記層間絶縁膜が、誘電率が３以下
と小さいアクリル系の感光性樹脂によって形成されてい
るため、信号配線と画素電極との間に形成される容量成
分を更に小さく抑えることができる。
【００３０】また、上記のように信号配線と画素電極と
の間に形成される容量成分を小さく抑えることができる
ので、信号配線と画素電極とを配線幅方向にオーバーラ
ップさせても、表示に与える悪影響を小さく抑えること
ができる。
【００３１】
【発明の実施の形態】以下、本発明の実施の形態につい
て図１乃至図６を用いて説明する。
【００３２】（実施の形態１）図１は本実施の形態の液
晶表示装置におけるアクティブマトリクス基板を示す図
である。このようにアクティブマトリクス基板には、ゲ
ート信号配線２及びソース信号配線３が互いに直交差す
るように形成され、該ゲート信号配線２及びソース信号
配線３の交差部近傍にはスイッチング素子としてのＴＦ
Ｔ８が形成されている。さらに、これらを覆うように図
示しない層間絶縁膜が設けられ、この層間絶縁膜上に画
素電極５が形成されている。前記ＴＦＴ８のゲート電極
２’はゲート信号配線２から突出して設けられ、ゲート
電極２’に入力されるゲート信号によってＴＦＴ８が駆
動制御される。また、ＴＦＴ８のソース電極３’はソー
ス信号配線３から突出して設けられ、ＴＦＴ８の駆動時
に、ＴＦＴ８を介してデータ信号が画素電極５に入力さ
れる。また、表示のコントラストを向上させるために、
付加容量部６が画素電極５と重畳するように形成されて
いる。この付加容量部６は、各ゲート信号配線２と平行
に設けられた付加容量線４と、この付加容量線４と図示
しないゲート絶縁膜を介してＴＦＴ８から延長して形成
されているドレイン電極７とによって形成されている。
【００３３】次に、ＴＦＴ８部と信号配線との交差部の
詳細について図２を用いて説明する。
【００３４】図２は、図１におけるＡ−Ａ断面図であ
る。図２において、透光性基板１上には、ゲート電極
２’、該ゲート電極２’の酸化絶縁膜９、ゲート絶縁膜
１０、チャネル層１１、コンタクト層１２からなるＴＦ
Ｔ８がスイッチング素子として形成されており、このＴ
ＦＴ８のコンタクト層１２の一方には２層構造のソース
信号配線３が、他方のコンタクト層１２には２層構造の
ドレイン電極７が接続されている。ここで、ドレイン電
極７を２層構造としているのは、コンタクトホール接続
を低抵抗で行うためである。さらに、これらを覆うよう
に層間絶縁膜１４が形成され、この層間絶縁膜１４上に
画素電極５が形成されている。前記層間絶縁膜１４に
は、後処理によってコンタクトホール１３が形成され、
前記画素電極５は、このコンタクトホール１３を介して
前記ドレイン電極７に接続されている。
【００３５】次に、ゲート信号配線２及び付加容量線４
とソース信号配線３との交差部の詳細について図３を用
いて説明する。
【００３６】図３は、図１におけるＢ−Ｂ断面図であ
る。図３において、透光性基板１上にはゲート信号配線
２、付加容量線４及びこれらの酸化絶縁膜９が形成され
ており、これらを覆うようにゲート絶縁膜１０が形成さ
れ、さらにこのゲート絶縁膜１０上に２層構造のソース
信号配線３が形成されている。そして、このソース信号
配線３上に層間絶縁膜１４が形成されており、この層間
絶縁膜１４上に画素電極５が形成されている。
【００３７】図３から分かるように、本実施の形態の液
晶表示装置においては、前記ソース信号配線３が下層配
線３ａ及び上層配線３ｂからなっており、該ソース信号
配線３と前記ゲート信号配線２及び付加容量線４との交
差部においては前記上層配線３ｂが削除され、前記下層
配線３ａのみからなっている。本実施の形態において
は、前記下層配線３ａはＩＴＯからなっており、前記上
層配線３ｂはＴａからなっている。
【００３８】上記のように構成される本実施の形態の液
晶表示装置におけるアクティブマトリクス基板は、以下
のようにして製造することができる。
【００３９】まず、ガラス基板などの透光性基板１上
に、スパッタリングによりＴａを３００ｎｍの厚さに形
成する。次にフォトリソグラフィによってパターン化
し、ＴＦＴ８のゲート電極を有するゲート信号配線２
と、付加容量線４とを同時に形成する。次に、前記ゲー
ト信号配線２、付加容量線４の表面に陽極酸化法によっ
て絶縁膜２８を３００ｎｍの厚さに形成する。なお、陽
極酸化法にかえて熱酸化法により前記ゲート絶縁膜を形
成してもよい。さらに前記ゲート絶縁膜を覆うように透
光性基板１全面にプラズマＣＶＤによって窒化シリコン
からなるゲート絶縁膜１０を３００ｎｍの厚さに形成す
る。
【００４０】続いて、各ＴＦＴ８におけるアモルファス
シリコン半導体からなるチャネル層１１をプラズマＣＶ
Ｄによって成膜する。さらに、この上にプラズマＣＶＤ
によってリンを添加したｎ+ 型アモルファスシリコンも
しくはｎ+ 型微結晶シリコンからなるコンタクト層１２
を５０ｎｍの厚さに形成する。その後、フォトリソグラ
フィによって、各ＴＦＴ８の形成領域にコンタクト層及
びチャネル層を所定形状になるように、同時にパターニ
ングする。
【００４１】続いて、スパッタリングによってＩＴＯを
１００ｎｍの厚さに形成し、ＴＦＴ８のソース電極を有
するソース信号配線３の下層配線３ａと、付加容量を得
るために付加容量線４まで延長されたドレイン電極７の
下層配線７ａとを、フォトリソグラフィによって同時に
所定形状にパターニングする。こうして、付加容量線４
とドレイン電極７の下層配線７ａとがゲート絶縁膜１０
を介して重なり、付加容量部６が形成される。
【００４２】さらに、スパッタリングによってＴａを３
００ｎｍの厚さに形成し、ＴＦＴ８のソース電極を有す
るソース信号配線３の上層配線３ｂとドレイン電極７の
上層配線７ｂとを、フォトリソグラフィによって同時に
所定形状にパターニングする。このとき、ソース信号配
線３と、ゲート信号配線２及び付加容量線４との交差部
においては、前記ソース信号配線３の上層配線３ｂは形
成されないようにする。また、ドレイン電極７の上層配
線７ｂは、少なくとも後に形成される層間絶縁膜１４の
コンタクトホール１３部まで形成する。
【００４３】続いて、スピン塗布法によって、誘電率が
３程度と低く且つ透明度の高い感光性のアクリル系樹脂
からなる層間絶縁膜１４を３μｍ程度の厚さに形成し、
露光及び現像処理を行い、後に形成する画素電極５とＴ
ＦＴ８のドレイン電極７とを電気的に接続させるための
コンタクトホール１３を形成する。
【００４４】次に、スパッタリングによってＩＴＯから
なる画素電極５を１００ｎｍの厚さに形成し、フォトリ
ソグラフィによって所定形状にパターニングする。この
とき、前記画素電極５とゲート信号配線２及びソース信
号配線３とは層間絶縁膜１４を介して形成されているの
で、平面方向にオーバーラップさせて形成することが可
能である。本実施の形態においては、前記画素電極５
が、ゲート信号配線２及びソース信号配線３と１μｍ以
上重なる様に形成した。このように、画素電極５をゲー
ト信号配線２またはソース信号配線３にオーバーラップ
させて形成することにより、パターンずれによる開口率
の低下を防ぐことができる。
【００４５】以上のように製造されたアクティブマトリ
クス基板と、対向電極や遮光膜等が形成された対向基板
とを、シールおよびスペーサによって一定の間隙を保っ
て貼り合わせ、前記両基板間に液晶を注入し、駆動回
路、バックライト等を接続することにより本発明の液晶
表示装置を得ることができる。
【００４６】本実施の形態における液晶表示装置では、
ちらつきや縦クロストーク等の表示不良は観測されなか
った。
【００４７】（実施の形態２）本発明の第２の実施の形
態について、以下に説明する。
【００４８】図４は本実施の形態の液晶表示装置におけ
るアクティブマトリクス基板を示す図である。このアク
ティブマトリクス基板の基本的な構成は、前記第１の実
施の形態と同様であるので、その説明を省略する。
【００４９】図４におけるゲート信号配線２とソース信
号配線３との交差部の詳細について図５を用いて説明す
る。
【００５０】図５は、図４におけるＣ−Ｃ断面図であ
る。図５において、透光性基板１上には、２層構造のゲ
ート信号配線２が形成されており、これらを覆うように
ゲート絶縁膜１０が形成され、さらにこのゲート絶縁膜
１０上にソース信号配線３が設けられている。そして、
このソース信号配線３を覆って層間絶縁膜１４が形成さ
れており、この層間絶縁膜１４上に画素電極５が形成さ
れている。
【００５１】図５から分かるように、本実施の形態の液
晶表示装置においては、前記ゲート信号配線２が下層配
線２ａ及び上層配線２ｂからなっており、該ゲート信号
配線２と前記ソース信号配線２との交差部においては前
記上層配線２ｂが削除され、前記下層配線２ａのみから
なっている。また、前記上層配線２ｂの表面には酸化絶
縁膜９が形成されている。本実施の形態においては、前
記下層配線２ａはＩＴＯからなっており、前記上層配線
２ｂはＴａからなっている。
【００５２】次に、付加容量線４とソース信号配線３と
の交差部の詳細について図６を用いて説明する。
【００５３】図６は、図４におけるＤ−Ｄ断面図であ
る。図６において、透光性基板１上には、２層構造の付
加容量線４が形成されており、これらを覆うようにゲー
ト絶縁膜１０が形成され、さらにこのゲート絶縁膜１０
上にソース信号配線３及び付加容量部を形成するために
延長形成されたドレイン電極７が設けられている。そし
て、このソース信号配線３、ドレイン電極７を覆って層
間絶縁膜１４が形成されており、この層間絶縁膜１４上
に画素電極５が形成されている。
【００５４】図６から分かるように、本実施の形態の液
晶表示装置においては、前記付加容量線４が下層配線４
ａ及び上層配線４ｂからなっており、該付加容量線４と
前記ソース信号配線２との交差部においては前記上層配
線４ｂが削除され、前記下層配線４ａのみからなってい
る。本実施の形態においては、前記下層配線４ａはＩＴ
Ｏからなっており、前記上層配線４ｂはＴａからなって
いる。
【００５５】上記のように構成される本実施の形態の液
晶表示装置におけるアクティブマトリクス基板は、以下
のようにして製造することができる。
【００５６】まず、ガラス基板などの透光性基板１上
に、スパッタリングによりＩＴＯを５０〜１５０ｎｍの
厚さに形成する。次にフォトリソグラフィによってパタ
ーン化し、ＴＦＴ８のゲート電極を有するゲート信号配
線２の下層配線２ａと付加容量線４の下層配線４ａとを
同時に形成する。
【００５７】続いて、スパッタリングによりＴａを３０
０ｎｍの厚さに形成する。次にフォトリソグラフィによ
ってパターン化し、前記ゲート信号配線２の上層配線２
ｂと前記付加容量線４の上層配線４ｂとを同時に形成す
る。このとき、後に形成されるソース信号配線３と交差
する部分には、前記上層配線２ｂ，４ｂは形成しないよ
うにする。次に、前記上層配線２ｂ，４ｂの表面に陽極
酸化法によって酸化絶縁膜９を形成する。なお、陽極酸
化法にかえて、熱酸化法によってゲート絶縁膜を形成し
てもよい。
【００５８】続いて、前記ゲート信号配線２、付加容量
線４、及び酸化絶縁膜９を覆うように透光性基板１全面
にプラズマＣＶＤによって窒化シリコンからなるゲート
絶縁膜１０を３００ｎｍの厚さに形成する。
【００５９】続いて、各ＴＦＴ８におけるアモルファス
シリコン半導体からなるチャネル層１１をプラズマＣＶ
Ｄによって成膜する。さらに、この上にプラズマＣＶＤ
によってリンを添加したｎ+ 型アモルファスシリコンも
しくはｎ+ 型微結晶シリコンからなるコンタクト層１２
を５０ｎｍの厚さに形成する。その後、フォトリソグラ
フィによって、各ＴＦＴ８の形成領域にコンタクト層及
びチャネル層の所定形状になるように、同時にパターニ
ングする。
【００６０】続いて、スパッタリングによってＩＴＯを
１００ｎｍの厚さに形成し、付加容量を得るために付加
容量線４まで延長されたドレイン電極７の下層配線７ａ
を、フォトリソグラフィによって所定形状にパターニン
グする。こうして、付加容量線４とドレイン電極７の下
層配線７ａとがゲート絶縁膜１０を介して重なり、付加
容量６が形成される。
【００６１】続いて、スパッタリングによってＴａを３
００ｎｍの厚さに形成し、ＴＦＴ８のソース電極を有す
るソース信号配線３と、ドレイン電極７の上層配線７ｂ
とを、フォトリソグラフィによって同時に所定形状にパ
ターニングする。このドレイン電極７の上層配線７ｂ
は、少なくとも後に形成される層間絶縁膜１４のコンタ
クトホール１３部まで形成する。
【００６２】続いて、スピン塗布法によって、誘電率が
３程度と低く且つ透明度の高い感光性のアクリル系樹脂
からなる層間絶縁膜１４を３μｍ程度の厚さに形成し、
露光及び現像処理を行い、後に形成する画素電極５とＴ
ＦＴ８のドレイン電極７とを電気的に接続させるための
コンタクトホール１３を形成する。
【００６３】次に、スパッタリングによってＩＴＯから
なる画素電極５を１００ｎｍの厚さに形成し、フォトリ
ソグラフィによって所定形状にパターニングする。この
とき、前記画素電極５とゲート信号配線２及びソース信
号配線３とは層間絶縁膜１４を介して形成されているの
で、平面方向にオーバーラップさせて形成することが可
能である。本実施の形態においては、前記画素電極５
が、ゲート信号配線２及びソース信号配線３と１μｍ以
上重なる様に形成した。このように、画素電極５をゲー
ト信号配線２またはソース信号配線にオーバーラップさ
せて形成することにより、パターンずれによる開口率の
低下を防ぐことができる。
【００６４】以上のように製造されたアクティブマトリ
クス基板と、対向電極や遮光膜等が形成された対向基板
とを、シールおよびスペーサによって一定の間隙を保っ
て貼り合わせ、前記両基板間に液晶を注入し、駆動回
路、バックライト等を接続することにより本発明の液晶
表示装置を得ることができる。なお、バックライトにか
えて反射板を設けてもよい。
【００６５】本実施の形態においても、前記実施の形態
１と同様に表示不良は観測されなかった。
【００６６】なお、上述した実施の形態１または２にお
いて、ゲート信号配線、ソース信号配線、付加容量線の
下層配線をＴａにより形成したが、Ａｌ等の電気抵抗の
低い金属により形成してもよい。
【００６７】また、本発明においては、層間絶縁膜を透
明度の高いアクリル系樹脂により形成したが、透明度の
低い材料によって層間絶縁膜を形成した場合には、該層
間絶縁膜を形成した後、化学的または光学的な脱色処理
によって樹脂を透明化しても良い。
【００６８】また、各画素電極５に対応して、前記層間
絶縁膜１４に赤、緑、青の三原色を着色させてもよい。
この着色は、化学的な着色処理でもよいし、樹脂上への
印刷転写であってもよい。こうすることによって、カラ
ーフィルタを別途必要とすることがなくなるので、コス
トダウンを図ることが可能である。
【００６９】
【発明の効果】以上説明したように、本発明の液晶表示
装置によれば、走査線と信号線との交差部における該走
査線及び信号線のうちの少なくとも一方の膜厚が、該交
差部以外の膜厚より薄くすることにより、該交差部の上
に形成される層間絶縁膜の膜厚を大きくすることができ
る。
【００７０】したがって、前記層間絶縁膜の上に前記信
号配線と重畳するように形成される画素電極と前記信号
配線との間にできる容量成分を小さくすることができる
ので、表示に与える悪影響を小さく抑えることができ
る。
【００７１】また、前記走査線と平行に付加容量線を形
成した場合には、前記信号線と前記付加容量線との交差
部における該信号線及び該付加容量線のうちの少なくと
も一方の膜厚が、該交差部以外の膜厚より薄くすること
により、該交差部の上に形成される層間絶縁膜の膜厚を
大きくすることができる。
【００７２】したがって、前記層間絶縁膜の上に前記信
号配線と重畳するように形成される画素電極と前記信号
配線との間にできる容量成分を小さくすることができる
ので、表示に与える悪影響を小さく抑えることができ
る。
【００７３】また、前記交差する配線のうちの少なくと
も一方が導電性多層膜からなり、これらの配線の交差部
において、前記導電性多層膜が少なくとも１層削除され
ているので、請求項１または２記載の液晶表示装置を容
易に構成することができる。
【００７４】さらに、前記導電性多層膜が、前記信号配
線の交差部においては、比較的薄く形成することのでき
るＩＴＯのみからなり、該交差部以外においては、前記
ＩＴＯと電気抵抗の小さいＴａまたはＡｌとからなる多
層膜となっているので、該交差部における盛り上がりを
低減し、かつ信号配線の高抵抗化を防ぐことができる。
【００７５】また、前記層間絶縁膜が、誘電率が３以下
と小さいアクリル系の感光性樹脂によって形成されてい
るため、信号配線と画素電極との間に形成される容量成
分を更に小さく抑えることができる。
【００７６】また、上記のように信号配線と画素電極と
の間に形成される容量成分を小さく抑えることができる
ので、信号配線と画素電極とを配線幅方向にオーバーラ
ップさせても、表示に与える悪影響を小さく抑えること
ができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の液晶表示装置にお
けるアクティブマトリクス基板を示す平面図である。
【図２】図１におけるＡ−Ａ断面図である。
【図３】図１におけるＢ−Ｂ断面図である。
【図４】本発明の第２実施の形態の液晶表示装置におけ
るアクティブマトリクス基板を示す平面図である。
【図５】図４おけるＣ−Ｃ断面図である。
【図６】図４おけるＤ−Ｄ断面図である。
【図７】従来の液晶表示装置におけるアクティブマトリ
クス基板を示す平面図である。
【図８】図７おけるＥ−Ｅ断面図である。
【図９】図７おけるＦ−Ｆ断面図である。
【符号の説明】
１ 透光性基板基板 ２ ゲート信号配線 ２’ ゲート電極 ２ａ ゲート信号配線２の下層配線 ２ｂ ゲート信号配線２の上層配線 ３ ソース信号配線 ３’ ソース電極 ３ａ ソース信号配線３の下層配線 ３ｂ ソース信号配線３の上層配線 ４ 付加容量線 ３ａ 付加容量線４の下層配線 ３ｂ 付加容量線４の下層配線 ５ 画素電極 ６ 付加容量部 ７ ドレイン電極 ７ａ ドレイン電極の下層配線 ７ｂ ドレイン電極の上層配線 ８ ＴＦＴ ９ 酸化絶縁膜 １０ ゲート絶縁膜 １１ チャネル層 １２ コンタクト層 １３ コンタクトホール １４ 層間絶縁膜 ２１ 透光性基板 ２２ ゲート信号配線 ２２’ゲート電極 ２３ ソース信号配線 ２３’ソース電極 ２４ 付加容量線 ２５ 画素電極 ２６ 付加容量部 ２７ ドレイン電極 ２８ ＴＦＴ ２９ 酸化絶縁膜 ３０ ゲート絶縁膜 ３１ チャネル層 ３２ コンタクト層 ３３ コンタクトホール ３４ 層間絶縁膜

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 基板上に複数の走査線、信号線が交差す
    るように形成され、これら信号配線の交差部近傍にスイ
    ッチング素子が形成され、該信号配線及びスイッチング
    素子の上部に層間絶縁膜が形成され、該層間絶縁膜の上
    部に画素電極が前記信号配線と重畳するように形成され
    てなる液晶表示装置において、 前記層間絶縁膜が透明度の高い有機材料により形成さ
    れ、 前記走査線と前記信号線との交差部における該走査線及
    び該信号線のうちの少なくとも一方の膜厚が、その他の
    部分の膜厚よりも薄いことを特徴とする液晶表示装置。
  2. 【請求項２】 前記走査線と平行で、かつ前記信号線と
    交差するように付加容量線が形成され、前記信号線と前
    記付加容量線との交差部における該信号線及び該付加容
    量線のうちの少なくとも一方の膜厚が、その他の部分の
    膜厚よりも薄いことを特徴とする請求項１記載の液晶表
    示装置。
  3. 【請求項３】 前記交差する配線のうちの少なくとも一
    方が導電性多層膜からなり、これらの配線の交差部にお
    いては前記導電性多層膜が少なくとも１層削除されてい
    ることを特徴とする請求項１または２記載の液晶表示装
    置。
  4. 【請求項４】 前記導電性多層膜がＩＴＯからなる第１
    の層とＴａまたはＡｌからなる第２の層からなり、前記
    信号配線の交差部においては前記第１の層が削除されて
    いることを特徴とする請求項３記載の液晶表示装置。
  5. 【請求項５】 前記層間絶縁膜がアクリル系の感光性樹
    脂からなることを特徴とする請求項１乃至４記載の液晶
    表示装置。
  6. 【請求項６】 前記画素電極が、前記走査線または前記
    信号線に対して、配線幅方向に１μｍ以上重なって設け
    られていることを特徴とする請求項１乃至５記載の液晶
    表示装置。
JP26730795A 1995-10-16 1995-10-16 液晶表示装置 Pending JPH09113931A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP26730795A JPH09113931A (ja) 1995-10-16 1995-10-16 液晶表示装置
US08/725,663 US5771083A (en) 1995-10-16 1996-10-01 Active matrix substrate and liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26730795A JPH09113931A (ja) 1995-10-16 1995-10-16 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH09113931A true JPH09113931A (ja) 1997-05-02

Family

ID=17443014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26730795A Pending JPH09113931A (ja) 1995-10-16 1995-10-16 液晶表示装置

Country Status (2)

Country Link
US (1) US5771083A (ja)
JP (1) JPH09113931A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007304614A (ja) * 2007-06-28 2007-11-22 Jsr Corp カラー液晶表示装置用着色層の形成方法
US8022407B2 (en) 2008-11-25 2011-09-20 Samsung Electronics Co. Ltd. Thin film transistor array substrate and manufacturing method thereof

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3688786B2 (ja) * 1995-07-24 2005-08-31 富士通ディスプレイテクノロジーズ株式会社 トランジスタマトリクス装置
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
JP3299869B2 (ja) 1995-09-27 2002-07-08 シャープ株式会社 液晶表示装置とその製造方法
JP3418653B2 (ja) * 1995-09-28 2003-06-23 シャープ株式会社 アクティブマトリクス型液晶表示装置
KR100283733B1 (ko) * 1995-10-16 2001-03-02 마찌다 가쯔히꼬 액티브 매트릭스형 액정 표시 장치 및 그 단선 수정 방법
US6268895B1 (en) * 1995-10-27 2001-07-31 Sharp Kabushiki Kaisha Liquid crystal display device having light shield in periphery of display
US5894136A (en) * 1996-01-15 1999-04-13 Lg Electronics Inc. Liquid crystal display having a bottom gate TFT switch having a wider active semiconductor layer than a conductive layer on same
JPH1020298A (ja) * 1996-07-03 1998-01-23 Sharp Corp 液晶表示装置
KR100232679B1 (ko) * 1996-11-27 1999-12-01 구본준 액정표시장치의 제조방법 및 그 구조
JP3376379B2 (ja) * 1997-02-20 2003-02-10 富士通ディスプレイテクノロジーズ株式会社 液晶表示パネル、液晶表示装置及びその製造方法
KR100238795B1 (ko) * 1997-03-03 2000-01-15 구본준 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
JP3966614B2 (ja) 1997-05-29 2007-08-29 三星電子株式会社 広視野角液晶表示装置
US6501094B1 (en) * 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
US6330047B1 (en) 1997-07-28 2001-12-11 Sharp Kabushiki Kaisha Liquid crystal display device and method for fabricating the same
US6195140B1 (en) 1997-07-28 2001-02-27 Sharp Kabushiki Kaisha Liquid crystal display in which at least one pixel includes both a transmissive region and a reflective region
KR100322965B1 (ko) * 1998-03-27 2002-06-20 주식회사 현대 디스플레이 테크놀로지 액정표시소자의 제조방법
JP3230664B2 (ja) * 1998-04-23 2001-11-19 日本電気株式会社 液晶表示装置とその製造方法
KR100306801B1 (ko) 1998-06-25 2002-05-13 박종섭 박막트랜지스터및그의제조방법
KR100336884B1 (ko) 1998-06-30 2003-06-09 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터액정표시소자
KR100356452B1 (ko) * 1998-10-02 2002-10-18 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치 및 그 제조 방법
JP3654490B2 (ja) * 1998-12-25 2005-06-02 富士通ディスプレイテクノロジーズ株式会社 薄膜トランジスタマトリクスとその製造方法
JP2002040486A (ja) * 2000-05-19 2002-02-06 Seiko Epson Corp 電気光学装置、その製造方法および電子機器
KR100726132B1 (ko) * 2000-10-31 2007-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP4646420B2 (ja) * 2001-02-28 2011-03-09 三菱電機株式会社 薄膜トランジスタアレイ基板およびそれを用いた表示装置
US6731572B2 (en) * 2001-04-12 2004-05-04 Samsung Electronics Co., Ltd. Optical pickup actuator, optical pickup employing the optical pickup actuator, and optical recording and/or reproducing apparatus employing the optical pickup
JP3995476B2 (ja) * 2001-12-28 2007-10-24 三洋電機株式会社 表示装置及びその製造方法
KR100487432B1 (ko) * 2001-12-28 2005-05-04 엘지.필립스 엘시디 주식회사 액정표시소자
JP3953320B2 (ja) * 2001-12-28 2007-08-08 三洋電機株式会社 表示装置及びその製造方法
TWI296062B (en) * 2001-12-28 2008-04-21 Sanyo Electric Co Liquid crystal display device
TWI230304B (en) * 2002-03-04 2005-04-01 Sanyo Electric Co Display device with reflecting layer
KR20030075046A (ko) * 2002-03-15 2003-09-22 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그 제조 방법
KR101086477B1 (ko) 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
KR101086478B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101116816B1 (ko) 2004-06-05 2012-02-28 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101024651B1 (ko) * 2004-06-05 2011-03-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 모기판 및 그 제조 방법
KR101057779B1 (ko) * 2004-06-05 2011-08-19 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101037085B1 (ko) * 2004-06-05 2011-05-26 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101043675B1 (ko) * 2004-06-05 2011-06-22 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101076426B1 (ko) * 2004-06-05 2011-10-25 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101121620B1 (ko) * 2004-06-05 2012-02-28 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101002347B1 (ko) * 2004-06-24 2010-12-21 엘지디스플레이 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101116817B1 (ko) * 2004-06-30 2012-02-28 엘지디스플레이 주식회사 유기 절연막을 포함하는 액정 패널 및 그 제조 방법
US20060003485A1 (en) * 2004-06-30 2006-01-05 Hoffman Randy L Devices and methods of making the same
KR101112538B1 (ko) * 2004-07-27 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101043992B1 (ko) * 2004-08-12 2011-06-24 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101139522B1 (ko) * 2004-12-04 2012-05-07 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101147261B1 (ko) 2004-12-04 2012-05-18 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101085137B1 (ko) * 2004-12-23 2011-11-21 엘지디스플레이 주식회사 액정 표시 패널 및 그 제조방법
KR101125248B1 (ko) 2004-12-23 2012-03-21 엘지디스플레이 주식회사 반투과형 컬러필터 기판 및 그 제조방법
KR101107239B1 (ko) * 2004-12-23 2012-01-25 엘지디스플레이 주식회사 액정 표시 패널 및 그 제조방법
KR101107246B1 (ko) * 2004-12-24 2012-01-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101085138B1 (ko) * 2004-12-24 2011-11-21 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
KR101066492B1 (ko) * 2004-12-24 2011-09-21 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101085132B1 (ko) * 2004-12-24 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101107245B1 (ko) * 2004-12-24 2012-01-25 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101125254B1 (ko) * 2004-12-31 2012-03-21 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법
KR101107682B1 (ko) * 2004-12-31 2012-01-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101107270B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법
KR101107267B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법
KR101107269B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR101107265B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR101201017B1 (ko) * 2005-06-27 2012-11-13 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101225440B1 (ko) * 2005-06-30 2013-01-25 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20070002933A (ko) * 2005-06-30 2007-01-05 엘지.필립스 엘시디 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
KR101167312B1 (ko) * 2005-06-30 2012-07-19 엘지디스플레이 주식회사 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그제조 방법
KR101182570B1 (ko) * 2005-06-30 2012-09-12 엘지디스플레이 주식회사 쇼트 불량 리페어 방법 및 그를 이용한 액정 표시 장치의제조 방법
US8233124B2 (en) * 2005-12-28 2012-07-31 Lg Display Co., Ltd. Liquid crystal display device
JP5095941B2 (ja) * 2005-12-28 2012-12-12 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置
JP2007178808A (ja) * 2005-12-28 2007-07-12 Lg Philips Lcd Co Ltd 液晶表示装置
US7667809B2 (en) 2005-12-28 2010-02-23 Lg. Display Co., Ltd. FFS mode liquid crystal display device and method of fabricating the same
US7667808B2 (en) * 2005-12-28 2010-02-23 Lg Display Co., Ltd. Liquid crystal display device and method of driving the same
JP5452834B2 (ja) * 2005-12-28 2014-03-26 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置
JP5044120B2 (ja) * 2005-12-28 2012-10-10 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置
CN100466266C (zh) * 2006-04-21 2009-03-04 北京京东方光电科技有限公司 一种tft lcd阵列基板及制造方法
US7952099B2 (en) 2006-04-21 2011-05-31 Beijing Boe Optoelectronics Technology Co., Ltd. Thin film transistor liquid crystal display array substrate
KR101446226B1 (ko) * 2006-11-27 2014-10-01 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조 방법
TWM317990U (en) * 2007-03-13 2007-09-01 Dosun Solar Technology Co Ltd Structure of bicycle pedal having function of illumination
JP5540517B2 (ja) * 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP4661913B2 (ja) * 2008-07-19 2011-03-30 カシオ計算機株式会社 液晶表示装置
TWI383232B (zh) * 2009-03-19 2013-01-21 Au Optronics Corp 薄膜電晶體陣列基板
KR20120034982A (ko) * 2010-10-04 2012-04-13 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법, 박막 트랜지스터 표시판 및 그 제조방법
CN104166278B (zh) * 2013-05-16 2019-03-01 瀚宇彩晶股份有限公司 像素阵列基板
TWI522714B (zh) * 2013-11-15 2016-02-21 群創光電股份有限公司 顯示面板及顯示裝置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4689116A (en) * 1984-10-17 1987-08-25 L'etat Francais Represented By The Minister Of Ptt (Centre National D'etudes Des Telecommunications) Process for fabricating electronic circuits based on thin-film transistors and capacitors
JPS61156025A (ja) * 1984-12-27 1986-07-15 Fujitsu Ltd 表示装置
JPS62265756A (ja) * 1986-05-14 1987-11-18 Oki Electric Ind Co Ltd 薄膜トランジスタマトリクス
JPS6435351A (en) * 1987-07-31 1989-02-06 Nikkiso Co Ltd Method for diagnosing water quality analyzer for water quality control of thermal power plant
US5032883A (en) * 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
US5166085A (en) * 1987-09-09 1992-11-24 Casio Computer Co., Ltd. Method of manufacturing a thin film transistor
US5212574A (en) * 1989-07-05 1993-05-18 Sharp Kabushiki Kaisha Active matrix board having double-layer scan lines and capacity lines with discontinuous lower scan lines and lower capacity lines
GB2244860A (en) * 1990-06-04 1991-12-11 Philips Electronic Associated Fabricating mim type device array and display devices incorporating such arrays
JPH0474714A (ja) * 1990-07-09 1992-03-10 Seiko Epson Corp Ｔｉ系超伝導材料
JP2998255B2 (ja) * 1991-04-04 2000-01-11 セイコーエプソン株式会社 薄膜トランジスタ装置及びその製造方法
DE69332142T2 (de) * 1992-12-25 2003-03-06 Sony Corp., Tokio/Tokyo Substrat mit aktiver Matrix
JPH06230422A (ja) * 1993-02-03 1994-08-19 Fujitsu Ltd 液晶パネル
JPH0822024A (ja) * 1994-07-05 1996-01-23 Mitsubishi Electric Corp アクティブマトリクス基板およびその製法
US6372534B1 (en) * 1995-06-06 2002-04-16 Lg. Philips Lcd Co., Ltd Method of making a TFT array with photo-imageable insulating layer over address lines

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007304614A (ja) * 2007-06-28 2007-11-22 Jsr Corp カラー液晶表示装置用着色層の形成方法
US8022407B2 (en) 2008-11-25 2011-09-20 Samsung Electronics Co. Ltd. Thin film transistor array substrate and manufacturing method thereof
US8143116B2 (en) 2008-11-25 2012-03-27 Samsung Electronics Co., Ltd. Thin film transistor array substrate and manufacturing method thereof
US8405082B2 (en) 2008-11-25 2013-03-26 Samsung Display Co., Ltd. Thin film transistor array substrate and manufacturing method thereof

Also Published As

Publication number Publication date
US5771083A (en) 1998-06-23

Similar Documents

Publication Publication Date Title
JPH09113931A (ja) 液晶表示装置
US6791633B2 (en) Liquid crystal display and manufacturing method of same
JP2620240B2 (ja) 液晶表示装置
JP3675404B2 (ja) 半透過・反射型液晶装置、およびそれを用いた電子機器
JP3646999B2 (ja) 透過型液晶表示装置
KR100961960B1 (ko) 액정 표시 장치, 박막 다이오드 표시판 및 그 제조 방법
JP2600929B2 (ja) 液晶画像表示装置およびその製造方法
JP2011128658A (ja) 横電界方式液晶表示装置及びその製造方法
US7821612B2 (en) Color filter array panel and liquid crystal display including the same
WO2000020918A1 (en) Liquid crystal device and electronic apparatus
US6741305B2 (en) Color display device
CN100405605C (zh) 有源装置矩阵基板
US10168581B2 (en) Display device
US7518686B2 (en) Liquid crystal display
JP2784027B2 (ja) 液晶表示装置
JP2950737B2 (ja) アクティブマトリクス基板及びその製造方法
US7839463B2 (en) Thin film diode panel and manufacturing method of the same
KR20040012309A (ko) 패턴드 스페이서가 사용된 액정패널
JP3938922B2 (ja) 透過型液晶表示装置
KR101233729B1 (ko) 액정표시장치 및 그 제조방법
JPH03209223A (ja) 液晶表示装置
JP2786871B2 (ja) 液晶表示装置の端子の形成方法
JP2781192B2 (ja) 液晶表示装置およびその製造方法
JPH02244122A (ja) 液晶表示装置
JP2796283B2 (ja) 液晶表示装置