JPH1020342A - アクティブマトリクス基板の製造方法 - Google Patents
アクティブマトリクス基板の製造方法Info
- Publication number
- JPH1020342A JPH1020342A JP17921696A JP17921696A JPH1020342A JP H1020342 A JPH1020342 A JP H1020342A JP 17921696 A JP17921696 A JP 17921696A JP 17921696 A JP17921696 A JP 17921696A JP H1020342 A JPH1020342 A JP H1020342A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- silicon
- contact hole
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 シリコン系絶縁膜及び感光性の有機系絶縁膜
の積層上に形成される画素電極をスイッチング素子と導
通する為のコンタクトホール形成時の工程数を削減し生
産性向上を図ると共に、コンタクトホール形成時に生じ
る絶縁膜のエッチングダメージを防止する。 【解決手段】 第１及び第２の上部コンタクトホール４
３ａ、４５ａがパターン形成されたアクリル系樹脂４６
をマスクにして、Ｃ（炭素）、Ｈ（酸素）、Ｆ（フッ
素）を含む反応ガスを用いてリアクティブイオンエッチ
ングにより窒化シリコン膜４４に第１及び第２の下部コ
ンタクトホール４３ｂ、４５ｂを形成する。
の積層上に形成される画素電極をスイッチング素子と導
通する為のコンタクトホール形成時の工程数を削減し生
産性向上を図ると共に、コンタクトホール形成時に生じ
る絶縁膜のエッチングダメージを防止する。 【解決手段】 第１及び第２の上部コンタクトホール４
３ａ、４５ａがパターン形成されたアクリル系樹脂４６
をマスクにして、Ｃ（炭素）、Ｈ（酸素）、Ｆ（フッ
素）を含む反応ガスを用いてリアクティブイオンエッチ
ングにより窒化シリコン膜４４に第１及び第２の下部コ
ンタクトホール４３ｂ、４５ｂを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、電極基板間に液晶
組成物を保持して成る液晶表示装置において、マトリク
ス状に配列されたスイッチング素子を駆動素子として備
えたアクティブマトリクス基板の製造方法に関する。
組成物を保持して成る液晶表示装置において、マトリク
ス状に配列されたスイッチング素子を駆動素子として備
えたアクティブマトリクス基板の製造方法に関する。
【０００２】
【従来の技術】近年、薄型軽量且つ、高密度大容量であ
りながら高機能更には高精細を得る携帯用の液晶表示装
置の実用化が図られ、そのうち、コントラストやカラー
化等に優位であると共に、大面積化も容易である等の理
由から、薄膜トランジスタ（以下ＴＦＴと称する。）を
表示画素のスイッチング素子として備えたアクティブマ
トリックス基板と、透明な対向電極を有する対向基板と
を張り合わせて、両基板間に液晶組成物を挾持してなる
透過型のアクティブマトリクス型液晶表示装置が多用さ
れている。
りながら高機能更には高精細を得る携帯用の液晶表示装
置の実用化が図られ、そのうち、コントラストやカラー
化等に優位であると共に、大面積化も容易である等の理
由から、薄膜トランジスタ（以下ＴＦＴと称する。）を
表示画素のスイッチング素子として備えたアクティブマ
トリックス基板と、透明な対向電極を有する対向基板と
を張り合わせて、両基板間に液晶組成物を挾持してなる
透過型のアクティブマトリクス型液晶表示装置が多用さ
れている。
【０００３】更に携帯用の液晶表示装置としては、低消
費電力化が要求され、透過型液晶表示装置の場合、バッ
クライトの消費電力を低減するために、表示部の開口率
を向上するよう、絶縁性基板上に電気配線及びＴＦＴを
設けた上に画素電極を形成し、電極配線及びＴＦＴ以外
の部分を全て開口部とする装置が用いられている。この
画素電極を上置きとした透過型液晶表示装置にあって
は、電気配線及びＴＦＴの全面を有機系の透明絶縁膜等
にて平坦化した上に画素電極を形成し、画素電極とＴＦ
Ｔとの電気的接合は、絶縁膜にコンタクトホールを開け
て行っている。
費電力化が要求され、透過型液晶表示装置の場合、バッ
クライトの消費電力を低減するために、表示部の開口率
を向上するよう、絶縁性基板上に電気配線及びＴＦＴを
設けた上に画素電極を形成し、電極配線及びＴＦＴ以外
の部分を全て開口部とする装置が用いられている。この
画素電極を上置きとした透過型液晶表示装置にあって
は、電気配線及びＴＦＴの全面を有機系の透明絶縁膜等
にて平坦化した上に画素電極を形成し、画素電極とＴＦ
Ｔとの電気的接合は、絶縁膜にコンタクトホールを開け
て行っている。
【０００４】しかしながら、有機系の透明絶縁膜は生産
性及びコスト的に優位であるものの、ＴＦＴの保護機能
が不十分であることから、保護機能向上のため有機系透
明絶縁膜の下に無機系絶縁膜を設ける方法が多く採用さ
れている。
性及びコスト的に優位であるものの、ＴＦＴの保護機能
が不十分であることから、保護機能向上のため有機系透
明絶縁膜の下に無機系絶縁膜を設ける方法が多く採用さ
れている。
【０００５】そしてこの様な無機系絶縁膜及び有機系透
明絶縁膜の２層構造の絶縁膜にコンタクトホールを形成
するため、図６に示す第１の従来例あるいは図７に示す
第２の従来例の様な方法が実施されていた。即ち、図６
（ａ）に示すように、ＴＦＴ１及び電気配線２が形成さ
れる絶縁基板３全面を無機系絶縁膜４で被覆した後、レ
ジストを塗布し、このレジストをフォトリソグラフィ技
術により露光、現像してパターンを形成し、これをマス
クとしてフッソ系ガスを用いたドライエッチングを行っ
た後、レジストを除去し、図６（ｂ）に示すように無機
系絶縁膜４のＴＦＴ１のソース領域上及び電気配線２上
にコンタクトホールＡ、Ａ´を形成する。次に無機系絶
縁膜４全面を有機系絶縁膜６で被覆した後、メタルを成
膜し、このメタルにフォトリソグラフィ技術を実施し、
コンタクトホールＡ、Ａ´と同じパターンを形成し、図
６（ｃ）に示す様にメタルマスク７を形成した後、この
メタルマスク７をマスクとして有機系透明絶縁膜６をド
ライエッチングし、図６（ｄ）に示す様にコンタクトホ
ールＢ、Ｂ´を形成し、次いでメタルマスク７を除去し
た後、透明導電膜を成膜し、この透明導電膜をフォトリ
ソグラフィ技術によりパターン形成し、図６（ｅ）に示
す様に画素電極８を有するアレイ基板１０を形成してい
た。
明絶縁膜の２層構造の絶縁膜にコンタクトホールを形成
するため、図６に示す第１の従来例あるいは図７に示す
第２の従来例の様な方法が実施されていた。即ち、図６
（ａ）に示すように、ＴＦＴ１及び電気配線２が形成さ
れる絶縁基板３全面を無機系絶縁膜４で被覆した後、レ
ジストを塗布し、このレジストをフォトリソグラフィ技
術により露光、現像してパターンを形成し、これをマス
クとしてフッソ系ガスを用いたドライエッチングを行っ
た後、レジストを除去し、図６（ｂ）に示すように無機
系絶縁膜４のＴＦＴ１のソース領域上及び電気配線２上
にコンタクトホールＡ、Ａ´を形成する。次に無機系絶
縁膜４全面を有機系絶縁膜６で被覆した後、メタルを成
膜し、このメタルにフォトリソグラフィ技術を実施し、
コンタクトホールＡ、Ａ´と同じパターンを形成し、図
６（ｃ）に示す様にメタルマスク７を形成した後、この
メタルマスク７をマスクとして有機系透明絶縁膜６をド
ライエッチングし、図６（ｄ）に示す様にコンタクトホ
ールＢ、Ｂ´を形成し、次いでメタルマスク７を除去し
た後、透明導電膜を成膜し、この透明導電膜をフォトリ
ソグラフィ技術によりパターン形成し、図６（ｅ）に示
す様に画素電極８を有するアレイ基板１０を形成してい
た。
【０００６】又第２の従来例にあっては、第１の従来例
と同様にして図７（ａ）に示す様に絶縁基板３全面を無
機系絶縁膜４で被覆し、フォトリソグラフィ技術により
図７（ｂ）に示す様に無機系絶縁膜４にコンタクトホー
ルＡ、Ａ´を形成する。この後無機系絶縁膜４全面を感
光性の有機系絶縁膜１１で被覆した後、フォトリソグラ
フィ技術により感光性の有機系透明絶縁膜１１を直接露
光、現像して、図７（ｃ）に示すようにコンタクトホー
ルＢ、Ｂ´を開け、更に透明導電膜を成膜し、この透明
導電膜をフォトリソグラフィ技術によりパターン形成
し、図７（ｄ）に示す様に画素電極８を有するアレイ基
板１２を形成していた。
と同様にして図７（ａ）に示す様に絶縁基板３全面を無
機系絶縁膜４で被覆し、フォトリソグラフィ技術により
図７（ｂ）に示す様に無機系絶縁膜４にコンタクトホー
ルＡ、Ａ´を形成する。この後無機系絶縁膜４全面を感
光性の有機系絶縁膜１１で被覆した後、フォトリソグラ
フィ技術により感光性の有機系透明絶縁膜１１を直接露
光、現像して、図７（ｃ）に示すようにコンタクトホー
ルＢ、Ｂ´を開け、更に透明導電膜を成膜し、この透明
導電膜をフォトリソグラフィ技術によりパターン形成
し、図７（ｄ）に示す様に画素電極８を有するアレイ基
板１２を形成していた。
【０００７】
【発明が解決しようとする課題】しかしながら第１の従
来例にあっては、有機系透明絶縁膜６をエッチングする
ためにメタルマスク７を形成しなければならず、コンタ
クトホール形成時の工程数の増大により生産性が著しく
低下されるという問題を有する一方、第２の従来例にあ
っては、メタルマスク７は形成不要であるものの、無機
系絶縁膜４にコンタクトホールＡ、Ａ´を形成する際フ
ォトリソグラフィ技術にてエッチングマスクを形成しな
ければならず、依然として生産性に劣るという問題を有
していた。そこで本発明は上記課題を除去するもので、
無機系絶縁膜及び有機系絶縁膜が積層されてなる絶縁膜
にコンタクトホールを形成する際の工程数を極力低減し
て、生産性向上を図り更には、無機系絶縁膜をエッチン
グしてコンタクトホール形成時に、エッチングダメージ
を生じる事がなく、アクティブマトリクス基板形成工程
の簡素化及び信頼性向上を図るアクテイブマトリクス基
板の製造方法を提供する事を目的とする。
来例にあっては、有機系透明絶縁膜６をエッチングする
ためにメタルマスク７を形成しなければならず、コンタ
クトホール形成時の工程数の増大により生産性が著しく
低下されるという問題を有する一方、第２の従来例にあ
っては、メタルマスク７は形成不要であるものの、無機
系絶縁膜４にコンタクトホールＡ、Ａ´を形成する際フ
ォトリソグラフィ技術にてエッチングマスクを形成しな
ければならず、依然として生産性に劣るという問題を有
していた。そこで本発明は上記課題を除去するもので、
無機系絶縁膜及び有機系絶縁膜が積層されてなる絶縁膜
にコンタクトホールを形成する際の工程数を極力低減し
て、生産性向上を図り更には、無機系絶縁膜をエッチン
グしてコンタクトホール形成時に、エッチングダメージ
を生じる事がなく、アクティブマトリクス基板形成工程
の簡素化及び信頼性向上を図るアクテイブマトリクス基
板の製造方法を提供する事を目的とする。
【０００８】
【課題を解決するための手段】上記課題を解決する為に
本発明は、絶縁基板上に第１の電気配線を形成する工程
と、前記絶縁基板上に前記第１の電気配線と交差する第
２の電気配線を形成する工程と、前記第１の電気配線及
び前記第２の電気配線の交差部にマトリクス状にスイッ
チング素子を形成する工程と、前記絶縁基板上にて前記
第１の電気配線及び前記第２の電気配線並びに前記スイ
ッチング素子を被覆するシリコン系絶縁膜を成膜する工
程とこのシリコン系絶縁膜上に感光性の有機系透明絶縁
膜を積層する工程と、フォトリソグラフィ工程により前
記感光性の有機系透明絶縁膜に上部コンタクトホールを
形成する工程と、前記上部コンタクトホールを有する前
記感光性の有機系透明絶縁膜をマスクとして前記シリコ
ン系絶縁膜に前記上部のコンタクトホールと同形状の下
部のコンタクトホールを形成する工程と、前記感光性の
有機系透明絶縁膜上にマトリクス状に配列され前記上部
及び下部コンタクトホールを介し前記スイッチング素子
と電気的に接続する画素電極を形成する工程とを実施す
るものである。
本発明は、絶縁基板上に第１の電気配線を形成する工程
と、前記絶縁基板上に前記第１の電気配線と交差する第
２の電気配線を形成する工程と、前記第１の電気配線及
び前記第２の電気配線の交差部にマトリクス状にスイッ
チング素子を形成する工程と、前記絶縁基板上にて前記
第１の電気配線及び前記第２の電気配線並びに前記スイ
ッチング素子を被覆するシリコン系絶縁膜を成膜する工
程とこのシリコン系絶縁膜上に感光性の有機系透明絶縁
膜を積層する工程と、フォトリソグラフィ工程により前
記感光性の有機系透明絶縁膜に上部コンタクトホールを
形成する工程と、前記上部コンタクトホールを有する前
記感光性の有機系透明絶縁膜をマスクとして前記シリコ
ン系絶縁膜に前記上部のコンタクトホールと同形状の下
部のコンタクトホールを形成する工程と、前記感光性の
有機系透明絶縁膜上にマトリクス状に配列され前記上部
及び下部コンタクトホールを介し前記スイッチング素子
と電気的に接続する画素電極を形成する工程とを実施す
るものである。
【０００９】又本発明は、絶縁基板上に第１の電気配線
を形成する工程と、前記絶縁基板上に前記第１の電気配
線と交差する第２の電気配線を形成する工程と、前記第
１の電気配線及び前記第２の電気配線の交差部にマトリ
クス状に活性領域を挾みソース領域及びドレイン領域を
備えた薄膜トランジスタを形成する工程と、前記絶縁基
板上にて前記第１の電気配線及び前記第２の電気配線並
びに前記薄膜トランジスタを被覆するシリコン系絶縁膜
を成膜する工程と、このシリコン系絶縁膜上に感光性の
有機系透明絶縁膜を積層する工程と、フォトリソグラフ
ィ工程により前記交差部のソース領域上方にて前記感光
性の有機系透明絶縁膜に上部コンタクトホールを形成す
る工程と、前記上部コンタクトホールを有する前記感光
性の有機系透明絶縁膜をマスクとして前記シリコン系絶
縁膜に前記上部コンタクトホールと同形状の下部コンタ
クトホールを形成する工程と、前記感光性の有機系透明
絶縁膜上にマトリクス状に配列され前記上部及び下部の
コンタクトホールを介し前記ソース領域と電気的に接続
する画素電極を形成する工程とを実施するものである。
を形成する工程と、前記絶縁基板上に前記第１の電気配
線と交差する第２の電気配線を形成する工程と、前記第
１の電気配線及び前記第２の電気配線の交差部にマトリ
クス状に活性領域を挾みソース領域及びドレイン領域を
備えた薄膜トランジスタを形成する工程と、前記絶縁基
板上にて前記第１の電気配線及び前記第２の電気配線並
びに前記薄膜トランジスタを被覆するシリコン系絶縁膜
を成膜する工程と、このシリコン系絶縁膜上に感光性の
有機系透明絶縁膜を積層する工程と、フォトリソグラフ
ィ工程により前記交差部のソース領域上方にて前記感光
性の有機系透明絶縁膜に上部コンタクトホールを形成す
る工程と、前記上部コンタクトホールを有する前記感光
性の有機系透明絶縁膜をマスクとして前記シリコン系絶
縁膜に前記上部コンタクトホールと同形状の下部コンタ
クトホールを形成する工程と、前記感光性の有機系透明
絶縁膜上にマトリクス状に配列され前記上部及び下部の
コンタクトホールを介し前記ソース領域と電気的に接続
する画素電極を形成する工程とを実施するものである。
【００１０】さらに本発明は、請求項１又は請求項２に
記載のシリコン系絶縁膜を窒化シリコン膜とするもので
ある。
記載のシリコン系絶縁膜を窒化シリコン膜とするもので
ある。
【００１１】又上記課題を解決する為の請求項４に記載
の発明は、請求項１又は請求項２に記載のシリコン系絶
縁膜を酸窒化シリコン膜とするものである。
の発明は、請求項１又は請求項２に記載のシリコン系絶
縁膜を酸窒化シリコン膜とするものである。
【００１２】又上記課題を解決する為の請求項５に記載
の発明は、請求項１乃至請求項４に記載の下部コンタク
トホールの形成を、炭素（Ｃ）、フッ素（Ｆ）、水素
（Ｈ）を全て含む反応ガスを用いるリアクティブイオン
エッチングにて行うものである。
の発明は、請求項１乃至請求項４に記載の下部コンタク
トホールの形成を、炭素（Ｃ）、フッ素（Ｆ）、水素
（Ｈ）を全て含む反応ガスを用いるリアクティブイオン
エッチングにて行うものである。
【００１３】さらに又本発明は、請求項６に記載の炭素
（Ｃ）、フッ素（Ｆ）、水素（Ｈ）を含む反応ガスを、
ＣＨＦ3 （トリフルオロメタン）、ＣＦ4 とＨ2 の混合
ガス（テトラフルオロメタン）、ＣＨ2 Ｆ2 （ジフルオ
ロメタン）、ＣＨＣｌＦ2 （クロロジフルオロメタン）
を含むガスとするものである。
（Ｃ）、フッ素（Ｆ）、水素（Ｈ）を含む反応ガスを、
ＣＨＦ3 （トリフルオロメタン）、ＣＦ4 とＨ2 の混合
ガス（テトラフルオロメタン）、ＣＨ2 Ｆ2 （ジフルオ
ロメタン）、ＣＨＣｌＦ2 （クロロジフルオロメタン）
を含むガスとするものである。
【００１４】上記構成により本発明は、感光性の有機系
透明絶縁膜をマスクとしてシリコン系絶縁膜をエッチン
グしコンタクトホールを形成する事により、コンタクト
ホール形成時の、工程数を低減し、生産性向上を図るも
のである。
透明絶縁膜をマスクとしてシリコン系絶縁膜をエッチン
グしコンタクトホールを形成する事により、コンタクト
ホール形成時の、工程数を低減し、生産性向上を図るも
のである。
【００１５】又本発明は、感光性の有機系透明絶縁膜を
マスクとして、炭素（Ｃ）、フッ素（Ｆ）、水素（Ｈ）
を含む反応ガスにてシリコン系絶縁膜をドライエッチン
グする事により、マスクとなる感光性の有機系透明絶縁
膜表面にエッチングダメージを生じるのを防止しすると
共に、シリコン系絶縁膜にサイドエッチングを生じるの
を防止するものである。
マスクとして、炭素（Ｃ）、フッ素（Ｆ）、水素（Ｈ）
を含む反応ガスにてシリコン系絶縁膜をドライエッチン
グする事により、マスクとなる感光性の有機系透明絶縁
膜表面にエッチングダメージを生じるのを防止しすると
共に、シリコン系絶縁膜にサイドエッチングを生じるの
を防止するものである。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図１
乃至図５を参照して説明する。１７は、アクティブマト
リクス型の液晶表示装置であり、スイッチング素子とし
てＴＦＴ１８を用いるアクティブマトリクス基板２０
と、対向基板２１との間に、ポリイミドからなる配向膜
２２、２３を介して、液晶組成物２４を保持して成って
いる。又、２６、２７は、アクティブマトリクス基板２
０及び対向基板２１の外側に夫々貼着される偏光板であ
る。
乃至図５を参照して説明する。１７は、アクティブマト
リクス型の液晶表示装置であり、スイッチング素子とし
てＴＦＴ１８を用いるアクティブマトリクス基板２０
と、対向基板２１との間に、ポリイミドからなる配向膜
２２、２３を介して、液晶組成物２４を保持して成って
いる。又、２６、２７は、アクティブマトリクス基板２
０及び対向基板２１の外側に夫々貼着される偏光板であ
る。
【００１７】ここでアクティブマトリクス基板２０は、
透明なガラスからなる絶縁基板２８上に、厚さ１００〜
３００ｎｍのアルミニウム（Ａｌ）、モリブデン（Ｍ
ｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、チタン
（Ｔｉ）、銅（Ｃｕ）、クロム（Ｃｒ）等の金属あるい
はこれ等金属を一種類以上含んだモリブデンタングステ
ン（Ｍｏ−Ｗ）等の合金からなるゲート電極３１及びこ
のゲート電極３１と一体的に形成される、電気配線であ
る走査線３０がパターン形成されている。そしてこれ等
の上には、厚さ２０〜３００ｎｍの酸化シリコン（Ｓｉ
Ｏｘ）、厚さ１０〜１００ｎｍの窒化シリコン（ＳｉＮ
ｙ）、等からなるゲート絶縁膜３２が被覆され、このゲ
ート絶縁膜３２を介したゲート電極３１上方には、アモ
ルファスシリコン（以下ａ−Ｓｉと称する。）からなる
半導体層３４及び、半導体保護絶縁層３６並びに、良好
なオーミック性接触を得るための厚さ２０〜７０ｎｍの
例えばリン（Ｐ）イオンを多量にドープしたａ−Ｓｉ等
からなるｎ＋型の低抵抗半導体層３７、厚さ２００〜５
００ｎｍのアルミニウム（Ａｌ）、モリブデン（Ｍ
ｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、チタン
（Ｔｉ）、銅（Ｃｕ）、クロム（Ｃｒ）等の金属あるい
はこれ等金属を一種類以上含んだ合金からなる導電層３
８がパターン形成され、活性領域である半導体層３４を
挾み、ソース電極４０、ドレイン電極４１を形成してい
る。尚４２は、ドレイン電極４１と一体に形成される電
気配線である信号線である。
透明なガラスからなる絶縁基板２８上に、厚さ１００〜
３００ｎｍのアルミニウム（Ａｌ）、モリブデン（Ｍ
ｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、チタン
（Ｔｉ）、銅（Ｃｕ）、クロム（Ｃｒ）等の金属あるい
はこれ等金属を一種類以上含んだモリブデンタングステ
ン（Ｍｏ−Ｗ）等の合金からなるゲート電極３１及びこ
のゲート電極３１と一体的に形成される、電気配線であ
る走査線３０がパターン形成されている。そしてこれ等
の上には、厚さ２０〜３００ｎｍの酸化シリコン（Ｓｉ
Ｏｘ）、厚さ１０〜１００ｎｍの窒化シリコン（ＳｉＮ
ｙ）、等からなるゲート絶縁膜３２が被覆され、このゲ
ート絶縁膜３２を介したゲート電極３１上方には、アモ
ルファスシリコン（以下ａ−Ｓｉと称する。）からなる
半導体層３４及び、半導体保護絶縁層３６並びに、良好
なオーミック性接触を得るための厚さ２０〜７０ｎｍの
例えばリン（Ｐ）イオンを多量にドープしたａ−Ｓｉ等
からなるｎ＋型の低抵抗半導体層３７、厚さ２００〜５
００ｎｍのアルミニウム（Ａｌ）、モリブデン（Ｍ
ｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、チタン
（Ｔｉ）、銅（Ｃｕ）、クロム（Ｃｒ）等の金属あるい
はこれ等金属を一種類以上含んだ合金からなる導電層３
８がパターン形成され、活性領域である半導体層３４を
挾み、ソース電極４０、ドレイン電極４１を形成してい
る。尚４２は、ドレイン電極４１と一体に形成される電
気配線である信号線である。
【００１８】そしてこれ等の上面には、第１及び第２の
下部コンタクトホール４３ｂ、４５ｂが形成されるシリ
コン系絶縁膜である厚さ１００〜５００ｎｍの窒化シリ
コン膜（ＳｉＮｘ）４４及び、第１及び第２の上部コン
タクトホール４３ａ、４５ａが形成される感光性の有機
系透明絶縁膜であるアクリル系樹脂膜４６が積層され、
アクリル系樹脂膜４６及び第１及び第２のコンタクトホ
ール４３、４５上には、インジウム錫酸化物（以下ＩＴ
Ｏと称する。）からなる厚さ２０〜２００ｎｍの画素電
極４７が形成されている。そして画素電極４７は、第１
のコンタクトホール４３にてソース電極４０に接続され
第２のコンタクトホール４５にて信号線４２に接続され
ている。
下部コンタクトホール４３ｂ、４５ｂが形成されるシリ
コン系絶縁膜である厚さ１００〜５００ｎｍの窒化シリ
コン膜（ＳｉＮｘ）４４及び、第１及び第２の上部コン
タクトホール４３ａ、４５ａが形成される感光性の有機
系透明絶縁膜であるアクリル系樹脂膜４６が積層され、
アクリル系樹脂膜４６及び第１及び第２のコンタクトホ
ール４３、４５上には、インジウム錫酸化物（以下ＩＴ
Ｏと称する。）からなる厚さ２０〜２００ｎｍの画素電
極４７が形成されている。そして画素電極４７は、第１
のコンタクトホール４３にてソース電極４０に接続され
第２のコンタクトホール４５にて信号線４２に接続され
ている。
【００１９】一方対向基板２１は、透明なガラスからな
る絶縁基板４８上にＩＴＯからなる対向電極５０を有し
ている。
る絶縁基板４８上にＩＴＯからなる対向電極５０を有し
ている。
【００２０】次にアクティブマトリクス基板２０の製造
方法について述べる。先ず絶縁基板２８上にスパッタリ
ング法によりアルミニウム（Ａｌ）、モリブデン（Ｍ
ｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、チタン
（Ｔｉ）、銅（Ｃｕ）、クロム（Ｃｒ）等の金属あるい
はこれ等金属を一種類以上含んだモリブデンタングステ
ン（Ｍｏ−Ｗ）等の合金を成膜し、フォトレジスト（図
示せず）をマスクとしてフォトエッチング加工するフォ
トリソグラフィ技術を用い、図３（ａ）に示す様に走査
線３０及びゲート電極３１をパターン形成する。
方法について述べる。先ず絶縁基板２８上にスパッタリ
ング法によりアルミニウム（Ａｌ）、モリブデン（Ｍ
ｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、チタン
（Ｔｉ）、銅（Ｃｕ）、クロム（Ｃｒ）等の金属あるい
はこれ等金属を一種類以上含んだモリブデンタングステ
ン（Ｍｏ−Ｗ）等の合金を成膜し、フォトレジスト（図
示せず）をマスクとしてフォトエッチング加工するフォ
トリソグラフィ技術を用い、図３（ａ）に示す様に走査
線３０及びゲート電極３１をパターン形成する。
【００２１】次に例えば、プラズマＣＶＤ法やスパッタ
リング法等によりゲート絶縁膜３２、を成膜し、大気に
曝す事無く半導体層３４、半導体保護絶縁層３６を順次
成膜し、フォトリソグラフィ技術を用い、図３（ｂ）に
示すように保護絶縁膜３６を半導体層３４上方にのみ残
るようにパターン形成する。続いて図３（ｃ）に示す様
に半導体層３４上に、プラズマＣＶＤ法により低抵抗半
導体層３７を成膜した後、図３（ｄ）に示すようにフォ
トリソグラフィ技術により低抵抗半導体層３７から半導
体層３４までを島状にパターン形成する。
リング法等によりゲート絶縁膜３２、を成膜し、大気に
曝す事無く半導体層３４、半導体保護絶縁層３６を順次
成膜し、フォトリソグラフィ技術を用い、図３（ｂ）に
示すように保護絶縁膜３６を半導体層３４上方にのみ残
るようにパターン形成する。続いて図３（ｃ）に示す様
に半導体層３４上に、プラズマＣＶＤ法により低抵抗半
導体層３７を成膜した後、図３（ｄ）に示すようにフォ
トリソグラフィ技術により低抵抗半導体層３７から半導
体層３４までを島状にパターン形成する。
【００２２】更にスパッタリング法等によりアルミニウ
ム（Ａｌ）、モリブデン（Ｍｏ）、タングステン
（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、銅（Ｃ
ｕ）、クロム（Ｃｒ）等の金属あるいはこれ等金属を一
種類以上含む合金からなる導電膜を成膜し、図３（ｅ）
に示す様にフォトリソグラフィ技術によりソース電極４
０、ドレイン電極４１、信号線４２を形成した後、ソー
ス電極４０、ドレイン電極４１をマスクとして図３
（ｆ）に示すように低抵抗半導体層３７をエッチング
し、分離する。
ム（Ａｌ）、モリブデン（Ｍｏ）、タングステン
（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、銅（Ｃ
ｕ）、クロム（Ｃｒ）等の金属あるいはこれ等金属を一
種類以上含む合金からなる導電膜を成膜し、図３（ｅ）
に示す様にフォトリソグラフィ技術によりソース電極４
０、ドレイン電極４１、信号線４２を形成した後、ソー
ス電極４０、ドレイン電極４１をマスクとして図３
（ｆ）に示すように低抵抗半導体層３７をエッチング
し、分離する。
【００２３】次に、ＣＶＤ法により窒化シリコン膜（Ｓ
ｉＮｘ）４４、続いてアクリル系樹脂膜４６を成膜し、
アクリル系樹脂膜４６を１５０〜２５０℃で焼成した
後、アクリル系樹脂膜４６を露光、現像し、図３（ｇ）
に示すようにソース電極４０上方及び信号線４２上方に
第１及び第２の上部コンタクトホール４３ａ、４５ａを
パターン形成する。続いてアクリル系樹脂膜４６をマス
クにして窒化シリコン膜（ＳｉＮｘ）４４をリアクティ
ブイオンエッチングし、図３（ｈ）に示す様に第１及び
第２の下部コンタクトホール４３ｂ、４５ｂをパターン
形成する。
ｉＮｘ）４４、続いてアクリル系樹脂膜４６を成膜し、
アクリル系樹脂膜４６を１５０〜２５０℃で焼成した
後、アクリル系樹脂膜４６を露光、現像し、図３（ｇ）
に示すようにソース電極４０上方及び信号線４２上方に
第１及び第２の上部コンタクトホール４３ａ、４５ａを
パターン形成する。続いてアクリル系樹脂膜４６をマス
クにして窒化シリコン膜（ＳｉＮｘ）４４をリアクティ
ブイオンエッチングし、図３（ｈ）に示す様に第１及び
第２の下部コンタクトホール４３ｂ、４５ｂをパターン
形成する。
【００２４】このリアクティブイオンエッチング時、反
応ガスとして少なくともＣＨＦ3 （トリフルオロメタ
ン）、ＣＨ2 Ｆ2 （ジフルオロメタン）、ＣＨＣｌＦ2
（フロロジフルオロメタン）等、Ｃ（炭素）、Ｈ（酸
素）、Ｆ（フッ素）を全て含む反応ガスあるいは、ＣＦ
4 （テトラフルオロメタン）やＣ4 Ｆ8 （オクタフルオ
ロブテン）等Ｃ（炭素）、Ｆ（フッ素）を含むガスにＨ
2 （水素ガス）を混合した反応ガスを用いて行う。
応ガスとして少なくともＣＨＦ3 （トリフルオロメタ
ン）、ＣＨ2 Ｆ2 （ジフルオロメタン）、ＣＨＣｌＦ2
（フロロジフルオロメタン）等、Ｃ（炭素）、Ｈ（酸
素）、Ｆ（フッ素）を全て含む反応ガスあるいは、ＣＦ
4 （テトラフルオロメタン）やＣ4 Ｆ8 （オクタフルオ
ロブテン）等Ｃ（炭素）、Ｆ（フッ素）を含むガスにＨ
2 （水素ガス）を混合した反応ガスを用いて行う。
【００２５】これは、フッ素系ガスによるドライエッチ
ング時、エッチング速度が速いと、図４に示すように、
窒化シリコン膜（ＳｉＮｘ）４４にサイドエッチング４
４ａが入ってしまい、この表面に成膜される画素電極４
７の被覆性が悪くなり、サイドエッチング４４ａによ
る、窒化シリコン膜（ＳｉＮｘ）４４とアクリル系樹脂
膜４６との段差部で膜切れを起こし、ソース電極４０や
信号線４２と絶縁されるおそれを防止するものである。
更には、エッチング速度が速いと、アクリル系樹脂膜４
６表面がエッチングダメージを受け、図５に示すように
アクリル系樹脂膜４６表面にエッチングダメージ層４６
ａを生じ、光の透過率を著しく低減してしまい、開口率
の向上にかかわらず表示輝度が低下される事から、所要
の輝度を得るためには、バックライトの光量を上げなけ
れば成らず消費電力が増大されてしまい、装置の省エネ
ルギー化が妨げられるのを防止するものである。
ング時、エッチング速度が速いと、図４に示すように、
窒化シリコン膜（ＳｉＮｘ）４４にサイドエッチング４
４ａが入ってしまい、この表面に成膜される画素電極４
７の被覆性が悪くなり、サイドエッチング４４ａによ
る、窒化シリコン膜（ＳｉＮｘ）４４とアクリル系樹脂
膜４６との段差部で膜切れを起こし、ソース電極４０や
信号線４２と絶縁されるおそれを防止するものである。
更には、エッチング速度が速いと、アクリル系樹脂膜４
６表面がエッチングダメージを受け、図５に示すように
アクリル系樹脂膜４６表面にエッチングダメージ層４６
ａを生じ、光の透過率を著しく低減してしまい、開口率
の向上にかかわらず表示輝度が低下される事から、所要
の輝度を得るためには、バックライトの光量を上げなけ
れば成らず消費電力が増大されてしまい、装置の省エネ
ルギー化が妨げられるのを防止するものである。
【００２６】即ち、Ｃ（炭素）、Ｈ（酸素）、Ｆ（フッ
素）を全て含む反応ガスを用いると、Ｈ（水素）とＦ
（フッ素）が反応してＨＦ（フッ化水素）となり、エッ
チングのためのＦ（フッ素）が減少しエッチング速度が
落ちる事からエッチングのダメージが低減され窒化シリ
コン膜（ＳｉＮｘ）４４にあっては、サイドエッチング
４４ａを生じる事がなく良好なエッチングを得られる。
更にこれと相対的にＣ（炭素）の量が増え、ＣＦｘ（フ
ルオロカーボン）の重合が促進され、ＣＦｘ（フルオロ
カーボン）重合膜４６ｂがアクリル系樹脂膜４６表面に
コーティングされる事によりアクリル系樹脂膜４６のエ
ッチングダメージが防止される このようにしてアクリル系樹脂膜４６及び窒化シリコン
膜４４に第１及び第２のコンタクトホール４３、４５を
形成した後、スパッタ法によりアクリル系樹脂膜４６及
び第１及び第２のコンタクトホール４３、４５上にＩＴ
Ｏ膜を成膜し、フォトリソグラフィ技術によりパターン
形成して画素電極４７を形成し、第１及び第２のコンタ
クトホール４３、４５を介しソース電極４０及び信号線
４２に電気的に接続し、アクティブマトリクス基板２０
を形成する。
素）を全て含む反応ガスを用いると、Ｈ（水素）とＦ
（フッ素）が反応してＨＦ（フッ化水素）となり、エッ
チングのためのＦ（フッ素）が減少しエッチング速度が
落ちる事からエッチングのダメージが低減され窒化シリ
コン膜（ＳｉＮｘ）４４にあっては、サイドエッチング
４４ａを生じる事がなく良好なエッチングを得られる。
更にこれと相対的にＣ（炭素）の量が増え、ＣＦｘ（フ
ルオロカーボン）の重合が促進され、ＣＦｘ（フルオロ
カーボン）重合膜４６ｂがアクリル系樹脂膜４６表面に
コーティングされる事によりアクリル系樹脂膜４６のエ
ッチングダメージが防止される このようにしてアクリル系樹脂膜４６及び窒化シリコン
膜４４に第１及び第２のコンタクトホール４３、４５を
形成した後、スパッタ法によりアクリル系樹脂膜４６及
び第１及び第２のコンタクトホール４３、４５上にＩＴ
Ｏ膜を成膜し、フォトリソグラフィ技術によりパターン
形成して画素電極４７を形成し、第１及び第２のコンタ
クトホール４３、４５を介しソース電極４０及び信号線
４２に電気的に接続し、アクティブマトリクス基板２０
を形成する。
【００２７】次に対向基板２１にあっては、絶縁基板４
８上にスパッタ法により対向電極５０を全面に形成す
る。そしてアクティブマトリクス基板２０及び対向基板
２１の対向面に、夫々配向膜２２、２３を塗布し、反対
面に偏光板２６、２７を貼着し、両基板２０、２１を対
向して組み立て、セル化する。
８上にスパッタ法により対向電極５０を全面に形成す
る。そしてアクティブマトリクス基板２０及び対向基板
２１の対向面に、夫々配向膜２２、２３を塗布し、反対
面に偏光板２６、２７を貼着し、両基板２０、２１を対
向して組み立て、セル化する。
【００２８】次いで両基板２０、２１間に液晶組成物２
４を注入した後封止し、液晶表示装置１７を形成する。
４を注入した後封止し、液晶表示装置１７を形成する。
【００２９】この様に構成すれば、上部コンタクトホー
ル４３ａ、４５ａが形成されるアクリル系樹脂膜４６を
マスクとして第１及び第２の下部コンタクトホール４３
ｂ、４５ｂをエッチング出来ることから、従来に比し、
下部コンタクトホール４３ｂ、４５ｂ形成のためのフォ
トリソグラフィ工程を省略出来、下部コンタクトホール
４３ｂ、４５ｂ形成時の工程数を低減出来、ひいてはア
クティブマトリクス基板２０の生産性を向上出来る。又
窒化シリコン膜（ＳｉＮｘ）４４が、シリコン系絶縁膜
の中でフッ素系ガスによるドライエッチング速度が最も
大きい事から、上部コンタクトホール４３ａ、４５ａの
形成速度が短縮され生産性が向上されると共に、下地膜
であるソース電極４０及び信号線４２の金属に対してエ
ッチング選択比を大きくとれ、上部コンタクトホール４
３ａ、４５ａ形成時にソース電極４０及び信号線４２が
エッチングにより削られるのを防止出来る。しかも窒化
シリコン膜（ＳｉＮｘ）はイオンブロッキング効果が大
きく、ＴＦＴ１８の保護膜としての性能も向上される。
ル４３ａ、４５ａが形成されるアクリル系樹脂膜４６を
マスクとして第１及び第２の下部コンタクトホール４３
ｂ、４５ｂをエッチング出来ることから、従来に比し、
下部コンタクトホール４３ｂ、４５ｂ形成のためのフォ
トリソグラフィ工程を省略出来、下部コンタクトホール
４３ｂ、４５ｂ形成時の工程数を低減出来、ひいてはア
クティブマトリクス基板２０の生産性を向上出来る。又
窒化シリコン膜（ＳｉＮｘ）４４が、シリコン系絶縁膜
の中でフッ素系ガスによるドライエッチング速度が最も
大きい事から、上部コンタクトホール４３ａ、４５ａの
形成速度が短縮され生産性が向上されると共に、下地膜
であるソース電極４０及び信号線４２の金属に対してエ
ッチング選択比を大きくとれ、上部コンタクトホール４
３ａ、４５ａ形成時にソース電極４０及び信号線４２が
エッチングにより削られるのを防止出来る。しかも窒化
シリコン膜（ＳｉＮｘ）はイオンブロッキング効果が大
きく、ＴＦＴ１８の保護膜としての性能も向上される。
【００３０】更に窒化シリコン膜（ＳｉＮｘ）４４を、
Ｃ（炭素）、Ｈ（酸素）、Ｆ（フッ素）を含む反応ガス
を用いてリアクティブイオンエッチングする事により、
従来に比しエッチング速度を低減出来、窒化シリコン膜
（ＳｉＮｘ）４４のサイドエッチングを生じる事もな
く、画素電極４７が膜切れし、導電不良を生じることも
なく製造時の信頼性が向上される。又、アクリル系樹脂
膜４６表面をＣＦｘ（フルオロカーボン）重合膜４６ａ
にてコーティング出来、アクリル系樹脂膜４６表面のエ
ッチングダメージを生じる事もない。従って、透過率が
損なわれる事無く液晶表示装置１７はバックライトの光
量を増大しなくても十分な表示輝度を得られ、省エネル
ギー化により携帯用装置の実用化が促進される。
Ｃ（炭素）、Ｈ（酸素）、Ｆ（フッ素）を含む反応ガス
を用いてリアクティブイオンエッチングする事により、
従来に比しエッチング速度を低減出来、窒化シリコン膜
（ＳｉＮｘ）４４のサイドエッチングを生じる事もな
く、画素電極４７が膜切れし、導電不良を生じることも
なく製造時の信頼性が向上される。又、アクリル系樹脂
膜４６表面をＣＦｘ（フルオロカーボン）重合膜４６ａ
にてコーティング出来、アクリル系樹脂膜４６表面のエ
ッチングダメージを生じる事もない。従って、透過率が
損なわれる事無く液晶表示装置１７はバックライトの光
量を増大しなくても十分な表示輝度を得られ、省エネル
ギー化により携帯用装置の実用化が促進される。
【００３１】尚本発明は上記実施の形態に限られるもの
ではなく、その趣旨を変えない範囲での変更は可能であ
って、例えばシリコン系絶縁膜は任意であり、酸窒化シ
リコン膜（ＳｉＯｘＮｙ）を用いても良い。この酸窒化
シリコン膜（ＳｉＯｘＮｙ）は、ＳｉＨ4 （シランガ
ス）、Ｎ2 Ｏ（酸化窒素）、Ｎ2 （窒素）の混合ガスを
用いたプラズマＣＶＤ法にて、各ガスの流量比を変えて
成膜する事により酸素（Ｏ）／窒素（Ｎ）比を制御可能
であり、酸素／窒素比を適切に選択し、酸化シリコン膜
（ＳｉＯｘ）と窒化シリコン膜（ＳｉＮｘ）の中間機能
を有する保護膜の作成が可能であり、窒化シリコン膜
（ＳｉＮｘ）より大きいイオンブロッキング効果を保持
出来、保護膜としての機能がより向上される。更に絶縁
膜として窒化シリコン膜（ＳｉＮｘ）を用いた場合、そ
の屈折率が１．８〜１．９であるのに対して、ガラス及
びアクリル系樹脂の屈折率が１．４〜１．５と大幅に異
なり、液晶表示装置１７の表示時に干渉ムラを生じてし
まうが、酸窒化シリコン膜（ＳｉＯｘＮｙ）を用いた場
合は、酸化シリコン（ＳｉＯｘ）と窒化シリコン（Ｓｉ
Ｎｙ）の中間的な特性を持つため、１．５〜１．６５の
屈折率を有しており、その屈折率をコントロール可能で
ある事から、干渉ムラを防止可能と成る。
ではなく、その趣旨を変えない範囲での変更は可能であ
って、例えばシリコン系絶縁膜は任意であり、酸窒化シ
リコン膜（ＳｉＯｘＮｙ）を用いても良い。この酸窒化
シリコン膜（ＳｉＯｘＮｙ）は、ＳｉＨ4 （シランガ
ス）、Ｎ2 Ｏ（酸化窒素）、Ｎ2 （窒素）の混合ガスを
用いたプラズマＣＶＤ法にて、各ガスの流量比を変えて
成膜する事により酸素（Ｏ）／窒素（Ｎ）比を制御可能
であり、酸素／窒素比を適切に選択し、酸化シリコン膜
（ＳｉＯｘ）と窒化シリコン膜（ＳｉＮｘ）の中間機能
を有する保護膜の作成が可能であり、窒化シリコン膜
（ＳｉＮｘ）より大きいイオンブロッキング効果を保持
出来、保護膜としての機能がより向上される。更に絶縁
膜として窒化シリコン膜（ＳｉＮｘ）を用いた場合、そ
の屈折率が１．８〜１．９であるのに対して、ガラス及
びアクリル系樹脂の屈折率が１．４〜１．５と大幅に異
なり、液晶表示装置１７の表示時に干渉ムラを生じてし
まうが、酸窒化シリコン膜（ＳｉＯｘＮｙ）を用いた場
合は、酸化シリコン（ＳｉＯｘ）と窒化シリコン（Ｓｉ
Ｎｙ）の中間的な特性を持つため、１．５〜１．６５の
屈折率を有しており、その屈折率をコントロール可能で
ある事から、干渉ムラを防止可能と成る。
【００３２】又、シリコン系絶縁膜のエッチング方法
も、Ｃ（炭素）、Ｈ（酸素）、Ｆ（フッ素）を含む反応
ガスを用い、プラズマ中でイオンを発生するものであれ
ば、良く、反応ガスの種類も限定されない。
も、Ｃ（炭素）、Ｈ（酸素）、Ｆ（フッ素）を含む反応
ガスを用い、プラズマ中でイオンを発生するものであれ
ば、良く、反応ガスの種類も限定されない。
【００３３】
【発明の効果】以上説明したように本発明によれば、コ
ンタクトホールをパターン形成された感光性の有機系絶
縁膜をマスクとしてシリコン系絶縁膜をエッチングする
事により、シリコン系絶縁膜にコンタクトホールを形成
するためのマスクを新たに形成する必要が無く、フォト
リソグラフィ工程の省略によりコンタクトホールの形成
工程数を低減出来、ひいてはアクティブマトリクス基板
２０の生産性向上を図れる。更にシリコン系絶縁膜に、
Ｃ（炭素）、Ｈ（酸素）、Ｆ（フッ素）を含む反応ガス
を用いたドライエッチングにてコンタクトホールを形成
する事により、従来に比し、シリコン系絶縁膜にサイド
エッチングを生じたり、感光性の有機系絶縁膜表面にエ
ッチングダメージを生じる事もない。従ってサイドエッ
チングによる画素電極の膜切れにより導電不良を生じて
しまい、アクティブマトリクス基板の歩留まりを低下さ
せる事が無く、生産性を向上出来、更に感光性の有機系
絶縁膜表面のエッチングダメージにより光の透過率が損
なわれる事が無く十分な表示輝度を有する液晶表示装置
を得られ、省エネルギー化により携帯用装置の実用化の
促進が図られる。
ンタクトホールをパターン形成された感光性の有機系絶
縁膜をマスクとしてシリコン系絶縁膜をエッチングする
事により、シリコン系絶縁膜にコンタクトホールを形成
するためのマスクを新たに形成する必要が無く、フォト
リソグラフィ工程の省略によりコンタクトホールの形成
工程数を低減出来、ひいてはアクティブマトリクス基板
２０の生産性向上を図れる。更にシリコン系絶縁膜に、
Ｃ（炭素）、Ｈ（酸素）、Ｆ（フッ素）を含む反応ガス
を用いたドライエッチングにてコンタクトホールを形成
する事により、従来に比し、シリコン系絶縁膜にサイド
エッチングを生じたり、感光性の有機系絶縁膜表面にエ
ッチングダメージを生じる事もない。従ってサイドエッ
チングによる画素電極の膜切れにより導電不良を生じて
しまい、アクティブマトリクス基板の歩留まりを低下さ
せる事が無く、生産性を向上出来、更に感光性の有機系
絶縁膜表面のエッチングダメージにより光の透過率が損
なわれる事が無く十分な表示輝度を有する液晶表示装置
を得られ、省エネルギー化により携帯用装置の実用化の
促進が図られる。
【図１】本発明の実施の形態のアクティブマトリクス基
板を示す一部概略平面図である。
板を示す一部概略平面図である。
【図２】本発明の実施の形態のアクティブマトリクス基
板を示す図１のＣ−Ｃ´線における概略断面図である。
板を示す図１のＣ−Ｃ´線における概略断面図である。
【図３】本発明の実施の形態のアクティブマトリクス基
板の製造工程を示し（ａ）はそのゲート電極形成時、
（ｂ）はその半導体保護絶縁膜のパターン形成時、
（ｃ）はその低抵抗半導体層成膜時、（ｄ）はその半導
体層のパターン形成時、（ｅ）はそのソース−ドレイン
電極形成時、（ｆ）はその低抵抗半導体分離時、（ｇ）
はその上部コンタクトホール形成時、（ｈ）はその下部
コンタクトホール形成時を示す概略説明図である。
板の製造工程を示し（ａ）はそのゲート電極形成時、
（ｂ）はその半導体保護絶縁膜のパターン形成時、
（ｃ）はその低抵抗半導体層成膜時、（ｄ）はその半導
体層のパターン形成時、（ｅ）はそのソース−ドレイン
電極形成時、（ｆ）はその低抵抗半導体分離時、（ｇ）
はその上部コンタクトホール形成時、（ｈ）はその下部
コンタクトホール形成時を示す概略説明図である。
【図４】本発明の実施の形態のサイドエッチングの発生
を示す概略説明図である。
を示す概略説明図である。
【図５】本発明の実施の形態のエッチングダメージの発
生を示す概略説明図である。
生を示す概略説明図である。
【図６】第１の従来例におけるコンタクトホールの形成
工程を示し（ａ）はその無機系絶縁膜形成時、（ｂ）は
そのコンタクトホールＡ、Ａ´形成時、（ｃ）はその有
機系絶縁膜形成時、（ｄ）はそのコンタクトホールＢ、
Ｂ´形成時、（ｅ）はその画素電極形成時を示す概略説
明図である。
工程を示し（ａ）はその無機系絶縁膜形成時、（ｂ）は
そのコンタクトホールＡ、Ａ´形成時、（ｃ）はその有
機系絶縁膜形成時、（ｄ）はそのコンタクトホールＢ、
Ｂ´形成時、（ｅ）はその画素電極形成時を示す概略説
明図である。
【図７】第２の従来例におけるコンタクトホールの形成
工程を示し（ａ）はその無機系絶縁膜形成時、（ｂ）は
そのコンタクトホールＡ、Ａ´形成時、（ｃ）はそのコ
ンタクトホールＢ、Ｂ´形成時、（ｄ）はその画素電極
形成時を示す概略説明図である。
工程を示し（ａ）はその無機系絶縁膜形成時、（ｂ）は
そのコンタクトホールＡ、Ａ´形成時、（ｃ）はそのコ
ンタクトホールＢ、Ｂ´形成時、（ｄ）はその画素電極
形成時を示す概略説明図である。
１７…液晶表示装置 １８…ＴＦＴ ２０…アクティブマトリクス基板 ２２、２３…配向膜 ２４…液晶組成物 ２６、２７…偏光板 ２８…絶縁基板 ３０…走査線 ３１…ゲート電極 ３２…ゲート絶縁膜 ３４…半導体層 ３６…半導体保護絶縁層 ３７…低抵抗半導体層 ３８…導電層 ４０…ソース電極 ４１…ドレイン電極 ４２…信号線 ４３ａ…第１の上部コンタクトホール ４３ｂ…第１の下部コンタクトホール ４４…窒化シリコン膜 ４５ａ…第２の上部コンタクトホール ４５ｂ…第２の下部コンタクトホール ４６…アクリル系樹脂 ４７…画素電極 ４８…絶縁基板 ５０…対向電極
Claims (6)
- 【請求項１】 絶縁基板上に第１の電気配線を形成する
工程と、前記絶縁基板上に前記第１の電気配線と交差す
る第２の電気配線を形成する工程と、前記第１の電気配
線及び前記第２の電気配線の交差部にマトリクス状にス
イッチング素子を形成する工程と、前記絶縁基板上にて
前記第１の電気配線及び前記第２の電気配線並びに前記
スイッチング素子を被覆するシリコン系絶縁膜を成膜す
る工程と、このシリコン系絶縁膜上に感光性の有機系透
明絶縁膜を積層する工程と、フォトリソグラフィ工程に
より前記有機系透明絶縁膜に上部コンタクトホールを形
成する工程と、前記上部コンタクトホールを有する前記
感光性の有機系透明絶縁膜をマスクとして前記シリコン
系絶縁膜に前記上部コンタクトホールと同形状の下部コ
ンタクトホールを形成する工程と、前記感光性の有機系
透明絶縁膜上にマトリクス状に配列され前記上部及び下
部コンタクトホールを介し前記スイッチング素子と電気
的に接続する画素電極を形成する工程とを具備する事を
特徴とするアクティブマトリクス基板の製造方法。 - 【請求項２】 絶縁基板上に第１の電気配線を形成する
工程と、前記絶縁基板上に前記第１の電気配線と交差す
る第２の電気配線を形成する工程と、前記第１の電気配
線及び前記第２の電気配線の交差部にマトリクス状に活
性領域を挾みソース領域及びドレイン領域を備えた薄膜
トランジスタを形成する工程と、前記絶縁基板上にて前
記第１の電気配線及び前記第２の電気配線並びに前記薄
膜トランジスタを被覆するシリコン系絶縁膜を成膜する
工程と、このシリコン系絶縁膜上に感光性の有機系透明
絶縁膜を積層する工程と、フォトリソグラフィ工程によ
り前記交差部のソース領域上方にて前記感光性の有機系
透明絶縁膜に上部コンタクトホールを形成する工程と、
前記上部コンタクトホールを有する前記感光性の有機系
透明絶縁膜をマスクとして前記シリコン系絶縁膜に前記
上部コンタクトホールと同形状の下部コンタクトホール
を形成する工程と、前記感光性の有機系透明絶縁膜上に
マトリクス状に配列され前記上部及び下部コンタクトホ
ールを介し前記ソース領域と電気的に接続する画素電極
を形成する工程とを具備する事を特徴とするアクティブ
マトリクス基板の製造方法。 - 【請求項３】 シリコン系絶縁膜が窒化シリコン膜であ
る事を特徴とする請求項１乃至請求項２のいずれかに記
載のアクティブマトリクス基板の製造方法。 - 【請求項４】 シリコン系絶縁膜が酸窒化シリコン膜で
ある事を特徴とする請求項１乃至請求項２のいずれかに
記載のアクティブマトリクス基板の製造方法。 - 【請求項５】 炭素（Ｃ）、フッ素（Ｆ）、水素（Ｈ）
を全て含む反応ガスを用いるリアクティブイオンエッチ
ングにて、シリコン系絶縁膜に下部コンタクトホールを
形成する事を特徴とする請求項１乃至請求項４のいずれ
かに記載のアクティブマトリクス基板の製造方法。 - 【請求項６】 炭素（Ｃ）、フッ素（Ｆ）、水素（Ｈ）
を含む反応ガスが、ＣＨＦ3 （トリフルオロメタン）、
ＣＦ4 とＨ2 の混合ガス（テトラフルオロメタン）、Ｃ
Ｈ2 Ｆ2 （ジフルオロメタン）、ＣＨＣｌＦ2 （クロロ
ジフルオロメタン）を含む事を特徴とする請求項５に記
載のアクティブマトリクス基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17921696A JPH1020342A (ja) | 1996-07-09 | 1996-07-09 | アクティブマトリクス基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17921696A JPH1020342A (ja) | 1996-07-09 | 1996-07-09 | アクティブマトリクス基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1020342A true JPH1020342A (ja) | 1998-01-23 |
Family
ID=16061974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17921696A Pending JPH1020342A (ja) | 1996-07-09 | 1996-07-09 | アクティブマトリクス基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1020342A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11212109A (ja) * | 1998-01-28 | 1999-08-06 | Sharp Corp | 液晶表示装置用基板 |
| WO1999044094A1 (en) * | 1998-02-25 | 1999-09-02 | Matsushita Electric Industrial Co., Ltd. | Active matrix substrate and liquid crystal display comprising the same |
| US6529251B2 (en) | 1999-02-23 | 2003-03-04 | Sharp Kabushiki Kaisha | Liquid crystal display device and method of manufacturing the same |
| JP2005242339A (ja) * | 2004-01-26 | 2005-09-08 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| JP2006032977A (ja) * | 1999-06-04 | 2006-02-02 | Semiconductor Energy Lab Co Ltd | 電気光学装置 |
| JP2007140556A (ja) * | 2007-02-14 | 2007-06-07 | Mitsubishi Electric Corp | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置 |
| US7977685B2 (en) | 2004-01-26 | 2011-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| JP2014158034A (ja) * | 2002-05-17 | 2014-08-28 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
| US8890172B2 (en) | 1999-06-04 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
-
1996
- 1996-07-09 JP JP17921696A patent/JPH1020342A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11212109A (ja) * | 1998-01-28 | 1999-08-06 | Sharp Corp | 液晶表示装置用基板 |
| WO1999044094A1 (en) * | 1998-02-25 | 1999-09-02 | Matsushita Electric Industrial Co., Ltd. | Active matrix substrate and liquid crystal display comprising the same |
| US6356326B1 (en) | 1998-02-25 | 2002-03-12 | Matsushita Electric Industrial Co., Ltd. | Active matrix substrate of a liquid crystal display comprising an insulating layer being made of solid solution of SiOx /SINy |
| US6529251B2 (en) | 1999-02-23 | 2003-03-04 | Sharp Kabushiki Kaisha | Liquid crystal display device and method of manufacturing the same |
| JP2006032977A (ja) * | 1999-06-04 | 2006-02-02 | Semiconductor Energy Lab Co Ltd | 電気光学装置 |
| US8890172B2 (en) | 1999-06-04 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
| US9293726B2 (en) | 1999-06-04 | 2016-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
| US9366930B2 (en) | 2002-05-17 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device with capacitor elements |
| US11422423B2 (en) | 2002-05-17 | 2022-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10527903B2 (en) | 2002-05-17 | 2020-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10133139B2 (en) | 2002-05-17 | 2018-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2014158034A (ja) * | 2002-05-17 | 2014-08-28 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
| JP2005242339A (ja) * | 2004-01-26 | 2005-09-08 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| US8669567B2 (en) | 2004-01-26 | 2014-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US7977685B2 (en) | 2004-01-26 | 2011-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| JP2007140556A (ja) * | 2007-02-14 | 2007-06-07 | Mitsubishi Electric Corp | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE39211E1 (en) | Method for manufacturing a liquid crystal display | |
| JP3228202B2 (ja) | 横方向電界方式アクティブマトリクス型液晶表示装置およびその製造方法 | |
| US6642071B2 (en) | Process for manufacturing an active matrix LCD array | |
| US7170571B2 (en) | Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof | |
| US6853405B2 (en) | Method of fabricating liquid crystal display | |
| CN102033370B (zh) | 液晶显示基板及其制造方法 | |
| JPH1117188A (ja) | アクティブマトリクス基板 | |
| US8514340B2 (en) | Method of fabricating array substrate having double-layered patterns | |
| KR100673331B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| KR20100005457A (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| KR102248837B1 (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| US7833813B2 (en) | Thin film transistor array panel and method of manufacturing the same | |
| JPH08236775A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US8023086B2 (en) | Pad structure of liquid crystal display device and fabrication method thereof | |
| US20090073364A1 (en) | Lateral electric-field type Liquid Crystal Display device and method of fabricating the same | |
| JPH1020342A (ja) | アクティブマトリクス基板の製造方法 | |
| US7125756B2 (en) | Method for fabricating liquid crystal display device | |
| KR20070009329A (ko) | 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법 | |
| KR100495793B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법 | |
| KR101294689B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치의 제조방법 | |
| KR102035004B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| JP2978176B2 (ja) | アクティブマトリクス基板の製造方法及び表示装置の製造方法 | |
| KR20010011904A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR100631371B1 (ko) | 액정표시장치용 어레이패널 및 그의 제조방법 | |
| US20060258033A1 (en) | Active matrix substrate and method for fabricating the same |