JPH10207768A - エンジン動作中におけるフラッシュ・メモリにアクセスするための方法および装置 - Google Patents
エンジン動作中におけるフラッシュ・メモリにアクセスするための方法および装置Info
- Publication number
- JPH10207768A JPH10207768A JP9264109A JP26410997A JPH10207768A JP H10207768 A JPH10207768 A JP H10207768A JP 9264109 A JP9264109 A JP 9264109A JP 26410997 A JP26410997 A JP 26410997A JP H10207768 A JPH10207768 A JP H10207768A
- Authority
- JP
- Japan
- Prior art keywords
- flash memory
- address
- data
- cache
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/20—Employing a main memory using a specific memory technology
- G06F2212/202—Non-volatile memory
- G06F2212/2022—Flash memory
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/25—Using a specific main memory architecture
- G06F2212/251—Local memory within processor subsystem
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/25—Using a specific main memory architecture
- G06F2212/253—Centralized memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
- Memory System (AREA)
- Control By Computers (AREA)
Abstract
(57)【要約】
【課題】 自動車制御システムにおいて、フラッシュ・
メモリの各領域を、実質的に小容量のＲＡＭキャッシュ
に対し出し入れ移動させるよう動作可能なキャッシュ技
術を提供する。 【解決手段】 フラッシュ・メモリ１６の任意の特定の
フラッシュ領域を、ＲＡＭキャッシュ２０の変更された
内容によって、周期的に、あるいはＲＡＭキャッシュ２
０に新たなフラッシュ領域を再ロードするときに、更新
する。
メモリの各領域を、実質的に小容量のＲＡＭキャッシュ
に対し出し入れ移動させるよう動作可能なキャッシュ技
術を提供する。 【解決手段】 フラッシュ・メモリ１６の任意の特定の
フラッシュ領域を、ＲＡＭキャッシュ２０の変更された
内容によって、周期的に、あるいはＲＡＭキャッシュ２
０に新たなフラッシュ領域を再ロードするときに、更新
する。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的にはフラッ
シュ・メモリにアクセスするための技術に関し、そして
特に、そのアクセスを、フラッシュ・メモリが自動車の
エンジン制御システムの一部分を形成するようになった
内燃エンジンの動作の間に行うための技術に関するもの
である。
シュ・メモリにアクセスするための技術に関し、そして
特に、そのアクセスを、フラッシュ・メモリが自動車の
エンジン制御システムの一部分を形成するようになった
内燃エンジンの動作の間に行うための技術に関するもの
である。
【０００２】
【従来の技術】コンピュータをベースとする制御システ
ムは、自動車産業において、種々の車両機能（内燃エン
ジン、車両ドライブトレイン、並びにその他の車両作動
システムに関係したものを含む）を制御するために広く
使われてきている。ある代表的な自動車制御システム
は、マイクロコンピュータをベースとしており、しばし
ば、エンジン制御モジュール（ＥＣＭ）、パワートレイ
ン制御モジュール（ＰＣＭ）、エンジン制御コンピュー
タ（ＥＣＣ）等とも呼ばれている。
ムは、自動車産業において、種々の車両機能（内燃エン
ジン、車両ドライブトレイン、並びにその他の車両作動
システムに関係したものを含む）を制御するために広く
使われてきている。ある代表的な自動車制御システム
は、マイクロコンピュータをベースとしており、しばし
ば、エンジン制御モジュール（ＥＣＭ）、パワートレイ
ン制御モジュール（ＰＣＭ）、エンジン制御コンピュー
タ（ＥＣＣ）等とも呼ばれている。
【０００３】上記のタイプの自動車制御システムは、通
常、メモリ内に常駐したソフトウェア・アルゴリズムを
介してエンジンおよび車両の動作を管理している。この
ようなアルゴリズムは、一般的には、２つのカテゴリ、
すなわち、（１）車両作動アルゴリズムと、（２）車両
診断アルゴリズムとに分かれている。車両作動アルゴリ
ズムは、メモリに記憶された校正データにしたがって頻
繁に実行されるものである。一方、車両診断アルゴリズ
ムは、通常、既知のあるいは予測される車両作動パラメ
ータの検索のため、また車両動作に関する診断情報の記
憶のために、メモリへのアクセスを必要とする。
常、メモリ内に常駐したソフトウェア・アルゴリズムを
介してエンジンおよび車両の動作を管理している。この
ようなアルゴリズムは、一般的には、２つのカテゴリ、
すなわち、（１）車両作動アルゴリズムと、（２）車両
診断アルゴリズムとに分かれている。車両作動アルゴリ
ズムは、メモリに記憶された校正データにしたがって頻
繁に実行されるものである。一方、車両診断アルゴリズ
ムは、通常、既知のあるいは予測される車両作動パラメ
ータの検索のため、また車両動作に関する診断情報の記
憶のために、メモリへのアクセスを必要とする。
【０００４】したがって、上述のタイプの自動車制御シ
ステムには、それら作動アルゴリズムおよび診断アルゴ
リズム、車両校正データ、および車両診断情報を少なく
とも記憶するのに十分なメモリを備えなければならな
い。このようなメモリは通常、揮発性と不揮発性の双方
のメモリ要素を含み、これらは、ランダム・アクセス・
メモリ（ＲＡＭ）、種々のリード・オンリー・メモリ
（ＲＯＭ）の任意のもの（例えば、UV消去可能・プログ
ラム可能のリード・オンリー・メモリ（ＥＰＲＯＭ）、
電気的に消去可能・プログラム可能のリード・オンリー
・メモリ（ＥＥＰＲＯＭ）、その他）の形態を取ること
ができる。
ステムには、それら作動アルゴリズムおよび診断アルゴ
リズム、車両校正データ、および車両診断情報を少なく
とも記憶するのに十分なメモリを備えなければならな
い。このようなメモリは通常、揮発性と不揮発性の双方
のメモリ要素を含み、これらは、ランダム・アクセス・
メモリ（ＲＡＭ）、種々のリード・オンリー・メモリ
（ＲＯＭ）の任意のもの（例えば、UV消去可能・プログ
ラム可能のリード・オンリー・メモリ（ＥＰＲＯＭ）、
電気的に消去可能・プログラム可能のリード・オンリー
・メモリ（ＥＥＰＲＯＭ）、その他）の形態を取ること
ができる。
【０００５】近年、多くの自動車制御システムでは、上
記のメモリ・ユニットの１つまたはそれ以上のものを、
揮発性と不揮発性の双方のメモリの望ましい特性をもつ
１つまたはそれ以上のフラッシュ・メモリ・ユニットに
置き換えている。例えば、フラッシュ・メモリは、長期
信頼性のあるデータ記憶をもたらすだけでなく、比較的
簡単な再プログラミングが可能（代表的には、ブロック
消去および書込みの形態）である。
記のメモリ・ユニットの１つまたはそれ以上のものを、
揮発性と不揮発性の双方のメモリの望ましい特性をもつ
１つまたはそれ以上のフラッシュ・メモリ・ユニットに
置き換えている。例えば、フラッシュ・メモリは、長期
信頼性のあるデータ記憶をもたらすだけでなく、比較的
簡単な再プログラミングが可能（代表的には、ブロック
消去および書込みの形態）である。
【０００６】
【発明が解決しようとする課題】多くの大容量記憶媒体
におけるのと同様に、大容量のフラッシュ・メモリへの
アクセスは、比較的遅くなることがあり、したがってア
クセス速度は、より高速のメモリ・ユニット（例えば、
ＲＡＭ）を使ってフラッシュに常駐するデータを一時的
に記憶することにより、大きく改善することができる。
システム動作の間においては、データには、ＲＡＭを介
してより迅速にアクセスし、そしてそのＲＡＭ内容は、
通常、システム遮断の前にその恒久的記憶のためフラッ
シュ・メモリにコピーし戻す。自動車産業においては、
このような技法には通常、フラッシュ・メモリとほぼ等
しい容量をもついわゆるシャドウＲＡＭの使用が伴って
いる。動作においては、フラッシュ・メモリに含まれた
データへのアクセスは、そのより高速のシャドウＲＡＭ
を介してそのデータのコピーにアクセスすることにより
行う。次に、シャドウＲＡＭの変更された内容は、シス
テム遮断の直前にフラッシュ・メモリへコピーし戻す。
におけるのと同様に、大容量のフラッシュ・メモリへの
アクセスは、比較的遅くなることがあり、したがってア
クセス速度は、より高速のメモリ・ユニット（例えば、
ＲＡＭ）を使ってフラッシュに常駐するデータを一時的
に記憶することにより、大きく改善することができる。
システム動作の間においては、データには、ＲＡＭを介
してより迅速にアクセスし、そしてそのＲＡＭ内容は、
通常、システム遮断の前にその恒久的記憶のためフラッ
シュ・メモリにコピーし戻す。自動車産業においては、
このような技法には通常、フラッシュ・メモリとほぼ等
しい容量をもついわゆるシャドウＲＡＭの使用が伴って
いる。動作においては、フラッシュ・メモリに含まれた
データへのアクセスは、そのより高速のシャドウＲＡＭ
を介してそのデータのコピーにアクセスすることにより
行う。次に、シャドウＲＡＭの変更された内容は、シス
テム遮断の直前にフラッシュ・メモリへコピーし戻す。
【０００７】このシャドウＲＡＭのアプローチは、広く
使われているが、種々の欠点が伴っている。例えば、フ
ラッシュ・メモリは、通常、システム遮断まではシャド
ウＲＡＭの内容で更新されず、そのため、時には大量の
データがその遮断までに変更されているという場合があ
る。もし、それに対応する長いフラッシュ・メモリ更新
手続きが、何等かの理由により中断された場合には、貴
重なデータが失われることになる。さらに、フラッシュ
・メモリ容量の追加に対する必要性が増すにつれ、シャ
ドウＲＡＭの容量も同様に増やさなければならない。そ
してある点になると、この追加のシャドウＲＡＭのコス
ト（金銭的な面、並びに物理的空間消費の面の双方）
は、正当とすることができなくなる。
使われているが、種々の欠点が伴っている。例えば、フ
ラッシュ・メモリは、通常、システム遮断まではシャド
ウＲＡＭの内容で更新されず、そのため、時には大量の
データがその遮断までに変更されているという場合があ
る。もし、それに対応する長いフラッシュ・メモリ更新
手続きが、何等かの理由により中断された場合には、貴
重なデータが失われることになる。さらに、フラッシュ
・メモリ容量の追加に対する必要性が増すにつれ、シャ
ドウＲＡＭの容量も同様に増やさなければならない。そ
してある点になると、この追加のシャドウＲＡＭのコス
ト（金銭的な面、並びに物理的空間消費の面の双方）
は、正当とすることができなくなる。
【０００８】ある自動車制御システムに使われているシ
ャドウＲＡＭの代替法として、コンピュータ分野におい
て知られたキャッシュ・メモリを使う方法があり、これ
により低速のアクセス装置をもつシステムの動作をより
高速化することができる。通常、ＲＡＭの一部分をキャ
ッシュとして使って、低速の記憶装置から最も最近にア
クセスしたデータを一時的に保持する。したがって、低
速の記憶装置には大きな記憶容量をもたせる一方、はる
かに小さなＲＡＭ、あるいはあるＲＡＭの一部分を、デ
ータ・アクセス・キャッシュとして使用することができ
る。この技法は、代表的なソフトウェア・アーキテクチ
ャにおいてはよくある、同じデータに対し繰り返し操作
を行う状況においては、良好に働く。
ャドウＲＡＭの代替法として、コンピュータ分野におい
て知られたキャッシュ・メモリを使う方法があり、これ
により低速のアクセス装置をもつシステムの動作をより
高速化することができる。通常、ＲＡＭの一部分をキャ
ッシュとして使って、低速の記憶装置から最も最近にア
クセスしたデータを一時的に保持する。したがって、低
速の記憶装置には大きな記憶容量をもたせる一方、はる
かに小さなＲＡＭ、あるいはあるＲＡＭの一部分を、デ
ータ・アクセス・キャッシュとして使用することができ
る。この技法は、代表的なソフトウェア・アーキテクチ
ャにおいてはよくある、同じデータに対し繰り返し操作
を行う状況においては、良好に働く。
【０００９】上記のキャッシュ技術は、ＲＡＭの必要と
される記憶容量に関係した問題を解決できるかもしれな
いが、これにはその他の欠点が伴う。例えば、在来の最
新のキャッシュ設計は、低速アクセス・メモリ装置から
の読出しを高速化するための読出しキャッシュである。
書込みキャッシュは使われているが、データは通常、電
力消失の場合の更新されたデータ・ファイルの消失に対
する懸念から、書込みキャッシュへ書き込むのと同時に
低速アクセス記憶装置へ書き込みを行う。自動車のエン
ジン制御システムでは、フラッシュ・メモリは、更新動
作に関係した長い書込み時間のため、エンジン動作の間
はその更新を行うことができない。したがって、このよ
うなシステムにおいては、ＲＡＭキャッシュは、通常使
われず、エンジン動作の停止の後にのみデータをフラッ
シュ・メモリに書き戻すより大きなＲＡＭが必要とされ
る。
される記憶容量に関係した問題を解決できるかもしれな
いが、これにはその他の欠点が伴う。例えば、在来の最
新のキャッシュ設計は、低速アクセス・メモリ装置から
の読出しを高速化するための読出しキャッシュである。
書込みキャッシュは使われているが、データは通常、電
力消失の場合の更新されたデータ・ファイルの消失に対
する懸念から、書込みキャッシュへ書き込むのと同時に
低速アクセス記憶装置へ書き込みを行う。自動車のエン
ジン制御システムでは、フラッシュ・メモリは、更新動
作に関係した長い書込み時間のため、エンジン動作の間
はその更新を行うことができない。したがって、このよ
うなシステムにおいては、ＲＡＭキャッシュは、通常使
われず、エンジン動作の停止の後にのみデータをフラッ
シュ・メモリに書き戻すより大きなＲＡＭが必要とされ
る。
【００１０】もう１つの例として、代表的なフラッシュ
・メモリは、バイト・アクセス・モード（８ビット・デ
ータ・アイテム）で動作しているときには偶数または奇
数の境界のいずれでもアドレス指定可能であるが、この
ようなメモリは、ワードまたはロング・ワードのアクセ
ス・モード（１６ビットまたは３２ビットのデータ・ア
イテム）では偶数境界でのみアドレス指定可能である。
したがって、厳密にワード／ロング・ワードのアクセス
・モードで動作する自動車エンジン制御システムでは、
奇数のフラッシュ・メモリ・アドレスをアクセスしよう
と試行するオペレーティング・システムのコマンドは、
アドレス・エラーを発生し、この結果、そのような命令
の処理を在来の技術にしたがって実行することができな
くなる。
・メモリは、バイト・アクセス・モード（８ビット・デ
ータ・アイテム）で動作しているときには偶数または奇
数の境界のいずれでもアドレス指定可能であるが、この
ようなメモリは、ワードまたはロング・ワードのアクセ
ス・モード（１６ビットまたは３２ビットのデータ・ア
イテム）では偶数境界でのみアドレス指定可能である。
したがって、厳密にワード／ロング・ワードのアクセス
・モードで動作する自動車エンジン制御システムでは、
奇数のフラッシュ・メモリ・アドレスをアクセスしよう
と試行するオペレーティング・システムのコマンドは、
アドレス・エラーを発生し、この結果、そのような命令
の処理を在来の技術にしたがって実行することができな
くなる。
【００１１】したがって、自動車制御システムにおいて
は、必要なのは、フラッシュ・メモリの各領域を、実質
的に小容量のＲＡＭキャッシュに対し出し入れ移動させ
るよう動作可能なキャッシュ技術であって、それにおい
て、任意の特定のフラッシュ領域を、ＲＡＭキャッシュ
の変更された内容によって、周期的にあるいはキャッシ
ュに新たなフラッシュ領域を再ロードするときに、更新
するようになったキャッシュ技術である。代表的なフラ
ッシュ・メモリは、ワード／ロング・ワードのアクセス
・モードでは偶数境界でしかアドレス指定可能でないた
め、そのようなキャッシュ技術は、さらに、バイト・ア
クセス動作を不許可にしまたワード／ロング・ワード・
アクセス・モード動作しているオペレーティング・シス
テムが発生する奇数メモリ・アクセス・アドレスを変更
する手段を備えて、そのようなアドレスをキャッシュ内
の適切なフラッシュ・アドレスに対し適正にマップする
ようにすべきである。
は、必要なのは、フラッシュ・メモリの各領域を、実質
的に小容量のＲＡＭキャッシュに対し出し入れ移動させ
るよう動作可能なキャッシュ技術であって、それにおい
て、任意の特定のフラッシュ領域を、ＲＡＭキャッシュ
の変更された内容によって、周期的にあるいはキャッシ
ュに新たなフラッシュ領域を再ロードするときに、更新
するようになったキャッシュ技術である。代表的なフラ
ッシュ・メモリは、ワード／ロング・ワードのアクセス
・モードでは偶数境界でしかアドレス指定可能でないた
め、そのようなキャッシュ技術は、さらに、バイト・ア
クセス動作を不許可にしまたワード／ロング・ワード・
アクセス・モード動作しているオペレーティング・シス
テムが発生する奇数メモリ・アクセス・アドレスを変更
する手段を備えて、そのようなアドレスをキャッシュ内
の適切なフラッシュ・アドレスに対し適正にマップする
ようにすべきである。
【００１２】
【課題を解決するための手段】従来の技術のシステムの
上述の欠点は、本発明により解決する。本発明の１面に
よれば、フラッシュ・メモリにアクセスするためのアク
セス方法は、補助メモリを設けるステップであって、前
記補助メモリは、前記フラッシュ・メモリよりも実質上
より高速のアクセス速度を有し、かつその一部分を、前
記フラッシュ・メモリよりも実質上より小さいデータ記
憶容量を有するキャッシュとして定めている、前記の設
けるステップと、前記フラッシュ・メモリの第１の領域
に記憶されたデータを、前記補助メモリのキャッシュへ
コピーするステップと、前記補助メモリ・キャッシュ内
の前記コピーしたデータの任意のものに操作を行うステ
ップと、前記補助メモリ・キャッシュ内の前記操作を行
ったデータを、前記コピーするステップから予め定めた
時間経過後に、かつ前記補助メモリ・キャッシュに現在
含まれていないフラッシュ・メモリ・データへのアクセ
スの試行に応答して、前記フラッシュ・メモリの前記第
１領域へ書き戻すステップと、から成る。
上述の欠点は、本発明により解決する。本発明の１面に
よれば、フラッシュ・メモリにアクセスするためのアク
セス方法は、補助メモリを設けるステップであって、前
記補助メモリは、前記フラッシュ・メモリよりも実質上
より高速のアクセス速度を有し、かつその一部分を、前
記フラッシュ・メモリよりも実質上より小さいデータ記
憶容量を有するキャッシュとして定めている、前記の設
けるステップと、前記フラッシュ・メモリの第１の領域
に記憶されたデータを、前記補助メモリのキャッシュへ
コピーするステップと、前記補助メモリ・キャッシュ内
の前記コピーしたデータの任意のものに操作を行うステ
ップと、前記補助メモリ・キャッシュ内の前記操作を行
ったデータを、前記コピーするステップから予め定めた
時間経過後に、かつ前記補助メモリ・キャッシュに現在
含まれていないフラッシュ・メモリ・データへのアクセ
スの試行に応答して、前記フラッシュ・メモリの前記第
１領域へ書き戻すステップと、から成る。
【００１３】本発明の別の面によれば、フラッシュ・メ
モリと補助メモリとに接続したプロセッサを有する制御
システムは、前記フラッシュ・メモリにアクセスするた
めのアクセス方法を含み、該方法は、前記フラッシュ・
メモリのアドレスに含まれたデータへのアクセスを要求
する命令を前記プロセッサに与えるステップと、前記命
令を処理し、そして前記命令が前記フラッシュ・メモリ
の偶数アドレスへのアクセスを要求する場合に、前記フ
ラッシュ・メモリの前記アドレスに含まれた前記データ
に対し操作を行うステップと、前記命令が前記フラッシ
ュ・メモリの奇数アドレスへのアクセスを要求する場合
に、以下のステップを実行するステップと、から成る。
その第１のステップは、前記フラッシュ・メモリの前記
奇数アドレスに含まれた前記データが前記補助メモリの
アドレスにさらに含まれていることを確保するステッ
プ、を含み、第２のステップは、前記命令を処理し、そ
して前記命令がアクセスを要求する前記フラッシュ・メ
モリの前記奇数アドレスを前記補助メモリの前記アドレ
スにマップした後に、前記補助メモリの前記アドレスに
含まれた前記データに対し操作を行うステップと、を含
む。
モリと補助メモリとに接続したプロセッサを有する制御
システムは、前記フラッシュ・メモリにアクセスするた
めのアクセス方法を含み、該方法は、前記フラッシュ・
メモリのアドレスに含まれたデータへのアクセスを要求
する命令を前記プロセッサに与えるステップと、前記命
令を処理し、そして前記命令が前記フラッシュ・メモリ
の偶数アドレスへのアクセスを要求する場合に、前記フ
ラッシュ・メモリの前記アドレスに含まれた前記データ
に対し操作を行うステップと、前記命令が前記フラッシ
ュ・メモリの奇数アドレスへのアクセスを要求する場合
に、以下のステップを実行するステップと、から成る。
その第１のステップは、前記フラッシュ・メモリの前記
奇数アドレスに含まれた前記データが前記補助メモリの
アドレスにさらに含まれていることを確保するステッ
プ、を含み、第２のステップは、前記命令を処理し、そ
して前記命令がアクセスを要求する前記フラッシュ・メ
モリの前記奇数アドレスを前記補助メモリの前記アドレ
スにマップした後に、前記補助メモリの前記アドレスに
含まれた前記データに対し操作を行うステップと、を含
む。
【００１４】本発明のさらに別の面によれば、自動車電
子制御システムは、フラッシュ・メモリ・ユニットと、
前記フラッシュ・メモリ・ユニットよりも実質上より小
さいデータ記憶容量を有するキャッシュとして、その一
部分を定めている補助メモリ・ユニットと、プロセッサ
であって、前記フラッシュ・メモリ・ユニットの第１の
領域に記憶されたデータを、前記補助メモリ・ユニット
の前記キャッシュへコピーする手段と、前記フラッシュ
・メモリ・ユニットの第１の領域から前記補助メモリ・
ユニットの前記キャッシュへコピーしてから予め定めた
時間経過と、前記補助メモリ・ユニットの前記キャッシ
ュに現在含まれていないフラッシュ・メモリ・データに
対するアクセスの試行と、の内の一方の後に、前記補助
メモリ・ユニットの前記キャッシュ内のデータを前記フ
ラッシュ・メモリの前記第１領域へ書き戻す手段と、を
有する前記のプロセッサと、から成る。
子制御システムは、フラッシュ・メモリ・ユニットと、
前記フラッシュ・メモリ・ユニットよりも実質上より小
さいデータ記憶容量を有するキャッシュとして、その一
部分を定めている補助メモリ・ユニットと、プロセッサ
であって、前記フラッシュ・メモリ・ユニットの第１の
領域に記憶されたデータを、前記補助メモリ・ユニット
の前記キャッシュへコピーする手段と、前記フラッシュ
・メモリ・ユニットの第１の領域から前記補助メモリ・
ユニットの前記キャッシュへコピーしてから予め定めた
時間経過と、前記補助メモリ・ユニットの前記キャッシ
ュに現在含まれていないフラッシュ・メモリ・データに
対するアクセスの試行と、の内の一方の後に、前記補助
メモリ・ユニットの前記キャッシュ内のデータを前記フ
ラッシュ・メモリの前記第１領域へ書き戻す手段と、を
有する前記のプロセッサと、から成る。
【００１５】本発明のさらに別の面によれば、自動車電
子制御システムは、偶数アドレスにおいてのみアクセス
可能なフラッシュ・メモリ・ユニットと、前記フラッシ
ュ・メモリ・ユニットよりも実質上より小さいデータ記
憶容量を有するキャッシュとして、その一部分を定めて
いる補助メモリ・ユニットと、プロセッサであって、前
記フラッシュ・メモリのアドレスに含まれたデータへの
アクセスを要求する命令を処理する処理手段を有する前
記のプロセッサと、から成る。前記プロセッサは、前記
命令を処理し、そして前記命令が前記フラッシュ・メモ
リの偶数アドレスへのアクセスを要求する場合に、前記
フラッシュ・メモリの前記アドレスに含まれた前記デー
タに対し操作を行うよう動作可能である。また、前記プ
ロセッサは、前記命令が前記フラッシュ・メモリ・ユニ
ットの奇数アドレスへのアクセスを要求する場合に、前
記フラッシュ・メモリの前記アドレスに含まれた前記デ
ータが前記キャッシュのアドレスにさらに含まれている
ことを確保し、そして次に、前記命令がアクセスを要求
する前記フラッシュ・メモリの前記アドレスを前記キャ
ッシュの前記アドレスにマップした後に、前記キャッシ
ュの前記アドレスに含まれた前記データに対し操作を行
うよう動作可能である。
子制御システムは、偶数アドレスにおいてのみアクセス
可能なフラッシュ・メモリ・ユニットと、前記フラッシ
ュ・メモリ・ユニットよりも実質上より小さいデータ記
憶容量を有するキャッシュとして、その一部分を定めて
いる補助メモリ・ユニットと、プロセッサであって、前
記フラッシュ・メモリのアドレスに含まれたデータへの
アクセスを要求する命令を処理する処理手段を有する前
記のプロセッサと、から成る。前記プロセッサは、前記
命令を処理し、そして前記命令が前記フラッシュ・メモ
リの偶数アドレスへのアクセスを要求する場合に、前記
フラッシュ・メモリの前記アドレスに含まれた前記デー
タに対し操作を行うよう動作可能である。また、前記プ
ロセッサは、前記命令が前記フラッシュ・メモリ・ユニ
ットの奇数アドレスへのアクセスを要求する場合に、前
記フラッシュ・メモリの前記アドレスに含まれた前記デ
ータが前記キャッシュのアドレスにさらに含まれている
ことを確保し、そして次に、前記命令がアクセスを要求
する前記フラッシュ・メモリの前記アドレスを前記キャ
ッシュの前記アドレスにマップした後に、前記キャッシ
ュの前記アドレスに含まれた前記データに対し操作を行
うよう動作可能である。
【００１６】本発明の１つの目的は、フラッシュ・メモ
リよりも実質上より小さいサイズでしかもフラッシュ・
メモリの任意の指定した領域からのデータを含むように
動作可能なデータ・キャッシュを提供することであり、
このデータ・キャッシュにおいては、キャッシュに含ま
れたデータを、キャッシュにフラッシュ・メモリの新た
な領域をコピーする前に、あるいはキャッシュ内のその
データがそこに予め定めた時間の間留まっていた後に、
フラッシュ・メモリに書き戻すようにする。
リよりも実質上より小さいサイズでしかもフラッシュ・
メモリの任意の指定した領域からのデータを含むように
動作可能なデータ・キャッシュを提供することであり、
このデータ・キャッシュにおいては、キャッシュに含ま
れたデータを、キャッシュにフラッシュ・メモリの新た
な領域をコピーする前に、あるいはキャッシュ内のその
データがそこに予め定めた時間の間留まっていた後に、
フラッシュ・メモリに書き戻すようにする。
【００１７】本発明の別の目的は、フラッシュ・メモリ
に含まれたデータに対するアクセスを、先ず初めにフラ
ッシュ・メモリ・データのあるアドレス範囲をキャッシ
ュしそしてそのキャッシュしたデータを要求する命令を
処理することによって行う技術を提供することであり、
これにおいては、その命令が偶数のメモリ・アドレスに
対するアクセスを要求する場合には、キャッシュ内のそ
のデータに直接操作を行い、そしてその命令が奇数のメ
モリ・アドレスに対するアクセスを要求する場合には、
命令が要求するメモリ・アドレスを変更してキャッシュ
内のそのデータの実際のアドレスを指すようにする。
に含まれたデータに対するアクセスを、先ず初めにフラ
ッシュ・メモリ・データのあるアドレス範囲をキャッシ
ュしそしてそのキャッシュしたデータを要求する命令を
処理することによって行う技術を提供することであり、
これにおいては、その命令が偶数のメモリ・アドレスに
対するアクセスを要求する場合には、キャッシュ内のそ
のデータに直接操作を行い、そしてその命令が奇数のメ
モリ・アドレスに対するアクセスを要求する場合には、
命令が要求するメモリ・アドレスを変更してキャッシュ
内のそのデータの実際のアドレスを指すようにする。
【００１８】本発明の上記目的並びにその他の目的につ
いては、以下の好ましい実施例の説明からより明らかと
なる。
いては、以下の好ましい実施例の説明からより明らかと
なる。
【００１９】
【発明の実施の形態】本発明の原理の理解しやすくする
ため、次に図面に示した実施例を参照し、そして具体的
な言葉を使ってこれについて説明を行う。しかし、理解
されるように、それにより本発明の範囲を限定すること
は意図しておらず、図示した装置における変更および修
正、並びに図示した本発明の原理の更なる応用について
は、当業者には通常起きるものと考えている。
ため、次に図面に示した実施例を参照し、そして具体的
な言葉を使ってこれについて説明を行う。しかし、理解
されるように、それにより本発明の範囲を限定すること
は意図しておらず、図示した装置における変更および修
正、並びに図示した本発明の原理の更なる応用について
は、当業者には通常起きるものと考えている。
【００２０】まず初めに、図１を参照すると、これに
は、本発明の１つの面による自動車エンジン制御システ
ム１０を示している。好ましくは、自動車エンジン制御
システム１０は、エンジン制御モジュール１２（ＥＣ
Ｍ）、あるいは従来の技術の個所で説明したそれと等価
のものを備えているが、ただし、本発明では、システム
１０が、フラッシュ・メモリをアクセスするよう動作可
能な任意のプロセッサをベースとする自動車制御システ
ムを備えることもできる、と考えている。
は、本発明の１つの面による自動車エンジン制御システ
ム１０を示している。好ましくは、自動車エンジン制御
システム１０は、エンジン制御モジュール１２（ＥＣ
Ｍ）、あるいは従来の技術の個所で説明したそれと等価
のものを備えているが、ただし、本発明では、システム
１０が、フラッシュ・メモリをアクセスするよう動作可
能な任意のプロセッサをベースとする自動車制御システ
ムを備えることもできる、と考えている。
【００２１】自動車ＥＣＭ１２は、マイクロプロセッサ
１４を備え、これは、当該分野で知られているように、
フラッシュ・メモリ・ユニット１６とそしてランダム・
アクセス・メモリ（ＲＡＭ）ユニット１８とに接続して
いる。ＲＡＭユニット１８の一部分は、ＲＡＭキャッシ
ュ２０を定めており、これは、好ましくは、フラッシュ
・メモリ・ユニット１６よりもデータ記憶容量が実質上
小さい。好ましい実施例では、ＲＡＭキャッシュ２０
は、図１に示すように、より大きなＲＡＭユニット１８
の比較的小さい部分を構成しているが、ただし、本発明
では、ＲＡＭキャッシュ２０がＲＡＭユニット１８のよ
り大きな部分を必要とするようにしたり、あるいはさら
に、ＲＡＭユニット１８のデータ記憶空間の全てを必要
とするようにもできることは、考慮に入れている。いず
れの場合も、ＲＡＭユニット１８は、種々の知られてお
りしかも市販されているＲＡＭユニットの内の任意のも
のとすることができる。
１４を備え、これは、当該分野で知られているように、
フラッシュ・メモリ・ユニット１６とそしてランダム・
アクセス・メモリ（ＲＡＭ）ユニット１８とに接続して
いる。ＲＡＭユニット１８の一部分は、ＲＡＭキャッシ
ュ２０を定めており、これは、好ましくは、フラッシュ
・メモリ・ユニット１６よりもデータ記憶容量が実質上
小さい。好ましい実施例では、ＲＡＭキャッシュ２０
は、図１に示すように、より大きなＲＡＭユニット１８
の比較的小さい部分を構成しているが、ただし、本発明
では、ＲＡＭキャッシュ２０がＲＡＭユニット１８のよ
り大きな部分を必要とするようにしたり、あるいはさら
に、ＲＡＭユニット１８のデータ記憶空間の全てを必要
とするようにもできることは、考慮に入れている。いず
れの場合も、ＲＡＭユニット１８は、種々の知られてお
りしかも市販されているＲＡＭユニットの内の任意のも
のとすることができる。
【００２２】ＥＣＭ１２は、好ましくは、ｎ個のＥＣＭ
入力２２を受けるように構成し、そしてそれらｎ個の入
力には、例えば、車両動作状態（診断データを含む）に
対応するものや、サービス・ツールや診断ツールにより
提供されるプログラミング情報に対応するものが含まれ
る。数ｎは、任意の整数値とすることができる。このｎ
入力の内のいくつかは、図１には図示していないＥＣＭ
サブシステムに向けることができるが、それらｎ入力の
内のｍ個は、マイクロプロセッサ１４に供給する。好ま
しくは、ｍは、ｎよりも小さいかもしくはそれに等し
い。ＥＣＭ１２は、さらに、好ましくは、ｐ個の出力２
４を、その他の車両のシステムおよび構成要素に対し与
えるように構成し、この場合、ｐは、任意の整数値とす
ることができる。
入力２２を受けるように構成し、そしてそれらｎ個の入
力には、例えば、車両動作状態（診断データを含む）に
対応するものや、サービス・ツールや診断ツールにより
提供されるプログラミング情報に対応するものが含まれ
る。数ｎは、任意の整数値とすることができる。このｎ
入力の内のいくつかは、図１には図示していないＥＣＭ
サブシステムに向けることができるが、それらｎ入力の
内のｍ個は、マイクロプロセッサ１４に供給する。好ま
しくは、ｍは、ｎよりも小さいかもしくはそれに等し
い。ＥＣＭ１２は、さらに、好ましくは、ｐ個の出力２
４を、その他の車両のシステムおよび構成要素に対し与
えるように構成し、この場合、ｐは、任意の整数値とす
ることができる。
【００２３】マイクロプロセッサ１４は、好ましくは、
命令プロセッサ２６と、データ／アドレス・キャッシュ
２８と、アドレス・エラー例外ハンドラ３０と、トレー
ス例外ハンドラ３２とを備えている。マイクロプロセッ
サ１４へのｍ個の入力は、命令プロセッサ２６とそして
データ／アドレス・キャッシュ２８とへ与える。このデ
ータ／アドレス・キャッシュ２８は、さらに、命令プロ
セッサ２６、アドレス・エラー例外ハンドラ３０、およ
びトレース例外ハンドラ３２の各々に接続している。命
令プロセッサ２６は、さらに、アドレス・エラー例外ハ
ンドラ３０およびトレース例外ハンドラ３２の各々に接
続している。好ましくは、マイクロプロセッサ１４は、
Ｍotorola MC68331マイクロプロセッサであるが、ただ
し、本発明では、マイクロプロセッサ１４として、以下
で述べる動作が可能が任意の知られたマイクロプロセッ
サ・ベースの制御コンピュータが可能である、と考えて
いる。
命令プロセッサ２６と、データ／アドレス・キャッシュ
２８と、アドレス・エラー例外ハンドラ３０と、トレー
ス例外ハンドラ３２とを備えている。マイクロプロセッ
サ１４へのｍ個の入力は、命令プロセッサ２６とそして
データ／アドレス・キャッシュ２８とへ与える。このデ
ータ／アドレス・キャッシュ２８は、さらに、命令プロ
セッサ２６、アドレス・エラー例外ハンドラ３０、およ
びトレース例外ハンドラ３２の各々に接続している。命
令プロセッサ２６は、さらに、アドレス・エラー例外ハ
ンドラ３０およびトレース例外ハンドラ３２の各々に接
続している。好ましくは、マイクロプロセッサ１４は、
Ｍotorola MC68331マイクロプロセッサであるが、ただ
し、本発明では、マイクロプロセッサ１４として、以下
で述べる動作が可能が任意の知られたマイクロプロセッ
サ・ベースの制御コンピュータが可能である、と考えて
いる。
【００２４】種々のフラッシュ・メモリ・ユニットの内
の任意のものをフラッシュ・メモリ・ユニット１６とし
て設けることができるが、好ましいフラッシュ・メモリ
・ユニットは、Ｉntel A28F400BX-T/B 4-Mbitブート・
ブロック・フラッシュ・メモリ・ユニットである。フラ
ッシュ・メモリでは典型的なように、フラッシュ・メモ
リ・ユニット１６は、ワード（１６ビット・データ・ア
イテム）およびロング・ワード（３２ビット・データ・
アイテム）のアクセス・モードの間は、その偶数境界に
おいてのみアドレス指定可能である。この理由のため、
奇数メモリ・アドレスへのアクセスを必要とするワード
／ロング・ワードのプロセッサ命令に対しては、特別な
手段を設けなければならない。そのような手段は、本発
明の重要な特徴を構成し、これについては、図２−図５
で詳細に説明する。
の任意のものをフラッシュ・メモリ・ユニット１６とし
て設けることができるが、好ましいフラッシュ・メモリ
・ユニットは、Ｉntel A28F400BX-T/B 4-Mbitブート・
ブロック・フラッシュ・メモリ・ユニットである。フラ
ッシュ・メモリでは典型的なように、フラッシュ・メモ
リ・ユニット１６は、ワード（１６ビット・データ・ア
イテム）およびロング・ワード（３２ビット・データ・
アイテム）のアクセス・モードの間は、その偶数境界に
おいてのみアドレス指定可能である。この理由のため、
奇数メモリ・アドレスへのアクセスを必要とするワード
／ロング・ワードのプロセッサ命令に対しては、特別な
手段を設けなければならない。そのような手段は、本発
明の重要な特徴を構成し、これについては、図２−図５
で詳細に説明する。
【００２５】次に、図２を参照すると、これには、本発
明の別の特徴によるＲＡＭキャッシュ技術を示してい
る。フラッシュ・メモリ・ユニット１６は、開始アドレ
スＦSと終了アドレスＦEを有するとして示している。Ｆ
SとＦEとの間のアドレスは、フラッシュ・メモリ・ユニ
ット１６の記憶容量を定めている。同様に、ＲＡＭキャ
ッシュ２０は、開始アドレスＲＣSと終了アドレスＲＣE
とを有するとして示しており、この場合、 ＲＣSとＲＣ
Eとの間のアドレスは、キャッシュ２０の記憶容量を定
めている。本発明によれば、フラッシュ・メモリ１６の
内のどの任意の領域も、ＲＡＭキャッシュ２０へコピー
するようにすることができる。フラッシュ・メモリ１６
の内のキャッシュ２０の記憶容量よりも小さい容量に対
応するどのようなサイズの領域も、キャッシュにコピー
することができるが、好ましいデータ・コピー用の構成
では、フラッシュ・メモリ・ユニット１６内のキャッシ
ュ２０の容量に等しいデータ領域をキャッシュ２０へコ
ピーすることが必要である。したがって、フラッシュ・
メモリのアドレスＦLとＦHとの間で定まるフラッシュ・
メモリ・ユニットのその領域は、好ましくは、ＲＡＭキ
ャッシュ２０を完全に満たすのに十分なデータを含んで
いる。
明の別の特徴によるＲＡＭキャッシュ技術を示してい
る。フラッシュ・メモリ・ユニット１６は、開始アドレ
スＦSと終了アドレスＦEを有するとして示している。Ｆ
SとＦEとの間のアドレスは、フラッシュ・メモリ・ユニ
ット１６の記憶容量を定めている。同様に、ＲＡＭキャ
ッシュ２０は、開始アドレスＲＣSと終了アドレスＲＣE
とを有するとして示しており、この場合、 ＲＣSとＲＣ
Eとの間のアドレスは、キャッシュ２０の記憶容量を定
めている。本発明によれば、フラッシュ・メモリ１６の
内のどの任意の領域も、ＲＡＭキャッシュ２０へコピー
するようにすることができる。フラッシュ・メモリ１６
の内のキャッシュ２０の記憶容量よりも小さい容量に対
応するどのようなサイズの領域も、キャッシュにコピー
することができるが、好ましいデータ・コピー用の構成
では、フラッシュ・メモリ・ユニット１６内のキャッシ
ュ２０の容量に等しいデータ領域をキャッシュ２０へコ
ピーすることが必要である。したがって、フラッシュ・
メモリのアドレスＦLとＦHとの間で定まるフラッシュ・
メモリ・ユニットのその領域は、好ましくは、ＲＡＭキ
ャッシュ２０を完全に満たすのに十分なデータを含んで
いる。
【００２６】以下で更に詳細に説明するように、マイク
ロプロセッサ１４は、フラッシュ・メモリ１６の各異な
った領域に含まれたデータが必要とされるときに、フラ
ッシュ・メモリの各領域をＲＡＭキャッシュ２０に対し
出し入れ移動させるように動作可能である。このため、
ＲＡＭキャッシュ２０のデータ記憶容量は、好ましくは
十分小さくして、フラッシュ・メモリのアドレスＦLと
ＦHとの間に含まれるデータをＲＡＭキャッシュ２０へ
コピーすること、並びに、ＲＡＭキャッシュ２０に含ま
れたデータ全てをＦLとＦHとの間に定められたフラッシ
ュ・メモリ領域へ書き込む動作が、エンジン動作の間、
マイクロプロセッサ14の動作を中断させないようにす
る。
ロプロセッサ１４は、フラッシュ・メモリ１６の各異な
った領域に含まれたデータが必要とされるときに、フラ
ッシュ・メモリの各領域をＲＡＭキャッシュ２０に対し
出し入れ移動させるように動作可能である。このため、
ＲＡＭキャッシュ２０のデータ記憶容量は、好ましくは
十分小さくして、フラッシュ・メモリのアドレスＦLと
ＦHとの間に含まれるデータをＲＡＭキャッシュ２０へ
コピーすること、並びに、ＲＡＭキャッシュ２０に含ま
れたデータ全てをＦLとＦHとの間に定められたフラッシ
ュ・メモリ領域へ書き込む動作が、エンジン動作の間、
マイクロプロセッサ14の動作を中断させないようにす
る。
【００２７】本発明によれば、システム１０によるフラ
ッシュ・メモリ・ユニット１６に対するバイト・アクセ
ス（８ビット・データ・アイテム）は、不許可にし、そ
してワード（１６ビット・データ）およびロング・ワー
ド（３２ビット・データ）のみを、フラッシュ・メモリ
・ユニット１６に記憶するようにできる。そうすると、
フラッシュ・メモリ・ユニット１６は、偶数境界におい
てのみアドレス指定可能となる。本発明では、奇数のフ
ラッシュ・メモリ・アドレスに対するアクセスを必要と
する命令の処理を可能とするが、これは、以下で詳細に
述べるように、ＲＡＭキャッシュ２０に含まれるデータ
の全てに対し奇数アドレスを割り当てるというアドレス
・マッピング法を備えることにより行う。もしマイクロ
プロセッサ１４が、偶数フラッシュ・メモリ・アドレス
に対するアクセスを必要とする命令を処理する場合、フ
ラッシュ・メモリ・ユニット１６との間で直接にデータ
をアクセスすることになる。一方、マイクロプロセッサ
１４が奇数メモリ・アドレスに対するアクセスを必要と
する命令を処理するとき、まず初めに、その必要とする
奇数メモリ・アドレスがＲＡＭキャッシュ２０内にある
よう確保し、そして次にＲＡＭキャッシュ２０との間で
データをアクセスすることになる。ＲＡＭキャッシュ２
０の内容は、周期的に、フラッシュ・メモリ１６のその
対応する偶数アドレス位置に書き戻して、それによりフ
ラッシュ・メモリ・ユニット１６の更新を行う。
ッシュ・メモリ・ユニット１６に対するバイト・アクセ
ス（８ビット・データ・アイテム）は、不許可にし、そ
してワード（１６ビット・データ）およびロング・ワー
ド（３２ビット・データ）のみを、フラッシュ・メモリ
・ユニット１６に記憶するようにできる。そうすると、
フラッシュ・メモリ・ユニット１６は、偶数境界におい
てのみアドレス指定可能となる。本発明では、奇数のフ
ラッシュ・メモリ・アドレスに対するアクセスを必要と
する命令の処理を可能とするが、これは、以下で詳細に
述べるように、ＲＡＭキャッシュ２０に含まれるデータ
の全てに対し奇数アドレスを割り当てるというアドレス
・マッピング法を備えることにより行う。もしマイクロ
プロセッサ１４が、偶数フラッシュ・メモリ・アドレス
に対するアクセスを必要とする命令を処理する場合、フ
ラッシュ・メモリ・ユニット１６との間で直接にデータ
をアクセスすることになる。一方、マイクロプロセッサ
１４が奇数メモリ・アドレスに対するアクセスを必要と
する命令を処理するとき、まず初めに、その必要とする
奇数メモリ・アドレスがＲＡＭキャッシュ２０内にある
よう確保し、そして次にＲＡＭキャッシュ２０との間で
データをアクセスすることになる。ＲＡＭキャッシュ２
０の内容は、周期的に、フラッシュ・メモリ１６のその
対応する偶数アドレス位置に書き戻して、それによりフ
ラッシュ・メモリ・ユニット１６の更新を行う。
【００２８】もし、マイクロプロセッサ１４が実行する
命令が、ＲＡＭキャッシュ２０に含まれない奇数のフラ
ッシュ・メモリ・アドレスに対しアクセスを必要とする
場合、マイクロプロセッサ１４は、本発明によれば、フ
ラッシュ・メモリ１６のアドレスＦLとＦHとの間に含ま
れた古い（変更されていない）データを消去し、そして
ＲＡＭキャッシュに含まれた変更されたデータの現在の
領域をその中に書き込む。この変更データをフラッシュ
・メモリ・ユニット１６へその発生元から首尾良く書き
戻せたとき（ ＦLとＦHとの間）、実行中のその命令が
必要とするデータを含む新たな領域のフラッシュ・メモ
リ・データは、前に述べたのと同じように、ＲＡＭキャ
ッシュ２０へコピーし、そしてその場合、フラッシュ・
メモリのその新たな領域は、好ましくは、ＲＡＭキャッ
シュ２０の容量とサイズが等しい。ＲＡＭキャッシュ２
０に含まれるフラッシュ・メモリ領域の記録を残すため
に、ＲＡＭキャッシュ２０の各アドレス内のデータに
は、それに対応するフラッシュ・メモリ・アドレスの指
示を含むようにする。したがって、ＲＡＭキャッシュ２
０の近傍の括弧内の例で示すように、開始ＲＡＭキャッ
シュ・アドレスＲＣSは、これに関連したフラッシュ・
メモリ・アドレスＦLを有し、そして終了ＲＡＭキャッ
シュ・アドレスＲＣEは、これに関連したフラッシュ・
メモリ・アドレスＦHを有する。
命令が、ＲＡＭキャッシュ２０に含まれない奇数のフラ
ッシュ・メモリ・アドレスに対しアクセスを必要とする
場合、マイクロプロセッサ１４は、本発明によれば、フ
ラッシュ・メモリ１６のアドレスＦLとＦHとの間に含ま
れた古い（変更されていない）データを消去し、そして
ＲＡＭキャッシュに含まれた変更されたデータの現在の
領域をその中に書き込む。この変更データをフラッシュ
・メモリ・ユニット１６へその発生元から首尾良く書き
戻せたとき（ ＦLとＦHとの間）、実行中のその命令が
必要とするデータを含む新たな領域のフラッシュ・メモ
リ・データは、前に述べたのと同じように、ＲＡＭキャ
ッシュ２０へコピーし、そしてその場合、フラッシュ・
メモリのその新たな領域は、好ましくは、ＲＡＭキャッ
シュ２０の容量とサイズが等しい。ＲＡＭキャッシュ２
０に含まれるフラッシュ・メモリ領域の記録を残すため
に、ＲＡＭキャッシュ２０の各アドレス内のデータに
は、それに対応するフラッシュ・メモリ・アドレスの指
示を含むようにする。したがって、ＲＡＭキャッシュ２
０の近傍の括弧内の例で示すように、開始ＲＡＭキャッ
シュ・アドレスＲＣSは、これに関連したフラッシュ・
メモリ・アドレスＦLを有し、そして終了ＲＡＭキャッ
シュ・アドレスＲＣEは、これに関連したフラッシュ・
メモリ・アドレスＦHを有する。
【００２９】上記のことから、ここで理解されるべきで
あるが、マイクロプロセッサ１４の実行する命令がＲＡ
Ｍキャッシュ２０に現在含まれていないフラッシュ・メ
モリ・データを必要とする毎に、フラッシュ・メモリ・
ユニット１６は、“更新”される、すなわち、ＲＡＭキ
ャッシュ２０の内容がそれに書き込まれる。しかし、本
発明では、ＥＣＭ１２の動作において、ＲＡＭキャッシ
ュ２０内のデータが長い時間にわたって変化しない時が
ありそうなことは認識している。したがって、データ消
失のリスクを低減するためには、マイクロプロセッサ１
４は、ＲＡＭキャッシュ２０の内容がフラッシュ・メモ
リ領域への最後のデータ集合をコピーしてから予め定め
た時間の間変化しなかった場合には、ＲＡＭキャッシュ
２０の内容を対応するフラッシュ・メモリ領域に自動的
に書き込むように動作可能である。好ましくは、その予
め定めた時間は、およそ２４時間に設定するが、ただし
本発明では、その予め定めた時間を、車両が連続動作状
態にあることが予測される時間よりも短いあるいはそれ
に等しい任意の時間とすることができる、と考えてい
る。
あるが、マイクロプロセッサ１４の実行する命令がＲＡ
Ｍキャッシュ２０に現在含まれていないフラッシュ・メ
モリ・データを必要とする毎に、フラッシュ・メモリ・
ユニット１６は、“更新”される、すなわち、ＲＡＭキ
ャッシュ２０の内容がそれに書き込まれる。しかし、本
発明では、ＥＣＭ１２の動作において、ＲＡＭキャッシ
ュ２０内のデータが長い時間にわたって変化しない時が
ありそうなことは認識している。したがって、データ消
失のリスクを低減するためには、マイクロプロセッサ１
４は、ＲＡＭキャッシュ２０の内容がフラッシュ・メモ
リ領域への最後のデータ集合をコピーしてから予め定め
た時間の間変化しなかった場合には、ＲＡＭキャッシュ
２０の内容を対応するフラッシュ・メモリ領域に自動的
に書き込むように動作可能である。好ましくは、その予
め定めた時間は、およそ２４時間に設定するが、ただし
本発明では、その予め定めた時間を、車両が連続動作状
態にあることが予測される時間よりも短いあるいはそれ
に等しい任意の時間とすることができる、と考えてい
る。
【００３０】上述のように、フラッシュ・メモリ・ユニ
ット１６は、本発明によれば、その偶数境界においての
みアドレス指定可能であるため、ワードおよびロング・
ワードのみをそれに記憶させるようにできる。一方、代
表的なＲＡＭ、例えばＲＡＭキャッシュ２０は、当該分
野では知られているように、偶数アドレスと奇数アドレ
スの一連の連続したものを含んでいる。したがって、奇
数フラッシュ・メモリ・アドレスに対するアクセスを要
求する命令を、対応するＲＡＭキャッシュ・アドレスに
適切にマップするためには、フラッシュ・メモリ・アド
レスをＲＡＭキャッシュ・アドレスに変換した後、その
ＲＡＭキャッシュ・アドレスを１アドレス位置だけオフ
セットさせるための対策を講じなければならない。
ット１６は、本発明によれば、その偶数境界においての
みアドレス指定可能であるため、ワードおよびロング・
ワードのみをそれに記憶させるようにできる。一方、代
表的なＲＡＭ、例えばＲＡＭキャッシュ２０は、当該分
野では知られているように、偶数アドレスと奇数アドレ
スの一連の連続したものを含んでいる。したがって、奇
数フラッシュ・メモリ・アドレスに対するアクセスを要
求する命令を、対応するＲＡＭキャッシュ・アドレスに
適切にマップするためには、フラッシュ・メモリ・アド
レスをＲＡＭキャッシュ・アドレスに変換した後、その
ＲＡＭキャッシュ・アドレスを１アドレス位置だけオフ
セットさせるための対策を講じなければならない。
【００３１】図３を参照すると、これには、フラッシュ
・メモリ・ユニット１６内に存在するワード又はロング
・ワードのデータに対するアクセスを要求する命令を処
理する、ソフトウェア・アルゴリズム１００の１実施例
について示している。前述のように、本発明では、８ビ
ット・データをフラッシュ・メモリ・ユニット１６に記
憶させるのを許可せず、これにより、それに対するバイ
ト・アクセスのどんな可能性も取り除く。理解されるべ
きであるが、アルゴリズム１００は、フラッシュ・メモ
リ・アドレスにアクセスするよう命令されたときのみ実
行し、したがってフラッシュ・メモリ・アドレスに対す
るアクセスを試行しないときにはアルゴリズム１００を
バイパスする。アルゴリズム１００（マイクロプロセッ
サ１４が実行可能）は、ステップ１０２で開始し、そし
てステップ１０４で、マイクロプロセッサ１４は、命令
の処理を開始する。その後、ステップ１０６で、プロセ
ッサ１４は、その命令が偶数または奇数のアドレスに対
するアクセスを要求しているか否かについて、既知の技
術にしたがって判定を行う。もしマイクロプロセッサ１
４が、ステップ１０６でその命令が奇数アドレスに対す
るアクセスを要求していると判定した場合、マイクロプ
ロセッサ１４は、ステップ１０８で、制御をアドレス・
エラー例外ハンドラ３０（図１）に渡し、そしてこのハ
ンドラは、ステップ１１０で出る前にアドレス例外ハン
ドラ・ルーチンを実行する。しかし、マイクロプロセッ
サ１４がステップ１０６で、その命令が偶数のフラッシ
ュ・メモリ位置に対するアクセスを要求していると判定
した場合、そのときには、マイクロプロセッサ１４は、
その命令を処理しそしてフラッシュ・メモリ・ユニット
１６との間で直接にワードまたはロング・ワードのアク
セスをする。フラッシュ・メモリ・ユニット１６に記憶
させるデータがワード（１６ビット）またはロング・ワ
ード（３２ビット）のいずれかの長さであることを要求
することにより、しかも偶数のフラッシュ・メモリ・ア
ドレスに対するアクセスを要求する命令を実行するとき
のみフラッシュ・メモリ・ユニット１６に直接アクセス
をすることにより、フラッシュ・メモリ・ユニット１６
との間でのアクセス時間は、通常、十分に速くなって、
その結果、マイクロプロセッサ１４の動作速度が有意に
影響を受けなくなる。
・メモリ・ユニット１６内に存在するワード又はロング
・ワードのデータに対するアクセスを要求する命令を処
理する、ソフトウェア・アルゴリズム１００の１実施例
について示している。前述のように、本発明では、８ビ
ット・データをフラッシュ・メモリ・ユニット１６に記
憶させるのを許可せず、これにより、それに対するバイ
ト・アクセスのどんな可能性も取り除く。理解されるべ
きであるが、アルゴリズム１００は、フラッシュ・メモ
リ・アドレスにアクセスするよう命令されたときのみ実
行し、したがってフラッシュ・メモリ・アドレスに対す
るアクセスを試行しないときにはアルゴリズム１００を
バイパスする。アルゴリズム１００（マイクロプロセッ
サ１４が実行可能）は、ステップ１０２で開始し、そし
てステップ１０４で、マイクロプロセッサ１４は、命令
の処理を開始する。その後、ステップ１０６で、プロセ
ッサ１４は、その命令が偶数または奇数のアドレスに対
するアクセスを要求しているか否かについて、既知の技
術にしたがって判定を行う。もしマイクロプロセッサ１
４が、ステップ１０６でその命令が奇数アドレスに対す
るアクセスを要求していると判定した場合、マイクロプ
ロセッサ１４は、ステップ１０８で、制御をアドレス・
エラー例外ハンドラ３０（図１）に渡し、そしてこのハ
ンドラは、ステップ１１０で出る前にアドレス例外ハン
ドラ・ルーチンを実行する。しかし、マイクロプロセッ
サ１４がステップ１０６で、その命令が偶数のフラッシ
ュ・メモリ位置に対するアクセスを要求していると判定
した場合、そのときには、マイクロプロセッサ１４は、
その命令を処理しそしてフラッシュ・メモリ・ユニット
１６との間で直接にワードまたはロング・ワードのアク
セスをする。フラッシュ・メモリ・ユニット１６に記憶
させるデータがワード（１６ビット）またはロング・ワ
ード（３２ビット）のいずれかの長さであることを要求
することにより、しかも偶数のフラッシュ・メモリ・ア
ドレスに対するアクセスを要求する命令を実行するとき
のみフラッシュ・メモリ・ユニット１６に直接アクセス
をすることにより、フラッシュ・メモリ・ユニット１６
との間でのアクセス時間は、通常、十分に速くなって、
その結果、マイクロプロセッサ１４の動作速度が有意に
影響を受けなくなる。
【００３２】次に、図４および図５を参照すると、これ
には、アルゴリズム１００のステップ１０８を実行する
ためのアドレス例外ハンドラ・アルゴリズムの１つの好
ましい実施例を示している。本発明によれば、奇数フラ
ッシュ・メモリ・アドレスにアクセスしようとするマイ
クロプロセッサ１４によるどのような試行も、アドレス
・エラーを発生し、そしてこれに対しマイクロプロセッ
サ１４は応答して、制御をアドレス・エラー例外ハンド
ラ３０に渡す。アドレス例外ハンドラ・アルゴリズム
は、ステップ２００で開始し、そしてステップ２０２
で、アドレス・エラー例外ハンドラ３０は、制御をハン
ドラ３０に渡す前に使用していたマイクロプロセッサ１
４のすべてのアドレス・レジスタおよびデータ・レジス
タの内容をセーブする。その後ステップ２０４におい
て、ハンドラ３０は、このハンドラ３０の動作をトリガ
したところの障害のあったすなわち奇数フラッシュ・メ
モリ・アドレスを識別するように動作可能となる。
には、アルゴリズム１００のステップ１０８を実行する
ためのアドレス例外ハンドラ・アルゴリズムの１つの好
ましい実施例を示している。本発明によれば、奇数フラ
ッシュ・メモリ・アドレスにアクセスしようとするマイ
クロプロセッサ１４によるどのような試行も、アドレス
・エラーを発生し、そしてこれに対しマイクロプロセッ
サ１４は応答して、制御をアドレス・エラー例外ハンド
ラ３０に渡す。アドレス例外ハンドラ・アルゴリズム
は、ステップ２００で開始し、そしてステップ２０２
で、アドレス・エラー例外ハンドラ３０は、制御をハン
ドラ３０に渡す前に使用していたマイクロプロセッサ１
４のすべてのアドレス・レジスタおよびデータ・レジス
タの内容をセーブする。その後ステップ２０４におい
て、ハンドラ３０は、このハンドラ３０の動作をトリガ
したところの障害のあったすなわち奇数フラッシュ・メ
モリ・アドレスを識別するように動作可能となる。
【００３３】本発明の１実施例においては、フラッシュ
・メモリ・アドレスへの読出しあるいは書込みを必要と
する命令は、ほんの数個（好ましくは５個）しかない。
したがって、ハンドラ３０は、ステップ２０４におい
て、マイクロプロセッサ１４内の１組のデータ・レジス
タを検査することにより、その数個の内の１つがマイク
ロプロセッサ１４により処理中であったかどうかを判定
する。もしそうであれば、その対応するデータ・レジス
タ内のデータをデコードして、その命令がアクセスを必
要とした奇数フラッシュ・メモリ・アドレスを判定す
る。一方、ハンドラ３０が、奇数フラッシュ・メモリ・
アドレスへのアクセス要求が命令により発生されたもの
ではなかったと判定した場合には、ハンドラ３０は、ア
ルゴリズム１００により使用された可能性のあるマイク
ロプロセッサ１４内の多数のアドレス・レジスタの検査
に進む。１実施例においては、４つのそのようなアドレ
ス・レジスタがある。もし、４つのアドレス・レジスタ
の内の任意のものが奇数アドレスを含んでいる場合、そ
のときには、その中の奇数アドレスは、それへのアクセ
スが要求されたフラッシュ・メモリ・アドレスであると
判定する。
・メモリ・アドレスへの読出しあるいは書込みを必要と
する命令は、ほんの数個（好ましくは５個）しかない。
したがって、ハンドラ３０は、ステップ２０４におい
て、マイクロプロセッサ１４内の１組のデータ・レジス
タを検査することにより、その数個の内の１つがマイク
ロプロセッサ１４により処理中であったかどうかを判定
する。もしそうであれば、その対応するデータ・レジス
タ内のデータをデコードして、その命令がアクセスを必
要とした奇数フラッシュ・メモリ・アドレスを判定す
る。一方、ハンドラ３０が、奇数フラッシュ・メモリ・
アドレスへのアクセス要求が命令により発生されたもの
ではなかったと判定した場合には、ハンドラ３０は、ア
ルゴリズム１００により使用された可能性のあるマイク
ロプロセッサ１４内の多数のアドレス・レジスタの検査
に進む。１実施例においては、４つのそのようなアドレ
ス・レジスタがある。もし、４つのアドレス・レジスタ
の内の任意のものが奇数アドレスを含んでいる場合、そ
のときには、その中の奇数アドレスは、それへのアクセ
スが要求されたフラッシュ・メモリ・アドレスであると
判定する。
【００３４】ステップ２０４からは、アルゴリズム実行
は、ステップ２０６に進み、そこで、ハンドラ３０は、
奇数フラッシュ・メモリ・アドレスへのアクセス要求が
発生したアドレス・エラーが、有効なアドレス・エラー
であるかどうか判定する。もしステップ２０４における
奇数アドレスに対する探索が、命令により発生されたも
のではなかったと示した場合、マイクロプロセッサの上
記４つのアドレス・レジスタのいずれも奇数アドレスを
含まないことを見出し、このときハンドラ３０は、真の
アドレス例外とみなしてステップ２０６からステップ２
１０に進み、そしてここでＥＣＭ１２をリセットする。
アルゴリズム実行は、ステップ２１０からステップ２２
８に続き、ここで、アルゴリズム制御をアルゴリズム１
００に戻す。一方、ステップ２０４における探索で、上
記奇数アドレスが命令により生じたものであるすなわち
マイクロプロセッサの４つのアドレス・レジスタの内の
１つに含まれているという判定が生じた場合、アルゴリ
ズム実行は、ステップ２０８に進む。
は、ステップ２０６に進み、そこで、ハンドラ３０は、
奇数フラッシュ・メモリ・アドレスへのアクセス要求が
発生したアドレス・エラーが、有効なアドレス・エラー
であるかどうか判定する。もしステップ２０４における
奇数アドレスに対する探索が、命令により発生されたも
のではなかったと示した場合、マイクロプロセッサの上
記４つのアドレス・レジスタのいずれも奇数アドレスを
含まないことを見出し、このときハンドラ３０は、真の
アドレス例外とみなしてステップ２０６からステップ２
１０に進み、そしてここでＥＣＭ１２をリセットする。
アルゴリズム実行は、ステップ２１０からステップ２２
８に続き、ここで、アルゴリズム制御をアルゴリズム１
００に戻す。一方、ステップ２０４における探索で、上
記奇数アドレスが命令により生じたものであるすなわち
マイクロプロセッサの４つのアドレス・レジスタの内の
１つに含まれているという判定が生じた場合、アルゴリ
ズム実行は、ステップ２０８に進む。
【００３５】ステップ２０８において、ハンドラ３０
は、奇数アドレスの所有状態にあり、そして先に進ん
で、この奇数アドレスがフラッシュ・メモリ１６の有効
アドレスであるかどうか判定を行う。好ましくは、ステ
ップ２０８の実行は、単に、奇数アドレスがＦSとＦEと
の間（図２参照）の範囲内にあるかどうかを判定するこ
とにより行う。もしその範囲内にない場合、ハンドラ３
０は、真のアドレス例外とみなし、したがってアルゴリ
ズム実行はステップ２１０に進む。もしステップ２０８
において、ハンドラ３０が、その奇数アドレスがフラッ
シュ・メモリ１６内の有効アドレスであると判定した場
合には、アルゴリズム実行はステップ２１２に進み、そ
してここでハンドラ３０は、ステップ２０４で識別した
その障害の起きたすなわち奇数のフラッシュ・メモリ・
アドレスが現在ＲＡＭキャッシュ２０に含まれているか
どうか判定する。
は、奇数アドレスの所有状態にあり、そして先に進ん
で、この奇数アドレスがフラッシュ・メモリ１６の有効
アドレスであるかどうか判定を行う。好ましくは、ステ
ップ２０８の実行は、単に、奇数アドレスがＦSとＦEと
の間（図２参照）の範囲内にあるかどうかを判定するこ
とにより行う。もしその範囲内にない場合、ハンドラ３
０は、真のアドレス例外とみなし、したがってアルゴリ
ズム実行はステップ２１０に進む。もしステップ２０８
において、ハンドラ３０が、その奇数アドレスがフラッ
シュ・メモリ１６内の有効アドレスであると判定した場
合には、アルゴリズム実行はステップ２１２に進み、そ
してここでハンドラ３０は、ステップ２０４で識別した
その障害の起きたすなわち奇数のフラッシュ・メモリ・
アドレスが現在ＲＡＭキャッシュ２０に含まれているか
どうか判定する。
【００３６】ステップ２１２において、マイクロプロセ
ッサ１４は、好ましくは、ＲＡＭキャッシュ２０の開始
アドレスまたは終了アドレス（ＲＣSまたはＲＣE）のい
ずれかに関連したフラッシュ・メモリ・アドレスをチェ
ックする。ＲＡＭキャッシュ２０のサイズを知ることに
より、マイクロプロセッサ１４は、ＲＡＭキャッシュ２
０のアドレスとその対応するフラッシュ・メモリ１６の
アドレスとの間のオフセットを容易に計算して、障害ア
ドレスがＲＡＭキャッシュ２０に現在含まれたフラッシ
ュ・メモリ・アドレスの範囲内のものかどうか判定を行
うことができる。
ッサ１４は、好ましくは、ＲＡＭキャッシュ２０の開始
アドレスまたは終了アドレス（ＲＣSまたはＲＣE）のい
ずれかに関連したフラッシュ・メモリ・アドレスをチェ
ックする。ＲＡＭキャッシュ２０のサイズを知ることに
より、マイクロプロセッサ１４は、ＲＡＭキャッシュ２
０のアドレスとその対応するフラッシュ・メモリ１６の
アドレスとの間のオフセットを容易に計算して、障害ア
ドレスがＲＡＭキャッシュ２０に現在含まれたフラッシ
ュ・メモリ・アドレスの範囲内のものかどうか判定を行
うことができる。
【００３７】もし、ステップ２１２において、命令が要
求した障害アドレスが、ＲＡＭキャッシュ２０に含まれ
ていない場合には、アルゴリズム実行はステップ２１４
に進み、ここで、マイクロプロセッサ１４は、ＲＡＭキ
ャッシュ２０に現在含まれているものに対応するフラッ
シュ・メモリ１６内のデータ領域を消去し、そして次に
ＲＡＭキャッシュ２０の現在の内容をフラッシュ・メモ
リ１６のその消去した領域に書き込み、これによりフラ
ッシュ・メモリ１６を、変更したデータで更新する。そ
の後、ステップ２１６において、マイクロプロセッサ
は、命令が要求した障害アドレスを含むフラッシュ・メ
モリ１６の新たな領域を、ＲＡＭキャッシュにコピーす
る。好ましくは、ＲＡＭキャッシュ２０へコピーするフ
ラッシュ・メモリ１６のその新たな領域の決定は、障害
アドレスから１６バイト減算し、そしてそれに先行する
偶数フラッシュ・アドレスをＦL（図２参照）として定
めることにより行う。このとき、ＦHは、ＦLにＲＡＭキ
ャッシュ２０のサイズを足したものとして定める。アド
レスＦLからＦHまでの中のデータは、次に、ＲＡＭキャ
ッシュ２０へコピーして、ＲＣSがＦLに対応しかつＲＣ
EがＦHに対応するようにする。ここで、そのようなデー
タ・コピー法は、本発明の１実施例では好ましいが、そ
れに本発明を限定するものと考えるべきではない、と理
解されたい。当業者であれば認識するように、多くの代
替技術を使用してフラッシュ・メモリ１６からＲＡＭキ
ャッシュ２０へデータのコピーを行うことができ、重要
なのは、単に、関心のあるフラッシュ・メモリ・アドレ
スに対応するデータ（障害アドレスに含まれたもの）を
少なくともＲＡＭキャッシュ２０にコピーすることであ
る。いずれの場合においても、アルゴリズム実行は、ス
テップ２１６から、そしてハンドラ３０がその障害アド
レスが現在ＲＡＭキャッシュ２０に含まれていると判定
したときにはステップ２１２から、ステップ２１８に進
む。
求した障害アドレスが、ＲＡＭキャッシュ２０に含まれ
ていない場合には、アルゴリズム実行はステップ２１４
に進み、ここで、マイクロプロセッサ１４は、ＲＡＭキ
ャッシュ２０に現在含まれているものに対応するフラッ
シュ・メモリ１６内のデータ領域を消去し、そして次に
ＲＡＭキャッシュ２０の現在の内容をフラッシュ・メモ
リ１６のその消去した領域に書き込み、これによりフラ
ッシュ・メモリ１６を、変更したデータで更新する。そ
の後、ステップ２１６において、マイクロプロセッサ
は、命令が要求した障害アドレスを含むフラッシュ・メ
モリ１６の新たな領域を、ＲＡＭキャッシュにコピーす
る。好ましくは、ＲＡＭキャッシュ２０へコピーするフ
ラッシュ・メモリ１６のその新たな領域の決定は、障害
アドレスから１６バイト減算し、そしてそれに先行する
偶数フラッシュ・アドレスをＦL（図２参照）として定
めることにより行う。このとき、ＦHは、ＦLにＲＡＭキ
ャッシュ２０のサイズを足したものとして定める。アド
レスＦLからＦHまでの中のデータは、次に、ＲＡＭキャ
ッシュ２０へコピーして、ＲＣSがＦLに対応しかつＲＣ
EがＦHに対応するようにする。ここで、そのようなデー
タ・コピー法は、本発明の１実施例では好ましいが、そ
れに本発明を限定するものと考えるべきではない、と理
解されたい。当業者であれば認識するように、多くの代
替技術を使用してフラッシュ・メモリ１６からＲＡＭキ
ャッシュ２０へデータのコピーを行うことができ、重要
なのは、単に、関心のあるフラッシュ・メモリ・アドレ
スに対応するデータ（障害アドレスに含まれたもの）を
少なくともＲＡＭキャッシュ２０にコピーすることであ
る。いずれの場合においても、アルゴリズム実行は、ス
テップ２１６から、そしてハンドラ３０がその障害アド
レスが現在ＲＡＭキャッシュ２０に含まれていると判定
したときにはステップ２１２から、ステップ２１８に進
む。
【００３８】ステップ２１８において、ハンドラ３０
は、マイクロプロセッサ１４内の障害アドレスの値を調
節して、それが、その発生した奇数フラッシュ・メモリ
・アドレスに１アドレス位置を足したものあるいはそれ
から１アドレス位置引いたもの(好ましくは引いたもの)
を指すようにする動作が可能である。そのようにする
と、マイクロプロセッサ１４内の障害アドレスを偶数値
に変化させ、この偶数値は、次に、関心のある実際のデ
ータを含むＲＡＭキャッシュ２０内のアドレス位置へと
適切にマップすることができる。さらに、ハンドラ３０
は、ステップ２１８でプログラム・カウンタから１カウ
ント減算し、その結果、プログラム・カウンタは、この
時点で、アドレス・エラー例外ハンドラ３０の動作をト
リガした命令を指すようになる。その後ステップ２２０
で、ハンドラ３０は、トレース・ビットをセットする。
は、マイクロプロセッサ１４内の障害アドレスの値を調
節して、それが、その発生した奇数フラッシュ・メモリ
・アドレスに１アドレス位置を足したものあるいはそれ
から１アドレス位置引いたもの(好ましくは引いたもの)
を指すようにする動作が可能である。そのようにする
と、マイクロプロセッサ１４内の障害アドレスを偶数値
に変化させ、この偶数値は、次に、関心のある実際のデ
ータを含むＲＡＭキャッシュ２０内のアドレス位置へと
適切にマップすることができる。さらに、ハンドラ３０
は、ステップ２１８でプログラム・カウンタから１カウ
ント減算し、その結果、プログラム・カウンタは、この
時点で、アドレス・エラー例外ハンドラ３０の動作をト
リガした命令を指すようになる。その後ステップ２２０
で、ハンドラ３０は、トレース・ビットをセットする。
【００３９】その後ステップ２２２で、アドレス・エラ
ーを生じさせた命令の再処理を行う。しかし、アドレス
・エラーを生じさせた障害フラッシュ・メモリ・アドレ
スが適切なＲＡＭキャッシュ・アドレスを指すように変
更されているので、その命令の再処理は、アドレス・エ
ラーを生じさせることはなく、むしろ、適切なＲＡＭキ
ャッシュ・アドレスに含まれたデータに対し操作を行
う。１つの命令を処理する度に、トレース・ビットをマ
イクロプロセッサ１４が検査して、それがセットされて
いるかどうか判定する。セットされていない場合、その
ときには、マイクロプロセッサ１４は上述のように続行
する。しかし、トレース・ビットがセットされていると
マイクロプロセッサ１４が判定した場合には、アルゴリ
ズム制御をトレース例外ハンドラ３２に渡す（図１参
照）。トレース例外ハンドラ３２の制御の下で、マイク
ロプロセッサ１４は、ステップ２２２からステップ２２
４に進むように動作可能となり、そしてステップ２２４
では、先に記憶したアドレス・レジスタおよびデータ・
レジスタの内容（図４のステップ２０２）を復元する。
ステップ１０４の命令が適切に実行された後にそれらレ
ジスタをその元の状態に復元することにより、この命令
が、将来実行されるときには、再びアドレス・エラーを
トリガしそしてそれが適切に取り扱われるようにする、
ということが必要である。ステップ２２４から、アルゴ
リズム実行はステップ２２６に進み、そしてここでトレ
ース・ビットをリセットし、そしてマイクロプロセッサ
１４の制御を命令プロセッサ２６に戻す。アルゴリズム
実行は、そこからステップ２２８に続き、ここで、アル
ゴリズム制御を図３のアルゴリズム１００に戻す。
ーを生じさせた命令の再処理を行う。しかし、アドレス
・エラーを生じさせた障害フラッシュ・メモリ・アドレ
スが適切なＲＡＭキャッシュ・アドレスを指すように変
更されているので、その命令の再処理は、アドレス・エ
ラーを生じさせることはなく、むしろ、適切なＲＡＭキ
ャッシュ・アドレスに含まれたデータに対し操作を行
う。１つの命令を処理する度に、トレース・ビットをマ
イクロプロセッサ１４が検査して、それがセットされて
いるかどうか判定する。セットされていない場合、その
ときには、マイクロプロセッサ１４は上述のように続行
する。しかし、トレース・ビットがセットされていると
マイクロプロセッサ１４が判定した場合には、アルゴリ
ズム制御をトレース例外ハンドラ３２に渡す（図１参
照）。トレース例外ハンドラ３２の制御の下で、マイク
ロプロセッサ１４は、ステップ２２２からステップ２２
４に進むように動作可能となり、そしてステップ２２４
では、先に記憶したアドレス・レジスタおよびデータ・
レジスタの内容（図４のステップ２０２）を復元する。
ステップ１０４の命令が適切に実行された後にそれらレ
ジスタをその元の状態に復元することにより、この命令
が、将来実行されるときには、再びアドレス・エラーを
トリガしそしてそれが適切に取り扱われるようにする、
ということが必要である。ステップ２２４から、アルゴ
リズム実行はステップ２２６に進み、そしてここでトレ
ース・ビットをリセットし、そしてマイクロプロセッサ
１４の制御を命令プロセッサ２６に戻す。アルゴリズム
実行は、そこからステップ２２８に続き、ここで、アル
ゴリズム制御を図３のアルゴリズム１００に戻す。
【００４０】上述から理解されるように、本発明は、フ
ラッシュ・メモリ・ユニット１６内のデータ領域をＲＡ
Ｍキャッシュ２０に対し出し入れする移動を、そのよう
な領域内のデータをマイクロプロセッサ１４が処理する
命令が必要とするときに行うよう動作可能である。ワー
ド（１６ビット）とロング・ワード（３２ビット）のデ
ータのみをフラッシュ・メモリ・ユニット１６に記憶す
るよう許可するため、フラッシュ・メモリ・ユニット１
６は、その偶数境界においてのみアドレス指定可能であ
る。奇数メモリ・アドレスのアクセスを可能とするた
め、マイクロプロセッサ１４は、ＲＡＭキャッシュ２０
に記憶した対応するすべてのデータを奇数整列させるよ
う動作可能である。これは、ＲＡＭキャッシュ２０に含
まれたフラッシュ・メモリ・アドレスすべてを、それへ
のアクセスを要求する命令によるアクセスのため、対応
する奇数アドレスにマップすることにより行う。
ラッシュ・メモリ・ユニット１６内のデータ領域をＲＡ
Ｍキャッシュ２０に対し出し入れする移動を、そのよう
な領域内のデータをマイクロプロセッサ１４が処理する
命令が必要とするときに行うよう動作可能である。ワー
ド（１６ビット）とロング・ワード（３２ビット）のデ
ータのみをフラッシュ・メモリ・ユニット１６に記憶す
るよう許可するため、フラッシュ・メモリ・ユニット１
６は、その偶数境界においてのみアドレス指定可能であ
る。奇数メモリ・アドレスのアクセスを可能とするた
め、マイクロプロセッサ１４は、ＲＡＭキャッシュ２０
に記憶した対応するすべてのデータを奇数整列させるよ
う動作可能である。これは、ＲＡＭキャッシュ２０に含
まれたフラッシュ・メモリ・アドレスすべてを、それへ
のアクセスを要求する命令によるアクセスのため、対応
する奇数アドレスにマップすることにより行う。
【００４１】マイクロプロセッサ１４が処理する命令が
偶数のフラッシュ・メモリ・アドレスへのアクセスを要
求する場合、データは、直接に、フラッシュ・メモリ・
ユニット１６から検索し、それに対し操作を行い、ある
いはそのユニット１６に記憶する。一方、そのような命
令が奇数のフラッシュ・メモリ・アドレスへのアクセス
を要求するときには、データは、奇数整列したデータを
含むＲＡＭキャッシュ２０から検索し、それに対し操作
を行い、あるいはそのキャッシュ２０に記憶する。ＲＡ
Ｍキャッシュ２０からのデータは、フラッシュ・メモリ
・ユニット１６の適当な領域に対し書き戻すが、これ
は、そのフラッシュ・メモリ・ユニット１６の新たな領
域にコピーするか、あるいはその前のコピーから所定時
間内にその中にコピーするそのような新たな領域がない
場合には周期的に行う。
偶数のフラッシュ・メモリ・アドレスへのアクセスを要
求する場合、データは、直接に、フラッシュ・メモリ・
ユニット１６から検索し、それに対し操作を行い、ある
いはそのユニット１６に記憶する。一方、そのような命
令が奇数のフラッシュ・メモリ・アドレスへのアクセス
を要求するときには、データは、奇数整列したデータを
含むＲＡＭキャッシュ２０から検索し、それに対し操作
を行い、あるいはそのキャッシュ２０に記憶する。ＲＡ
Ｍキャッシュ２０からのデータは、フラッシュ・メモリ
・ユニット１６の適当な領域に対し書き戻すが、これ
は、そのフラッシュ・メモリ・ユニット１６の新たな領
域にコピーするか、あるいはその前のコピーから所定時
間内にその中にコピーするそのような新たな領域がない
場合には周期的に行う。
【００４２】
【発明の効果】本発明は、内燃エンジンの動作中にフラ
ッシュ・メモリからワードおよびロング・ワードのデー
タをアクセスし更新するたための信頼性のある方法を提
供するものである。ワードおよびロング・ワードのアク
セスのみを許容するため、また偶数アドレス指定される
データを要求する命令に対してのみフラッシュ・メモリ
・ユニット１６から直接アクセスするため、フラッシュ
・メモリ・ユニット１６との間でのアクセス時間は、典
型的には十分高速となって、マイクロプロセッサ１４の
処理速度にそれほど影響を与えることはない。さらに、
ＲＡＭキャッシュ２０が比較的少ない量のデータしか含
まないので、フラッシュ・メモリ・ユニット１６の更新
は、それにより同様に、マイクロプロセッサ１４の処理
速度にそれほど影響を与えない。したがって、フラッシ
ュ・メモリ・ユニット１６内のデータは、本発明によれ
ば、従来技術のシステムのようなエンジン遮断前のみで
はなく、エンジン動作の間に更新することができる。
ッシュ・メモリからワードおよびロング・ワードのデー
タをアクセスし更新するたための信頼性のある方法を提
供するものである。ワードおよびロング・ワードのアク
セスのみを許容するため、また偶数アドレス指定される
データを要求する命令に対してのみフラッシュ・メモリ
・ユニット１６から直接アクセスするため、フラッシュ
・メモリ・ユニット１６との間でのアクセス時間は、典
型的には十分高速となって、マイクロプロセッサ１４の
処理速度にそれほど影響を与えることはない。さらに、
ＲＡＭキャッシュ２０が比較的少ない量のデータしか含
まないので、フラッシュ・メモリ・ユニット１６の更新
は、それにより同様に、マイクロプロセッサ１４の処理
速度にそれほど影響を与えない。したがって、フラッシ
ュ・メモリ・ユニット１６内のデータは、本発明によれ
ば、従来技術のシステムのようなエンジン遮断前のみで
はなく、エンジン動作の間に更新することができる。
【００４３】本発明について、図面並びに以上の記述で
詳細に図示し説明したが、これらは、例示的で限定的な
性質のものではなく、好ましい実施例のみを図示し記述
したに過ぎないこと、本発明の範囲内に入るあらゆる変
更および修正についてもその保護を希望していること
は、理解されるべきである。
詳細に図示し説明したが、これらは、例示的で限定的な
性質のものではなく、好ましい実施例のみを図示し記述
したに過ぎないこと、本発明の範囲内に入るあらゆる変
更および修正についてもその保護を希望していること
は、理解されるべきである。
【図１】本発明の1つの面による、エンジン動作の間に
フラッシュ・メモリにアクセスするための制御システム
の１実施例を図式的に例示したものである。
フラッシュ・メモリにアクセスするための制御システム
の１実施例を図式的に例示したものである。
【図２】図1のフラッシュ・メモリ要素とＲＡＭキャッ
シュ要素との間の関係を示すブロック図。
シュ要素との間の関係を示すブロック図。
【図３】本発明の別の面による、図1の制御システム内
のフラッシュ・メモリに対するアクセスを管理するソフ
トウェア・アルゴリズムの１実施例を示すフローチャー
ト。
のフラッシュ・メモリに対するアクセスを管理するソフ
トウェア・アルゴリズムの１実施例を示すフローチャー
ト。
【図４】本発明のさらに別の面による、図1の制御シス
テム内の奇数フラッシュ・メモリ・アドレスに対するア
クセス要求を扱うソフトウェア・アルゴリズムの１実施
例を示すフローチャート。
テム内の奇数フラッシュ・メモリ・アドレスに対するア
クセス要求を扱うソフトウェア・アルゴリズムの１実施
例を示すフローチャート。
【図５】図4のフローチャートの続きである。
１０：自動車エンジン制御システム １２：エンジン制御モジュール（ＥＣＭ） １４：マイクロプロセッサ １６：フラッシュ・メモリ・ユニット １８：ランダム・アクセス・メモリ（ＲＡＭ）ユニット ２４：出力
Claims (22)
- 【請求項１】フラッシュ・メモリにアクセスするための
アクセス方法であって、 補助メモリを設けるステップであって、前記補助メモリ
は、前記フラッシュ・メモリよりも実質上より高速のア
クセス速度を有し、かつその一部分を、前記フラッシュ
・メモリよりも実質上より小さいデータ記憶容量を有す
るキャッシュとして定めている、前記の設けるステップ
と、 前記フラッシュ・メモリの第１の領域に記憶されたデー
タを、前記補助メモリのキャッシュへコピーするステッ
プと、 前記補助メモリ・キャッシュ内の前記コピーしたデータ
の任意のものに操作を行うステップと、 前記補助メモリ・キャッシュ内の前記操作を行ったデー
タを、前記コピーするステップから予め定めた時間経過
後に、かつ前記補助メモリ・キャッシュに現在含まれて
いないフラッシュ・メモリ・データへのアクセスの試行
に応答して、前記フラッシュ・メモリの前記第１領域へ
書き戻すステップと、から成るアクセス方法。 - 【請求項２】請求項１記載の方法であって、前記補助メ
モリ・キャッシュの前記データ記憶容量は、前記フラッ
シュ・メモリの前記第１領域に記憶されるデータ量と等
しいこと、を特徴とするアクセス方法。 - 【請求項３】請求項２記載の方法であって、前記フラッ
シュ・メモリの前記第１領域に記憶される前記データ量
は、前記フラッシュ・メモリの前記第２の領域に記憶さ
れるデータ量と等しいこと、を特徴とするアクセス方
法。 - 【請求項４】請求項１記載の方法であって、前記予め定
めた時間は、ほぼ２４時間であること、を特徴とするア
クセス方法。 - 【請求項５】請求項１記載の方法であって、前記フラッ
シュ・メモリの前記第１領域は、多数のデータ・エント
リを含み、各該エントリは、これと関連したフラッシュ
・メモリ・アドレスを有すること、を特徴とするアクセ
ス方法。 - 【請求項６】請求項５記載の方法であって、前記補助メ
モリ・キャッシュは、前記コピーするステップの完了後
に対応する数のデータ・エントリを含み、各前記キャッ
シュのデータ・エントリは、キャッシュ・アドレスと、
これに関連した対応するフラッシュ・メモリ・アドレス
とを有すること、を特徴とするアクセス方法。 - 【請求項７】請求項１記載の方法であって、前記フラッ
シュ・メモリおよび前記補助メモリは、自動車のエンジ
ン制御システムの一部分であり、また前記方法は、エン
ジン動作の間に動作可能であること、を特徴とするアク
セス方法。 - 【請求項８】請求項１記載の方法であって、さらに、前
記フラッシュ・メモリの第２の領域に記憶されたデータ
を、前記補助メモリ・キャッシュ内の前記操作を行った
データを前記フラッシュ・メモリの前記第１領域へ書き
戻した後に、前記補助メモリ・キャッシュへコピーする
ステップを含み、前記フラッシュ・メモリの前記第２領
域に記憶された前記データは、前記補助メモリ・キャッ
シュに現在含まれていない前記フラッシュ・メモリ・デ
ータを含むこと、を特徴とするアクセス方法。 - 【請求項９】自動車電子制御システムであって、 フラッシュ・メモリ・ユニットと、 前記フラッシュ・メモリ・ユニットよりも実質上より小
さいデータ記憶容量を有するキャッシュとして、その一
部分を定めている補助メモリ・ユニットと、 プロセッサであって、前記フラッシュ・メモリ・ユニッ
トの第１の領域に記憶されたデータを、前記補助メモリ
・ユニットの前記キャッシュへコピーする手段と、前記
フラッシュ・メモリ・ユニットの第１の領域から前記補
助メモリ・ユニットの前記キャッシュへコピーしてから
予め定めた時間経過と、前記補助メモリ・ユニットの前
記キャッシュに現在含まれていないフラッシュ・メモリ
・データに対するアクセスの試行と、の内の一方の後
に、前記補助メモリ・ユニットの前記キャッシュ内のデ
ータを前記フラッシュ・メモリの前記第１領域へ書き戻
す手段と、を有する前記のプロセッサと、から成る自動
車電子制御システム。 - 【請求項１０】請求項９記載のシステムであって、前記
補助メモリ・ユニットの前記キャッシュの前記データ記
憶容量は、前記フラッシュ・メモリ・ユニットの前記第
１領域に記憶されるデータ量と等しいこと、を特徴とす
る自動車電子制御システム。 - 【請求項１１】請求項１０記載のシステムであって、前
記フラッシュ・メモリ・ユニットの前記第１領域に記憶
される前記データ量は、前記フラッシュ・メモリ・ユニ
ットの前記第２の領域に記憶されるデータ量と等しいこ
と、を特徴とする自動車電子制御システム。 - 【請求項１２】請求項９記載のシステムであって、前記
予め定めた時間は、ほぼ２４時間であること、を特徴と
する自動車電子制御システム。 - 【請求項１３】請求項９記載のシステムであって、前記
フラッシュ・メモリ・ユニットの前記第１領域は、多数
のデータ・エントリを含み、各該エントリは、これと関
連したフラッシュ・メモリ・アドレスを有すること、を
特徴とする自動車電子制御システム。 - 【請求項１４】請求項１３記載のシステムであって、前
記補助メモリ・ユニットの前記キャッシュは、前記フラ
ッシュ・メモリ・ユニット内の前記多数のデータ・エン
トリと同じ対応する数のデータ・エントリを含み、前記
補助メモリ・ユニットの前記キャッシュの前記多数のデ
ータ・エントリの各々は、キャッシュ・アドレスと、こ
れに関連した対応するフラッシュ・メモリ・アドレスと
を有すること、を特徴とする自動車電子制御システム。 - 【請求項１５】偶数アドレスにおいてのみアドレス指定
可能なフラッシュ・メモリと、補助メモリと、に接続し
たプロセッサを有する制御システムにおいて、前記フラ
ッシュ・メモリにアクセスするためのアクセス方法であ
って、 前記フラッシュ・メモリのアドレスに含まれたデータへ
のアクセスを要求する命令を前記プロセッサに与えるス
テップと、 前記命令を処理し、そして前記命令が前記フラッシュ・
メモリの偶数アドレスへのアクセスを要求する場合に、
前記フラッシュ・メモリの前記アドレスに含まれた前記
データに対し操作を行うステップと、 前記命令が前記フラッシュ・メモリの奇数アドレスへの
アクセスを要求する場合に、 前記フラッシュ・メモリの前記奇数アドレスに含まれた
前記データが前記補助メモリのアドレスにさらに含まれ
ていることを確保するステップと、 前記命令を処理し、そして前記命令がアクセスを要求す
る前記フラッシュ・メモリの前記奇数アドレスを前記補
助メモリの前記アドレスにマップした後に、前記補助メ
モリの前記アドレスに含まれた前記データに対し操作を
行うステップと、のステップを実行するステップと、か
ら成るアクセス方法。 - 【請求項１６】請求項１５記載の方法であって、さら
に、前記補助メモリの前記アドレスに含まれた前記操作
を行ったデータを、前記フラッシュ・メモリの前記アド
レスへ書き戻すステップ、を含むこと、を特徴とするア
クセス方法。 - 【請求項１７】請求項１５記載の方法であって、前記確
保するステップは、 前記フラッシュ・メモリの前記アドレスに含まれた前記
データが、前記補助メモリの前記アドレスに含まれてい
るかどうか判定するステップと、 前記フラッシュ・メモリの前記アドレスに含まれた前記
データが、前記補助メモリの前記アドレスに含まれてい
ない場合、前記フラッシュ・メモリの前記アドレスに含
まれた前記データを前記補助メモリの前記アドレスへコ
ピーするステップと、を含むこと、を特徴とするアクセ
ス方法。 - 【請求項１８】請求項１７記載の方法であって、さら
に、前記フラッシュ・メモリの前記アドレスに含まれた
前記データが前記補助メモリの前記アドレスに含まれて
いない場合に、前記補助メモリの前記アドレスに含まれ
たデータを、前記コピーするステップの前に前記フラッ
シュ・メモリの対応するアドレスに書き込むステップ、
を含むこと、を特徴とするアクセス方法。 - 【請求項１９】請求項１５記載の方法であって、前記フ
ラッシュ・メモリおよび前記補助メモリは、自動車のエ
ンジン制御システムの一部分であり、また前記方法は、
エンジン動作の間に動作可能であること、を特徴とする
アクセス方法。 - 【請求項２０】自動車電子制御システムであって、 偶数アドレスにおいてのみアクセス可能なフラッシュ・
メモリ・ユニットと、 前記フラッシュ・メモリ・ユニットよりも実質上より小
さいデータ記憶容量を有するキャッシュとして、その一
部分を定めている補助メモリ・ユニットと、 プロセッサであって、前記フラッシュ・メモリのアドレ
スに含まれたデータへのアクセスを要求する命令を処理
する処理手段を有し、前記プロセッサは、前記命令を処
理し、そして前記命令が前記フラッシュ・メモリの偶数
アドレスへのアクセスを要求する場合に、前記フラッシ
ュ・メモリの前記アドレスに含まれた前記データに対し
操作を行い、前記命令が前記フラッシュ・メモリ・ユニ
ットの奇数アドレスへのアクセスを要求する場合に、前
記フラッシュ・メモリの前記アドレスに含まれた前記デ
ータが前記キャッシュのアドレスにさらに含まれている
ことを確保し、そして前記命令がアクセスを要求する前
記フラッシュ・メモリの前記アドレスを前記キャッシュ
の前記アドレスにマップした後に、前記キャッシュの前
記アドレスに含まれた前記データに対し操作を行う、前
記のプロセッサと、から成る自動車電子制御システム。 - 【請求項２１】請求項２０記載のシステムであって、前
記の確保する手段は、前記フラッシュ・メモリ・ユニッ
トの前記アドレスに含まれた前記データが、前記キャッ
シュの前記アドレスに含まれているかどうか判定する手
段と、 前記フラッシュ・メモリ・ユニットの前記アドレスに含
まれた前記データが、前記キャッシュの前記アドレスに
含まれていない場合、前記フラッシュ・メモリ・ユニッ
トの前記アドレスに含まれた前記データを前記キャッシ
ュの前記アドレスへコピーする手段と、を含むこと、を
特徴とする自動車電子制御システム。 - 【請求項２２】請求項２１記載のシステムであって、前
記の確保する手段は、さらに、前記フラッシュ・メモリ
・ユニットの前記アドレスに含まれた前記データが前記
キャッシュの前記アドレスに含まれていない場合に、前
記フラッシュ・メモリ・ユニットの前記アドレスに含ま
れた前記データを前記キャッシュの前記アドレスにコピ
ーする前に、前記キャッシュの前記アドレスに含まれた
データを、前記フラッシュ・メモリ・ユニットの対応す
るアドレスに書き込む手段、を含むこと、を特徴とする
自動車電子制御システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US723525 | 1985-04-15 | ||
| US72352596A | 1996-09-30 | 1996-09-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10207768A true JPH10207768A (ja) | 1998-08-07 |
Family
ID=24906636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9264109A Pending JPH10207768A (ja) | 1996-09-30 | 1997-09-29 | エンジン動作中におけるフラッシュ・メモリにアクセスするための方法および装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6272587B1 (ja) |
| EP (1) | EP0834812A1 (ja) |
| JP (1) | JPH10207768A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006127245A (ja) * | 2004-10-29 | 2006-05-18 | Ricoh Co Ltd | 電子機器システム |
| JP2006178867A (ja) * | 2004-12-24 | 2006-07-06 | Nec Saitama Ltd | フラッシュメモリを用いたｃｐｕシステム、フラッシュメモリ保護回路およびそのフラッシュメモリ保護方法 |
| JP2008530697A (ja) * | 2005-02-15 | 2008-08-07 | マックスウェル テクノロジーズ， インク | 電子システムでプロセッサキャッシュを効果的に利用するための方法論 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3733218B2 (ja) * | 1997-09-30 | 2006-01-11 | キヤノン株式会社 | 中継装置及びその制御方法及び記憶媒体 |
| KR100322006B1 (ko) * | 1999-06-09 | 2002-02-06 | 윤종용 | 펌웨어 보드의 프로그램을 변경하기 위한 장치 및 방법 |
| JP3578265B2 (ja) * | 1999-11-19 | 2004-10-20 | 日本電気株式会社 | 不揮発性メモリへのデータ書き込み方法および情報処理装置ならびに記録媒体 |
| US7080205B2 (en) * | 2000-03-29 | 2006-07-18 | Fujitsu Siemens Computer Gmbh | Arrangement and method for reducing the processing time of a data processing device |
| US6725346B1 (en) * | 2000-04-04 | 2004-04-20 | Motorola, Inc. | Method and apparatus for overlaying memory in a data processing system |
| US6801994B2 (en) * | 2000-12-20 | 2004-10-05 | Microsoft Corporation | Software management systems and methods for automotive computing devices |
| JP4017177B2 (ja) * | 2001-02-28 | 2007-12-05 | スパンション エルエルシー | メモリ装置 |
| US6681208B2 (en) * | 2001-09-25 | 2004-01-20 | Motorola, Inc. | Text-to-speech native coding in a communication system |
| EP1260907A1 (de) * | 2001-10-16 | 2002-11-27 | Siemens Schweiz AG | Verfahren zur persistenten Speicherung von Daten |
| JP2003256228A (ja) * | 2002-02-28 | 2003-09-10 | Denso Corp | プログラム書換装置 |
| JP3875139B2 (ja) * | 2002-04-24 | 2007-01-31 | Ｎｅｃエレクトロニクス株式会社 | 不揮発性半導体記憶装置、そのデータ書き込み制御方法およびプログラム |
| US20050251305A1 (en) * | 2002-06-03 | 2005-11-10 | Junkei Sato | Electronic control apparatus |
| JP2004005296A (ja) * | 2002-06-03 | 2004-01-08 | Motorola Inc | 電子制御装置 |
| US6928362B2 (en) * | 2003-06-06 | 2005-08-09 | John Meaney | System and method for real time programmability of an engine control unit |
| US7412581B2 (en) * | 2003-10-28 | 2008-08-12 | Renesas Technology America, Inc. | Processor for virtual machines and method therefor |
| TWI289304B (en) * | 2004-02-17 | 2007-11-01 | Hon Hai Prec Ind Co Ltd | Data structure design system and method for prolonging useful life of FRAM |
| US7882299B2 (en) * | 2004-12-21 | 2011-02-01 | Sandisk Corporation | System and method for use of on-chip non-volatile memory write cache |
| US7437599B2 (en) | 2005-02-15 | 2008-10-14 | Maxwell Technologies, Inc. | System and method for effectively implementing an immunity mode in an electronic device |
| US20070100893A1 (en) * | 2005-10-31 | 2007-05-03 | Sigmatel, Inc. | System and method for accessing data from a memory device |
| US20080040544A1 (en) * | 2006-08-08 | 2008-02-14 | Jason Caulkins | Computer System For Reading And Writing Data |
| US8959311B2 (en) * | 2006-08-25 | 2015-02-17 | Texas Instruments Incorporated | Methods and systems involving secure RAM |
| US8630418B2 (en) * | 2011-01-05 | 2014-01-14 | International Business Machines Corporation | Secure management of keys in a key repository |
| WO2020227878A1 (zh) * | 2019-05-13 | 2020-11-19 | 华为技术有限公司 | 一种调度存储器中数据的方法、数据调度设备及系统 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4298929A (en) | 1979-01-26 | 1981-11-03 | International Business Machines Corporation | Integrated multilevel storage hierarchy for a data processing system with improved channel to memory write capability |
| BR8406089A (pt) | 1983-11-30 | 1985-09-24 | Fujitsu Ltd | Processo para controlar memoria intermediaria em aparelho de processamento de dados |
| JPS63220342A (ja) | 1987-03-10 | 1988-09-13 | Fujitsu Ltd | ブロツクアクセス方式 |
| US5127097A (en) | 1987-11-09 | 1992-06-30 | Mitsubishi Denki Kabushiki Kaisha | Memory writing apparatus |
| US5535328A (en) * | 1989-04-13 | 1996-07-09 | Sandisk Corporation | Non-volatile memory system card with flash erasable sectors of EEprom cells including a mechanism for substituting defective cells |
| EP1031992B1 (en) | 1989-04-13 | 2006-06-21 | SanDisk Corporation | Flash EEPROM system |
| US5359569A (en) | 1991-10-29 | 1994-10-25 | Hitachi Ltd. | Semiconductor memory |
| JP2610737B2 (ja) | 1991-12-20 | 1997-05-14 | シャープ株式会社 | 記録再生装置 |
| JPH0750558B2 (ja) | 1992-09-22 | 1995-05-31 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 一括消去型不揮発性メモリ |
| US5488711A (en) | 1993-04-01 | 1996-01-30 | Microchip Technology Incorporated | Serial EEPROM device and associated method for reducing data load time using a page mode write cache |
| KR970008188B1 (ko) * | 1993-04-08 | 1997-05-21 | 가부시끼가이샤 히다찌세이사꾸쇼 | 플래시메모리의 제어방법 및 그것을 사용한 정보처리장치 |
| US5726937A (en) * | 1994-01-31 | 1998-03-10 | Norand Corporation | Flash memory system having memory cache |
| US6026027A (en) * | 1994-01-31 | 2000-02-15 | Norand Corporation | Flash memory system having memory cache |
| US5586291A (en) | 1994-12-23 | 1996-12-17 | Emc Corporation | Disk controller with volatile and non-volatile cache memories |
| US5592616A (en) | 1995-06-07 | 1997-01-07 | Dell Usa, Lp | Method for performing efficient memory testing on large memory arrays using test code executed from cache memory |
| US5696929A (en) * | 1995-10-03 | 1997-12-09 | Intel Corporation | Flash EEPROM main memory in a computer system |
| US5787445A (en) * | 1996-03-07 | 1998-07-28 | Norris Communications Corporation | Operating system including improved file management for use in devices utilizing flash memory as main memory |
-
1997
- 1997-09-26 EP EP97307579A patent/EP0834812A1/en not_active Withdrawn
- 1997-09-29 JP JP9264109A patent/JPH10207768A/ja active Pending
-
1999
- 1999-05-12 US US09/310,283 patent/US6272587B1/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006127245A (ja) * | 2004-10-29 | 2006-05-18 | Ricoh Co Ltd | 電子機器システム |
| JP2006178867A (ja) * | 2004-12-24 | 2006-07-06 | Nec Saitama Ltd | フラッシュメモリを用いたｃｐｕシステム、フラッシュメモリ保護回路およびそのフラッシュメモリ保護方法 |
| JP2008530697A (ja) * | 2005-02-15 | 2008-08-07 | マックスウェル テクノロジーズ， インク | 電子システムでプロセッサキャッシュを効果的に利用するための方法論 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6272587B1 (en) | 2001-08-07 |
| EP0834812A1 (en) | 1998-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6272587B1 (en) | Method and apparatus for transfer of data between cache and flash memory in an internal combustion engine control system | |
| US7506103B2 (en) | Cache operation with non-cache memory | |
| US7373452B2 (en) | Controller for controlling nonvolatile memory | |
| US20070016719A1 (en) | Memory device including nonvolatile memory and memory controller | |
| US20050080986A1 (en) | Priority-based flash memory control apparatus for XIP in serial flash memory,memory management method using the same, and flash memory chip thereof | |
| US20030028728A1 (en) | Cache memory control device | |
| KR960024987A (ko) | 축소된 요구 블로킹을 갖는 캐시메모리 | |
| US6931495B2 (en) | Processor and method of arithmetic processing thereof | |
| US8069312B2 (en) | Apparatus, circuit and method of controlling memory initialization | |
| US20080256296A1 (en) | Information processing apparatus and method for caching data | |
| US7398425B2 (en) | Information processing apparatus including NAND flash memory, and information processing method for the same | |
| US6738887B2 (en) | Method and system for concurrent updating of a microcontroller's program memory | |
| JPH04336641A (ja) | 処理システムにおける使用のためのデータキャッシュおよび方法 | |
| US6928511B2 (en) | Method and system for managing virtual memory | |
| US6480940B1 (en) | Method of controlling cache memory in multiprocessor system and the multiprocessor system based on detection of predetermined software module | |
| US7107407B2 (en) | Arithmetic unit with reduced startup time and method of loading data | |
| JP2659007B2 (ja) | 情報処理方法及び装置 | |
| JPH0784886A (ja) | キャッシュメモリ制御方法およびキャッシュメモリ制御装置 | |
| JPH0784879A (ja) | キャッシュメモリ装置 | |
| JPH0210446A (ja) | バッファ記憶装置 | |
| JPH0628258A (ja) | マイクロプロセッサ | |
| JPS63247852A (ja) | キヤツシユメモリ制御方法 | |
| JP2000148587A (ja) | 記憶装置および記憶領域の決定方法 | |
| JP2002024088A (ja) | データ処理装置 | |
| JPH113288A (ja) | キャッシュメモリ装置およびキャッシュメモリの障害制御方法 |