JPH10209111A - Method and apparatus for manufacturing semiconductor device - Google Patents

Method and apparatus for manufacturing semiconductor device

Info

Publication number
JPH10209111A
JPH10209111A JP1115597A JP1115597A JPH10209111A JP H10209111 A JPH10209111 A JP H10209111A JP 1115597 A JP1115597 A JP 1115597A JP 1115597 A JP1115597 A JP 1115597A JP H10209111 A JPH10209111 A JP H10209111A
Authority
JP
Japan
Prior art keywords
temperature
desorption
semiconductor substrate
substrate
drying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1115597A
Other languages
Japanese (ja)
Inventor
Hisami Motai
久実 甕
Toshihiko Itoga
敏彦 糸賀
Takashi Irie
隆史 入江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1115597A priority Critical patent/JPH10209111A/en
Publication of JPH10209111A publication Critical patent/JPH10209111A/en
Pending legal-status Critical Current

Links

Landscapes

  • Cleaning Or Drying Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 イソプロピルアルコール蒸気乾燥後のシリコ
ン基板表面の吸着物等を除去する半導体装置の製造方法
を提供する。 【解決手段】 フッ酸洗浄(水素終端化処理)後イソプ
ロピルアルコール蒸気乾燥を行ったシリコン基板に対し
て、清浄雰囲気中でイソプロピルアルコールの脱離強度
ピーク時の温度以上で、かつ終端水素の脱離強度ピーク
時の温度よりも低い温度で一定時間の加熱を施して残留
イソプロピルアルコール等を脱離させ、その後に酸化膜
形成処理等を行う。 【効果】 シリコン基板表面を安定化している終端水素
に影響を与えることなく、効果的に基板表面に吸着した
汚染物を除去することができる。
(57) [Problem] To provide a method of manufacturing a semiconductor device for removing adsorbed substances and the like on a silicon substrate surface after isopropyl alcohol vapor drying. SOLUTION: A silicon substrate that has been subjected to isopropyl alcohol vapor drying after hydrofluoric acid cleaning (hydrogen termination treatment) is subjected to desorption of terminal hydrogen at a temperature not lower than the peak intensity of isopropyl alcohol desorption intensity in a clean atmosphere. Heating is performed at a temperature lower than the temperature at the time of the intensity peak for a certain period of time to remove residual isopropyl alcohol and the like, and thereafter, an oxide film forming process and the like are performed. [Effect] Contaminants adsorbed on the substrate surface can be effectively removed without affecting the terminal hydrogen that stabilizes the silicon substrate surface.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の製造方
法および装置に関し、特にイソプロピルアルコールを用
いた蒸気乾燥後の半導体基板の表面処理加工に適用して
有効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and an apparatus for manufacturing a semiconductor device, and more particularly to a technique effective when applied to a surface treatment of a semiconductor substrate after vapor drying using isopropyl alcohol.

【0002】[0002]

【従来の技術】半導体装置の製造において、半導体基板
(ウエハ)は繰り返し洗浄,乾燥が行われる。半導体基
板の乾燥方法の一つとして、たとえば特開昭61−23
7429号公報に記載されているように、イソプロピル
アルコール(IPA)を用いたベーパ乾燥法が知られて
いる。
2. Description of the Related Art In manufacturing a semiconductor device, a semiconductor substrate (wafer) is repeatedly washed and dried. As one method of drying a semiconductor substrate, for example, Japanese Patent Application Laid-Open No. 61-23 / 1986
As described in JP 7429, a vapor drying method using isopropyl alcohol (IPA) is known.

【0003】同文献には、半導体基板をイソプロピルア
ルコールの蒸気中に縦に配置し、半導体基板の表面に残
留している洗浄に供された液体とアルコールを置換させ
て有機液滴とし、その液滴がウエハ表面を伝わって落下
したり蒸発したりすることを利用して半導体基板の表面
の乾燥を行う技術(ベーパ乾燥法)が開示されている。
[0003] In this document, a semiconductor substrate is vertically arranged in the vapor of isopropyl alcohol, and alcohol is substituted for the cleaning liquid remaining on the surface of the semiconductor substrate to form organic droplets. A technique (vapor drying method) for drying the surface of a semiconductor substrate by utilizing the fact that a drop travels along a wafer surface and drops or evaporates is disclosed.

【0004】一方、電子情報通信学会発行「電子情報通
信学会技術研究報告」ED96−13(1996−0
4)、P91〜P96には、「溶液処理Si表面におけ
るIPAの吸着」について記載されている。
On the other hand, IEICE Technical Report, published by the Institute of Electronics, Information and Communication Engineers, ED96-13 (1996-0)
4), P91 to P96, describe "adsorption of IPA on solution-treated Si surface".

【0005】この文献には、H終端処理Si(100)
面の方が溶液酸化面(HNO3−hot処理と流水リン
スによる処理した面)よりも有機物が吸着し易いこと、
H終端処理Si(100)面では、SiHおよびSiH
2のHがIPAと反応して、C37O−Siを形成する
こと、H2の脱離強度は430℃と520℃にピークを
持つこと、IPAの脱離温度(脱離強度ピーク時の温
度)すなわちC38の脱離温度(脱離強度ピーク時の温
度)はSiH2からのH2の脱離温度(脱離強度ピーク時
の温度)と非常に接近していること等が記載されてい
る。
[0005] This document includes an H-terminated Si (100).
The surface is easier to adsorb organic substances than the solution oxidation surface (the surface treated by HNO 3 -hot treatment and running water rinsing);
In the H-terminated Si (100) plane, SiH and SiH
2 H reacts with IPA to form C 3 H 7 O—Si; H 2 desorption intensity has peaks at 430 ° C. and 520 ° C .; desorption temperature of IPA (desorption intensity peak Temperature, that is, the desorption temperature of C 3 H 8 (temperature at the peak of desorption intensity) is very close to the desorption temperature of H 2 from SiH 2 (temperature at the peak of desorption intensity). Etc. are described.

【0006】また、この文献には、ウエハ表面に吸着す
る有機汚染は、半導体デバイスにおけるゲート酸化膜の
耐圧を低下させること、Siエピタキシャル成長を阻害
させることが記載されている。
Further, this document describes that organic contamination adsorbed on the wafer surface lowers the breakdown voltage of the gate oxide film in the semiconductor device and inhibits Si epitaxial growth.

【0007】他方、水素の脱離温度は報告者によって微
妙に異なる。水素の脱離温度については、たとえば、
(1)J.Vac.Sci.Technol.A 13(6),Nov/Dec 1995 P2709
〜P2714、(2)Appl.Phys.Lett.56(5),29 January 199
0 P451〜P453、(3)JAPANESEJOURNAL OF APPLIED PHY
SICS Vol.30,No.3B,MARCH,1991,PP.L419-L422に記載さ
れている。
On the other hand, the desorption temperature of hydrogen varies slightly depending on the reporter. Regarding the desorption temperature of hydrogen, for example,
(1) J.Vac.Sci.Technol.A 13 (6), Nov / Dec 1995 P2709
~ P2714, (2) Appl. Phys. Lett. 56 (5), 29 January 199
0 P451-P453, (3) JAPANESE JOURNAL OF APPLIED PHY
SICS Vol.30, No.3B, MARCH, 1991, PP.L419-L422.

【0008】これらの文献によれば、水素の脱離温度の
脱離強度低温側ピーク時の温度は、400℃,430
℃,440℃,470℃程度であり、脱離強度高温側ピ
ーク時の温度は500℃,520℃,570℃程度であ
る。
According to these documents, the temperature at the peak of the desorption intensity on the low-temperature side of the desorption temperature of hydrogen is 400 ° C., 430
C., 440.degree. C., and 470.degree. C., and the temperatures at the peak of the desorption strength on the high temperature side are about 500.degree. C., 520.degree. C., and 570.degree.

【0009】さらに、酸化膜形成に用いられる炉として
は、たとえば、工業調査会発行「VLSIプロセス装置
ハンドブック」、1990年6月10日発行、P230
〜P247に記載されているように、バッチ式の横形
炉,縦形炉と枚葉式のランプ加熱炉が知られている。
Further, as a furnace used for forming an oxide film, for example, "VLSI Process Equipment Handbook" published by the Industrial Research Council, published on June 10, 1990, P230
To P247, a batch type horizontal furnace, a vertical furnace, and a single-wafer type lamp heating furnace are known.

【0010】[0010]

【発明が解決しようとする課題】半導体装置の製造にお
けるイソプロピルアルコールを用いたシリコン(Si)
基板(ウエハ)のベーパ乾燥では、半導体基板表面に吸
着イソプロピルアルコールが残留する。この残留が有機
汚染となり、次工程以降に影響するという問題がある。
前記有機汚染は、半導体装置の製造においてはSiエピ
タキシャル成長を阻害させるとともに、MOSFET
(Metal Oxide Semiconductor Field EffectTransisto
r)のゲート酸化膜の耐圧を低下させたりすることから避
けなければならない。
SUMMARY OF THE INVENTION Silicon (Si) using isopropyl alcohol in the manufacture of semiconductor devices
During vapor drying of a substrate (wafer), adsorbed isopropyl alcohol remains on the surface of the semiconductor substrate. There is a problem that this residue becomes organic pollution and affects the subsequent steps.
The organic contamination inhibits Si epitaxial growth in the manufacture of semiconductor devices,
(Metal Oxide Semiconductor Field Effect Transisto
It must be avoided from lowering the withstand voltage of the gate oxide film in r).

【0011】特に高集積化の進んだギガビット級メモリ
素子、あるいは超高速性を要求される素子においては、
ゲート酸化膜の膜厚が極薄化する傾向にあり、膜厚が5
nm以下になると前記有機汚染の影響が出て耐圧特性が
著しく劣化し、電圧印加により素子が破壊される。
Particularly, in a gigabit-class memory device with a high degree of integration or a device requiring ultra-high speed,
The thickness of the gate oxide film tends to be extremely thin, and
When the thickness is less than nm, the influence of the organic contamination appears and the withstand voltage characteristic is significantly deteriorated, and the element is destroyed by applying a voltage.

【0012】一方、自然酸化を抑制し表面汚染を避ける
ためのフッ酸(HF)洗浄その他の方法による表面安定
化処理、すなわち水素終端化処理工程後の乾燥に、前記
イソプロピルアルコールによるベーパ乾燥技術を用いる
場合には、表面結合水素と共に残存イソプロピルアルコ
ールも表面酸化抑制の一端を担っている。
On the other hand, for the surface stabilization treatment by hydrofluoric acid (HF) cleaning or other method for suppressing natural oxidation and avoiding surface contamination, that is, for drying after the hydrogen termination treatment step, the above-mentioned vapor drying technique using isopropyl alcohol is used. When used, the residual isopropyl alcohol together with the surface-bound hydrogen plays a part in suppressing the surface oxidation.

【0013】したがって、シリコン基板面の自然酸化を
抑制するためには、次工程迄の間終端水素およびイソプ
ロピルアルコールを基板表面に残留させることが有効で
ある。
Therefore, in order to suppress the natural oxidation of the silicon substrate surface, it is effective to leave the terminal hydrogen and isopropyl alcohol on the substrate surface until the next step.

【0014】他方、本発明者による検討においては、常
圧(大気圧)雰囲気でのイソプロピルアルコールの脱離
強度ピーク時の温度は水素の脱離強度ピーク時の温度よ
りも低いことが判明した。すなわち、シリコン基板の表
面の結晶面が(100)の場合には、水素の脱離強度ピ
ークは二つ現れるが、低温側ピーク時の温度とイソプロ
ピルアルコールの脱離強度ピーク時の温度との差は10
℃前後になる。
On the other hand, a study by the present inventors has revealed that the temperature at the peak of the desorption intensity of isopropyl alcohol in a normal pressure (atmospheric pressure) atmosphere is lower than the temperature at the peak of the desorption intensity of hydrogen. That is, when the crystal plane of the surface of the silicon substrate is (100), two peaks of the desorption intensity of hydrogen appear, but the difference between the temperature at the peak at the lower temperature and the temperature at the peak of the desorption intensity of isopropyl alcohol. Is 10
℃.

【0015】また、シリコン基板の表面の結晶面が(1
11)の場合には、水素の脱離強度ピークは一つである
が、この脱離強度ピーク時の温度は(100)面での脱
離強度高温側ピーク時の温度と略同じであり、イソプロ
ピルアルコールの脱離強度ピーク時の温度との間には大
きな差がある。
The crystal plane of the surface of the silicon substrate is (1).
In the case of 11), the peak of the desorption intensity of hydrogen is one, but the temperature at the peak of the desorption intensity is almost the same as the temperature at the peak of the desorption intensity on the (100) plane on the high temperature side, There is a great difference between the temperature at the peak of the desorption intensity of isopropyl alcohol.

【0016】そこで、本発明者は、イソプロピルアルコ
ールの脱離強度ピーク時の温度と、水素の脱離強度ピー
ク時の温度との間の温度で選択脱離(イソプロピルアル
コールを選択的に脱離)することによって、水素の脱離
を抑えながら汚染源となる残存イソプロピルアルコール
の脱離を図ることができる点に気が付き本発明をなし
た。
The inventor of the present invention has proposed a method of selectively desorbing isopropyl alcohol at a temperature between the temperature at the peak of the desorption intensity of isopropyl alcohol and the temperature at the peak of the desorption intensity of hydrogen (selective desorption of isopropyl alcohol). Thus, the present invention has been realized in that the residual isopropyl alcohol, which is a polluting source, can be eliminated while suppressing the elimination of hydrogen.

【0017】本発明の目的は、蒸気乾燥時等に半導体基
板に吸着した吸着物質を除去する半導体装置の製造方法
および半導体製造装置を提供することにある。
An object of the present invention is to provide a semiconductor device manufacturing method and a semiconductor manufacturing apparatus for removing an adsorbed substance adsorbed on a semiconductor substrate during steam drying or the like.

【0018】本発明の他の目的は、シリコン基板の表面
に蒸気乾燥時等に吸着した吸着物質を基板表面の安定性
を損なうことなく除去する方法を提供することにある。
Another object of the present invention is to provide a method for removing adsorbed substances adsorbed on the surface of a silicon substrate during steam drying or the like without impairing the stability of the substrate surface.

【0019】本発明の他の目的は、吸着物質である残留
イソプロピルアルコールによる表面酸化抑制効果を有効
に活用しつつ、吸着物質が次工程で形成される熱酸化膜
に及ぼす影響を回避する半導体装置の製造方法を提供す
るものである。
Another object of the present invention is to provide a semiconductor device in which the effect of the adsorbed substance on the thermal oxide film formed in the next step is avoided while effectively utilizing the surface oxidation suppressing effect of the residual isopropyl alcohol as the adsorbed substance. Is provided.

【0020】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0021】[0021]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
The following is a brief description of an outline of typical inventions disclosed in the present application.

【0022】(1)半導体基板を洗浄する工程と、前記
半導体基板をイソプロピルアルコールの蒸気で乾燥(蒸
気乾燥)する工程と、前記半導体基板の表面に対して所
定の処理加工(たとえばゲート酸化膜形成や容量を構成
する誘電体膜形成等の膜形成)を行う工程とを有する半
導体装置の製造方法であって、前記蒸気乾燥の後に前記
半導体基板の表面の残留物(イソプロピルアルコール)
を熱脱離させるための選択脱離を清浄な雰囲気で所定時
間行い、その後前記処理加工を行う。前記選択脱離は前
記処理加工の直前に行う。
(1) A step of cleaning the semiconductor substrate, a step of drying the semiconductor substrate with isopropyl alcohol vapor (steam drying), and a predetermined processing (for example, formation of a gate oxide film) on the surface of the semiconductor substrate. And forming a film such as a dielectric film forming a capacitor), the residue on the surface of the semiconductor substrate (isopropyl alcohol) after the steam drying.
Is performed in a clean atmosphere for a predetermined period of time, and then the above processing is performed. The selective desorption is performed immediately before the processing.

【0023】前記半導体基板は表面の結晶面が(10
0)となるシリコン基板であり、水素終端化処理がなさ
れ、その後イソプロピルアルコールによる蒸気乾燥で乾
燥される。
The semiconductor substrate has a crystal face of (10
0), which is subjected to a hydrogen terminating treatment, and then dried by steam drying with isopropyl alcohol.

【0024】前記選択脱離は水素の脱離強度ピーク時の
温度よりも低い温度で、かつイソプロピルアルコールの
脱離強度ピーク時の温度以上の温度で行う。たとえば、
水素の脱離強度高温側ピーク時の温度よりも低くかつ水
素の脱離強度低温側ピーク時の温度よりも高い温度で前
記選択脱離を行う。
The selective desorption is carried out at a temperature lower than the temperature at the peak of the desorption intensity of hydrogen and at a temperature higher than the temperature at the peak of the desorption intensity of isopropyl alcohol. For example,
The selective desorption is performed at a temperature lower than the temperature at the peak of the desorption strength of hydrogen on the high-temperature side and higher than the temperature at the peak of the desorption strength of hydrogen on the low-temperature side.

【0025】前記選択脱離を不活性ガス,窒素ガス,水
素ガスのいずれかまたはその混合ガスを用いた常圧雰囲
気で行う。たとえば、アルゴンガス雰囲気中で行う。
The above-mentioned selective desorption is carried out in a normal pressure atmosphere using any of an inert gas, a nitrogen gas and a hydrogen gas or a mixed gas thereof. For example, it is performed in an argon gas atmosphere.

【0026】前記選択脱離をDRAMのゲート酸化膜の
形成処理や容量を構成する誘電体膜の形成処理の直前に
行う。
The selective desorption is performed immediately before the process of forming the gate oxide film of the DRAM and the process of forming the dielectric film constituting the capacitor.

【0027】(2)前記手段(1)の構成において、水
素の脱離強度低温側ピーク時の温度よりも低い温度でか
つイソプロピルアルコールの脱離強度ピーク時の温度以
上の温度で前記選択脱離を行う。
(2) In the structure of the means (1), the selective desorption is performed at a temperature lower than the temperature at the peak of the desorption strength of hydrogen and higher than the temperature at the peak of the desorption intensity of isopropyl alcohol. I do.

【0028】(3)前記手段(1)または手段(2)の
構成において、前記半導体基板にエネルギー線を照射さ
せて選択脱離を行う。
(3) In the structure of the means (1) or (2), the semiconductor substrate is irradiated with energy rays to perform selective desorption.

【0029】(4)前記手段(1)乃至手段(3)の構
成において、前記選択脱離を減圧雰囲気で行う。
(4) In the structure of the means (1) to (3), the selective desorption is performed in a reduced pressure atmosphere.

【0030】(5)前記手段(1)乃至手段(4)の構
成において、選択脱離を処理加工中に行う。たとえば、
DRAM形成時のゲート酸化膜形成処理時や誘電体膜形
成処理時に行う。具体的には、ゲート酸化膜形成処理時
や誘電体膜形成処理時の加熱炉において、炉内の半導体
基板温度を第一の昇温速度で加熱するとともに予め設定
された第一の温度を検知した時点で前記選択脱離を行う
ために、炉内の温度を前記第一の温度に所定時間保持
し、あるいは予め設定された時間または予め設定された
温度に至るまで第二の昇温速度(緩慢な昇温速度)で加
熱し、その後再び前記第一の昇温速度で加熱して半導体
基板の表面に所定の酸化膜(誘電体膜)を形成する。
(5) In the structure of the means (1) to (4), the selective desorption is performed during the processing. For example,
This is performed at the time of forming a gate oxide film at the time of forming a DRAM or at the time of forming a dielectric film. Specifically, in a heating furnace during a gate oxide film forming process or a dielectric film forming process, a semiconductor substrate temperature in the furnace is heated at a first heating rate and a preset first temperature is detected. At this time, in order to perform the selective desorption, the temperature in the furnace is maintained at the first temperature for a predetermined time, or a second heating rate (a predetermined time or until a predetermined temperature is reached). Then, the semiconductor substrate is heated at the first temperature rising rate again to form a predetermined oxide film (dielectric film) on the surface of the semiconductor substrate.

【0031】(6)半導体基板を収容する密閉型の炉
と、前記炉内に配置され前記半導体基板を支持する基板
支持部と、前記基板支持部に対して半導体基板をローデ
ィング・アンローディングするローダと、前記炉内の半
導体基板を加熱する加熱部と、前記半導体基板の温度を
検出する温度検出部と、前記炉内に所定のガスを供給す
るガス供給部と、前記炉内を所定の圧力雰囲気に制御す
る圧力制御部と、前記各部を制御する制御部とを有する
半導体製造装置であって、前記炉には前記制御部によっ
て制御される強制排気装置が接続されている。前記強制
排気装置は、前記炉内に収容された半導体基板に所定の
処理加工を行う前に行う選択脱離処理に同期して動作
し、前記半導体基板の表面から脱離した脱離物質を炉外
に強制的に排気するように構成されている。
(6) A closed-type furnace for accommodating a semiconductor substrate, a substrate support disposed in the furnace for supporting the semiconductor substrate, and a loader for loading / unloading the semiconductor substrate with respect to the substrate support. A heating unit that heats a semiconductor substrate in the furnace, a temperature detection unit that detects a temperature of the semiconductor substrate, a gas supply unit that supplies a predetermined gas into the furnace, and a predetermined pressure in the furnace. A semiconductor manufacturing apparatus having a pressure control unit for controlling an atmosphere and a control unit for controlling each unit, wherein a forced exhaust device controlled by the control unit is connected to the furnace. The forced evacuation device operates in synchronization with a selective desorption process performed before performing predetermined processing on the semiconductor substrate housed in the furnace, and removes desorbed substances desorbed from the surface of the semiconductor substrate into the furnace. It is configured to forcibly exhaust air to the outside.

【0032】前記(1)の手段によれば、DRAM形成
時のゲート酸化膜形成処理や誘電体膜形成処理の直前
に、イソプロピルアルコールの脱離強度ピーク時の温度
以上の温度で選択脱離が行われることから、水素終端化
処理がなされたシリコン基板の表面に吸着した残留イソ
プロピルアルコールは基板面から完全に脱離する。した
がって、前記選択脱離の直後に行われるゲート酸化膜形
成や誘電体膜形成においては、カーボンを含まない良質
のゲート酸化膜や誘電体膜を形成することができる。な
お、アルゴンガス中での加熱によってシリコン基板の表
面の残留イソプロピルアルコールを除去するため、基板
表面の清浄性が損なわれない。
According to the means (1), the selective desorption is performed at a temperature higher than the temperature at the peak of the desorption intensity of isopropyl alcohol immediately before the gate oxide film forming process and the dielectric film forming process at the time of forming the DRAM. As a result, the residual isopropyl alcohol adsorbed on the surface of the silicon substrate subjected to the hydrogen termination treatment is completely eliminated from the substrate surface. Therefore, in the formation of the gate oxide film or the dielectric film immediately after the selective desorption, a high-quality gate oxide film or a dielectric film containing no carbon can be formed. In addition, since isopropyl alcohol remaining on the surface of the silicon substrate is removed by heating in an argon gas, cleanliness of the substrate surface is not impaired.

【0033】また、選択脱離はゲート酸化膜形成処理や
誘電体膜形成処理の直前に行われることから、選択脱離
までの間は基板の表面は表面結合水素と残存イソプロピ
ルアルコールによって表面酸化抑制がなされ、シリコン
基板面の自然酸化が抑制される。したがって、良質でか
つ膜厚の一定したゲート酸化膜や誘電体膜の形成が達成
できる。
Further, since the selective desorption is performed immediately before the gate oxide film forming process and the dielectric film forming process, the surface of the substrate is suppressed by surface-bonded hydrogen and residual isopropyl alcohol until the selective desorption. And natural oxidation of the silicon substrate surface is suppressed. Therefore, formation of a gate oxide film or a dielectric film having good quality and a constant film thickness can be achieved.

【0034】また、前記選択脱離は、水素の脱離強度高
温側ピーク時の温度よりも低くかつ水素の脱離強度低温
側ピーク時の温度よりも高い温度で行われるため、基板
の表面シリコン原子の2本の結合手のうちの一方は水素
やイソプロピルアルコールの脱離によって未結合手(ダ
ングリングボンド)となるおそれがあるが、他方は水素
で終端されていることと、基板の選択脱離の直後にゲー
ト酸化膜形成処理や誘電体膜形成処理が行われることか
ら、基板表面に異物を吸着する機会が少なくなり、良質
なゲート酸化膜や誘電体膜の形成が達成できる。
Further, the selective desorption is performed at a temperature lower than the temperature at the peak of the desorption strength of hydrogen on the high-temperature side and higher than the temperature at the peak of the desorption strength of hydrogen on the low-temperature side. One of the two bonds of an atom may become an unbonded bond (dangling bond) due to the elimination of hydrogen or isopropyl alcohol, while the other is terminated with hydrogen and the substrate is selectively desorbed. Since the gate oxide film forming process and the dielectric film forming process are performed immediately after the separation, the chance of adsorbing foreign matter on the substrate surface is reduced, and a high quality gate oxide film and dielectric film can be formed.

【0035】前記(2)の手段によれば、前記手段
(1)が奏する効果に加えて下記の効果を奏する。すな
わち、選択脱離は水素の脱離強度低温側ピーク時の温度
よりも低い温度でかつイソプロピルアルコールの脱離強
度ピーク時の温度以上の温度で行うことから、基板の表
面シリコン原子の結合手に結合されているイソプロピル
アルコールは脱離しても、基板の表面シリコン原子の結
合手に結合されている水素の脱離は少ない。蒸気乾燥に
よる残留イソプロピルアルコールは、基板の表面シリコ
ン原子数の0.1%程度から数%程度の比率であり面積
的に小さいことと、選択脱離後直ぐにゲート酸化膜形成
処理や誘電体膜形成処理が行われることから、膜形成時
点での基板の汚染は殆ど起きなくなり、良質でかつ膜厚
の一定したゲート酸化膜や誘電体膜を形成することがで
きる。
According to the means (2), the following effect is obtained in addition to the effect obtained by the means (1). In other words, since selective desorption is performed at a temperature lower than the temperature at the peak of the desorption strength of hydrogen and at a temperature equal to or higher than the temperature at the peak of the desorption intensity of isopropyl alcohol, the bond of silicon atoms on the surface of the substrate is Even when the bound isopropyl alcohol is desorbed, the desorption of hydrogen bonded to the bond of the silicon atom on the surface of the substrate is small. Residual isopropyl alcohol due to steam drying has a ratio of about 0.1% to several percent of the number of silicon atoms on the surface of the substrate and is small in area, and the gate oxide film forming process and the dielectric film forming immediately after selective desorption. Since the treatment is performed, contamination of the substrate at the time of film formation hardly occurs, and a high-quality gate oxide film or dielectric film having a constant film thickness can be formed.

【0036】前記(3)の手段によれば、前記半導体基
板にエネルギー線を照射させて選択脱離を行うことか
ら、残留イソプロピルアルコールは熱脱離エネルギを受
けるばかりでなく、イソプロピルアルコールと水素との
原子的接合を破壊するエネルギーを受けるため確実に選
択脱離が行え、その後に良質の酸化膜を形成することが
できる。
According to the means (3), since the semiconductor substrate is subjected to selective desorption by irradiating the semiconductor substrate with energy rays, the residual isopropyl alcohol not only receives the thermal desorption energy but also reacts with isopropyl alcohol and hydrogen. In order to receive the energy for breaking the atomic junction, selective desorption can be reliably performed, and then a high-quality oxide film can be formed.

【0037】前記(4)の手段によれば、前記選択脱離
を減圧雰囲気で行ってもシリコン基板面から残留イソプ
ロピルアルコールの除去を確実に図ることができ、その
後に良質の酸化膜を形成することができる。
According to the means (4), even if the selective desorption is performed in a reduced pressure atmosphere, the residual isopropyl alcohol can be reliably removed from the silicon substrate surface, and thereafter, a high-quality oxide film is formed. be able to.

【0038】前記(5)の手段によれば、前記手段
(1)乃至手段(4)が奏する効果に加えて下記の効果
を奏する。すなわち、前記選択脱離をゲート酸化膜形成
処理中や誘電体膜形成中に同時に行うことから、基板の
表面シリコン原子の結合手からイソプロピルアルコール
が脱離すると、長い時間を経ることなく替わって酸素等
が結合するため、シリコン基板面と形成されるゲート酸
化膜や誘電体膜との界面に異物が入り込む機会がなくな
り、良質でかつ膜厚の一定したゲート酸化膜や誘電体膜
を形成することができる。
According to the means (5), the following effects are obtained in addition to the effects obtained by the means (1) to (4). That is, since the selective desorption is performed simultaneously during the gate oxide film formation processing and the dielectric film formation, if isopropyl alcohol is desorbed from the bond of silicon atoms on the surface of the substrate, oxygen is replaced without a long time. And the like, there is no opportunity for foreign matter to enter the interface between the silicon substrate surface and the formed gate oxide film or dielectric film, and a high-quality and uniform-thickness gate oxide film or dielectric film is formed. Can be.

【0039】前記(6)の手段によれば、前記加熱炉
は、強制排気装置が設けられ、この強制排気装置は、前
記炉内に収容された半導体基板に所定の処理加工を行う
前に行う選択脱離処理に同期して動作し、前記半導体基
板の表面から脱離した脱離物質を炉外に強制的に排気す
るように構成されていることから、その後に行われる半
導体基板への処理加工が確実になるとともに、高歩留り
な処理加工が達成できる。脱離によってシリコン基板表
面に良質な酸化膜の形成も実現される。
According to the above-mentioned means (6), the heating furnace is provided with a forced exhaust device, and this forced exhaust device is performed before performing predetermined processing on the semiconductor substrate housed in the furnace. It operates in synchronization with the selective desorption process, and is configured to forcibly exhaust the desorbed substances desorbed from the surface of the semiconductor substrate to the outside of the furnace. Processing is ensured, and high-yield processing can be achieved. The formation of a high-quality oxide film on the surface of the silicon substrate is also realized by the desorption.

【0040】[0040]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

(実施形態1)以下、図面を参照して本発明の実施の形
態を詳細に説明する。なお、発明の実施の形態を説明す
るための全図において、同一機能を有するものは同一符
号を付け、その繰り返しの説明は省略する。
(Embodiment 1) Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In all the drawings for describing the embodiments of the present invention, components having the same functions are denoted by the same reference numerals, and their repeated description will be omitted.

【0041】図1乃至図14は本発明の実施形態1であ
る半導体装置(DRAM)の製造方法に係わる図であ
る。
FIGS. 1 to 14 are views related to a method of manufacturing a semiconductor device (DRAM) according to the first embodiment of the present invention.

【0042】シリコン基板を用いた半導体装置の製造に
おいては、熱酸化,エッチング,エピタキシャル成長,
不純物拡散,イオン打ち込み,CVD(気相化学成長
法)等による膜形成等の各種の処理加工がある。そし
て、これらの処理加工の前処理としてフッ酸洗浄および
これに続く蒸気乾燥等が行われている。
In the manufacture of a semiconductor device using a silicon substrate, thermal oxidation, etching, epitaxial growth,
There are various kinds of processing such as impurity diffusion, ion implantation, and film formation by CVD (vapor phase chemical growth). Then, hydrofluoric acid cleaning and subsequent steam drying and the like are performed as pre-processing of these processing.

【0043】本発明は前記蒸気乾燥時に使用される物質
の残留物を選択脱離によって除去する技術であり、前記
熱酸化,エッチング,エピタキシャル成長,不純物拡散
等の各種の処理加工の前処理として行う。
The present invention is a technique for removing the residue of the substance used in the steam drying by selective desorption, and is performed as a pre-treatment for the various kinds of processing such as the thermal oxidation, etching, epitaxial growth, and impurity diffusion.

【0044】ここで、本発明をDRAM(Dynamic Rand
om Access Memory)の製造に適用した例について説明す
る前に、水素終端化処理が行われかつイソプロピルアル
コールによる蒸気乾燥されたシリコン基板の熱酸化処理
(ゲート酸化膜形成)の前処理として適用した例につい
て説明する。
Here, the present invention is applied to a DRAM (Dynamic Rand).
Before describing an example applied to the manufacture of an om Access Memory, an example in which a hydrogen termination process is performed and applied as a pre-process to a thermal oxidation process (gate oxide film formation) of a silicon substrate vapor-dried with isopropyl alcohol. Will be described.

【0045】図1は本実施形態1の半導体装置の製造方
法によるフローチャート、図2は本実施形態1の半導体
装置の製造方法における半導体基板の処理段階を示す断
面図、図3乃至図7は本発明者による分析によって得ら
れたグラフであり、図3はH脱離量およびIPA脱離量
と温度との相関を示すグラフ、図4はIPAの脱離量と
温度との相関を示すグラフ、図5はH脱離量と温度との
相関を示すグラフ、図6はIPAの脱離強度分布を示す
グラフ、図7は残存IPAと熱酸化膜におけるSiC生
成量との相関を示すグラフである。
FIG. 1 is a flowchart of a method for manufacturing a semiconductor device according to the first embodiment, FIG. 2 is a cross-sectional view showing a semiconductor substrate processing step in the method for manufacturing a semiconductor device according to the first embodiment, and FIGS. Fig. 3 is a graph obtained by analysis by the inventor, Fig. 3 is a graph showing the correlation between the amount of H desorption and IPA desorption and temperature, Fig. 4 is a graph showing the correlation between the desorption amount of IPA and temperature, 5 is a graph showing the correlation between the amount of H desorption and the temperature, FIG. 6 is a graph showing the distribution of desorption intensity of IPA, and FIG. 7 is a graph showing the correlation between the residual IPA and the amount of SiC generated in the thermal oxide film. .

【0046】先ず、図2(a)に示すように、半導体基
板1を用意する。この半導体基板1は、シリコンからな
り半導体基板1の表面に既にフィールド絶縁膜3が選択
的に形成された状態となっている。前記フィールド絶縁
膜3に被われないシリコン領域がMOSFET等の素子
が形成される領域(素子形成領域30)となる。
First, as shown in FIG. 2A, a semiconductor substrate 1 is prepared. The semiconductor substrate 1 is made of silicon and has a state in which the field insulating film 3 has been selectively formed on the surface of the semiconductor substrate 1. The silicon region which is not covered with the field insulating film 3 is a region where a device such as a MOSFET is formed (device forming region 30).

【0047】本実施形態1において、半導体基板1(ウ
エハ)の素子等を形成する表面、すなわち主たる結晶面
が(100)面となっている。また、前記半導体基板1
は、たとえば400〜600μmの厚さとなるととも
に、数〜十数インチの直径となっている。
In the first embodiment, the surface of the semiconductor substrate 1 (wafer) on which elements and the like are formed, that is, the main crystal plane is the (100) plane. Further, the semiconductor substrate 1
Has a thickness of, for example, 400 to 600 μm and a diameter of several to several tens of inches.

【0048】このような半導体基板1を、図1のフロー
チャートに示すようにプレ酸化(熱酸化)する(ステッ
プ101)。このプレ酸化によって、図2(b)に示す
ように、半導体基板1の表面にはわずかな厚さの熱酸化
膜31が形成される。
The semiconductor substrate 1 is pre-oxidized (thermally oxidized) as shown in the flowchart of FIG. 1 (step 101). Due to this pre-oxidation, a thermal oxide film 31 having a slight thickness is formed on the surface of the semiconductor substrate 1 as shown in FIG.

【0049】つぎに、前記半導体基板1をフッ酸溶液に
浸漬してフッ酸洗浄を行い、図2(c)に示すように、
半導体基板1の表面の素子形成領域30を被う熱酸化膜
31を除去する(ステップ102:図1参照)。このと
き、前記熱酸化膜31と共に半導体基板1の表面に付着
している金属や塵埃などの汚染物質も除去される。
Next, the semiconductor substrate 1 is immersed in a hydrofluoric acid solution to perform hydrofluoric acid cleaning, as shown in FIG.
The thermal oxide film 31 covering the element formation region 30 on the surface of the semiconductor substrate 1 is removed (Step 102: see FIG. 1). At this time, contaminants such as metal and dust adhering to the surface of the semiconductor substrate 1 together with the thermal oxide film 31 are also removed.

【0050】つぎに、前記半導体基板1を水洗して半導
体基板1の表面に残留しているフッ酸溶液を洗浄する
(ステップ103:図1参照)。
Next, the semiconductor substrate 1 is washed with water to remove the hydrofluoric acid solution remaining on the surface of the semiconductor substrate 1 (step 103: see FIG. 1).

【0051】つぎに、前記半導体基板1をイソプロピル
アルコールを用いたベーパ乾燥によって乾燥する(ステ
ップ104:図1参照)。
Next, the semiconductor substrate 1 is dried by vapor drying using isopropyl alcohol (step 104: see FIG. 1).

【0052】このベーパ乾燥後の半導体基板1の表面状
態は、大多数の表面シリコン原子の未結合手が、水素で
終端された状態にあり、前記ベーパ乾燥の処理条件(温
度や時間)によって異なるものの、表面シリコン原子数
の0.1%程度から数%程度の比率でイソプロピルアル
コールが残留している状態にある。
The surface state of the semiconductor substrate 1 after the vapor drying is such that most of the dangling bonds of the surface silicon atoms are terminated with hydrogen, and varies depending on the processing conditions (temperature and time) of the vapor drying. However, isopropyl alcohol remains in a ratio of about 0.1% to several% of the number of silicon atoms on the surface.

【0053】後述する熱酸化工程(ゲート酸化膜形成工
程)で、前記残留イソプロピルアルコールがSiCに変
化し、ゲート酸化膜中に取り込まれると、耐圧不良を引
き起こす。そこで、前記残留イソプロピルアルコールを
除去するために、前記半導体基板1を選択脱離する(ス
テップ105:図1参照)。
In the thermal oxidation step (gate oxide film forming step) described later, if the residual isopropyl alcohol is changed into SiC and taken into the gate oxide film, a breakdown voltage failure is caused. Then, in order to remove the residual isopropyl alcohol, the semiconductor substrate 1 is selectively desorbed (Step 105: see FIG. 1).

【0054】この選択脱離工程は、半導体基板1の温度
をイソプロピルアルコールの脱離温度(約250〜約4
00℃:図6参照)と、水素の脱離温度(脱離強度高温
側ピークを形成する領域の温度:約450〜約500
℃:図3参照)の中間で一定時間保持する工程である。
この熱処理によって、イソプロピルアルコールと水素の
脱離温度の差を利用し、イソプロピルアルコールを熱脱
離させる。
In this selective desorption step, the temperature of the semiconductor substrate 1 is raised to the desorption temperature of isopropyl alcohol (about 250 to about 4).
00 ° C .: see FIG. 6) and the desorption temperature of hydrogen (the temperature of the region where the desorption intensity high-temperature side peak is formed: about 450 to about 500)
(° C .: refer to FIG. 3).
By this heat treatment, isopropyl alcohol is thermally desorbed by utilizing the difference between the desorption temperatures of isopropyl alcohol and hydrogen.

【0055】したがって、この保持時間としては、イソ
プロピルアルコールの脱離に十分な時間が必要である。
Therefore, as the holding time, a sufficient time is required for desorbing isopropyl alcohol.

【0056】本実施例では半導体基板1を常圧雰囲気の
アルゴンガス雰囲気中において、400℃で30秒間加
熱する。
In this embodiment, the semiconductor substrate 1 is heated at 400 ° C. for 30 seconds in an argon gas atmosphere at normal pressure.

【0057】また、選択脱離においては、半導体基板1
の表面からイソプロピルアルコールが脱離すると、反応
活性なシリコンのダングリングボンドが表面に生じ、汚
染の影響を受けやすくなる。そのため、この選択脱離は
清浄雰囲気中で行う必要がある。
In the selective desorption, the semiconductor substrate 1
When isopropyl alcohol is desorbed from the surface of the substrate, dangling bonds of reactive silicon are formed on the surface, and the surface is easily affected by contamination. Therefore, this selective desorption needs to be performed in a clean atmosphere.

【0058】つぎに、半導体基板1を熱酸化して、図2
(d)に示すようにゲート酸化膜(ゲート絶縁膜)4を
形成する(ステップ106:図1参照)。
Then, the semiconductor substrate 1 is thermally oxidized to
As shown in (d), a gate oxide film (gate insulating film) 4 is formed (Step 106: see FIG. 1).

【0059】図7は、本実施形態1の効果を示すグラフ
であり、乾燥工程における有機物残留量と熱酸化後のS
iC生成量との相関を示すグラフである。
FIG. 7 is a graph showing the effect of the first embodiment. The remaining amount of organic matter in the drying step and the amount of sulfur after thermal oxidation are shown.
It is a graph which shows the correlation with iC production amount.

【0060】図7に示すように、従来法では、乾燥工程
で残留した有機物の量が増加するほど、熱酸化膜中のS
iC量も増加しているが、本発明では、有機物量が増加
してもSiC量はほとんど増加しない。したがって、熱
酸化膜31の特性劣化を効果的に防止することができ
る。
As shown in FIG. 7, in the conventional method, as the amount of organic matter remaining in the drying step increases, the amount of sulfur in the thermal oxide film increases.
Although the iC amount also increases, in the present invention, the SiC amount hardly increases even if the organic matter amount increases. Therefore, the characteristic deterioration of the thermal oxide film 31 can be effectively prevented.

【0061】ここで本発明の処理形態について説明す
る。
Here, the processing mode of the present invention will be described.

【0062】ベーパ乾燥と処理加工との間で行う残留イ
ソプロピルアルコールの選択脱離は、ベーパ乾燥工程と
処理加工工程、たとえばゲート酸化膜形成工程との間で
行う場合と、処理加工工程中で行う場合とがある。
The selective desorption of the residual isopropyl alcohol between the vapor drying and the processing is performed between the vapor drying step and the processing step, for example, the gate oxide film forming step, and during the processing step. There are cases.

【0063】前記ベーパ乾燥工程と処理加工工程との間
で行う場合においては、処理加工工程の直前に行う場合
もある。
When the process is performed between the vapor drying step and the processing step, the processing may be performed immediately before the processing step.

【0064】また、前記ベーパ乾燥工程と処理加工工程
との間で行う構成としては、図15に示すように、ベー
パ乾燥部110,選択脱離処理部111,処理加工部1
12の各間を空洞からなる搬送部113で連結し、半導
体基板1を前記空洞内移送する場合もある。
As a structure to be performed between the vapor drying step and the processing step, as shown in FIG. 15, a vapor drying section 110, a selective desorption processing section 111, and a processing section 1
In some cases, the semiconductor substrates 1 are connected to each other by the transfer unit 113 formed of a cavity, and the semiconductor substrate 1 is transferred into the cavity.

【0065】このとき、選択脱離後の基板は外気に触れ
ることなく処理加工が行われるため、基板の表面が再び
汚染されることがない。したがって、処理加工工程、た
とえばゲート酸化膜形成時に酸化膜中に汚染物質が取り
込まれることが回避され、耐圧の高いゲート酸化膜が形
成される。
At this time, since the substrate after the selective desorption is processed without being exposed to the outside air, the surface of the substrate is not contaminated again. Therefore, the contaminants are prevented from being taken into the oxide film during the processing step, for example, when the gate oxide film is formed, and a gate oxide film having a high withstand voltage is formed.

【0066】また、選択脱離を処理加工工程中で行う場
合は、処理加工における処理室の温度上昇の途中の温度
域を選択脱離として使用するものである。この場合は、
たとえば処理加工工程がゲート酸化膜形成工程の場合、
酸化膜形成のために基板を目的温度まで加熱する途中
で、IPA脱離工程に相当する選択脱離、すなわちIP
A脱離温度以上終端水素脱離温度以下での一定時間の加
熱を行うものである。
When the selective desorption is performed during the processing step, the temperature range in the course of the temperature rise of the processing chamber in the processing is used as the selective desorption. in this case,
For example, if the processing step is a gate oxide film forming step,
In the course of heating the substrate to a target temperature for forming an oxide film, selective desorption corresponding to an IPA desorption step, ie, IP
Heating is performed for a fixed time at a temperature equal to or higher than the A desorption temperature and equal to or lower than the terminal hydrogen desorption temperature.

【0067】選択脱離方式は、バッチ式と枚葉式があ
る。インライン化した基板の枚葉式処理方式は生産性が
高いとともに、汚染物質の混入を防げることができるた
め選択脱離の歩留りが高くなる。さらに、枚葉式ランプ
加熱炉は、バッチ式の炉に比べて温度の制御性能に優れ
ている。
The selective desorption system includes a batch system and a single wafer system. The single-wafer processing method for in-line substrates has high productivity and can prevent contamination from being contaminated, thereby increasing the yield of selective desorption. Further, the single-wafer lamp heating furnace is superior in temperature control performance as compared with a batch-type furnace.

【0068】選択脱離温度は、(a)所定温度に固定し
て所定時間行う場合、(b)所定温度域に亘って緩慢に
温度上昇させながら選択脱離行う場合がある。
The selective desorption temperature may be (a) fixed at a predetermined temperature for a predetermined time, or (b) selective desorption while slowly increasing the temperature over a predetermined temperature range.

【0069】前記(b)の場合、たとえば加熱炉におい
て、炉内の半導体基板温度を第一の昇温速度で加熱する
とともに予め設定された第一の温度を検知した時点で前
記選択脱離を行うために、予め設定された時間または予
め設定された温度に至るまで第二の昇温速度で加熱し、
その後再び前記第一の昇温速度で加熱して半導体基板の
表面に所定の処理加工を行う。
In the case of the above (b), for example, in a heating furnace, the temperature of the semiconductor substrate in the furnace is heated at a first heating rate, and the selective desorption is performed at the time when a preset first temperature is detected. To perform, heating at a second heating rate up to a preset time or a preset temperature,
Thereafter, the semiconductor substrate is heated again at the first temperature raising rate to perform a predetermined processing on the surface of the semiconductor substrate.

【0070】図6は本発明者による分析によって得られ
たIPAの脱離強度分布を示すグラフである。曲線Aは
ベーパ乾燥におけるシリコン基板の表面の残留イソプロ
ピルアルコールの脱離強度(脱離量)を示すものであ
り、IPAの脱離強度ピーク時の温度は360℃程度で
あり、脱離発生温度域は約250〜約400℃程度とな
っている。
FIG. 6 is a graph showing the desorption intensity distribution of IPA obtained by analysis by the present inventors. Curve A shows the desorption strength (desorption amount) of isopropyl alcohol remaining on the surface of the silicon substrate during vapor drying. The temperature at the peak desorption intensity of IPA is about 360 ° C. Is about 250 to about 400 ° C.

【0071】これに対して、シリコン基板をイソプロピ
ルアルコールに浸漬させた後自然乾燥させたものでは、
曲線Bに示すように脱離強度ピーク時の温度および脱離
発生温度域は略同一であるが、脱離強度ピークは浸漬時
間に応じてベーパ乾燥の場合より大きくなる。
On the other hand, when the silicon substrate is immersed in isopropyl alcohol and then naturally dried,
As shown in the curve B, the temperature at the desorption intensity peak and the desorption occurrence temperature range are substantially the same, but the desorption intensity peak becomes larger than in the case of vapor drying according to the immersion time.

【0072】また、曲線Cは、前記曲線Bの場合と同様
にシリコン基板をイソプロピルアルコールに浸漬させた
後自然乾燥させたものであるが、SiO2膜に対するも
のである。この場合には、脱離強度ピークはベーパ乾燥
の場合に比較して大きくなるとともに、脱離強度ピーク
時の温度はベーパ乾燥の360℃程度に比較して、30
0℃程度とおよそ60℃も低くなることが判明した。
Curve C is obtained by immersing the silicon substrate in isopropyl alcohol and then naturally drying the same as in the case of Curve B, but for the SiO 2 film. In this case, the peak of the desorption intensity is larger than that in the case of vapor drying, and the temperature at the peak of the desorption intensity is about 30 ° C. as compared with about 360 ° C. in the case of vapor drying.
It was found that the temperature was lowered by about 60 ° C. to about 0 ° C.

【0073】これら脱離強度(脱離量)の測定は、常圧
雰囲気でかつアルゴンガス雰囲気でのTDS−APIM
S(Thermal desorption spectroscopy-Atmospheric Pr
essure Ionization Mass spectrometer)法による測定
によるものである。
The measurement of the desorption strength (desorption amount) was performed by using TDS-APIM in an atmosphere of normal pressure and an atmosphere of argon gas.
S (Thermal desorption spectroscopy-Atmospheric Pr
essure Ionization Mass spectrometer).

【0074】一方、図5は本発明者による分析によって
得られたH脱離量と温度との相関を示すグラフである。
この場合も、常圧雰囲気でかつアルゴンガス雰囲気での
TDS−APIMS法によるものである。シリコン基板
の表面の結晶面が(100)面であることから、水素の
脱離強度ピーク時は2箇所現れ、脱離発生温度域は25
0〜600℃程度となる。脱離強度高温側ピーク時の温
度は500℃程度となり、脱離強度低温側ピーク時の温
度は370℃程度となる。
FIG. 5 is a graph showing the correlation between the amount of desorbed H and the temperature obtained by the analysis by the present inventors.
Also in this case, the TDS-APIMS method is performed in a normal pressure atmosphere and an argon gas atmosphere. Since the crystal plane of the surface of the silicon substrate is a (100) plane, two peaks appear at the peak of the desorption intensity of hydrogen, and the desorption temperature range is 25.
It will be about 0-600 ° C. The temperature at the peak of the desorption strength on the high temperature side is about 500 ° C., and the temperature at the peak of the desorption strength on the low temperature side is about 370 ° C.

【0075】図4は本発明者による分析によって得られ
たグラフIPAの脱離量と温度との相関を前記図5の場
合と同一の条件で表示したものである。また、図3はH
脱離量およびIPA脱離量と温度との相関を示すグラフ
である。H脱離量グラフとIPA脱離量グラフを分けて
図4および図5に詳細に示す。
FIG. 4 shows the correlation between the desorption amount and the temperature of the graph IPA obtained by analysis by the present inventors under the same conditions as in FIG. FIG.
It is a graph which shows the correlation between the amount of desorption, the amount of IPA desorption, and temperature. The H desorption amount graph and the IPA desorption amount graph are separately shown in FIGS. 4 and 5 in detail.

【0076】したがって、前記(a)のように所定温度
に固定して所定時間選択脱離を行う場合にはつぎのよう
になる。
Therefore, when the selective desorption is performed for a predetermined time while fixing at a predetermined temperature as in the above (a), the following is performed.

【0077】(a1)選択脱離時の温度は、IPAの脱
離強度ピーク時の温度T1よりも高く、水素の脱離強度
高温側ピーク時の温度T3よりも低い温度を選択する。
この場合、選択脱離温度は、たとえば400℃が選択さ
れる。
(A1) The temperature at the time of selective desorption is selected to be higher than the temperature T1 at the peak of the desorption intensity of IPA and lower than the temperature T3 at the peak of the desorption intensity of hydrogen at the high temperature side.
In this case, for example, 400 ° C. is selected as the selective desorption temperature.

【0078】(a2)選択脱離時の温度は、IPAの脱
離強度ピーク時の温度T1よりも高く、水素の脱離強度
低温側ピーク時の温度T2よりも低い温度を選択する。
この場合、選択脱離温度は、たとえば365℃が選択さ
れる。
(A2) The temperature at the time of selective desorption is selected to be higher than the temperature T1 at the peak of the desorption intensity of IPA and lower than the temperature T2 at the peak of the lower desorption intensity of hydrogen.
In this case, for example, 365 ° C. is selected as the selective desorption temperature.

【0079】この方法によれば、選択脱離は水素の脱離
強度低温側ピーク時の温度よりも低い温度でかつイソプ
ロピルアルコールの脱離強度ピーク時の温度以上の温度
で行うことから、基板の表面シリコン原子の結合手に結
合されているイソプロピルアルコールは脱離しても、基
板の表面シリコン原子の結合手に結合されている水素の
脱離は少ない。蒸気乾燥による残留イソプロピルアルコ
ールは、基板の表面シリコン原子数の0.1%程度から
数%程度の比率であり面積的に小さいことと、選択脱離
後直ぐにゲート酸化膜形成処理や誘電体膜形成処理が行
われることから、膜形成時点での基板の汚染は殆ど起き
なくなり、良質でかつ膜厚の一定したゲート酸化膜や誘
電体膜を形成することができる。
According to this method, the selective desorption is performed at a temperature lower than the temperature at the peak of the desorption intensity of hydrogen and at a temperature equal to or higher than the temperature at the peak of the desorption intensity of isopropyl alcohol. Even if isopropyl alcohol bonded to a bond of a surface silicon atom is desorbed, little hydrogen is bonded to a bond of a surface silicon atom of the substrate. Residual isopropyl alcohol due to steam drying has a ratio of about 0.1% to several percent of the number of silicon atoms on the surface of the substrate and is small in area, and the gate oxide film forming process and the dielectric film forming immediately after selective desorption. Since the treatment is performed, contamination of the substrate at the time of film formation hardly occurs, and a high-quality gate oxide film or dielectric film having a constant film thickness can be formed.

【0080】また、前記(b)のように所定温度域に亘
って緩慢に温度上昇させながら選択脱離を行う場合には
つぎのようになる。
In the case where the selective desorption is performed while the temperature is slowly increased over a predetermined temperature range as in the above (b), the following is performed.

【0081】(b1)選択脱離時の温度は、IPAの脱
離強度ピーク時の温度T1よりも高く、水素の脱離強度
高温側ピーク時の温度T3よりも低い温度を選択する。
この場合、選択脱離温度は、たとえば300℃程度から
500℃程度まで緩慢に変化させる。
(B1) The temperature at the time of selective desorption is selected to be higher than the temperature T1 at the peak of the desorption intensity of IPA and lower than the temperature T3 at the peak of the desorption intensity of hydrogen at the high temperature side.
In this case, the selective desorption temperature is slowly changed, for example, from about 300 ° C. to about 500 ° C.

【0082】(b2)選択脱離時の温度は、IPAの脱
離強度ピーク時の温度T1よりも高く、水素の脱離強度
低温側ピーク時の温度T2よりも低い温度を選択する。
この場合、選択脱離温度は、たとえば300〜370℃
に至る緩慢な温度上昇となる。
(B2) The temperature at the time of selective desorption is selected to be higher than the temperature T1 at the peak of the desorption intensity of IPA and lower than the temperature T2 at the peak of the desorption intensity of hydrogen at the lower temperature side.
In this case, the selective desorption temperature is, for example, 300 to 370 ° C.
And the temperature rises slowly.

【0083】つぎに、DRAMの製造に本発明を適用し
た例について説明する。本実施形態1では、ゲート酸化
膜および容量を構成する誘電体膜の形成の前に選択脱離
を行うものである。
Next, an example in which the present invention is applied to the manufacture of a DRAM will be described. In the first embodiment, selective desorption is performed before forming a gate oxide film and a dielectric film forming a capacitor.

【0084】図8乃至図14は本実施形態1の半導体装
置の製造方法によって製造されるDRAMに係わる図で
あって、図8はDRAMのメモリセルの等価回路図、図
9はDRAMの要部断面図である。図10乃至図14は
DRAMの製造方法に係わる図であって、図10はゲー
ト酸化膜形成前のシリコン基板の一部を示す断面図、図
11はゲート酸化膜形成後のシリコン基板の一部を示す
断面図、図12は電極を形成するためのポリシリコン膜
を形成したシリコン基板の一部を示す断面図、図13は
容量用誘電体膜形成前のシリコン基板の一部を示す断面
図、図14は容量用誘電体膜形成後のシリコン基板の一
部を示す断面図である。
FIGS. 8 to 14 are diagrams relating to a DRAM manufactured by the method of manufacturing a semiconductor device according to the first embodiment. FIG. 8 is an equivalent circuit diagram of a memory cell of the DRAM, and FIG. It is sectional drawing. 10 to 14 are views related to a method of manufacturing a DRAM, FIG. 10 is a cross-sectional view showing a part of a silicon substrate before a gate oxide film is formed, and FIG. 11 is a part of a silicon substrate after a gate oxide film is formed. 12, FIG. 12 is a cross-sectional view showing a part of a silicon substrate on which a polysilicon film for forming an electrode is formed, and FIG. 13 is a cross-sectional view showing a part of the silicon substrate before a capacitor dielectric film is formed. FIG. 14 is a sectional view showing a part of the silicon substrate after the formation of the capacitor dielectric film.

【0085】半導体装置であるDRAMにおいて、1
[bit]の情報を記憶するメモリセル(M)は、MO
SFET(Q)と容量素子(C)との直列回路で構成さ
れている。
In a DRAM which is a semiconductor device, 1
The memory cell (M) that stores the information of [bit]
It is composed of a series circuit of an SFET (Q) and a capacitive element (C).

【0086】MOSFETは、主に、チャネル形成領域
である半導体領域、ゲート絶縁膜、ゲート電極、ソース
領域およびドレイン領域である一対の半導体領域で構成
されている。このMOSFETは半導体基体の活性領域
(素子形成領域30)の表面に構成されている。容量素
子は、下部電極、誘電体膜、上部電極のそれぞれを順次
積層したSTC(Stacked Capacitor)構造で構成されて
いる。この容量素子は、メモリセルの平面サイズの縮小
化を図るため、MOSFETの上部に構成されている。
The MOSFET is mainly composed of a semiconductor region which is a channel forming region, a gate insulating film, a gate electrode, and a pair of semiconductor regions which are a source region and a drain region. This MOSFET is formed on the surface of an active region (element formation region 30) of a semiconductor substrate. Capacitive element includes a lower electrode, a dielectric film, and a sequentially laminated STC (St acked C apacitor) structure of each of the upper electrode. This capacitive element is formed above the MOSFET in order to reduce the planar size of the memory cell.

【0087】図8は、本発明の一実施形態であるDRA
Mに塔載されるメモリセルの等価回路図であり、図9は
DRAMの要部断面図である。なお、図9において、図
を見易くするため、後述する容量素子の上部は図示を省
略している。
FIG. 8 shows a DRA according to an embodiment of the present invention.
FIG. 9 is an equivalent circuit diagram of a memory cell mounted on M, and FIG. 9 is a cross-sectional view of a main part of a DRAM. Note that, in FIG. 9, an upper portion of a capacitive element, which will be described later, is not illustrated for easy viewing.

【0088】図8に示すように、DRAMに塔載される
メモリセルMは、MOSFETQと容量素子Cとの直列
回路で構成されている。メモリセルMは、行方向(Y方
向)に延在するワード線WLと列方向(X方向)に延在
するデータ線DLとの交差部に配置され、1[bit]
の情報を記憶する。
As shown in FIG. 8, a memory cell M mounted on a DRAM is constituted by a series circuit of a MOSFET Q and a capacitor C. The memory cell M is arranged at an intersection of a word line WL extending in a row direction (Y direction) and a data line DL extending in a column direction (X direction), and is 1 [bit].
Is stored.

【0089】前記MOSFETQの一方の半導体領域は
データ線DLに電気的に接続され、その他方の半導体領
域は容量素子Cの一方の電極に電気的に接続され、その
ゲート電極はワード線WLに電気的に接続されている。
One semiconductor region of the MOSFET Q is electrically connected to the data line DL, the other semiconductor region is electrically connected to one electrode of the capacitive element C, and the gate electrode is electrically connected to the word line WL. Connected.

【0090】前記ワード線WLは、メモリセルMを選択
する場合、例えば5[V]電位に電位固定され、メモリ
セルMを選択しない場合、例えば0[V]電位に電位固
定される。デーダ線DLは、容量素子Cに電荷を蓄積す
る場合、例えば3.3[V]電位に電位固定され、容量
素子Cに電荷が蓄積されていない場合、例えば0[V]
電位に電位固定される。
When the memory cell M is selected, the word line WL is fixed at a potential of, for example, 5 [V]. When the memory cell M is not selected, the word line WL is fixed at a potential of, for example, 0 [V]. The data line DL is fixed at a potential of, for example, 3.3 [V] when charges are stored in the capacitor C, and is 0 [V] when charges are not stored in the capacitor C, for example.
The potential is fixed to the potential.

【0091】前記メモリセルMは、ワード線WLが延在
する行方向、データ線DLが延在する列方向のそれぞれ
に複数個配置され、メモリセルアレイを構成する。メモ
リセルアレイは、ワードドライバー回路、Xデコーダ回
路、Yデコーダ回路等の周辺回路が配置される周辺回路
形成領域で周囲を囲まれたメモリセルアレイ形成領域に
構成される。
A plurality of the memory cells M are arranged in the row direction in which the word lines WL extend and in the column direction in which the data lines DL extend, and constitute a memory cell array. The memory cell array is formed in a memory cell array formation region surrounded by a peripheral circuit formation region in which peripheral circuits such as a word driver circuit, an X decoder circuit, and a Y decoder circuit are arranged.

【0092】次に、前記DRAMに塔載されるメモリセ
ルMの具体的な構造について、図9を用いて説明する。
Next, a specific structure of the memory cell M mounted on the DRAM will be described with reference to FIG.

【0093】図9に示すように、DRAMは、半導体基
板(半導体基体)1を主体に構成されている。この半導
体基板1は、たとえば、単結晶シリコン(珪素)からな
るp-型半導体基板で構成されている。
As shown in FIG. 9, the DRAM mainly includes a semiconductor substrate (semiconductor substrate) 1. This semiconductor substrate 1 is formed of, for example, a p-type semiconductor substrate made of single crystal silicon (silicon).

【0094】前記半導体基板1のメモリセルアレイ形成
領域の表面にはp型ウエル領域2が形成されている。
On the surface of the memory cell array forming region of the semiconductor substrate 1, a p-type well region 2 is formed.

【0095】前記メモリセルMのMOSFETQは、p
型ウエル領域2の活性領域の表面に構成されている。p
型ウエル領域2の活性領域の表面は、その非活性領域の
表面上に形成されたフィールド絶縁膜3で周囲を規定さ
れている。つまり、MOSFETQはフィールド絶縁膜
2で周囲を規定されたp型ウエル領域2の表面に構成さ
れている。
The MOSFET Q of the memory cell M is p
It is formed on the surface of the active region of the mold well region 2. p
The periphery of the surface of the active region of the mold well region 2 is defined by a field insulating film 3 formed on the surface of the non-active region. That is, the MOSFET Q is formed on the surface of the p-type well region 2 whose periphery is defined by the field insulating film 2.

【0096】前記フィールド絶縁膜3で周囲を規定され
たp型ウエル領域2の表面には、2つのメモリセルMの
それぞれのMOSFETQが構成されている。
On the surface of the p-type well region 2 whose periphery is defined by the field insulating film 3, MOSFETs Q of two memory cells M are formed.

【0097】前記MOSFETQは、主に、チャネル形
成領域であるp型ウエル領域2、ゲート絶縁膜4、ゲー
ト電極5、ソース領域およびドレイン領域である一対の
n型半導体領域7および一対のn+型半導体領域9で構
成されている。
The MOSFET Q mainly includes a p-type well region 2 serving as a channel forming region, a gate insulating film 4, a gate electrode 5, a pair of n-type semiconductor regions 7 serving as a source region and a drain region, and a pair of n + -type It is composed of a semiconductor region 9.

【0098】前記ゲート絶縁膜4はp型ウエル領域2の
活性領域の表面上に形成されている。このゲート酸化膜
4は、たとえば熱酸化膜で形成されている。前記ゲート
電極5はゲート酸化膜4上に形成されている。このゲー
ト電極5は、たとえば抵抗値を低減する不純物(たとえ
ばリン(P))が導入されたポリシリコン膜(多結晶珪
素膜)で形成されている。
The gate insulating film 4 is formed on the surface of the active region of the p-type well region 2. This gate oxide film 4 is formed of, for example, a thermal oxide film. The gate electrode 5 is formed on the gate oxide film 4. Gate electrode 5 is formed of, for example, a polysilicon film (polycrystalline silicon film) into which an impurity (for example, phosphorus (P)) for reducing a resistance value is introduced.

【0099】前記ソース領域およびドレイン領域となる
一対のn型半導体領域7のそれぞれは、p型ウエル領域
2の活性領域の表面に形成されている。この一対のn型
半導体領域7のそれぞれは、ゲート電極5に対して自己
整合で形成されている。前記ソース領域およびドレイン
領域である一対のn+型半導体領域9のそれぞれは、p
型ウエル領域2の活性領域の表面に形成されている。こ
の一対のn+型半導体領域9のそれぞれは、ゲート電極
5のゲート長方向の側壁面を被うサイドウォールスペー
サ8に対して自己整合で形成されている。
Each of the pair of n-type semiconductor regions 7 serving as the source region and the drain region is formed on the surface of the active region of the p-type well region 2. Each of the pair of n-type semiconductor regions 7 is formed in self-alignment with the gate electrode 5. Each of the pair of n + -type semiconductor regions 9 serving as the source region and the drain region has p
It is formed on the surface of the active region of the mold well region 2. Each of the pair of n + -type semiconductor regions 9 is formed in a self-alignment manner with a side wall spacer 8 covering the side wall surface of the gate electrode 5 in the gate length direction.

【0100】前記ソース領域およびドレイン領域である
一対のn型半導体領域7のそれぞれは、前記ソース領域
およびドレン領域である一対のn+型半導体領域9のそ
れぞれに比べて低い不純物濃度に設定されている。つま
り、メモリセルMのMOSFETQはLDD(Lightly
Doped Drain)構造で構成されている。
Each of the pair of n-type semiconductor regions 7 serving as the source region and the drain region has a lower impurity concentration than those of the pair of n + -type semiconductor regions 9 serving as the source region and the drain region. I have. That is, the MOSFET Q of the memory cell M is LDD (Lightly
Doped Drain) structure.

【0101】前記MOSFETQのゲート電極5は、フ
ィールド絶縁膜3上を延在するワード線WLの延在方向
と同一の方向にゲート酸化膜4上を延在し、ワード線W
Lに一体化されている。つまり、ゲート電極5は、ワー
ド線WLの延在方向(Y方向)に配置された他のメモリ
セルMのMOSFETのゲート電極5に電気的に接続さ
れている。
The gate electrode 5 of the MOSFET Q extends on the gate oxide film 4 in the same direction as the extending direction of the word line WL extending on the field insulating film 3.
L. That is, the gate electrode 5 is electrically connected to the gate electrode 5 of the MOSFET of another memory cell M arranged in the extending direction (Y direction) of the word line WL.

【0102】前記ゲート電極5,ワード線WLのそれぞ
れの上面は絶縁膜6で被われている。また、ゲート電極
5,ワード線WLのそれぞれの側壁面は、サイドウォー
ルスペーサ8で被われている。前記絶縁膜6はたとえば
SiO2膜で形成されている。サイドウォールスペーサ
8は、絶縁膜6上を含むゲート酸化膜4上に、たとえば
SiO2膜を形成した後、このSiO2膜に異方性エッチ
ングを施すことにより形成される。
The respective upper surfaces of the gate electrode 5 and the word line WL are covered with an insulating film 6. The side wall surfaces of the gate electrode 5 and the word line WL are covered with side wall spacers 8. The insulating film 6 is formed of, for example, a SiO 2 film. The sidewall spacers 8 are formed by forming, for example, a SiO 2 film on the gate oxide film 4 including the insulating film 6 and then performing anisotropic etching on the SiO 2 film.

【0103】前記メモリセルMのMOSFETQの一方
のn+型半導体領域9には、データ線DLが電気的に接
続されている。データ線DLは、たとえば抵抗値を低減
する不純物が導入されたポリシリコン膜10Aおよびこ
のポリシリコン膜10Aの表面上に形成されたタングス
テン膜10Bで形成されている。
The data line DL is electrically connected to one n + -type semiconductor region 9 of the MOSFET Q of the memory cell M. Data line DL is formed of, for example, polysilicon film 10A into which an impurity for reducing the resistance value has been introduced and tungsten film 10B formed on the surface of polysilicon film 10A.

【0104】前記メモリセルMの容量素子Cは層間絶縁
膜11の表面上に形成されている。この容量素子Cは、
下部電極15,誘電体膜17,上部電極18のそれぞれ
を順次積層したSTC構造で構成されている。
The capacitance element C of the memory cell M is formed on the surface of the interlayer insulating film 11. This capacitive element C
It has an STC structure in which a lower electrode 15, a dielectric film 17, and an upper electrode 18 are sequentially laminated.

【0105】前記下部電極15は、たとえば抵抗値を低
減する不純物(たとえばリン(P))が導入されたポリ
シリコン膜からなり、所定のパターンになっている。前
記誘電体膜17は、たとえばSiO2膜および窒化珪素
膜に比べて誘電率が高い高誘電率膜である五酸化タンタ
ル(Ta25)膜で形成されている。前記上部電極18
は、たとえばタングステン膜で形成されている。
The lower electrode 15 is made of, for example, a polysilicon film into which an impurity (for example, phosphorus (P)) for reducing a resistance value is introduced, and has a predetermined pattern. The dielectric film 17 is formed of, for example, a tantalum pentoxide (Ta 2 O 5 ) film which is a high dielectric constant film having a higher dielectric constant than the SiO 2 film and the silicon nitride film. The upper electrode 18
Is formed of, for example, a tungsten film.

【0106】前記容量素子Cの下部電極15は、層間絶
縁膜11に形成された接続孔12を通して、MOSFE
TQの他方のn+型半導体領域9に電気的に接続されて
いる。
The lower electrode 15 of the capacitive element C is connected to the MOSFE through the connection hole 12 formed in the interlayer insulating film 11.
It is electrically connected to the other n + -type semiconductor region 9 of TQ.

【0107】前記容量素子Cの上部電極18は、図示し
ていないが、層間絶縁膜で覆われている。この層間絶縁
膜の表面上には配線層が形成されており、配線層は最終
保護膜で覆われている。
Although not shown, the upper electrode 18 of the capacitor C is covered with an interlayer insulating film. A wiring layer is formed on the surface of the interlayer insulating film, and the wiring layer is covered with a final protective film.

【0108】つぎに、DRAMの製造方法について、図
10乃至図14および図9を用いて説明する。
Next, a method of manufacturing a DRAM will be described with reference to FIGS. 10 to 14 and FIG.

【0109】まず図10に示すようにp-型シリコン基
板(半導体基体)1を用意する。
First, as shown in FIG. 10, a p-type silicon substrate (semiconductor substrate) 1 is prepared.

【0110】つぎに、図10に示すように、前記半導体
基板1のメモリセルアレイ形成領域の表面にp型ウエル
領域2を形成する。
Next, as shown in FIG. 10, a p-type well region 2 is formed on the surface of the memory cell array forming region of the semiconductor substrate 1.

【0111】つぎに、前記p型ウエル領域2の非活性領
域の表面上にフィールド絶縁膜3を形成する。フィール
ド絶縁膜3は、たとえば周知の選択酸化法により形成し
たSiO2膜で形成される。
Next, a field insulating film 3 is formed on the surface of the non-active region of the p-type well region 2. Field insulating film 3 is formed of, for example, a SiO 2 film formed by a known selective oxidation method.

【0112】つぎに、このシリコン基板を水素終端化処
理する。水素終端化処理では、シリコン基板をフッ酸で
エッチングするとともに、純水で洗浄する。また、乾燥
はイソプロピルアルコールによるベーパ乾燥によって行
う。乾燥は他の有機物質による蒸気乾燥でもよい。
Next, the silicon substrate is subjected to hydrogen termination. In the hydrogen termination treatment, the silicon substrate is etched with hydrofluoric acid and washed with pure water. Drying is performed by vapor drying using isopropyl alcohol. Drying may be steam drying with another organic substance.

【0113】つぎに、ゲート酸化膜4の形成工程の直前
に選択脱離を行う。選択脱離は、たとえば水素の脱離強
度高温側ピーク時の温度よりも低い温度でかつIPAの
脱離強度ピーク時の温度よりも高い温度で行う。選択脱
離はIPAの脱離強度ピーク時の温度よりも高い温度で
かつ水素の脱離強度低温側ピーク時の温度よりも低い温
度で行ってもよい。
Next, just before the step of forming the gate oxide film 4, selective desorption is performed. The selective desorption is performed, for example, at a temperature lower than the temperature at the peak of the desorption strength of hydrogen on the high temperature side and at a temperature higher than the temperature at the peak of the desorption strength of IPA. The selective desorption may be performed at a temperature higher than the temperature at the peak of the desorption intensity of IPA and lower than the temperature at the peak of the desorption intensity of hydrogen on the lower temperature side.

【0114】本実施形態では、常圧雰囲気でかつ清浄な
アルゴンガス雰囲気で選択脱離を行う。選択脱離は、た
とえば、400℃(第一の温度)で30秒行う。
In this embodiment, the selective desorption is performed in a normal pressure atmosphere and a clean argon gas atmosphere. The selective desorption is performed, for example, at 400 ° C. (first temperature) for 30 seconds.

【0115】これにより、半導体基板1の表面に付着す
る吸着物質(残留イソプロピルアルコール)を除去する
ことができる。
Thus, the adsorbed substance (residual isopropyl alcohol) adhering to the surface of the semiconductor substrate 1 can be removed.

【0116】選択脱離は、減圧雰囲気で行ってもイソプ
ロピルアルコールの選択脱離を確実に行うことができ
る。
Even when the selective desorption is performed in a reduced pressure atmosphere, the selective desorption of isopropyl alcohol can be surely performed.

【0117】選択脱離は不活性ガス,窒素ガス,水素ガ
スのいずれかまたはその混合ガスを用いたガス雰囲気で
行ってもイソプロピルアルコールの選択脱離を確実に行
うことができる。
Even when the selective desorption is performed in a gas atmosphere using any of an inert gas, a nitrogen gas, a hydrogen gas or a mixed gas thereof, the selective desorption of the isopropyl alcohol can be surely performed.

【0118】これにより、シリコン基板の表面にはイソ
プロピルアルコールが残留しなくなる。
Thus, no isopropyl alcohol remains on the surface of the silicon substrate.

【0119】つぎに、図11に示すように、前記p型ウ
エル領域2の活性領域の表面(素子形成領域30)上に
ゲート絶縁膜(ゲート酸化膜)4を形成する。
Next, as shown in FIG. 11, a gate insulating film (gate oxide film) 4 is formed on the surface of the active region (element forming region 30) of the p-type well region 2.

【0120】ゲート酸化、すなわち酸化膜形成処理は、
前処理として選択脱離を施すことからシリコン基板の表
面にはイソプロピルアルコールが残留しない状態にな
る。このため、形成されたゲート酸化膜4にはSiCが
発生しなくなり、ゲート酸化膜4の耐圧低下が生じなく
なる。
The gate oxidation, that is, the oxide film forming process,
Since selective desorption is performed as a pretreatment, isopropyl alcohol does not remain on the surface of the silicon substrate. Therefore, SiC is not generated in the formed gate oxide film 4 and the withstand voltage of the gate oxide film 4 is not reduced.

【0121】前記選択脱離は次の処理加工(ゲート酸化
膜形成)の直前に行うことが、半導体基板1の表面の再
汚染を防ぐ点で望ましい。
It is desirable that the selective desorption be performed immediately before the next processing (forming a gate oxide film) in order to prevent re-contamination of the surface of the semiconductor substrate 1.

【0122】また、選択脱離後からゲート酸化膜形成処
理までの間、前記半導体基板1を汚染されない雰囲気に
おくことが良い。
It is preferable that the semiconductor substrate 1 be kept in an atmosphere free from contamination from the time of the selective desorption until the time of the gate oxide film forming process.

【0123】半導体基板1の汚染を防止するために、た
とえば図15に示すように、ベーパ乾燥部110,選択
脱離処理部111,処理加工部112の各間を不活性ガ
ス雰囲気の空洞からなる搬送部113で連結し、半導体
基板1を前記空洞内移送する。このとき、選択脱離後の
半導体基板1は外気に触れることなく処理加工が行われ
るため、基板の表面が再び汚染されることがない。した
がって、処理加工部112でゲート酸化膜を形成した
時、酸化膜中に汚染物質が取り込まれることが回避さ
れ、耐圧の高いゲート酸化膜が形成されることになる。
In order to prevent contamination of the semiconductor substrate 1, for example, as shown in FIG. 15, a space in an inert gas atmosphere is provided between each of the vapor drying unit 110, the selective desorption processing unit 111, and the processing unit 112. The semiconductor substrate 1 is connected by the transfer unit 113 and transferred into the cavity. At this time, since the semiconductor substrate 1 after the selective desorption is processed without being exposed to the outside air, the surface of the substrate is not contaminated again. Therefore, when a gate oxide film is formed in the processing portion 112, contaminants are prevented from being taken into the oxide film, and a gate oxide film having a high withstand voltage is formed.

【0124】つぎに、図12に示すように、前記ゲート
酸化膜4上およびフィールド絶縁膜3上を含む半導体基
体1の表面全域にポリシリコン膜,絶縁膜のそれぞれを
順次形成する。ポリシリコン膜には、その堆積中または
堆積後に抵抗値を低減する不純物が導入されている。
Next, as shown in FIG. 12, a polysilicon film and an insulating film are sequentially formed on the entire surface of the semiconductor substrate 1 including the gate oxide film 4 and the field insulating film 3. During or after the deposition of the polysilicon film, an impurity for reducing the resistance value is introduced.

【0125】つぎに、前記絶縁膜、ポリシリコン膜のそ
れぞれに順次パターンニングを施し、上面が絶縁膜6で
被われたゲート電極5および上面が絶縁膜6で覆われた
ワード線WLを形成する。
Next, the insulating film and the polysilicon film are sequentially patterned to form a gate electrode 5 whose upper surface is covered with the insulating film 6 and a word line WL whose upper surface is covered with the insulating film 6. .

【0126】つぎに、前記p型ウエル領域2の活性領域
の表面にゲート電極5に対して自己整合でn型不純物を
導入し、ソース領域およびドレイン領域である一対のn
型半導体領域7を形成する。
Next, an n-type impurity is introduced into the surface of the active region of the p-type well region 2 in a self-aligned manner with respect to the gate electrode 5, and a pair of n-type impurities serving as a source region and a drain region are formed.
A type semiconductor region 7 is formed.

【0127】つぎに、前記ゲート電極5,ワード線WL
のそれぞれの側壁面上にサイドウォールスペーサ8を形
成する。サイドウォールスペーサ8は、絶縁膜6上を含
むゲート絶縁膜4上に、たとえばSiO2膜を形成した
後、このSiO2膜に異方性エッチングを施すことによ
り形成される。
Next, the gate electrode 5, the word line WL
Are formed on the respective side wall surfaces. The sidewall spacers 8 are formed by forming, for example, a SiO 2 film on the gate insulating film 4 including the insulating film 6, and then performing anisotropic etching on the SiO 2 film.

【0128】つぎに、前記p型ウエル領域2の活性領域
の表面にサイドウォールスペーサ8に対して自己整合で
n型不純物を導入し、ソース領域およびドレイン領域で
ある一対のn+型半導体領域9を形成する。この工程に
おいて、メモリセルMのMOSFETQが形成される。
Next, an n-type impurity is introduced into the surface of the active region of the p-type well region 2 in a self-aligned manner with respect to the side wall spacers 8 to form a pair of n + -type semiconductor regions 9 serving as a source region and a drain region. To form In this step, the MOSFET Q of the memory cell M is formed.

【0129】つぎに、前記MOSFETQの一方のn+
型半導体領域9と電気的に接続されるデータ線DLを形
成する。データ線DLはポリシリコン膜10Aとこの上
に形成されるタングステン膜10Bとによって形成され
る。
Next, one n + of the MOSFET Q
A data line DL electrically connected to the mold semiconductor region 9 is formed. The data line DL is formed by a polysilicon film 10A and a tungsten film 10B formed thereon.

【0130】つぎに、前記データ線DL上を含む半導体
基体1の表面全域に層間絶縁膜11を形成する。層間絶
縁膜11はたとえばSiO2膜で形成される。
Next, an interlayer insulating film 11 is formed on the entire surface of the semiconductor substrate 1 including on the data lines DL. Interlayer insulating film 11 is formed of, for example, a SiO 2 film.

【0131】つぎに、前記層間絶縁膜11に、MOSF
ETQの他方のn+型半導体領域9の表面を露出する接
続孔12を形成する。
Next, a MOSF is formed on the interlayer insulating film 11.
A connection hole 12 exposing the surface of the other n + -type semiconductor region 9 of the ETQ is formed.

【0132】つぎに、前記接続孔12内を含む半導体基
体1の表面全域にポリシリコン膜13Aを形成する。こ
のポリシリコン膜13Aには、その堆積中または堆積後
に抵抗値を低減する不純物(たとえばリン(P))が導
入されている。
Next, a polysilicon film 13A is formed on the entire surface of the semiconductor substrate 1 including the inside of the connection hole 12. An impurity (for example, phosphorus (P)) that reduces the resistance value during or after the deposition of the polysilicon film 13A is introduced.

【0133】つぎに、常用のホトリソグラフィ技術とエ
ッチング技術によって前記ポリシリコン膜13Aを選択
的に除去して、図13に示すように所定パターンの下部
電極15を形成する。
Next, the polysilicon film 13A is selectively removed by a conventional photolithography technique and etching technique, and a lower electrode 15 having a predetermined pattern is formed as shown in FIG.

【0134】つぎに、シリコン基板を水素終端化処理し
て、前記下部電極15の表面に形成された自然酸化珪素
膜を除去する。また、乾燥はイソプロピルアルコールに
よる蒸気乾燥によって行う。そして、この場合もゲート
酸化膜の形成の場合と同様であるが、容量を構成する誘
電体膜17の形成工程の直前に選択脱離を行い残留イソ
プロピルアルコールの除去を行う。
Next, the silicon substrate is subjected to a hydrogen termination treatment to remove the natural silicon oxide film formed on the surface of the lower electrode 15. Drying is performed by steam drying using isopropyl alcohol. In this case as well, similar to the case of forming the gate oxide film, selective desorption is performed immediately before the step of forming the dielectric film 17 constituting the capacitor to remove the residual isopropyl alcohol.

【0135】選択脱離は、たとえば水素の脱離強度高温
側ピーク時の温度よりも低い温度でかつIPAの脱離強
度ピーク時の温度よりも高い温度で行う。本実施形態で
は、常圧雰囲気でかつ清浄なアルゴンガス雰囲気で加熱
を行う。選択脱離は、たとえば、400℃で30秒行
う。
The selective desorption is performed, for example, at a temperature lower than the temperature at the peak of the desorption strength of hydrogen and higher than the temperature at the peak of the desorption intensity of IPA. In the present embodiment, heating is performed in a normal pressure atmosphere and a clean argon gas atmosphere. The selective desorption is performed, for example, at 400 ° C. for 30 seconds.

【0136】これにより、シリコン基板の表面にはイソ
プロピルアルコールが残留しなくなる。
As a result, isopropyl alcohol does not remain on the surface of the silicon substrate.

【0137】つぎに、図14に示すように、シリコン基
板の表面全域に誘電体膜17を形成する。前記誘電体膜
17は、たとえば五酸化タンタル(Ta25)膜からな
る。このTa25膜の形成は、たとえば400℃程度の
温度雰囲気中にプロセスガスとしてTa(OC25)を
流し込んだ条件下で行う。
Next, as shown in FIG. 14, a dielectric film 17 is formed over the entire surface of the silicon substrate. The dielectric film 17 is made of, for example, a tantalum pentoxide (Ta 2 O 5 ) film. The formation of the Ta 2 O 5 film is performed, for example, under conditions where Ta (OC 2 H 5 ) is flowed as a process gas into an atmosphere at a temperature of about 400 ° C.

【0138】つぎに、シリコン基板を、たとえば700
〜1000℃程度の温度雰囲気中で酸素アニール処理す
る。
Next, the silicon substrate is, for example, 700
An oxygen annealing treatment is performed in a temperature atmosphere of about 1000 ° C.

【0139】前記誘電体膜17は、前記選択脱離の結
果、ポリシリコン膜からなる下部電極15の表面にイソ
プロピルアルコールが残留していないことから、容量を
構成する誘電体膜として安定したものが得られる。
As a result of the selective desorption, since no isopropyl alcohol remains on the surface of the lower electrode 15 made of a polysilicon film, the dielectric film 17 is stable as a dielectric film constituting a capacitor. can get.

【0140】つぎに、前記シリコン基板の表面側に所定
のパターンの上部電極18を形成する。上部電極18
は、たとえばタングステン膜で形成される。
Next, an upper electrode 18 having a predetermined pattern is formed on the surface of the silicon substrate. Upper electrode 18
Is formed of, for example, a tungsten film.

【0141】この工程において、図9に示すように、下
部電極15,誘電体膜17,上部電極18のそれぞれを
順次積層した容量素子Cが形成される。
In this step, as shown in FIG. 9, a capacitive element C in which the lower electrode 15, the dielectric film 17, and the upper electrode 18 are sequentially laminated is formed.

【0142】つぎに、前記容量素子Cの上部電極18上
を被う層間絶縁膜形成し、この層間絶縁膜上に配線層を
形成し、この配線層上に最終保護膜を形成することによ
り、本実施形態のDRAMがほぼ完成する。
Next, an interlayer insulating film covering the upper electrode 18 of the capacitor C is formed, a wiring layer is formed on the interlayer insulating film, and a final protective film is formed on the wiring layer. The DRAM of this embodiment is almost completed.

【0143】その後、シリコン基板は縦横に分断されて
DRAMを構成する半導体チップが製造されることにな
る。また、各半導体チップは所定のパッケージに封止さ
れて半導体装置となる。
After that, the silicon substrate is divided vertically and horizontally to manufacture a semiconductor chip constituting a DRAM. Each semiconductor chip is sealed in a predetermined package to form a semiconductor device.

【0144】本実施形態1の半導体装置の製造方法、す
なわちDRAMの製造においては、以下の効果を奏す
る。
The following effects are obtained in the method of manufacturing the semiconductor device of the first embodiment, that is, in the manufacture of the DRAM.

【0145】(1)の手段によれば、DRAMのゲート
酸化膜4の形成処理や容量を構成する誘電体膜17の形
成処理の直前に、イソプロピルアルコールの脱離強度ピ
ーク時の温度以上の温度で選択脱離が行われることか
ら、水素終端化処理がなされたシリコン基板の表面に吸
着した残留イソプロピルアルコールは基板表面から完全
に脱離する。したがって、前記選択脱離の直後に行われ
るゲート酸化膜形成や誘電体膜形成においては、カーボ
ンを含まない良質のゲート酸化膜や誘電体膜を形成する
ことができる。また、アルゴンガス中での加熱によって
シリコン基板の表面の残留イソプロピルアルコールを除
去するため、基板表面の安定性が損なわれない。
According to the means (1), immediately before the process of forming the gate oxide film 4 of the DRAM and the process of forming the dielectric film 17 constituting the capacitor, the temperature equal to or higher than the temperature at the peak of the desorption intensity of isopropyl alcohol. , The residual isopropyl alcohol adsorbed on the surface of the hydrogen-terminated silicon substrate is completely desorbed from the substrate surface. Therefore, in the formation of the gate oxide film or the dielectric film immediately after the selective desorption, a high-quality gate oxide film or a dielectric film containing no carbon can be formed. Further, since isopropyl alcohol remaining on the surface of the silicon substrate is removed by heating in an argon gas, the stability of the substrate surface is not impaired.

【0146】(2)選択脱離はゲート酸化膜形成処理や
誘電体膜形成処理の直前に行われることから、選択脱離
までの間はシリコン基板の表面は表面結合水素と残存イ
ソプロピルアルコールによって表面酸化抑制がなされ、
シリコン基板表面の自然酸化が抑制される。したがっ
て、良質でかつ膜厚の一定したゲート酸化膜や誘電体膜
の形成が達成できる。
(2) Since the selective desorption is performed immediately before the gate oxide film forming process and the dielectric film forming process, the surface of the silicon substrate is surfaced with surface-bonded hydrogen and residual isopropyl alcohol until the selective desorption. Oxidation is suppressed,
Spontaneous oxidation of the silicon substrate surface is suppressed. Therefore, formation of a gate oxide film or a dielectric film having good quality and a constant film thickness can be achieved.

【0147】(3)選択脱離後から次の処理加工(ゲー
ト酸化膜形成や誘電体膜形成)までの間、半導体基板を
汚染されない雰囲気においた場合には、選択脱離後の半
導体基板は外気に触れることなくゲート酸化膜や誘電体
膜が形成されるため、耐圧の高いゲート酸化膜4や誘電
体膜17が形成されることになる。
(3) If the semiconductor substrate is placed in an atmosphere free from contamination after the selective desorption until the next processing (formation of a gate oxide film or formation of a dielectric film), the semiconductor substrate after the selective desorption becomes Since the gate oxide film and the dielectric film are formed without being exposed to the outside air, the gate oxide film 4 and the dielectric film 17 having a high withstand voltage are formed.

【0148】(4)選択脱離は、水素の脱離強度高温側
ピーク時の温度よりも低くかつ水素の脱離強度低温側ピ
ーク時の温度よりも高い温度で行われるため、シリコン
基板の表面シリコン原子の2本の結合手のうちの一方は
水素やイソプロピルアルコールの脱離によって未結合手
となるおそれがあるが、他方は水素で終端されているこ
とと、シリコン基板の選択脱離の直後にゲート酸化膜形
成処理や誘電体膜形成処理が行われることから、シリコ
ン基板表面に異物を吸着する機会が少なくなり、良質な
ゲート酸化膜4や誘電体膜17の形成が達成できる。
(4) Since the selective desorption is performed at a temperature lower than the temperature at the peak of the desorption strength of hydrogen on the high-temperature side and higher than the temperature at the peak of the desorption strength of hydrogen on the low-temperature side, the surface of the silicon substrate is One of the two bonds of the silicon atom may become an unbonded bond due to elimination of hydrogen or isopropyl alcohol, but the other is terminated with hydrogen and immediately after the selective desorption of the silicon substrate. Since the gate oxide film forming process and the dielectric film forming process are performed first, the chance of adsorbing foreign matter on the surface of the silicon substrate is reduced, and the formation of the gate oxide film 4 and the dielectric film 17 of good quality can be achieved.

【0149】(5)ゲート酸化膜4および容量を構成す
る誘電体膜17の厚さは10nm以下と薄くなってきて
いることから、ゲート酸化膜4や誘電体膜17の安定化
は、DRAMを始めとする各種構造の半導体装置の特性
に大きな影響を及ぼすことになり、本実施形態1の適用
によって高性能な半導体装置の製造が達成できる。
(5) Since the thicknesses of the gate oxide film 4 and the dielectric film 17 forming the capacitor have become thinner, that is, 10 nm or less, stabilization of the gate oxide film 4 and the dielectric film 17 requires a DRAM. The characteristics of the semiconductor device having various structures, such as the first and second structures, are greatly affected, and the manufacture of a high-performance semiconductor device can be achieved by applying the first embodiment.

【0150】(6)本実施形態1によれば、酸化膜等の
形成の歩留りを向上させることができ、半導体装置の製
造コストの低減が達成できる。
(6) According to the first embodiment, the yield of forming an oxide film or the like can be improved, and the manufacturing cost of a semiconductor device can be reduced.

【0151】また、前記実施形態1では、ベーパ乾燥に
よる残留したイソプロピルアルコールについて述べた
が、他の汚染物質についても同様の選択脱離により汚染
を除去することができる。この場合の熱処理温度は残留
したイソプロピルアルコールの脱離強度ピーク時の温度
に代わって、当該物質の脱離強度ピーク時の温度以上と
なる。
In the first embodiment, isopropyl alcohol remaining after vapor drying is described. However, other contaminants can be removed by the same selective desorption. In this case, the heat treatment temperature becomes higher than the temperature at the peak of the desorption intensity of the substance in place of the temperature at the peak of the desorption intensity of the remaining isopropyl alcohol.

【0152】また、前記実施形態1では、熱脱離につい
て述べたが、半導体基板にエネルギー線を照射させて前
記選択脱離を行っても良い。この場合、前記実施形態1
による選択脱離方法と同様に、エネルギー線の照射量は
表面残留IPAが脱離するエネルギー量以上、表面終端
水素脱離エネルギー量以下とすることによって、前記実
施形態1と同等の効果を得ることができる。
In the first embodiment, the thermal desorption is described. However, the semiconductor substrate may be irradiated with energy rays to perform the selective desorption. In this case, the first embodiment
In the same manner as in the selective desorption method according to the above, the irradiation amount of the energy beam is set to be equal to or more than the energy amount for desorbing the surface residual IPA and equal to or less than the surface termination hydrogen desorption energy amount, thereby obtaining the same effect as in the first embodiment. Can be.

【0153】半導体基板の表面に付着する残留イソプロ
ピルアルコールは、熱脱離エネルギを受けるばかりでな
く、イソプロピルアルコールと水素との原子的接合を破
壊するエネルギーを受けるため確実に選択脱離が行え
る。
Residual isopropyl alcohol adhering to the surface of the semiconductor substrate not only receives thermal desorption energy but also receives energy for breaking the atomic junction between isopropyl alcohol and hydrogen, so that selective desorption can be reliably performed.

【0154】イソプロピルアルコールの結合構造を形成
するSiOの結合強度は2〜5eV程度であることか
ら、エネルギー線として、これは特に限定されるもので
はないが、たとえば紫外線や可視光線等が適当である。
Since the bond strength of SiO forming the bond structure of isopropyl alcohol is about 2 to 5 eV, this is not particularly limited as an energy ray, but, for example, an ultraviolet ray or a visible ray is suitable. .

【0155】また、前記実施形態1では、水素終端化処
理やベーパ乾燥を前提とした選択脱離処理について説明
したが、水素終端化処理やベーパ乾燥を行わない状態で
も選択脱離を行っても良い。すなわち、半導体基板の表
面には、半導体基板を収容するカートリッジ等の部材か
ら放出された物質や空気中を浮遊する物質が吸着され
る。そこで、処理加工前に選択脱離を行って半導体基板
の表面に付着した吸着物質を選択脱離し、その後処理加
工を行う。この結果、半導体基板の表面に付着する吸着
物質が存在しない状態で処理加工が行えるため、品質の
優れた処理加工が行える。
Further, in the first embodiment, the selective desorption processing based on the hydrogen termination processing and the vapor drying has been described. However, the selective desorption processing may be performed without performing the hydrogen termination processing and the vapor drying. good. That is, a substance released from a member such as a cartridge accommodating the semiconductor substrate or a substance floating in the air is adsorbed on the surface of the semiconductor substrate. Therefore, selective desorption is performed before the processing to selectively desorb the adsorbed substance attached to the surface of the semiconductor substrate, and then the processing is performed. As a result, the processing can be performed in a state where there is no adsorbed substance adhering to the surface of the semiconductor substrate, so that a high-quality processing can be performed.

【0156】イソプロピルアルコールは脱離強度ピーク
時の温度が高いが、カートリッジ等の治具や建材から放
出される物質(有機物質等)は熱脱離温度が前記イソプ
ロピルアルコールに比較して低い。したがって、脱離温
度はイソプロピルアルコールの場合と同様の高い温度で
も良いが、残留イソプロピルアルコールが工程上存在し
ないと思われる場合は、半導体基板の表面に付着してい
ると想定できる吸着物質に対して選択して設定すれば良
く、低い温度を選択できる。
[0156] Isopropyl alcohol has a high temperature at the peak of desorption intensity, but substances (such as organic substances) released from jigs such as cartridges and building materials have lower thermal desorption temperatures than the isopropyl alcohol. Therefore, the desorption temperature may be as high as in the case of isopropyl alcohol, but if it is considered that there is no residual isopropyl alcohol in the process, the desorption temperature may be reduced with respect to the adsorbed substance which can be assumed to be attached to the surface of the semiconductor substrate. The temperature can be selected and set, and a low temperature can be selected.

【0157】(実施形態2)図16は本発明の実施形態
2である半導体装置の製造方法における選択脱離および
酸化膜形成処理時の温度プロファイルを示すグラフであ
る。
(Embodiment 2) FIG. 16 is a graph showing a temperature profile at the time of selective desorption and oxide film formation processing in a method of manufacturing a semiconductor device according to Embodiment 2 of the present invention.

【0158】本実施形態2では、選択脱離を処理加工中
に行うものである。また、選択脱離を酸化膜を形成する
中で行う。具体的には、ゲート酸化膜を形成する処理室
(処理炉)や誘電体膜を形成する処理室(処理炉)で選
択脱離を行うものであり、ゲート酸化膜形成処理時や誘
電体膜形成処理時の温度上昇時に、所定時間温度を一定
にさせて選択脱離を行うものである。
In the second embodiment, the selective desorption is performed during the processing. The selective desorption is performed during the formation of the oxide film. Specifically, selective desorption is performed in a processing chamber (processing furnace) for forming a gate oxide film or a processing chamber (processing furnace) for forming a dielectric film. When the temperature rises during the forming process, the temperature is kept constant for a predetermined time to perform selective desorption.

【0159】従来のゲート酸化膜を形成する処理室の温
度プロファイルは、図16に示すように、処理室内に基
板を搬入した後、シリコン基板の温度を室温から熱酸化
温度付近(たとえば900℃〜1000℃前後)まで一
気に第一の昇温速度で上げている。たとえば、昇温速度
が10℃/秒〜50℃/秒程度となっている。
As shown in FIG. 16, the temperature profile of the conventional processing chamber for forming a gate oxide film is as follows: after the substrate is carried into the processing chamber, the temperature of the silicon substrate is changed from room temperature to a temperature close to the thermal oxidation temperature (for example, 900 ° C. to 900 ° C.). (About 1000 ° C.) at a stretch at the first heating rate. For example, the heating rate is about 10 ° C./sec to 50 ° C./sec.

【0160】しかし、本実施形態2ではIPA脱離温度
(IPA脱離強度ピーク時の温度)とH脱離温度(H脱
離強度ピーク時の温度)との間の温度、たとえば、40
0℃で所定時間(第一の温度、たとえば、30秒)加熱
してシリコン基板の表面の残留イソプロピルアルコール
を脱離させた後、処理室の温度をゲート酸化膜4を形成
する温度まで上昇(第二の昇温速度で上昇)させるもの
である。
However, in the second embodiment, the temperature between the IPA desorption temperature (the temperature at the peak of the IPA desorption intensity) and the H desorption temperature (the temperature at the peak of the H desorption intensity), for example, 40 ° C.
After heating at 0 ° C. for a predetermined time (first temperature, for example, 30 seconds) to remove isopropyl alcohol remaining on the surface of the silicon substrate, the temperature of the processing chamber is raised to a temperature at which gate oxide film 4 is formed ( (Increase at a second heating rate).

【0161】誘電体膜17が五酸化タンタル(Ta
25)膜の場合には、たとえば、処理室度が約400℃
であることから同じになるが、SiO2膜や二層のSi
2膜間に他の絶縁膜を介在させた多層の誘電体膜17
の場合では、処理加工温度は高い。なお、処理加工温度
と選択脱離温度が同程度であっても特に問題はない。
The dielectric film 17 is made of tantalum pentoxide (Ta)
In the case of a 2 O 5 ) film, for example, the processing chamber temperature is about 400 ° C.
Is the same, but the SiO 2 film or the two-layer Si
Multilayer dielectric film 17 with another insulating film interposed between O 2 films
In the case of, the processing temperature is high. Note that there is no particular problem even if the processing temperature and the selective desorption temperature are almost the same.

【0162】本実施形態2によれば、前記選択脱離をゲ
ート酸化膜形成処理中や誘電体膜形成中に同時に行うこ
とから、基板の表面シリコン原子の結合手からイソプロ
ピルアルコールが脱離すると、長い時間を経ることなく
替わって酸素等が結合するため、シリコン基板面と形成
されるゲート酸化膜や誘電体膜との界面に異物が入り込
む機会がなくなり、良質でかつ膜厚の一定したゲート酸
化膜や誘電体膜を形成することができる。
According to the second embodiment, since the selective desorption is performed simultaneously during the gate oxide film formation processing and the dielectric film formation, when isopropyl alcohol is desorbed from the bond of the silicon atom on the surface of the substrate, Oxygen and the like are bonded instead of a long time, eliminating the opportunity for foreign substances to enter the interface between the silicon substrate surface and the formed gate oxide film or dielectric film. A film or a dielectric film can be formed.

【0163】また、本実施形態2では、枚葉式加熱炉で
選択脱離を行う。枚葉式加熱炉は温度プロファイルの設
定管理が容易でかつ高精度にできることから、選択脱離
の歩留り向上が図れ、半導体装置の低コスト化が達成で
きる。
In Embodiment 2, selective desorption is performed in a single-wafer heating furnace. In the single-wafer heating furnace, since the setting and management of the temperature profile can be easily performed with high accuracy, the yield of selective desorption can be improved, and the cost of the semiconductor device can be reduced.

【0164】(実施形態3)図17は本発明の実施形態
3である半導体装置の製造方法における選択脱離および
酸化膜形成処理時の温度プロファイルを示すグラフであ
る。
(Embodiment 3) FIG. 17 is a graph showing a temperature profile at the time of selective desorption and oxide film formation processing in a method of manufacturing a semiconductor device according to Embodiment 3 of the present invention.

【0165】本実施形態3は、加熱炉において、炉内の
半導体基板温度を第一の昇温速度で加熱するとともに予
め設定された第一の温度を検知した時点で前記選択脱離
を行うために、予め設定された時間または予め設定され
た温度に至るまで第二の昇温速度で加熱し、その後再び
前記第一の昇温速度で加熱して半導体基板の表面に所定
の膜(酸化膜)を形成するものである。
The present embodiment 3 is intended to perform the selective desorption at the time when the temperature of the semiconductor substrate in the furnace is heated at the first heating rate and the preset first temperature is detected in the heating furnace. Then, heating is performed at a second heating rate until a predetermined time or a preset temperature is reached, and then heating is again performed at the first heating rate to form a predetermined film (oxide film) on the surface of the semiconductor substrate. ).

【0166】一例としては、図17のグラフで示すよう
に、前記実施形態2のように温度を保持するかわりに、
温度400℃付近で昇温速度を緩やかにし、たとえば、
300℃から500℃の範囲で5℃/秒とする。そし
て、予め設定された温度に至った後は、再び第一の昇温
速度で加熱して酸化温度まで昇温し、熱酸化を行い、ゲ
ート酸化膜や誘電体膜を形成する。
As an example, as shown in the graph of FIG. 17, instead of maintaining the temperature as in the second embodiment,
At a temperature of about 400 ° C., the heating rate is reduced, for example,
5 ° C./sec in the range of 300 ° C. to 500 ° C. Then, after the temperature reaches a preset temperature, it is heated again at the first temperature increasing rate to increase the temperature to the oxidation temperature, and thermal oxidation is performed to form a gate oxide film and a dielectric film.

【0167】本実施形態3の場合は、温度を停止させる
ことなく緩慢であっても温度を上昇させ続ける構成であ
ることから、温度制御の制御性が良好である。また、緩
慢な温度上昇を行う温度範囲は前記数値に限定されるも
のではない。
In the case of the third embodiment, the controllability of the temperature control is excellent because the temperature is kept rising even if it is slow without stopping the temperature. Further, the temperature range in which the temperature rises slowly is not limited to the above numerical value.

【0168】本実施形態2および本実施形態3では、酸
化工程の昇温方法の変更という極めて単純な方法によ
り、効果的にSiCの生成を抑制できる。
In the second and third embodiments, the generation of SiC can be effectively suppressed by a very simple method of changing the temperature raising method in the oxidation step.

【0169】また、前記実施形態2および前記実施形態
3では、枚葉式加熱炉で選択脱離を行ったが、横形加熱
炉あるいは縦形加熱炉を用いることもできる。この場
合、前記加熱炉の内部を図16および図17に示された
温度プロファイルに準じた温度勾配を持つように設定
し、半導体基板を枚葉式あるいはバッチ式で前記加熱炉
の中を移動させる。この時、前記半導体基板の移動速度
を適当な値に調整することにより、前記半導体基板の温
度が図16および図17に示された温度プロファイルに
従うように設定することができる。
In the second and third embodiments, the selective desorption is performed in the single-wafer heating furnace, but a horizontal heating furnace or a vertical heating furnace may be used. In this case, the inside of the heating furnace is set so as to have a temperature gradient according to the temperature profiles shown in FIGS. 16 and 17, and the semiconductor substrate is moved in the heating furnace in a single wafer type or a batch type. . At this time, by adjusting the moving speed of the semiconductor substrate to an appropriate value, the temperature of the semiconductor substrate can be set so as to follow the temperature profile shown in FIGS.

【0170】(実施形態4)図18は本発明の実施形態
4である半導体製造装置を示す構成図である。
(Embodiment 4) FIG. 18 is a configuration diagram showing a semiconductor manufacturing apparatus according to Embodiment 4 of the present invention.

【0171】半導体製造装置は、半導体基板1を収容す
る密閉型の炉121を有している。この炉(加熱炉)1
21はたとえば石英管で形成されている。
The semiconductor manufacturing apparatus has a closed furnace 121 for accommodating the semiconductor substrate 1. This furnace (heating furnace) 1
Reference numeral 21 is formed of, for example, a quartz tube.

【0172】前記炉121内には、複数本の突子からな
る基板支持部122が設けられている。この基板支持部
122には半導体基板1が水平に載置される。
In the furnace 121, there is provided a substrate support portion 122 composed of a plurality of protrusions. The semiconductor substrate 1 is placed horizontally on the substrate support section 122.

【0173】前記炉121の左端側には前記基板支持部
122に対して半導体基板1をローディング・アンロー
ディングするローダ124が配設されている。前記ロー
ダ124との間にはスライド式の扉123が設けられ、
半導体基板1のローディング・アンローディング時に開
かれるようになっている。
At the left end of the furnace 121, a loader 124 for loading and unloading the semiconductor substrate 1 with respect to the substrate support 122 is provided. A slide door 123 is provided between the loader 124 and the loader 124.
It is opened when loading and unloading the semiconductor substrate 1.

【0174】前記炉121の外周には前記炉121内の
半導体基板1を加熱する加熱部125が設けられてい
る。この加熱部125は、たとえばランプ加熱構成にな
っている。
A heating section 125 for heating the semiconductor substrate 1 in the furnace 121 is provided on the outer periphery of the furnace 121. The heating unit 125 has, for example, a lamp heating configuration.

【0175】前記炉121の外周には前記炉121内の
半導体基板1の温度を検出する光学式の温度検出部12
6が設けられている。
An optical temperature detector 12 for detecting the temperature of the semiconductor substrate 1 in the furnace 121 is provided on the outer periphery of the furnace 121.
6 are provided.

【0176】また、前記炉121の右端側には、前記炉
121内に所定のガスを供給するガス供給部130と、
前記炉121内を所定の圧力雰囲気に制御する圧力制御
部131が設けられている。
A gas supply unit 130 for supplying a predetermined gas into the furnace 121 is provided at the right end of the furnace 121.
A pressure controller 131 for controlling the inside of the furnace 121 to a predetermined pressure atmosphere is provided.

【0177】また、これが本発明の特徴の一つである
が、前記炉121には強制排気装置132が接続されて
いる。強制排気装置132は、前記炉121内に収容さ
れた半導体基板1に所定の処理加工を行う前に行う選択
脱離処理に同期して動作し、前記半導体基板1の表面か
ら脱離した脱離物質を炉外に強制的に排気するように構
成されている。この強制排気装置132は吸引管133
によって前記炉121内の強制排気を行う。
This is one of the features of the present invention. A forced exhaust device 132 is connected to the furnace 121. The forced evacuation device 132 operates in synchronization with a selective desorption process performed before performing predetermined processing on the semiconductor substrate 1 housed in the furnace 121, and desorbs from the surface of the semiconductor substrate 1. The material is forcibly exhausted out of the furnace. This forced exhaust device 132 is provided with a suction pipe 133.
Forcibly exhausts the inside of the furnace 121.

【0178】また、半導体製造装置は、前記各部を制御
する制御部135を有している。
Further, the semiconductor manufacturing apparatus has a control section 135 for controlling the above-mentioned sections.

【0179】このような半導体製造装置で、DRAMや
フラッシュメモリのゲート酸化膜を形成する場合、酸化
膜形成前に同一炉内で選択脱離が行われる。
When a gate oxide film of a DRAM or a flash memory is formed in such a semiconductor manufacturing apparatus, selective desorption is performed in the same furnace before forming the oxide film.

【0180】つぎに前記半導体製造装置を用いて行われ
る選択脱離と酸化膜の形成処理について説明する。
Next, the selective desorption and oxide film formation processing performed using the semiconductor manufacturing apparatus will be described.

【0181】先ず、最初に半導体製造装置の炉121は
ガス供給部130によって酸化性雰囲気に設定されると
ともに、前記圧力制御部131によって常圧または減圧
に設定される。
First, the furnace 121 of the semiconductor manufacturing apparatus is set to an oxidizing atmosphere by the gas supply unit 130, and is set to normal pressure or reduced pressure by the pressure control unit 131.

【0182】つぎに、前記ローダ124によって半導体
基板1を基板支持部122上に供給した後、前記加熱部
125によって前記半導体基板1を加熱する。半導体基
板1の温度は前記温度検出部126によって検出され
る。すなわち、温度検出部126は透明な石英管からな
る炉121の炉壁を通して半導体基板1の裏面温度を光
学的に検出する。制御部135は温度検出部126によ
る検出情報に基づいて加熱部125を制御する。
Next, after the semiconductor substrate 1 is supplied onto the substrate supporting portion 122 by the loader 124, the semiconductor substrate 1 is heated by the heating portion 125. The temperature of the semiconductor substrate 1 is detected by the temperature detector 126. That is, the temperature detecting unit 126 optically detects the back surface temperature of the semiconductor substrate 1 through the furnace wall of the furnace 121 made of a transparent quartz tube. The control unit 135 controls the heating unit 125 based on information detected by the temperature detection unit 126.

【0183】加熱炉121において、炉121内の半導
体基板温度を第一の昇温速度で加熱するとともに予め設
定された第一の温度を検知した時点で前記選択脱離を行
うために、炉121内の温度を前記第一の温度に所定時
間保持し、あるいは予め設定された時間または予め設定
された温度に至るまで第二の昇温速度で加熱し、その後
再び前記第一の昇温速度で加熱して半導体基板1の表面
に所定の酸化膜を形成する。
In the heating furnace 121, in order to heat the semiconductor substrate temperature in the furnace 121 at a first heating rate and to perform the selective desorption at the time when a preset first temperature is detected, Is maintained at the first temperature for a predetermined time, or heated at a second temperature rising rate until reaching a preset time or a preset temperature, and then again at the first temperature rising rate. By heating, a predetermined oxide film is formed on the surface of the semiconductor substrate 1.

【0184】前述のように、選択脱離は、(1)第一の
温度を検知した後前記第一の温度に所定時間保持してお
いた間、(2)第一の温度を検知した後予め設定された
時間第二の昇温速度で加熱する間、(3)第一の温度を
検知した後予め設定された温度に至るまで第二の昇温速
度で加熱する間に行うことができる。
As described above, the selective desorption is performed by (1) maintaining the first temperature for a predetermined time after the detection of the first temperature, and (2) detecting the first temperature after the detection of the first temperature. The heating can be performed for a preset time during the heating at the second heating rate, or (3) during the heating at the second heating rate until the preset temperature is reached after detecting the first temperature. .

【0185】前記(1)の第一の温度を検知した後前記
第一の温度に所定時間保持して選択脱離を行う例が、図
16に示す前記実施形態2の場合である。
In the case of the second embodiment shown in FIG. 16, an example in which the first temperature is detected and then the first temperature is maintained at the first temperature for a predetermined time to perform selective desorption is described in (1).

【0186】また、前記(3)の第一の温度を検知した
後予め設定された温度に至るまで第二の昇温速度で加熱
して選択脱離を行う例が、図17に示す前記実施形態3
の場合である。
Further, in the example shown in FIG. 17, in which the above-mentioned (3) selective desorption is performed by detecting the first temperature and then heating at a second temperature increasing rate until reaching a preset temperature. Form 3
Is the case.

【0187】このような選択脱離において、前記選択脱
離処理時に同期して前記強制排気装置132が動作す
る。すなわち、選択脱離時半導体基板1の表面から脱離
した脱離物質が炉内に発生するが、この脱離物質は脱離
浮遊と同時に強制的に吸引管133内に吸い込まれて炉
外に排気される。この結果、選択脱離に続いて行われる
酸化膜形成時、酸化膜に脱離物質が混入することがな
く、カーボン等を含む酸化膜の形成が防止でき、耐圧の
優れた酸化膜(ゲート絶縁膜や容量を形成するための誘
電体膜)を形成できることになる。
In such selective desorption, the forced exhaust device 132 operates in synchronization with the selective desorption processing. That is, during the selective desorption, a desorbed substance desorbed from the surface of the semiconductor substrate 1 is generated in the furnace, and this desorbed substance is forcibly sucked into the suction pipe 133 at the same time as the desorption and floating, and is discharged outside the furnace. Exhausted. As a result, when the oxide film is formed following the selective desorption, the desorbing substance does not enter the oxide film, the formation of the oxide film containing carbon or the like can be prevented, and the oxide film having excellent withstand voltage (gate insulating film) can be prevented. A dielectric film for forming a film or a capacitor) can be formed.

【0188】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
Although the invention made by the inventor has been specifically described based on the embodiment, the invention is not limited to the above embodiment, and various modifications can be made without departing from the gist of the invention. Needless to say.

【0189】[0189]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.

【0190】(1)水素終端化処理を行ったシリコン基
板をイソプロピルアルコール等を用いたベーパ乾燥によ
って乾燥した後、ゲート酸化膜形成等の処理加工の直前
に選択脱離を施すことから、基板の表面の残留イソプロ
ピルアルコール等は脱離する。この結果、汚染が少なく
均質で高精度の厚さを有するゲート酸化膜等を形成する
ことができる。
(1) Since the silicon substrate subjected to the hydrogen termination treatment is dried by vapor drying using isopropyl alcohol or the like, it is subjected to selective desorption immediately before processing such as formation of a gate oxide film. Isopropyl alcohol and the like remaining on the surface are eliminated. As a result, it is possible to form a gate oxide film or the like having a uniform thickness and high precision with little contamination.

【0191】(2)前記選択脱離を処理加工の直前に行
うことから、選択脱離までの間はシリコン基板の表面は
終端水素や残留イソプロピルアルコール等によって保護
されることになる。さらに、表面を安定化している基板
シリコンの終端水素を残しつつ、イソプロピルアルコー
ル等を熱脱離させることが出来るため、表面の安定性を
侵すことなく、残留イソプロピルアルコール等による汚
染を取り除くことが出来る。
(2) Since the selective desorption is performed immediately before the processing, the surface of the silicon substrate is protected by terminal hydrogen, residual isopropyl alcohol and the like until the selective desorption. Furthermore, since isopropyl alcohol and the like can be thermally desorbed while leaving the terminal hydrogen of the substrate silicon stabilizing the surface, contamination due to residual isopropyl alcohol and the like can be removed without impairing the stability of the surface. .

【0192】(3)前記選択脱離を熱酸化等の処理加工
時同時に行う場合には、イソプロピルアルコール等の脱
離と同時に酸化を行うことができるため、イソプロピル
アルコール等が脱離した後の活性な基板表面が表面汚染
・自然酸化することを最小限に押さえることが出来る。
(3) When the selective desorption is performed simultaneously with the processing such as thermal oxidation, the oxidation can be performed simultaneously with the desorption of isopropyl alcohol or the like. Surface contamination and spontaneous oxidation of the substrate surface can be minimized.

【0193】(4)半導体装置の製造において、酸化膜
形成等ベーパ乾燥を前処理とする処理加工での加工精度
が向上するため、品質の優れた半導体装置を高歩留りで
製造することができる。したがって半導体装置の製造コ
ストの低減が達成できる。
(4) In the manufacture of a semiconductor device, since the processing accuracy in the processing before the vapor drying such as the formation of an oxide film is improved, a semiconductor device having excellent quality can be manufactured at a high yield. Therefore, a reduction in the manufacturing cost of the semiconductor device can be achieved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態1である半導体装置の製造方
法によるフローチャートである。
FIG. 1 is a flowchart of a method for manufacturing a semiconductor device according to a first embodiment of the present invention.

【図2】本実施形態1の半導体装置の製造方法における
基板の処理段階を示す断面図である。
FIG. 2 is a cross-sectional view showing a substrate processing stage in the method for manufacturing a semiconductor device according to the first embodiment.

【図3】本発明者による分析によって得られたH脱離量
およびIPA脱離量と温度との相関を示すグラフであ
る。
FIG. 3 is a graph showing the correlation between the amount of H desorption and the amount of IPA desorption obtained by analysis by the present inventors and temperature.

【図4】本発明者による分析によって得られたIPAの
脱離量と温度との相関を示すグラフである。
FIG. 4 is a graph showing the correlation between the desorption amount of IPA and the temperature obtained by analysis by the present inventors.

【図5】本発明者による分析によって得られたH脱離量
と温度との相関を示すグラフである。
FIG. 5 is a graph showing the correlation between the amount of desorbed H and the temperature obtained by analysis by the present inventors.

【図6】本発明者による分析によって得られたIPAの
脱離強度分布を示すグラフである。
FIG. 6 is a graph showing a desorption intensity distribution of IPA obtained by analysis by the present inventors.

【図7】本発明者による分析によって得られた残存IP
Aと熱酸化膜におけるSiC生成量との相関を示すグラ
フである。
FIG. 7: Residual IP obtained by analysis by the present inventors
6 is a graph showing a correlation between A and the amount of SiC generated in a thermal oxide film.

【図8】本実施形態1の半導体装置の製造方法によって
製造されるDRAMに塔載されるメモリセルの等価回路
図である。
FIG. 8 is an equivalent circuit diagram of a memory cell mounted on a DRAM manufactured by the method for manufacturing a semiconductor device according to the first embodiment.

【図9】前記DRAMの要部断面図である。FIG. 9 is a sectional view of a main part of the DRAM.

【図10】前記DRAMの製造方法におけるゲート酸化
膜形成前のシリコン基板の一部を示す断面図である。
FIG. 10 is a cross-sectional view showing a part of the silicon substrate before a gate oxide film is formed in the DRAM manufacturing method.

【図11】前記DRAMの製造方法におけるゲート酸化
膜形成後のシリコン基板の一部を示す断面図である。
FIG. 11 is a cross-sectional view showing a part of the silicon substrate after a gate oxide film is formed in the DRAM manufacturing method.

【図12】前記DRAMの製造方法における電極を形成
するためのポリシリコン膜を形成したシリコン基板の一
部を示す断面図である。
FIG. 12 is a cross-sectional view showing a part of a silicon substrate on which a polysilicon film for forming an electrode is formed in the DRAM manufacturing method.

【図13】前記DRAMの製造方法における容量用誘電
体膜形成前のシリコン基板の一部を示す断面図である。
FIG. 13 is a cross-sectional view showing a part of the silicon substrate before a capacitor dielectric film is formed in the DRAM manufacturing method.

【図14】前記DRAMの製造方法における容量用誘電
体膜形成後のシリコン基板の一部を示す断面図である。
FIG. 14 is a cross-sectional view showing a part of the silicon substrate after a capacitor dielectric film is formed in the DRAM manufacturing method.

【図15】本発明のベーパ乾燥工程と選択脱離処理工程
と処理加工工程を説明するための装置構成図である。
FIG. 15 is an apparatus configuration diagram for explaining a vapor drying step, a selective desorption processing step, and a processing step of the present invention.

【図16】本発明の実施形態2である半導体装置の製造
方法における選択脱離および酸化膜形成処理時の温度プ
ロファイルを示すグラフである。
FIG. 16 is a graph showing a temperature profile at the time of selective desorption and oxide film formation processing in the method for manufacturing a semiconductor device according to the second embodiment of the present invention.

【図17】本発明の実施形態3である半導体装置の製造
方法における選択脱離および酸化膜形成処理時の温度プ
ロファイルを示すグラフである。
FIG. 17 is a graph showing a temperature profile at the time of selective desorption and oxide film formation processing in the method for manufacturing a semiconductor device according to the third embodiment of the present invention.

【図18】本発明の実施形態4である半導体製造装置を
示す構成図である。
FIG. 18 is a configuration diagram illustrating a semiconductor manufacturing apparatus according to a fourth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…半導体基板(半導体基体)、2…p型ウエル領域、
3…フィールド絶縁膜、4…ゲート酸化膜(ゲート絶縁
膜)、5…ゲート電極、6…絶縁膜、7…n型半導体領
域、8…サイドウォールスペーサ、9…n+型半導体領
域、10A…ポリシリコン膜、10B…タングステン
膜、11…層間絶縁膜、12…接続孔、13A…ポリシ
リコン膜、15…下部電極、17…誘電体膜、18…上
部電極、30…素子形成領域、31…熱酸化膜、110
…ベーパ乾燥部、111…選択脱離処理部、112…処
理加工部、113…搬送部、121…炉(加熱炉)、1
22…基板支持部、123…扉、124…ローダ、12
5…加熱部、126…温度検出部、130…ガス供給
部、131…圧力制御部、132…強制排気装置、13
3…吸引管、135…制御部、C…容量素子、Q…MO
SFET、M…メモリセル、WL…ワード線、DL…デ
ータ線。
1 ... semiconductor substrate (semiconductor substrate), 2 ... p-type well region,
3 ... field insulating film, 4 ... gate oxide film (gate insulating film), 5 ... gate electrode, 6 ... insulating film, 7 ... n-type semiconductor region, 8 ... sidewall spacer, 9 ... n + type semiconductor region, 10A ... Polysilicon film, 10B tungsten film, 11 interlayer insulating film, 12 connection hole, 13A polysilicon film, 15 lower electrode, 17 dielectric film, 18 upper electrode, 30 element formation region, 31 Thermal oxide film, 110
... vapor drying section, 111 ... selective desorption processing section, 112 ... processing section, 113 ... transport section, 121 ... furnace (heating furnace), 1
22: substrate support section, 123: door, 124: loader, 12
5: heating unit, 126: temperature detection unit, 130: gas supply unit, 131: pressure control unit, 132: forced exhaust device, 13
3: suction tube, 135: control unit, C: capacitance element, Q: MO
SFET, M: memory cell, WL: word line, DL: data line.

Claims (19)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板を洗浄する工程と、前記半導
体基板を乾燥する工程と、前記乾燥の後に前記半導体基
板の表面に付着する吸着物質を選択脱離させる工程を有
することを特徴とする半導体装置の製造方法。
1. A semiconductor comprising: a step of cleaning a semiconductor substrate; a step of drying the semiconductor substrate; and a step of selectively desorbing an adsorbed substance attached to a surface of the semiconductor substrate after the drying. Device manufacturing method.
【請求項2】 半導体基板を洗浄する工程と、前記半導
体基板を乾燥する工程と、前記半導体基板に所定の処理
加工を行う工程とを有し、前記処理加工の直前に前記半
導体基板の表面に付着する吸着物質を脱離させる選択脱
離を行うとともに選択脱離後から前記処理加工までの間
前記半導体基板を汚染されない雰囲気におくことを特徴
とする半導体装置の製造方法。
2. The method according to claim 1, further comprising a step of cleaning the semiconductor substrate, a step of drying the semiconductor substrate, and a step of performing a predetermined processing on the semiconductor substrate. A method of manufacturing a semiconductor device, comprising: performing selective desorption for desorbing adsorbed substances to be attached, and placing the semiconductor substrate in an atmosphere free from contamination after the selective desorption until the processing.
【請求項3】 半導体基板を洗浄する工程と、前記半導
体基板を乾燥する工程と、前記半導体基板に所定の処理
加工を行う工程とを有し、前記処理加工中に前記半導体
基板の表面に付着する吸着物質を脱離させる選択脱離を
行うことを特徴とする半導体装置の製造方法。
3. A step of cleaning the semiconductor substrate, a step of drying the semiconductor substrate, and a step of performing a predetermined processing on the semiconductor substrate, wherein the semiconductor substrate adheres to the surface of the semiconductor substrate during the processing. A method for manufacturing a semiconductor device, comprising performing selective desorption for desorbing adsorbing substances to be desorbed.
【請求項4】 半導体基板に所定の処理加工を行う工程
を有する半導体装置の製造方法であって、前記処理加工
の前に前記半導体基板の表面に付着する吸着物質を脱離
させる選択脱離を行うことを特徴とする半導体装置の製
造方法。
4. A method for manufacturing a semiconductor device, comprising a step of performing a predetermined processing on a semiconductor substrate, wherein a selective desorption for desorbing an adsorbed substance attached to a surface of the semiconductor substrate is performed before the processing. A method of manufacturing a semiconductor device.
【請求項5】 前記乾燥処理に用いる物質の脱離強度ピ
ーク時の温度以上の温度で前記選択脱離を行うことを特
徴とする請求項1乃至請求項4のいずれか1項に記載の
半導体装置の製造方法。
5. The semiconductor according to claim 1, wherein the selective desorption is performed at a temperature equal to or higher than the temperature at the peak of the desorption intensity of the substance used for the drying treatment. Device manufacturing method.
【請求項6】 シリコンからなる半導体基板を水素終端
化処理した後、水素の脱離強度ピーク時の温度よりも低
い温度で前記選択脱離を行うことを特徴とする請求項1
乃至請求項5のいずれか1項記載の半導体装置の製造方
法。
6. The method according to claim 1, wherein the semiconductor substrate made of silicon is subjected to a hydrogen termination treatment, and then the selective desorption is performed at a temperature lower than the temperature at the peak of the desorption intensity of hydrogen.
A method for manufacturing a semiconductor device according to claim 5.
【請求項7】 シリコン基板を洗浄する工程と、前記シ
リコン基板を乾燥する工程と、前記乾燥の後に前記シリ
コン基板の表面に付着する吸着物質を選択脱離させる工
程と、前記シリコン基板に所定の処理加工を行う工程と
を有し、前記シリコン基板の表面の結晶面が(100)
である場合、水素の脱離強度高温側ピーク時の温度より
も低くかつ水素の脱離強度低温側ピーク時の温度よりも
高い温度で前記選択脱離を行うことを特徴とする半導体
装置の製造方法。
7. A step of cleaning a silicon substrate, a step of drying the silicon substrate, a step of selectively desorbing an adsorbing substance adhering to a surface of the silicon substrate after the drying, and Performing a processing step, wherein the crystal plane of the surface of the silicon substrate is (100).
Wherein the selective desorption is performed at a temperature lower than the temperature at the peak of the desorption strength of hydrogen on the high-temperature side and higher than the temperature at the peak of the desorption strength of hydrogen on the low-temperature side. Method.
【請求項8】 シリコン基板を洗浄する工程と、前記シ
リコン基板を乾燥する工程と、前記乾燥の後に前記シリ
コン基板の表面に付着する吸着物質を選択脱離させる工
程と、前記シリコン基板に所定の処理加工を行う工程と
を有し、前記シリコン基板の表面の結晶面が(100)
である場合、水素の脱離強度低温側ピーク時の温度より
も低い温度で前記選択脱離を行うことを特徴とする半導
体装置の製造方法。
8. A step of cleaning the silicon substrate, a step of drying the silicon substrate, a step of selectively desorbing an adsorbing substance adhering to the surface of the silicon substrate after the drying, and Performing a processing step, wherein the crystal plane of the surface of the silicon substrate is (100).
Wherein the selective desorption is performed at a temperature lower than the temperature at the peak of the desorption strength of hydrogen on the low temperature side.
【請求項9】 シリコン基板を洗浄する工程と、前記シ
リコン基板を乾燥する工程と、前記乾燥の後に前記シリ
コン基板の表面に付着する吸着物質を選択脱離させる工
程と、前記シリコン基板に所定の処理加工を行う工程と
を有し、前記選択脱離を減圧雰囲気で行うことを特徴と
する半導体装置の製造方法。
9. A step of cleaning a silicon substrate, a step of drying the silicon substrate, a step of selectively desorbing an adsorbing substance adhering to the surface of the silicon substrate after the drying, and Performing a processing step, wherein the selective desorption is performed in a reduced pressure atmosphere.
【請求項10】 シリコン基板を洗浄する工程と、前記
シリコン基板を乾燥する工程と、前記乾燥の後に前記シ
リコン基板の表面に付着する吸着物質を選択脱離させる
工程と、前記シリコン基板に所定の処理加工を行う工程
とを有し、前記選択脱離を不活性ガス,窒素ガス,水素
ガスのいずれかまたはその混合ガスを用いたガス雰囲気
で行うことを特徴とする半導体装置の製造方法。
10. A step of cleaning a silicon substrate, a step of drying the silicon substrate, a step of selectively desorbing an adsorbing substance adhering to the surface of the silicon substrate after the drying, and Performing a processing step, wherein the selective desorption is performed in a gas atmosphere using any of an inert gas, a nitrogen gas, a hydrogen gas, or a mixed gas thereof.
【請求項11】 シリコン基板を洗浄する工程と、前記
シリコン基板を乾燥する工程と、前記乾燥の後に前記シ
リコン基板の表面に付着する吸着物質を選択脱離させる
工程と、前記シリコン基板に所定の処理加工を行う工程
とを有し、前記選択脱離を酸化膜を形成する中で行うこ
とを特徴とする半導体装置の製造方法。
11. A step of cleaning a silicon substrate, a step of drying the silicon substrate, a step of selectively desorbing an adsorbed substance adhering to the surface of the silicon substrate after the drying, and Performing a processing step, wherein the selective desorption is performed while forming an oxide film.
【請求項12】 シリコン基板を洗浄する工程と、前記
シリコン基板を乾燥する工程と、前記乾燥の後に前記シ
リコン基板の表面に付着する吸着物質を選択脱離させる
工程と、前記シリコン基板に所定の処理加工を行う工程
とを有し、加熱炉において、炉内の半導体基板温度を第
一の昇温速度で加熱するとともに予め設定された第一の
温度を検知した時点で前記選択脱離を行うために、炉内
の温度を前記第一の温度に所定時間保持し、あるいは予
め設定された時間または予め設定された温度に至るまで
第二の昇温速度で加熱し、その後再び前記第一の昇温速
度で加熱して半導体基板の表面に所定の膜を形成するこ
とを特徴とする半導体装置の製造方法。
12. A step of cleaning a silicon substrate, a step of drying the silicon substrate, a step of selectively desorbing an adsorbing substance adhering to the surface of the silicon substrate after the drying, and In the heating furnace, heating the semiconductor substrate temperature in the furnace at a first heating rate, and performing the selective desorption at the time of detecting a preset first temperature. For this purpose, the temperature in the furnace is maintained at the first temperature for a predetermined time, or the furnace is heated at a second heating rate until a predetermined time or a predetermined temperature is reached, and then the first temperature is returned again. A method for manufacturing a semiconductor device, wherein a predetermined film is formed on a surface of a semiconductor substrate by heating at a temperature increasing rate.
【請求項13】 前記半導体基板にエネルギー線を照射
させて選択脱離を行うことを特徴とする請求項1乃至請
求項12のいずれか1項に記載の半導体装置の製造方
法。
13. The method for manufacturing a semiconductor device according to claim 1, wherein the semiconductor substrate is irradiated with energy rays to perform selective desorption.
【請求項14】 前記乾燥は有機物質の蒸気化によって
行うことを特徴とする請求項1乃至請求項13のいずれ
か1項記載の半導体装置の製造方法。
14. The method of manufacturing a semiconductor device according to claim 1, wherein the drying is performed by vaporizing an organic substance.
【請求項15】 前記有機物質はイソプロピルアルコー
ルであることを特徴とする請求項14に記載の半導体装
置の製造方法。
15. The method according to claim 14, wherein the organic material is isopropyl alcohol.
【請求項16】 シリコンからなる半導体基板の表面に
ゲート酸化膜を形成する前に前記選択脱離を行い、その
後前記ゲート酸化膜を形成することを特徴とする請求項
1乃至請求項15のいずれか1項に記載の半導体装置の
製造方法。
16. The method according to claim 1, wherein the selective desorption is performed before forming a gate oxide film on a surface of a semiconductor substrate made of silicon, and thereafter, the gate oxide film is formed. 9. The method for manufacturing a semiconductor device according to claim 1.
【請求項17】 前記ゲート酸化膜を用いてMOSFE
Tを形成することを特徴とする請求項16に記載の半導
体装置の製造方法。
17. A MOSFE using the gate oxide film.
The method of manufacturing a semiconductor device according to claim 16, wherein T is formed.
【請求項18】 半導体基板を収容する密閉型の炉と、
前記炉内に配置され前記半導体基板を支持する基板支持
部と、前記基板支持部に対して半導体基板をローディン
グ・アンローディングするローダと、前記炉内の半導体
基板を加熱する加熱部と、前記半導体基板の温度を検出
する温度検出部と、前記炉内に所定のガスを供給するガ
ス供給部と、前記炉内を所定の圧力雰囲気に制御する圧
力制御部と、前記各部を制御する制御部とを有する半導
体製造装置であって、前記炉には前記制御部によって制
御される強制排気装置が接続されていることを特徴とす
る半導体製造装置。
18. A closed furnace for containing a semiconductor substrate,
A substrate supporter disposed in the furnace for supporting the semiconductor substrate, a loader for loading / unloading the semiconductor substrate with respect to the substrate supporter, a heating unit for heating the semiconductor substrate in the furnace, A temperature detection unit that detects a temperature of the substrate, a gas supply unit that supplies a predetermined gas into the furnace, a pressure control unit that controls the inside of the furnace to a predetermined pressure atmosphere, and a control unit that controls each unit. A forcible exhaust device controlled by the control unit is connected to the furnace.
【請求項19】 前記強制排気装置は、前記炉内に収容
された半導体基板に所定の処理加工を行う前に行う選択
脱離処理に同期して動作し、前記半導体基板の表面から
脱離した脱離物質を炉外に強制的に排気するように構成
されていることを特徴とする請求項18記載の半導体製
造装置。
19. The forced evacuation device operates in synchronization with a selective desorption process performed before performing a predetermined processing on a semiconductor substrate housed in the furnace, and desorbs from the surface of the semiconductor substrate. 19. The semiconductor manufacturing apparatus according to claim 18, wherein the desorbed material is forcibly exhausted out of the furnace.
JP1115597A 1997-01-24 1997-01-24 Method and apparatus for manufacturing semiconductor device Pending JPH10209111A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1115597A JPH10209111A (en) 1997-01-24 1997-01-24 Method and apparatus for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1115597A JPH10209111A (en) 1997-01-24 1997-01-24 Method and apparatus for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JPH10209111A true JPH10209111A (en) 1998-08-07

Family

ID=11770142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1115597A Pending JPH10209111A (en) 1997-01-24 1997-01-24 Method and apparatus for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH10209111A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313689A (en) * 2001-04-18 2002-10-25 Shin Etsu Handotai Co Ltd Manufacturing method of bonded substrate
TWI877324B (en) * 2020-05-08 2025-03-21 日商信越半導體股份有限公司 Method for forming thermal oxide film on semiconductor substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313689A (en) * 2001-04-18 2002-10-25 Shin Etsu Handotai Co Ltd Manufacturing method of bonded substrate
TWI877324B (en) * 2020-05-08 2025-03-21 日商信越半導體股份有限公司 Method for forming thermal oxide film on semiconductor substrate

Similar Documents

Publication Publication Date Title
JP3070660B2 (en) Gas impurity capturing method and semiconductor manufacturing apparatus
US5629043A (en) Silicon nitride film formation method
JP2937817B2 (en) Method of forming oxide film on semiconductor substrate surface and method of manufacturing MOS semiconductor device
JPH1174485A (en) Semiconductor device and manufacturing method thereof
US5637528A (en) Semiconductor device manufacturing method including dry oxidation
JP3246476B2 (en) Method of manufacturing capacitive element and capacitive element
US6727187B2 (en) Fabrication method for semiconductor device
JPH10209147A (en) Manufacture of semiconductor device
JPH10209111A (en) Method and apparatus for manufacturing semiconductor device
US6124218A (en) Method for cleaning wafer surface and a method for forming thin oxide layers
US6939816B2 (en) Method to improve the uniformity and reduce the surface roughness of the silicon dielectric interface
JP3757566B2 (en) Silicon oxide film forming method and oxide film forming apparatus
JPH11186255A (en) Method of forming silicon oxide film
JP3588994B2 (en) Method of forming oxide film and method of manufacturing p-type semiconductor device
JP3800788B2 (en) Method for forming silicon oxide film
JPH11297689A (en) Heat treatment method for silicon insulating film and method for manufacturing semiconductor device
JPH09153489A (en) Method for manufacturing semiconductor device
KR100543209B1 (en) Transistor manufacturing method having SONOS structure
JP3210510B2 (en) Method for manufacturing semiconductor device
JP4626175B2 (en) Manufacturing method of SOI substrate
JP3952542B2 (en) Method for forming silicon oxide film
JP3219910B2 (en) Method of forming silicon oxide thin film
JPH11284183A (en) Semiconductor device manufacturing method and manufacturing apparatus
KR0151619B1 (en) Semiconductor Integrated Circuit Dielectric Film Formation Method
JP4023367B2 (en) Semiconductor film forming method and semiconductor film manufacturing method