JPH10209148A - 低誘電率絶縁体膜の形成方法およびこれを用いた半導体装置 - Google Patents
低誘電率絶縁体膜の形成方法およびこれを用いた半導体装置Info
- Publication number
- JPH10209148A JPH10209148A JP1212497A JP1212497A JPH10209148A JP H10209148 A JPH10209148 A JP H10209148A JP 1212497 A JP1212497 A JP 1212497A JP 1212497 A JP1212497 A JP 1212497A JP H10209148 A JPH10209148 A JP H10209148A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric constant
- low dielectric
- insulator film
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 ギャップフィル能力、グローバル平坦化能力
および密着性に優れた低誘電率絶縁体膜の形成方法、お
よびこれを用いた半導体装置を提供する。 【解決手段】 テトラフルオロエチレン、シランおよび
Ｈ2 Ｏ2 を含む原料ガスを用い、液相ＣＶＤ法により低
誘電率絶縁体膜１５を形成する。 【効果】 フルオロカーボン系樹脂成分と酸化シリコン
との共重合体材料が形成される。したがって、シリコン
基板や酸化シリコン等との密着性に優れ、エッチング特
性等の加工性もよい。
および密着性に優れた低誘電率絶縁体膜の形成方法、お
よびこれを用いた半導体装置を提供する。 【解決手段】 テトラフルオロエチレン、シランおよび
Ｈ2 Ｏ2 を含む原料ガスを用い、液相ＣＶＤ法により低
誘電率絶縁体膜１５を形成する。 【効果】 フルオロカーボン系樹脂成分と酸化シリコン
との共重合体材料が形成される。したがって、シリコン
基板や酸化シリコン等との密着性に優れ、エッチング特
性等の加工性もよい。
Description
【０００１】
【発明の属する技術分野】本発明は低誘電率絶縁体膜の
形成方法およびこれを用いた半導体装置に関し、さらに
詳しくは、フルオロカーボン系樹脂成分を含有する酸化
シリコン系絶縁膜を、平坦に形成する際に適用して好適
な低誘電率絶縁体膜の形成方法およびこれを用いた半導
体装置に関する。
形成方法およびこれを用いた半導体装置に関し、さらに
詳しくは、フルオロカーボン系樹脂成分を含有する酸化
シリコン系絶縁膜を、平坦に形成する際に適用して好適
な低誘電率絶縁体膜の形成方法およびこれを用いた半導
体装置に関する。
【０００２】
【従来の技術】ＬＳＩ等の半導体装置の高集積度化が進
展するに伴い、多層配線構造においては同一配線層内の
隣り合う配線間の層間絶縁膜の幅が狭まるとともに、異
なる配線層間の層間絶縁膜の厚さも薄くなっている。か
かる配線間隔の縮小により、配線間容量の上昇が問題と
なりつつある。このため半導体装置の実動作速度は１／
Ｋ（Ｋは縮小率）のスケーリング則に合致しなくなり、
高集積化のメリットを充分に享受することができない。
配線間容量の上昇防止は、高集積度半導体装置の高速動
作、低消費電力および低発熱等の諸要請に応えるために
は、是非とも解決しなければならない要素技術の１つで
ある。高集積度半導体装置の配線間容量の低減方法とし
て、例えば特開昭６３−７６５０号公報に開示されてい
るように、低誘電率材料の層間絶縁膜の採用が有効であ
る。
展するに伴い、多層配線構造においては同一配線層内の
隣り合う配線間の層間絶縁膜の幅が狭まるとともに、異
なる配線層間の層間絶縁膜の厚さも薄くなっている。か
かる配線間隔の縮小により、配線間容量の上昇が問題と
なりつつある。このため半導体装置の実動作速度は１／
Ｋ（Ｋは縮小率）のスケーリング則に合致しなくなり、
高集積化のメリットを充分に享受することができない。
配線間容量の上昇防止は、高集積度半導体装置の高速動
作、低消費電力および低発熱等の諸要請に応えるために
は、是非とも解決しなければならない要素技術の１つで
ある。高集積度半導体装置の配線間容量の低減方法とし
て、例えば特開昭６３−７６５０号公報に開示されてい
るように、低誘電率材料の層間絶縁膜の採用が有効であ
る。
【０００３】低誘電率材料としては、フッ素を含む酸化
シリコン系絶縁膜（以下ＳｉＯＦと記す）等の無機系材
料が代表的である。ＳｉＯＦはＳｉ−Ｏ−Ｓｉ結合のネ
ットワークをＦ原子で終端することでその密度が低下す
ること、およびＳｉ−Ｆ結合の分極率が小さいことによ
り低誘電率が達成される。またその成膜プロセスや加工
プロセスがＳｉＯ2 等従来の無機系層間絶縁膜の成膜プ
ロセスや加工プロセスと整合性があることから、現用の
製造設備でも容易に採用できるので注目されている。ま
た無機系材料であるので当然のことながら耐熱性にも優
れる。
シリコン系絶縁膜（以下ＳｉＯＦと記す）等の無機系材
料が代表的である。ＳｉＯＦはＳｉ−Ｏ−Ｓｉ結合のネ
ットワークをＦ原子で終端することでその密度が低下す
ること、およびＳｉ−Ｆ結合の分極率が小さいことによ
り低誘電率が達成される。またその成膜プロセスや加工
プロセスがＳｉＯ2 等従来の無機系層間絶縁膜の成膜プ
ロセスや加工プロセスと整合性があることから、現用の
製造設備でも容易に採用できるので注目されている。ま
た無機系材料であるので当然のことながら耐熱性にも優
れる。
【０００４】ＳｉＯＦの成膜法としては、従来よりＴＥ
ＯＳにフッ素源として例えばＮＦ3を添加してＣＶＤ成
膜する方法（第４０回応用物理学関係連合講演会（１９
９３年春季年会）講演予稿集ｐ７９９、講演番号１ａ−
ＺＶ−９）等が報告されている。また、膜質の安定化を
目的として、難分解性のＳｉＦ4 を高密度プラズマによ
り解離して低誘電率のＳｉＯＦを形成する方法（第４０
回応用物理学関係連合講演会（１９９３年春季年会）講
演予稿集ｐ７５２、講演番号３１ｐ−ＺＶ−１）が報告
されている。
ＯＳにフッ素源として例えばＮＦ3を添加してＣＶＤ成
膜する方法（第４０回応用物理学関係連合講演会（１９
９３年春季年会）講演予稿集ｐ７９９、講演番号１ａ−
ＺＶ−９）等が報告されている。また、膜質の安定化を
目的として、難分解性のＳｉＦ4 を高密度プラズマによ
り解離して低誘電率のＳｉＯＦを形成する方法（第４０
回応用物理学関係連合講演会（１９９３年春季年会）講
演予稿集ｐ７５２、講演番号３１ｐ−ＺＶ−１）が報告
されている。
【０００５】ＳｉＦ4 をシリコン供給源とする高密度プ
ラズマＣＶＤ法では、比誘電率が３．４程度のＳｉＯＦ
が得られる。しかしながら、低誘電率を達成するために
高濃度のフッ素原子を酸化シリコン中に導入しようとす
ると、遊離のＦやＨＦがＳｉＯＦ中に採りこまれる。こ
の場合には、後工程で層間絶縁膜に接続孔を開口し、接
続孔内にＴｉＮバリア層やＷプラグを埋め込む際に、Ｓ
ｉＯＦ中の遊離のＦやＨＦとＴｉＮとが反応し、ＴｉＮ
バリア層の密着性が著しく低下し、ＷプラグやＷ層の剥
離に至る事態が発生する。かかる現象は、例えば第４３
回応用物理学会学術講演会（１９９６年春季年会）講演
予稿集ｐ６７２、講演番号２８ａ−Ｋ−３に報告されて
いる。
ラズマＣＶＤ法では、比誘電率が３．４程度のＳｉＯＦ
が得られる。しかしながら、低誘電率を達成するために
高濃度のフッ素原子を酸化シリコン中に導入しようとす
ると、遊離のＦやＨＦがＳｉＯＦ中に採りこまれる。こ
の場合には、後工程で層間絶縁膜に接続孔を開口し、接
続孔内にＴｉＮバリア層やＷプラグを埋め込む際に、Ｓ
ｉＯＦ中の遊離のＦやＨＦとＴｉＮとが反応し、ＴｉＮ
バリア層の密着性が著しく低下し、ＷプラグやＷ層の剥
離に至る事態が発生する。かかる現象は、例えば第４３
回応用物理学会学術講演会（１９９６年春季年会）講演
予稿集ｐ６７２、講演番号２８ａ−Ｋ−３に報告されて
いる。
【０００６】また遊離のＦやＨＦとはならないまでも、
シリコン１原子に２個のＦ原子が結合したＳｉＦ2 結合
が発生する。ＳｉＦ2 結合は不安定で容易に加水分解し
てＳｉＯＨ結合を生成し、さらに水素結合により大気中
のＨ2 Ｏを吸着してＳｉＯＦ中の水分含有量を増大させ
る。この場合には、やはり後工程で層間絶縁膜に接続孔
を開口し、接続孔内に金属膜を埋め込む際に、ポイズン
ドビアを発生し、埋め込み特性の劣化やコンタクト抵抗
値の上昇を招く結果となる。ＳｉＯＦ低誘電率層間絶縁
膜に関しては、例えば月刊セミコンダクター・ワールド
誌（プレスジャーナル社刊）１９９６年３月号ｐ．７６
等に紹介されている。
シリコン１原子に２個のＦ原子が結合したＳｉＦ2 結合
が発生する。ＳｉＦ2 結合は不安定で容易に加水分解し
てＳｉＯＨ結合を生成し、さらに水素結合により大気中
のＨ2 Ｏを吸着してＳｉＯＦ中の水分含有量を増大させ
る。この場合には、やはり後工程で層間絶縁膜に接続孔
を開口し、接続孔内に金属膜を埋め込む際に、ポイズン
ドビアを発生し、埋め込み特性の劣化やコンタクト抵抗
値の上昇を招く結果となる。ＳｉＯＦ低誘電率層間絶縁
膜に関しては、例えば月刊セミコンダクター・ワールド
誌（プレスジャーナル社刊）１９９６年３月号ｐ．７６
等に紹介されている。
【０００７】一方、有機材料系の低誘電率絶縁体膜とし
ては、シロキサン結合を有する有機ＳＯＧ（Ｓｐｉｎ
Ｏｎ Ｇｌａｓｓ）、ポリイミド、ポリパラキシリレン
（商品名パリレン）、ベンゾシクロブテン、ポリナフタ
レン等の有機高分子材料が知られている。これらの材料
は、炭素原子を含有することで密度を低減し、また分子
（モノマ）自身の分極率を小さくすることで低誘電率を
達成している。またシロキサン結合、イミド結合、ある
いは芳香環を導入することによりある程度の耐熱性を得
ている。さらに、フレア（アライドシグナル社商品名）
あるいはパーフルオロ基含有ポリイミドやフッ化ポリア
リルエーテル等のフッ素樹脂系の有機高分子材料におい
ては、さらに低分極率のＣ−Ｆ結合の導入により、一層
の低誘電率と耐熱性が得られる。かかるフッ素樹脂系の
有機高分子材料は比誘電率が２．０と極めて低いが、シ
リコン基板やシリコン酸化膜との密着性が不充分である
ことが指摘される。これら有機低誘電率材料について
は、例えば日経マイクロデバイス誌１９９５年７月号
ｐ．１０５に紹介されている。
ては、シロキサン結合を有する有機ＳＯＧ（Ｓｐｉｎ
Ｏｎ Ｇｌａｓｓ）、ポリイミド、ポリパラキシリレン
（商品名パリレン）、ベンゾシクロブテン、ポリナフタ
レン等の有機高分子材料が知られている。これらの材料
は、炭素原子を含有することで密度を低減し、また分子
（モノマ）自身の分極率を小さくすることで低誘電率を
達成している。またシロキサン結合、イミド結合、ある
いは芳香環を導入することによりある程度の耐熱性を得
ている。さらに、フレア（アライドシグナル社商品名）
あるいはパーフルオロ基含有ポリイミドやフッ化ポリア
リルエーテル等のフッ素樹脂系の有機高分子材料におい
ては、さらに低分極率のＣ−Ｆ結合の導入により、一層
の低誘電率と耐熱性が得られる。かかるフッ素樹脂系の
有機高分子材料は比誘電率が２．０と極めて低いが、シ
リコン基板やシリコン酸化膜との密着性が不充分である
ことが指摘される。これら有機低誘電率材料について
は、例えば日経マイクロデバイス誌１９９５年７月号
ｐ．１０５に紹介されている。
【０００８】これら比誘電率が３．５以下の低誘電率材
料層を、隣り合う配線間はもとより、異なるレベルの配
線層間にも適用し、しかも低誘電率材料層をＳｉＯ
2 （比誘電率４）、ＳｉＯＮ（比誘電率４〜６）やＳｉ
3 Ｎ4 （比誘電率６）等の膜質に優れた絶縁膜により挟
み込む構造の積層絶縁膜を、本願出願人は特開平８−１
６２５２８号公報で開示し、低誘電率と高信頼性を合わ
せ持つ層間絶縁膜を有する半導体装置の可能性を示し
た。
料層を、隣り合う配線間はもとより、異なるレベルの配
線層間にも適用し、しかも低誘電率材料層をＳｉＯ
2 （比誘電率４）、ＳｉＯＮ（比誘電率４〜６）やＳｉ
3 Ｎ4 （比誘電率６）等の膜質に優れた絶縁膜により挟
み込む構造の積層絶縁膜を、本願出願人は特開平８−１
６２５２８号公報で開示し、低誘電率と高信頼性を合わ
せ持つ層間絶縁膜を有する半導体装置の可能性を示し
た。
【０００９】低誘電率絶縁体膜に限らず、多層配線間の
層間絶縁膜としては、隣り合う配線間の凹部を埋め込む
ために、ギャップフィル能力およびグローバル平坦化能
力が求められる。ギャップフィル能力は微細間隔のスペ
ースをボイドを発生することなく充填する能力である。
またグローバル平坦化能力は、大面積のスペース領域を
中弛みなく充填する能力のことである。これらの要請に
応じて提案された方法の一例として、英国ＥＴＥ社のＡ
ＰＬ（Ａｄｖａｎｃｅｄ Ｐｌａｎａｒｉｚａｔｉｏｎ
Ｌａｙｅｒ）技術と呼称される方法がある。この方法
は原料ガスとしてＳｉＨ4 とＨ2 Ｏ2 を用い、被処理基
板を０℃程度に冷却してＣＶＤを施すことにより、凹凸
を有する被処理基板表面にあたかも液体を垂らしたよう
な状態でＳｉＯ2 を成膜するものである。ギャップフィ
ル能力に関しては、アスペクト比４程度までは問題な
く、グローバル平坦化に関しては１０μｍのスペースを
平坦に埋め込むことが可能とされている。しかしなが
ら、被処理基板温度が１０℃以上に上昇すると、成膜途
上での液体のような挙動を失い、ギャップフィル能力お
よびグローバル平坦化能力は徐々に劣化する。
層間絶縁膜としては、隣り合う配線間の凹部を埋め込む
ために、ギャップフィル能力およびグローバル平坦化能
力が求められる。ギャップフィル能力は微細間隔のスペ
ースをボイドを発生することなく充填する能力である。
またグローバル平坦化能力は、大面積のスペース領域を
中弛みなく充填する能力のことである。これらの要請に
応じて提案された方法の一例として、英国ＥＴＥ社のＡ
ＰＬ（Ａｄｖａｎｃｅｄ Ｐｌａｎａｒｉｚａｔｉｏｎ
Ｌａｙｅｒ）技術と呼称される方法がある。この方法
は原料ガスとしてＳｉＨ4 とＨ2 Ｏ2 を用い、被処理基
板を０℃程度に冷却してＣＶＤを施すことにより、凹凸
を有する被処理基板表面にあたかも液体を垂らしたよう
な状態でＳｉＯ2 を成膜するものである。ギャップフィ
ル能力に関しては、アスペクト比４程度までは問題な
く、グローバル平坦化に関しては１０μｍのスペースを
平坦に埋め込むことが可能とされている。しかしなが
ら、被処理基板温度が１０℃以上に上昇すると、成膜途
上での液体のような挙動を失い、ギャップフィル能力お
よびグローバル平坦化能力は徐々に劣化する。
【００１０】このように、ＡＰＬ技術は成膜形状につい
ては魅力のある方法である。しかし、低誘電率の面では
特徴はなく、比誘電率で４〜５とＳＯＧ膜、Ｏ3 −ＴＥ
ＯＳ膜並みである。これは、ＡＰＬ膜に含まれる水酸基
（−ＯＨ基）が比誘電率を上げるためであり、水酸基が
除去された化学量論的なＳｉＯ2 を成膜したとしても、
比誘電率は３．８程度が限界である。最近ではＡＰＬ膜
中にＦ原子を導入して比誘電率を３．５程度まで低減す
る方法も報告されているが、半導体装置のさらなる高集
積化の要請により、３．０未満の低誘電率絶縁体膜が必
要とされている。
ては魅力のある方法である。しかし、低誘電率の面では
特徴はなく、比誘電率で４〜５とＳＯＧ膜、Ｏ3 −ＴＥ
ＯＳ膜並みである。これは、ＡＰＬ膜に含まれる水酸基
（−ＯＨ基）が比誘電率を上げるためであり、水酸基が
除去された化学量論的なＳｉＯ2 を成膜したとしても、
比誘電率は３．８程度が限界である。最近ではＡＰＬ膜
中にＦ原子を導入して比誘電率を３．５程度まで低減す
る方法も報告されているが、半導体装置のさらなる高集
積化の要請により、３．０未満の低誘電率絶縁体膜が必
要とされている。
【００１１】
【発明が解決しようとする課題】このような技術的背景
のもとで、埋め込み能力が高く、しかも３．０未満の比
誘電率の低誘電率絶縁体膜が求められている。これを達
成する方法としては２つのアプローチが考えられ、一つ
はＡＰＬ技術のような埋め込み能力の高い成膜方法を用
いて低誘電率を達成するものであり、二つ目は低誘電率
膜で、かつ埋め込み能力の高い成膜技術を開発する方法
である。本発明は、前者のＡＰＬ技術のごとき液相ＣＶ
Ｄ法を用いて、密着性や加工性に優れた低誘電率絶縁体
膜を形成する方法、およびこれを用いた半導体装置を提
供することをその課題とする。
のもとで、埋め込み能力が高く、しかも３．０未満の比
誘電率の低誘電率絶縁体膜が求められている。これを達
成する方法としては２つのアプローチが考えられ、一つ
はＡＰＬ技術のような埋め込み能力の高い成膜方法を用
いて低誘電率を達成するものであり、二つ目は低誘電率
膜で、かつ埋め込み能力の高い成膜技術を開発する方法
である。本発明は、前者のＡＰＬ技術のごとき液相ＣＶ
Ｄ法を用いて、密着性や加工性に優れた低誘電率絶縁体
膜を形成する方法、およびこれを用いた半導体装置を提
供することをその課題とする。
【００１２】
【課題を解決するための手段】本発明の低誘電率絶縁体
膜の形成方法は、上述の課題を解決するために提案する
ものであり、フルオロカーボン系樹脂成分を含有する酸
化シリコン系絶縁膜を、被処理基板上に化学的気相成長
法により成膜する低誘電率絶縁体膜の形成方法におい
て、この化学的気相成長法に用いる原料化合物は、少な
くともテトラフルオロエチレン、シラン系化合物および
Ｈ2 Ｏ2 を含むことを特徴とする。
膜の形成方法は、上述の課題を解決するために提案する
ものであり、フルオロカーボン系樹脂成分を含有する酸
化シリコン系絶縁膜を、被処理基板上に化学的気相成長
法により成膜する低誘電率絶縁体膜の形成方法におい
て、この化学的気相成長法に用いる原料化合物は、少な
くともテトラフルオロエチレン、シラン系化合物および
Ｈ2 Ｏ2 を含むことを特徴とする。
【００１３】また本発明の低誘電率絶縁体膜の形成方法
は、フルオロカーボン系樹脂成分を含有する酸化シリコ
ン系絶縁膜を、被処理基板上に化学的気相成長法により
成膜する低誘電率絶縁体膜の形成方法において、この化
学的気相成長法に用いる原料化合物は、少なくともポリ
テトラフルオロエチレン、シラン系化合物およびＨ2 Ｏ
2 を含むことを特徴とする。ポリテトラフルオロエチレ
ンは、本明細書中においてはテトラフルオロエチレンの
２量体以上の重合体のうち、気化しうる低重合度のもの
を意味するものとする。
は、フルオロカーボン系樹脂成分を含有する酸化シリコ
ン系絶縁膜を、被処理基板上に化学的気相成長法により
成膜する低誘電率絶縁体膜の形成方法において、この化
学的気相成長法に用いる原料化合物は、少なくともポリ
テトラフルオロエチレン、シラン系化合物およびＨ2 Ｏ
2 を含むことを特徴とする。ポリテトラフルオロエチレ
ンは、本明細書中においてはテトラフルオロエチレンの
２量体以上の重合体のうち、気化しうる低重合度のもの
を意味するものとする。
【００１４】本発明で採用するシラン系化合物は、シラ
ン、ジシラン、モノメチルシランおよびジメチルシラン
のうちの少なくともいずれか１種であることが望まし
い。本発明の低誘電率絶縁体膜の形成方法においては、
被処理基板はその表面に段差を有し、この段差を埋めて
略平坦な表面を有する低誘電率絶縁体膜を形成する際に
好ましく適用することができる。成膜時においては、被
処理基板を室温以下に制御しつつ、化学的気相成長を施
すことが望ましい。本発明の低誘電率絶縁体膜の形成方
法により、３．０未満の比誘電率の絶縁膜を形成するこ
とが可能である。
ン、ジシラン、モノメチルシランおよびジメチルシラン
のうちの少なくともいずれか１種であることが望まし
い。本発明の低誘電率絶縁体膜の形成方法においては、
被処理基板はその表面に段差を有し、この段差を埋めて
略平坦な表面を有する低誘電率絶縁体膜を形成する際に
好ましく適用することができる。成膜時においては、被
処理基板を室温以下に制御しつつ、化学的気相成長を施
すことが望ましい。本発明の低誘電率絶縁体膜の形成方
法により、３．０未満の比誘電率の絶縁膜を形成するこ
とが可能である。
【００１５】本発明の半導体装置は、かかる方法により
形成された低誘電率絶縁体膜を、層間絶縁膜として有す
ることを特徴とする。
形成された低誘電率絶縁体膜を、層間絶縁膜として有す
ることを特徴とする。
【００１６】本発明により成膜される低誘電率絶縁体膜
は、フルオロカーボン系樹脂と酸化シリコンとが混合さ
れた共重合体材料である。すなわち、フルオロカーボン
系樹脂のカーボン主鎖にシロキサン結合が付加された構
造、あるいは酸化シリコンネットワーク中のシリコン原
子にパーフルオロカーボン基が導入された構造を有す
る。このため、比誘電率は約２．２〜２．５とＳｉＯＦ
の約３．４と比較して大幅に低下する。また酸化シリコ
ン成分を含有するので、シリコン基板やシリコン酸化膜
等との密着性が改善される。またＣＶＤ方法やエッチン
グ方法等の加工性も問題なく、従来の酸化シリコンプロ
セスとの整合性に優れる。またギャップフィル能力やグ
ローバル平坦化能力についても、液相ＣＶＤ法であるの
で原理的に優れる。
は、フルオロカーボン系樹脂と酸化シリコンとが混合さ
れた共重合体材料である。すなわち、フルオロカーボン
系樹脂のカーボン主鎖にシロキサン結合が付加された構
造、あるいは酸化シリコンネットワーク中のシリコン原
子にパーフルオロカーボン基が導入された構造を有す
る。このため、比誘電率は約２．２〜２．５とＳｉＯＦ
の約３．４と比較して大幅に低下する。また酸化シリコ
ン成分を含有するので、シリコン基板やシリコン酸化膜
等との密着性が改善される。またＣＶＤ方法やエッチン
グ方法等の加工性も問題なく、従来の酸化シリコンプロ
セスとの整合性に優れる。またギャップフィル能力やグ
ローバル平坦化能力についても、液相ＣＶＤ法であるの
で原理的に優れる。
【００１７】このように、本発明の低誘電率絶縁体膜の
形成方法を採用することにより、シリコン基板や酸化シ
リコン、あるいはバリア層や金属配線との密着性が向上
し、信頼性の高い高速動作かつ低消費電力の高集積度半
導体装置を提供することが可能となる。
形成方法を採用することにより、シリコン基板や酸化シ
リコン、あるいはバリア層や金属配線との密着性が向上
し、信頼性の高い高速動作かつ低消費電力の高集積度半
導体装置を提供することが可能となる。
【００１８】
【実施例】以下、本発明の具体的実施例につき図面を参
照しながら説明する。まず本発明の低誘電率絶縁体膜の
形成方法によるフルオロカーボン・シロキサン共重合膜
形成のメカニズムを、最も代表的なテトラフルオロエチ
レン、モノシランおよびＨ2 Ｏ2 を原料ガスとして用い
た場合を例にして説明する。原料化合物はすべて気体の
状態でＣＶＤチャンバ内に導入する。ＣＶＤチャンバ内
では、例えば下記に示される反応機序により、フルオロ
カーボン・シロキサン共重合体が形成される。 ＳｉＨ4 ＋２Ｈ2 Ｏ2 → ＳｉＨ2 （ＯＨ）2 ＋２Ｈ2
Ｏ↑ ＳｉＨ2 （ＯＨ）2 ＋Ｃ2 Ｆ2 →ＨＯＳｉＨ2 ＯＣＦ2
ＣＨＦ2 ＨＯＳｉＨ2 ＯＣＦ2 ＣＨＦ2 ＋ＳｉＨ2 （ＯＨ）2 → ＨＯＳｉＨ2 ＯＳｉＨ2 ＯＣＦ2 ＣＨＦ2 ＋Ｈ2 Ｏ↑ 上式に示される重合反応を繰り返すことにより、フルオ
ロカーボン・シロキサン共重合体からなる低誘電率絶縁
体膜が形成される。この重合反応は、反応副生成物のＨ
2 Ｏの脱離反応が律速となる比較的遅い反応であり、重
合が進まないうちは、低次の共重合体膜は液体のように
挙動する。したがって、このＣＶＤ法（液相ＣＶＤ法）
は、ギャップフィル能力とグローバル平坦化能力を共に
満たす成膜法となる。
照しながら説明する。まず本発明の低誘電率絶縁体膜の
形成方法によるフルオロカーボン・シロキサン共重合膜
形成のメカニズムを、最も代表的なテトラフルオロエチ
レン、モノシランおよびＨ2 Ｏ2 を原料ガスとして用い
た場合を例にして説明する。原料化合物はすべて気体の
状態でＣＶＤチャンバ内に導入する。ＣＶＤチャンバ内
では、例えば下記に示される反応機序により、フルオロ
カーボン・シロキサン共重合体が形成される。 ＳｉＨ4 ＋２Ｈ2 Ｏ2 → ＳｉＨ2 （ＯＨ）2 ＋２Ｈ2
Ｏ↑ ＳｉＨ2 （ＯＨ）2 ＋Ｃ2 Ｆ2 →ＨＯＳｉＨ2 ＯＣＦ2
ＣＨＦ2 ＨＯＳｉＨ2 ＯＣＦ2 ＣＨＦ2 ＋ＳｉＨ2 （ＯＨ）2 → ＨＯＳｉＨ2 ＯＳｉＨ2 ＯＣＦ2 ＣＨＦ2 ＋Ｈ2 Ｏ↑ 上式に示される重合反応を繰り返すことにより、フルオ
ロカーボン・シロキサン共重合体からなる低誘電率絶縁
体膜が形成される。この重合反応は、反応副生成物のＨ
2 Ｏの脱離反応が律速となる比較的遅い反応であり、重
合が進まないうちは、低次の共重合体膜は液体のように
挙動する。したがって、このＣＶＤ法（液相ＣＶＤ法）
は、ギャップフィル能力とグローバル平坦化能力を共に
満たす成膜法となる。
【００１９】次に本発明の低誘電率絶縁体膜の形成方法
に供されるＣＶＤ装置の一構成例を図２に示す概略断面
図を参照して説明する。本ＣＶＤ装置は基本的には枚葉
式の減圧ＣＶＤ装置であり、ＣＶＤチャンバ５内には被
処理基板１を載置する基板ステージ２およびガス拡散板
３が対向配置されている。基板ステージ２は不図示の冷
却手段により、被処理基板１を例えば０℃の低温に制御
することが可能である。冷却手段としては例えばエタノ
ール等の冷媒を循環させる周知の方法を採用してよい。
ガス拡散板３にはテトラフルオロエチレン、シラン系化
合物およびＨ2Ｏ2 のガス配管４が接続され、これら化
合物の混合ガスを被処理基板１に向けて均一に供給する
ことができる。これらガス配管４およびガス拡散板３等
は、原料化合物が露結あるいは凝固しないように、必要
に応じて加熱できるヒータ等の加熱手段が付随ている。
なお図２においては被処理基板１の搬入搬出口やガス排
気口、真空ポンプ、あるいは温度制御装置等の装置細部
は図示を省略する。
に供されるＣＶＤ装置の一構成例を図２に示す概略断面
図を参照して説明する。本ＣＶＤ装置は基本的には枚葉
式の減圧ＣＶＤ装置であり、ＣＶＤチャンバ５内には被
処理基板１を載置する基板ステージ２およびガス拡散板
３が対向配置されている。基板ステージ２は不図示の冷
却手段により、被処理基板１を例えば０℃の低温に制御
することが可能である。冷却手段としては例えばエタノ
ール等の冷媒を循環させる周知の方法を採用してよい。
ガス拡散板３にはテトラフルオロエチレン、シラン系化
合物およびＨ2Ｏ2 のガス配管４が接続され、これら化
合物の混合ガスを被処理基板１に向けて均一に供給する
ことができる。これらガス配管４およびガス拡散板３等
は、原料化合物が露結あるいは凝固しないように、必要
に応じて加熱できるヒータ等の加熱手段が付随ている。
なお図２においては被処理基板１の搬入搬出口やガス排
気口、真空ポンプ、あるいは温度制御装置等の装置細部
は図示を省略する。
【００２０】実施例１ 本実施例は、Ａｌ等の金属配線により段差が形成された
基板を採用し、この被処理基板上に低誘電率絶縁体膜を
形成した例であり、この工程を図１（ａ）〜（ｃ）を参
照して説明する。
基板を採用し、この被処理基板上に低誘電率絶縁体膜を
形成した例であり、この工程を図１（ａ）〜（ｃ）を参
照して説明する。
【００２１】本実施例で採用した被処理基板は図１
（ａ）に示すように、不図示のＭＯＳトランジスタ等が
作りこまれたＳｉ等の半導体基板１１上に、ＳｉＯ2 等
からなる下層層間絶縁膜１２、Ａｌ−１％Ｓｉ等からな
る配線層１３、および配線層１３をコンフォーマルに被
覆するＳｉＯ2 等からなる保護膜１４が形成されたもの
である。この下層層間絶縁膜１２は例えばＳｉＨ4 ／Ｎ
2 Ｏ混合ガスやＴＥＯＳ／Ｏ2混合ガスを用いたプラズ
マＣＶＤ法等により５００ｎｍの厚さに形成したもので
ある。また配線層１３は一例としてＡｌ−１％Ｓｉをタ
ーゲットとしたスパッタリング成膜、レジストマスクパ
ターニングおよび塩素系ガスを用いたドライエッチング
の各工程を経て、０．２５μｍのラインアンドスペース
パターンに形成したものであり、その厚さは例えば５０
０ｎｍ、アスペクト比は２である。また、保護膜１４は
配線層１３の腐食等を防止して信頼性を高めるための保
護層であり、その厚さは約５０ｎｍである。保護膜１４
は例えば平行平板型プラズマＣＶＤ装置を用い、一例と
して下記プラズマＣＶＤ条件により成膜した。 ＳｉＨ4 ４０ ｓｃｃｍ Ｎ2 Ｏ １００ ｓｃｃｍ Ｈｅ ５０ ｓｃｃｍ ガス圧力 １００ Ｐａ ＲＦパワー １．９ Ｗ／ｃｍ2 （１３．５６ＭＨｚ） 基板温度 ３５０ ℃
（ａ）に示すように、不図示のＭＯＳトランジスタ等が
作りこまれたＳｉ等の半導体基板１１上に、ＳｉＯ2 等
からなる下層層間絶縁膜１２、Ａｌ−１％Ｓｉ等からな
る配線層１３、および配線層１３をコンフォーマルに被
覆するＳｉＯ2 等からなる保護膜１４が形成されたもの
である。この下層層間絶縁膜１２は例えばＳｉＨ4 ／Ｎ
2 Ｏ混合ガスやＴＥＯＳ／Ｏ2混合ガスを用いたプラズ
マＣＶＤ法等により５００ｎｍの厚さに形成したもので
ある。また配線層１３は一例としてＡｌ−１％Ｓｉをタ
ーゲットとしたスパッタリング成膜、レジストマスクパ
ターニングおよび塩素系ガスを用いたドライエッチング
の各工程を経て、０．２５μｍのラインアンドスペース
パターンに形成したものであり、その厚さは例えば５０
０ｎｍ、アスペクト比は２である。また、保護膜１４は
配線層１３の腐食等を防止して信頼性を高めるための保
護層であり、その厚さは約５０ｎｍである。保護膜１４
は例えば平行平板型プラズマＣＶＤ装置を用い、一例と
して下記プラズマＣＶＤ条件により成膜した。 ＳｉＨ4 ４０ ｓｃｃｍ Ｎ2 Ｏ １００ ｓｃｃｍ Ｈｅ ５０ ｓｃｃｍ ガス圧力 １００ Ｐａ ＲＦパワー １．９ Ｗ／ｃｍ2 （１３．５６ＭＨｚ） 基板温度 ３５０ ℃
【００２２】この被処理基板を、図２に示した液相ＣＶ
Ｄ装置の基板ステージ２上にセッティングし、一例とし
て下記ＣＶＤ条件により低誘電率絶縁体膜１５を例えば
８００ｎｍの厚さ（段差凹部）に平坦に形成する。成膜
後の状態を図１（ｂ）に示す。 ＳｉＨ4 ５０ ｓｃｃｍ Ｈ2 Ｏ2 ２００ ｓｃｃｍ Ｃ2 Ｆ4 ２００ ｓｃｃｍ ガス圧力 ２００ Ｐａ 被処理基板温度 ０ ℃ 本プラズマＣＶＤ工程において、Ｈ2 Ｏ2 （ｍｐ＝−
０．４３℃、ｂｐ＝１５２℃）は液体ソースであるの
で、Ｈ2 Ｏ2 容器を加熱して気化させてＣＶＤチャンバ
５内に導入する。またガス拡散板３は例えば１００℃に
制御し、ここでのソースガスの凝縮を防止する。なおＳ
ｉＨ4 はジシラン（Ｓｉ2 Ｈ6 ）を用いてもよい。
Ｄ装置の基板ステージ２上にセッティングし、一例とし
て下記ＣＶＤ条件により低誘電率絶縁体膜１５を例えば
８００ｎｍの厚さ（段差凹部）に平坦に形成する。成膜
後の状態を図１（ｂ）に示す。 ＳｉＨ4 ５０ ｓｃｃｍ Ｈ2 Ｏ2 ２００ ｓｃｃｍ Ｃ2 Ｆ4 ２００ ｓｃｃｍ ガス圧力 ２００ Ｐａ 被処理基板温度 ０ ℃ 本プラズマＣＶＤ工程において、Ｈ2 Ｏ2 （ｍｐ＝−
０．４３℃、ｂｐ＝１５２℃）は液体ソースであるの
で、Ｈ2 Ｏ2 容器を加熱して気化させてＣＶＤチャンバ
５内に導入する。またガス拡散板３は例えば１００℃に
制御し、ここでのソースガスの凝縮を防止する。なおＳ
ｉＨ4 はジシラン（Ｓｉ2 Ｈ6 ）を用いてもよい。
【００２３】形成された低誘電率絶縁体膜１５は比誘電
率が２．０〜２．５の範囲であり、ギャップフィル能力
はアスペクト比４まで、またグローバル平坦化能力は配
線スペース間隔１０μｍまで充分であり、ほぼ平坦な表
面を確保することが可能であった。
率が２．０〜２．５の範囲であり、ギャップフィル能力
はアスペクト比４まで、またグローバル平坦化能力は配
線スペース間隔１０μｍまで充分であり、ほぼ平坦な表
面を確保することが可能であった。
【００２４】この後、図１（ｃ）に示すように、低誘電
率絶縁体膜１５上にＣＶＤ法により例えばＳｉＯ2 から
なる絶縁膜１６を０．３μｍの厚さに形成した。絶縁膜
１６はＣＶＤ法以外にもスパッタリング法やスピンオン
法等、配線層１３の耐熱性に問題を生じない方法であれ
ばいずれの成膜方法を採用してもよい。次に、液相ＣＶ
Ｄ法で形成した低誘電率絶縁体膜１５中の水分を除去す
るために、アニール処理を施す。アニール条件として
は、通常の熱処理雰囲気炉を用い、例えばＮ2 中４００
℃３０分でよい。またこのアニール処理は絶縁膜１６の
成膜前におこなってもよい。
率絶縁体膜１５上にＣＶＤ法により例えばＳｉＯ2 から
なる絶縁膜１６を０．３μｍの厚さに形成した。絶縁膜
１６はＣＶＤ法以外にもスパッタリング法やスピンオン
法等、配線層１３の耐熱性に問題を生じない方法であれ
ばいずれの成膜方法を採用してもよい。次に、液相ＣＶ
Ｄ法で形成した低誘電率絶縁体膜１５中の水分を除去す
るために、アニール処理を施す。アニール条件として
は、通常の熱処理雰囲気炉を用い、例えばＮ2 中４００
℃３０分でよい。またこのアニール処理は絶縁膜１６の
成膜前におこなってもよい。
【００２５】この後の工程、すなわち絶縁膜１６、低誘
電率絶縁体膜１５および保護膜１４からなる積層膜のド
ライエッチングによるビアコンタクト孔の開口、コンタ
クトプラグの充填等は通常の方法に準じておこなってよ
い。低誘電率絶縁体膜１５のエッチング特性は従来のＳ
ｉＯ2 のエッチング特性とほぼ同じであるので、１ステ
ップでのドライエッチングが可能である。この後、必要
に応じて配線層の形成以降を反復し、多層配線構造を完
成する。本実施例によれば、テトラフルオロエチレン、
モノシランおよびＨ2 Ｏ2 を原料ガスに採用することに
より、段差被処理基板上に低誘電率絶縁体膜を平坦に形
成することができる。
電率絶縁体膜１５および保護膜１４からなる積層膜のド
ライエッチングによるビアコンタクト孔の開口、コンタ
クトプラグの充填等は通常の方法に準じておこなってよ
い。低誘電率絶縁体膜１５のエッチング特性は従来のＳ
ｉＯ2 のエッチング特性とほぼ同じであるので、１ステ
ップでのドライエッチングが可能である。この後、必要
に応じて配線層の形成以降を反復し、多層配線構造を完
成する。本実施例によれば、テトラフルオロエチレン、
モノシランおよびＨ2 Ｏ2 を原料ガスに採用することに
より、段差被処理基板上に低誘電率絶縁体膜を平坦に形
成することができる。
【００２６】実施例２ 本実施例は、前実施例１に準拠したものであり、低誘電
率絶縁体膜の形成方法のみが異なる。したがって相違点
のみを説明し重複する説明は省略する。本実施例の低誘
電率絶縁体膜の形成方法におけるフッ素の供給源として
は、ポリテトラフルオロエチレンＣＦ3 （ＣＦ2 ）n Ｃ
Ｆ3 （ｎは整数）を採用した。ポリテトラフルオロエチ
レンは先に手段の項で説明したように、比較的重合度の
小さい気化可能のものが選ばれる。このポリテトラフル
オロエチレンは固体ソースの場合もあるので、溶媒とし
てフロリナートに溶解し、窒素をキャリアガスとしてＣ
ＶＤチャンバ内に導入した。ポリテトラフルオロエチレ
ンはアモルファス状のものが、溶解度が大きくこの目的
に相応しい。ポリテトラフルオロエチレンの供給方法と
しては、ＣＶＤチャンバ内に例えば分子量数万の固体ソ
ースを設置し、これをレーザ光照射等で加熱しクラッキ
ングして気化してもよい。ＣＶＤチャンバ内のガス拡散
板は、２００℃に制御してポリテトラフルオロエチレン
の凝着を防止した。低誘電率絶縁体膜のＣＶＤ条件の一
例を下記に示す。 ＳｉＨ4 ５０ ｓｃｃｍ （またはＳｉ2 Ｈ6 ） Ｈ2 Ｏ2 ２００ ｓｃｃｍ Ｎ2 ５００ ｓｃｃｍ （ポリテトラフルオロエチレンのキャリアガスとして） ガス圧力 ２００ Ｐａ 被処理基板温度 ０ ℃
率絶縁体膜の形成方法のみが異なる。したがって相違点
のみを説明し重複する説明は省略する。本実施例の低誘
電率絶縁体膜の形成方法におけるフッ素の供給源として
は、ポリテトラフルオロエチレンＣＦ3 （ＣＦ2 ）n Ｃ
Ｆ3 （ｎは整数）を採用した。ポリテトラフルオロエチ
レンは先に手段の項で説明したように、比較的重合度の
小さい気化可能のものが選ばれる。このポリテトラフル
オロエチレンは固体ソースの場合もあるので、溶媒とし
てフロリナートに溶解し、窒素をキャリアガスとしてＣ
ＶＤチャンバ内に導入した。ポリテトラフルオロエチレ
ンはアモルファス状のものが、溶解度が大きくこの目的
に相応しい。ポリテトラフルオロエチレンの供給方法と
しては、ＣＶＤチャンバ内に例えば分子量数万の固体ソ
ースを設置し、これをレーザ光照射等で加熱しクラッキ
ングして気化してもよい。ＣＶＤチャンバ内のガス拡散
板は、２００℃に制御してポリテトラフルオロエチレン
の凝着を防止した。低誘電率絶縁体膜のＣＶＤ条件の一
例を下記に示す。 ＳｉＨ4 ５０ ｓｃｃｍ （またはＳｉ2 Ｈ6 ） Ｈ2 Ｏ2 ２００ ｓｃｃｍ Ｎ2 ５００ ｓｃｃｍ （ポリテトラフルオロエチレンのキャリアガスとして） ガス圧力 ２００ Ｐａ 被処理基板温度 ０ ℃
【００２７】このＣＶＤ条件においても、形成された低
誘電率絶縁体膜１５は比誘電率が２．０〜２．５の範囲
であり、ギャップフィル能力はアスペクト比４まで、ま
たグローバル平坦化能力は配線スペース間隔１０μｍま
で充分であり、ほぼ平坦な表面を確保することが可能で
あった。この後の工程は前実施例１と同様である。本実
施例においては、前実施例１の効果に加えてフッ素の供
給源として取り扱いの簡便な固体ソースを使用できる長
所がある。
誘電率絶縁体膜１５は比誘電率が２．０〜２．５の範囲
であり、ギャップフィル能力はアスペクト比４まで、ま
たグローバル平坦化能力は配線スペース間隔１０μｍま
で充分であり、ほぼ平坦な表面を確保することが可能で
あった。この後の工程は前実施例１と同様である。本実
施例においては、前実施例１の効果に加えてフッ素の供
給源として取り扱いの簡便な固体ソースを使用できる長
所がある。
【００２８】実施例３ 本実施例は、前実施例２に準拠したものであり、低誘電
率絶縁体膜の形成方法のみが異なるので、ここでも相違
点のみを説明し重複する説明は省略する。本実施例の低
誘電率絶縁体膜の形成方法におけるシリコンソースとし
ては、シランに替えてメチルシランを採用した。メチル
シランとしてはモノメチルシランあるいはジメチルシラ
ンのいずれでもよい。低誘電率絶縁体膜のＣＶＤ条件の
一例を下記に示す。 （ＣＨ3 ）ＳｉＨ3 ５０ ｓｃｃｍ Ｈ2 Ｏ2 ２００ ｓｃｃｍ Ｎ2 ５００ ｓｃｃｍ （ポリテトラフルオロエチレンのキャリアガスとして） ガス圧力 ２００ Ｐａ 被処理基板温度 ０ ℃ なおキャリアガスのＮ2 は、Ａｒ、ＨｅあるいはＨ2 で
もよい。
率絶縁体膜の形成方法のみが異なるので、ここでも相違
点のみを説明し重複する説明は省略する。本実施例の低
誘電率絶縁体膜の形成方法におけるシリコンソースとし
ては、シランに替えてメチルシランを採用した。メチル
シランとしてはモノメチルシランあるいはジメチルシラ
ンのいずれでもよい。低誘電率絶縁体膜のＣＶＤ条件の
一例を下記に示す。 （ＣＨ3 ）ＳｉＨ3 ５０ ｓｃｃｍ Ｈ2 Ｏ2 ２００ ｓｃｃｍ Ｎ2 ５００ ｓｃｃｍ （ポリテトラフルオロエチレンのキャリアガスとして） ガス圧力 ２００ Ｐａ 被処理基板温度 ０ ℃ なおキャリアガスのＮ2 は、Ａｒ、ＨｅあるいはＨ2 で
もよい。
【００２９】このＣＶＤ条件においても、ギャップフィ
ル能力はアスペクト比４まで、またグローバル平坦化能
力は配線スペース間隔１０μｍまで充分であり、ほぼ平
坦な表面を確保することが可能であった。本実施例にお
いてはシリコンソースとしてアルキル基、ここではメチ
ル基を有するメチルシランを用いているので、形成され
た低誘電率絶縁体膜１５の比誘電率は２．０〜２．５の
範囲で小さいものが得られやすい。ただし、耐熱性の点
では若干の低下が見られるので、用途による使い分けが
必要である。
ル能力はアスペクト比４まで、またグローバル平坦化能
力は配線スペース間隔１０μｍまで充分であり、ほぼ平
坦な表面を確保することが可能であった。本実施例にお
いてはシリコンソースとしてアルキル基、ここではメチ
ル基を有するメチルシランを用いているので、形成され
た低誘電率絶縁体膜１５の比誘電率は２．０〜２．５の
範囲で小さいものが得られやすい。ただし、耐熱性の点
では若干の低下が見られるので、用途による使い分けが
必要である。
【００３０】この後の工程は実施例１に準じて良いが、
低誘電率絶縁体膜のアニール条件としては例えばＮ2 雰
囲気中４００℃１５分程度が望ましい。
低誘電率絶縁体膜のアニール条件としては例えばＮ2 雰
囲気中４００℃１５分程度が望ましい。
【００３１】以上、本発明を３例の実施例により説明し
たが、本発明はこれら実施例に何ら限定されるものでは
ない。
たが、本発明はこれら実施例に何ら限定されるものでは
ない。
【００３２】例えば、Ａｌ−１％Ｓｉ合金からなる配線
層により段差が形成された被処理基板を採用したが、多
結晶シリコンや高融点金属、あるいはその積層構造の高
融点金属ポリサイドを用いてもよい。この場合には低誘
電率絶縁体膜のアニール条件等の温度条件は高温側にシ
フトすることができる。また半導体装置の構造として
も、配線層上に低誘電率絶縁体膜からなる層間絶縁膜を
形成する場合について例示したが、低誘電率絶縁体膜か
らなる層間絶縁膜に溝を形成し、溝内にエッチバックや
研磨により埋め込み配線を形成する半導体装置構造に用
いてもよい。さらに、最終パッシベーション膜として用
いる場合や、トレンチアイソレーション等をボイドの発
生なく平坦に埋め込む場合等にも適用できる。半導体基
板としてはＳｉの他にＧａＡｓ等の化合物半導体基板を
用いる場合にも有効である。また半導体装置以外にも、
薄膜ヘッドや薄膜インダクタ等、高周波の各種マイクロ
電子デバイスにも適用可能であることは言うまでもな
い。
層により段差が形成された被処理基板を採用したが、多
結晶シリコンや高融点金属、あるいはその積層構造の高
融点金属ポリサイドを用いてもよい。この場合には低誘
電率絶縁体膜のアニール条件等の温度条件は高温側にシ
フトすることができる。また半導体装置の構造として
も、配線層上に低誘電率絶縁体膜からなる層間絶縁膜を
形成する場合について例示したが、低誘電率絶縁体膜か
らなる層間絶縁膜に溝を形成し、溝内にエッチバックや
研磨により埋め込み配線を形成する半導体装置構造に用
いてもよい。さらに、最終パッシベーション膜として用
いる場合や、トレンチアイソレーション等をボイドの発
生なく平坦に埋め込む場合等にも適用できる。半導体基
板としてはＳｉの他にＧａＡｓ等の化合物半導体基板を
用いる場合にも有効である。また半導体装置以外にも、
薄膜ヘッドや薄膜インダクタ等、高周波の各種マイクロ
電子デバイスにも適用可能であることは言うまでもな
い。
【００３３】
【発明の効果】以上の説明から明らかなように、本発明
の低誘電率絶縁体膜の形成方法によれば、従来の方法に
比較してギャップフィル能力およびグローバル平坦化能
力ともに優れた低誘電率絶縁体膜が得られる。またフル
オロカーボン樹脂系の有機低誘電率膜と比較して密着
性、エッチング特性に優れる。したがって、配線間容量
による信号遅延や消費電力が問題となるロジックＩＣや
高集積度メモリ等の半導体装置を信頼性よく提供するこ
とが可能となる。
の低誘電率絶縁体膜の形成方法によれば、従来の方法に
比較してギャップフィル能力およびグローバル平坦化能
力ともに優れた低誘電率絶縁体膜が得られる。またフル
オロカーボン樹脂系の有機低誘電率膜と比較して密着
性、エッチング特性に優れる。したがって、配線間容量
による信号遅延や消費電力が問題となるロジックＩＣや
高集積度メモリ等の半導体装置を信頼性よく提供するこ
とが可能となる。
【図１】本発明の実施例１ないし３の工程を説明する概
略断面図である。
略断面図である。
【図２】本発明の実施例１ないし３で採用したＣＶＤ装
置の一構成例を示す概略断面図である。
置の一構成例を示す概略断面図である。
１…被処理基板、２…基板ステージ、３…ガス拡散板、
４…ガス配管、５…ＣＶＤチャンバ １１…半導体基板、１２…下層層間絶縁膜、１３…配線
層、１４…保護層、１５…低誘電率絶縁体膜、１６…絶
縁膜
４…ガス配管、５…ＣＶＤチャンバ １１…半導体基板、１２…下層層間絶縁膜、１３…配線
層、１４…保護層、１５…低誘電率絶縁体膜、１６…絶
縁膜
Claims (8)
- 【請求項１】 フルオロカーボン系樹脂成分を含有する
酸化シリコン系絶縁膜を、被処理基板上に化学的気相成
長法により成膜する低誘電率絶縁体膜の形成方法におい
て、 前記化学的気相成長法に用いる原料化合物は、少なくと
もテトラフルオロエチレン、シラン系化合物およびＨ2
Ｏ2 を含むことを特徴とする低誘電率絶縁体膜の形成方
法。 - 【請求項２】 フッ素を含む有機成分を含有する酸化シ
リコン系絶縁膜を、被処理基板上に化学的気相成長法に
より成膜する低誘電率絶縁体膜の形成方法において、 前記化学的気相成長法に用いる原料化合物は、少なくと
もポリテトラフルオロエチレン、シラン系化合物および
Ｈ2 Ｏ2 を含むことを特徴とする低誘電率絶縁体膜の形
成方法。 - 【請求項３】 前記シラン系化合物は、シラン、ジシラ
ン、モノメチルシランおよびジメチルシランのうちの少
なくともいずれか１種であることを特徴とする請求項１
または２記載の低誘電率絶縁体膜の形成方法。 - 【請求項４】 前記被処理基板は段差を有し、前記段差
を埋めて略平坦な表面を有する低誘電率絶縁体膜を形成
することを特徴とする請求項１または２記載の低誘電率
絶縁体膜の形成方法。 - 【請求項５】 前記被処理基板を室温以下に制御しつ
つ、前記化学的気相成長を施すことを特徴とする請求項
１または２記載の低誘電率絶縁体膜の形成方法。 - 【請求項６】 低誘電率絶縁体膜の比誘電率は、３．０
未満であることを特徴とする請求項１または２記載の低
誘電率絶縁体膜の形成方法。 - 【請求項７】 請求項１記載の低誘電率絶縁体膜の形成
方法により形成された低誘電率絶縁体膜を、層間絶縁膜
として有することを特徴とする半導体装置。 - 【請求項８】 請求項２記載の低誘電率絶縁体膜の形成
方法により形成された低誘電率絶縁体膜を、層間絶縁膜
として有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1212497A JPH10209148A (ja) | 1997-01-27 | 1997-01-27 | 低誘電率絶縁体膜の形成方法およびこれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1212497A JPH10209148A (ja) | 1997-01-27 | 1997-01-27 | 低誘電率絶縁体膜の形成方法およびこれを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10209148A true JPH10209148A (ja) | 1998-08-07 |
Family
ID=11796801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1212497A Pending JPH10209148A (ja) | 1997-01-27 | 1997-01-27 | 低誘電率絶縁体膜の形成方法およびこれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10209148A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999038202A1 (en) * | 1998-01-23 | 1999-07-29 | Trikon Equipments Limited | Deposition of a siloxane containing polymer |
| WO2004001832A1 (en) * | 2002-06-21 | 2003-12-31 | E.I. Du Pont De Nemours And Company | Fluoropolymer interlayer dielectric by chemical vapor deposition |
| EP1039521A3 (en) * | 1999-03-22 | 2004-01-02 | Lsi Logic Corporation | Formation of improved low dielectric constant carbon-containing silicon oxide dielectric material by reaction of carbon-containing silane with oxidising agent in the presence of one or more reaction retardants |
| US7229910B2 (en) | 2000-05-16 | 2007-06-12 | Nec Electronics Corporation | Method of producing a semiconductor device having a multi-layered insulation film |
| JP2008193117A (ja) * | 2008-04-21 | 2008-08-21 | Toshiba Corp | 半導体装置の製造方法およびウエハ構造体 |
| JP2008244040A (ja) * | 2007-03-27 | 2008-10-09 | Fujitsu Ltd | フッ素系薄膜の成膜方法及び半導体装置の製造方法 |
| US8008779B2 (en) | 2003-03-27 | 2011-08-30 | Kabushiki Kaisha Toshiba | Semiconductor device and semiconductor device manufacturing method |
| JP2013074237A (ja) * | 2011-09-29 | 2013-04-22 | Tokyo Electron Ltd | シリコン酸化膜の形成方法およびその形成装置 |
| JP2017201060A (ja) * | 2016-05-08 | 2017-11-09 | 東京エレクトロン株式会社 | 重合化学蒸着を使用して平坦化層を堆積させる方法 |
| WO2024058956A1 (en) * | 2022-09-14 | 2024-03-21 | Fujifilm Electronic Materials U.S.A., Inc. | Surface treatment compositions and methods |
-
1997
- 1997-01-27 JP JP1212497A patent/JPH10209148A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2346898A (en) * | 1998-01-23 | 2000-08-23 | Trikon Equip Ltd | Deposition of a siloxane containing polymer |
| US6475564B1 (en) | 1998-01-23 | 2002-11-05 | Trikon Equipment Limited | Deposition of a siloxane containing polymer |
| GB2346898B (en) * | 1998-01-23 | 2003-01-29 | Trikon Equip Ltd | Deposition of a siloxane containing polymer |
| WO1999038202A1 (en) * | 1998-01-23 | 1999-07-29 | Trikon Equipments Limited | Deposition of a siloxane containing polymer |
| EP1039521A3 (en) * | 1999-03-22 | 2004-01-02 | Lsi Logic Corporation | Formation of improved low dielectric constant carbon-containing silicon oxide dielectric material by reaction of carbon-containing silane with oxidising agent in the presence of one or more reaction retardants |
| US7602048B2 (en) | 2000-05-16 | 2009-10-13 | Nec Electronics Corporation | Semiconductor device and semiconductor wafer having a multi-layered insulation film |
| US7229910B2 (en) | 2000-05-16 | 2007-06-12 | Nec Electronics Corporation | Method of producing a semiconductor device having a multi-layered insulation film |
| US7816280B2 (en) | 2000-05-16 | 2010-10-19 | Nec Electronics Corporation | Semiconductor device, semiconductor wafer, and methods of producing the same device and wafer |
| US7674721B2 (en) | 2000-05-16 | 2010-03-09 | Nec Electronics Corporation | Semiconductor device, semiconductor wafer, and methods of producing same device and wafer |
| WO2004001832A1 (en) * | 2002-06-21 | 2003-12-31 | E.I. Du Pont De Nemours And Company | Fluoropolymer interlayer dielectric by chemical vapor deposition |
| CN100336184C (zh) * | 2002-06-21 | 2007-09-05 | 纳幕尔杜邦公司 | 化学气相淀积法含氟聚合物介电中间层 |
| US8008779B2 (en) | 2003-03-27 | 2011-08-30 | Kabushiki Kaisha Toshiba | Semiconductor device and semiconductor device manufacturing method |
| JP2008244040A (ja) * | 2007-03-27 | 2008-10-09 | Fujitsu Ltd | フッ素系薄膜の成膜方法及び半導体装置の製造方法 |
| JP2008193117A (ja) * | 2008-04-21 | 2008-08-21 | Toshiba Corp | 半導体装置の製造方法およびウエハ構造体 |
| JP2013074237A (ja) * | 2011-09-29 | 2013-04-22 | Tokyo Electron Ltd | シリコン酸化膜の形成方法およびその形成装置 |
| JP2017201060A (ja) * | 2016-05-08 | 2017-11-09 | 東京エレクトロン株式会社 | 重合化学蒸着を使用して平坦化層を堆積させる方法 |
| WO2024058956A1 (en) * | 2022-09-14 | 2024-03-21 | Fujifilm Electronic Materials U.S.A., Inc. | Surface treatment compositions and methods |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6630396B2 (en) | Use of a silicon carbide adhesion promoter layer to enhance the adhesion of silicon nitride to low-k fluorinated amorphous carbon | |
| US6737747B2 (en) | Advanced BEOL interconnect structures with low-k PE CVD cap layer and method thereof | |
| US6887783B2 (en) | Bilayer HDP CVD/PE CVD cap in advance BEOL interconnect structures and method thereof | |
| US8669181B1 (en) | Diffusion barrier and etch stop films | |
| US20050020048A1 (en) | Method of depositing dielectric films | |
| US6207585B1 (en) | Method of forming stacked insulating film and semiconductor device using the same | |
| US6207554B1 (en) | Gap filling process in integrated circuits using low dielectric constant materials | |
| CN1319148C (zh) | 具有改进的层间界面强度的半导体器件及其制备方法 | |
| JP2011166106A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US6518646B1 (en) | Semiconductor device with variable composition low-k inter-layer dielectric and method of making | |
| JP3178375B2 (ja) | 絶縁膜の形成方法 | |
| JP2001326224A (ja) | 半導体装置及びその製造方法 | |
| KR20050020612A (ko) | 저유전율막을 형성하는 방법 | |
| US6365528B1 (en) | Low temperature process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric-material characterized by improved resistance to oxidation and good gap-filling capabilities | |
| JPWO2008010591A1 (ja) | 多孔質絶縁膜の形成方法 | |
| JPH098031A (ja) | 化学的気相成長法による絶縁膜の製造方法 | |
| EP1037276B1 (en) | Method for forming a porous silicon dioxide film | |
| JP3173426B2 (ja) | シリカ絶縁膜の製造方法及び半導体装置の製造方法 | |
| US20020164868A1 (en) | Method for forming a silicon dioxide-low k dielectric stack | |
| JPH10209148A (ja) | 低誘電率絶縁体膜の形成方法およびこれを用いた半導体装置 | |
| US6846737B1 (en) | Plasma induced depletion of fluorine from surfaces of fluorinated low-k dielectric materials | |
| JP3610745B2 (ja) | 層間絶縁膜の形成方法 | |
| JPH118237A (ja) | 低誘電率絶縁体膜の形成方法およびこれを用いた半導体装置 | |
| JP4698813B2 (ja) | 半導体装置およびその製造方法 | |
| CN1203697A (zh) | 化学机械抛磨的间隔绝缘材料顶层 |