JPH10209272A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH10209272A
JPH10209272A JP579397A JP579397A JPH10209272A JP H10209272 A JPH10209272 A JP H10209272A JP 579397 A JP579397 A JP 579397A JP 579397 A JP579397 A JP 579397A JP H10209272 A JPH10209272 A JP H10209272A
Authority
JP
Japan
Prior art keywords
lower conductor
conductor wiring
connection hole
side wall
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP579397A
Other languages
English (en)
Inventor
Ryuichi Kanemura
龍一 金村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP579397A priority Critical patent/JPH10209272A/ja
Publication of JPH10209272A publication Critical patent/JPH10209272A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 下部導体配線と接続孔とが合わせずれの余裕
を設けない構造になる多層配線において、導体配線側壁
部の形状悪化を抑制することができる半導体装置及びそ
の製造方法を提供する。 【解決手段】 本発明においては、まず、接続孔に対す
る合わせずれの余裕を設けない下部導体配線を、下地絶
縁膜上に形成する。つぎに、下地絶縁膜および下部導体
配線の上に、層間平坦化絶縁膜を堆積する。つぎに、接
続孔加工のためのフォトレジストパターニングを形成す
る。つぎに、異方性ドライエッチングにより下部導体配
線との接続孔の加工を行なう。つぎに、レジスト硬化層
をアッシング処理により除去する。つぎに、接続孔を介
して露出した下部導体配線側壁部に、プラズマ処理１０
により、改質層１１を形成する。つぎに、薬液洗浄処理
によりレジスト除去を行なう。つぎに、改質層１１を逆
スパッタークリーニングによって除去した後、密着層メ
タルを７全面成膜する。つぎに、埋め込みメタル８を全
面成膜する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば超ＬＳＩな
どに適用して好適な半導体装置及びその製造方法に関
し、特に、下部導体配線と接続孔とが合わせずれの余裕
を設けない構造になる多層配線を有する超ＬＳＩなどに
適用して好適な半導体装置及びその製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】従来、
ＩＣ要素のランダムな幾何学的変形によって、製作され
たＩＣの機能が損なわれる確率を最小にするために、デ
ザインルールの概念が用いられてきた。
【０００３】近年、半導体装置の高集積化、微細化に伴
い、基板と導体配線、もしくは導体配線間の接続孔と導
体配線との合わせずれの余裕を設けない構造が注目され
ている。通常の導体配線は、接続孔の上部では、最小デ
ザインルールで形成されることはなく、接続孔への被り
余裕や接続孔への導体配線の合わせずれを考慮した緩い
デザインルールで形成されている。従って、微細化が進
むと集積度はこの被り部分により律則されてしまうた
め、合わせずれの余裕を設けない構造の接続孔と導体配
線を実現することが、高集積化への一つの技術的ブレイ
クスルーとなる。
【０００４】本技術の問題点を従来技術として図９、１
０を参照して説明する。下地絶縁膜１上に下部導体配線
２を形成し、層間平坦化絶縁膜３を堆積する（図９
Ａ）。この後、接続孔加工のためのフォトレジストパタ
ーニング４を形成し（図９Ｂ）、異方性ドライエッチン
グにより下部導体配線との接続孔５の加工を行なう（図
９Ｃ）。下部導体配線の形成条件、接続孔加工条件の例
を以下に示す。
【０００５】 下部導体配線：マグネトロンスパッター法により成膜 Ti20nm(0.52Pa,2kW,Ar35sccm,300℃） TiN20nm(0.78Pa,6kW,N2 42sccm,Ar21sccm, 300℃) Al-0.5％Cu500nm(0.52Pa,15kW,Ar65sccm,300℃） Ti10nm(0.52Pa,2kW,Ar35sccm,300℃) TiN100nm(0.78Pa,6kW,N2 42sccm,Ar21sccm,300℃) 下部導体配線加工：異方性ドライエッチング BCl3/Cl2＝100/150sccm,1Pa,マイクロ波400mA,RF 110W ジャスト＋40％オーバーエッチング 接続孔加工：異方性ドライエッチング CO/C4F8/Ar＝100/7/200sccm,2Pa,RF 1450W ジャスト＋30％オーバーエッチング
【０００６】この後、エッチングによるレジスト硬化層
をＯ2 アッシング処理により除去し（図１０Ａ）、薬液
洗浄処理によりレジスト除去を行なう（図１０Ｂ）。レ
ジスト除去条件を次に示す。 レジスト除去：アミン系有機溶剤１５分間＋流水処理１
０分間
【０００７】本工程を経て形成された接続孔は、下部導
体配線との合わせずれ余裕を設けない構造の場合、導体
配線側壁が露出した領域のＡｌ合金部に掘れ６が発生す
る。この後、マグネトロンスパッター装置にて、逆スパ
ッタークリーニングして密着層メタル７を全面成膜し、
埋め込みメタルとしてタングステン膜８を熱ＣＶＤ法に
より全面成膜する（図１０Ｃ）。それぞれの成膜条件の
例を以下に示す。
【０００８】 密着層メタル形成：マグネトロンスパッター法により成膜 RF Etch 20nm(0.52Pa,500W,Ar5sccm, 無加熱） TiN 30nm(0.78Pa,6.5kW,N2 135sccm,Ar15sccm,150℃） ブランケットＷ膜 CVD:600nm(10.7kPa,WF6:H2:Ar＝40:400:2250sccm,450℃）
【０００９】このようにして形成された埋め込みメタル
の接続孔は、前述したＡｌ合金部の掘れが発生するた
め、密着層カバレッジの劣化による密着性不足、タング
ステン膜のボイド形成を誘発する。このため、下部導体
配線と埋め込みメタルの接触不良によるコンタクト抵抗
上昇や歩留低下、さらには配線信頼性の劣化が懸念され
る。Ａｌ合金部の掘れは、接続孔加工時に付着したフッ
素がＡｌとのフッ化物を形成し、Ａｌ合金側壁部ではア
ッシング処理でも除去しきれないため、レジスト除去時
の有機洗浄中に溶出したものと考えられる。
【００１０】本発明はこのような課題に鑑みてなされた
ものであり、下部導体配線と接続孔とが合わせずれの余
裕を設けない構造になる多層配線において、導体配線側
壁部の形状悪化を抑制することができ、コンタクト特
性、配線信頼性を損なうことなく、高集積で微細な半導
体装置の接続孔形成ができる半導体装置及びその製造方
法を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、接続孔に対する、合わせずれの余裕を設けな
い下部導体配線を、下地絶縁膜上に形成する工程と、下
地絶縁膜および下部導体配線の上に、層間平坦化絶縁膜
を堆積する工程と、接続孔加工のためのフォトレジスト
パターニングを形成する工程と、異方性ドライエッチン
グにより下部導体配線との接続孔の加工を行なう工程
と、レジスト硬化層をアッシング処理により除去する工
程と、接続孔を介して露出した下部導体配線側壁部に改
質層を形成する工程と、薬液洗浄処理によりレジスト除
去を行なう工程と、改質層を逆スパッタークリーニング
によって除去した後、密着層メタルを全面成膜する工程
と、埋め込みメタルを全面成膜する工程とを有するもの
である。
【００１２】また、本発明の半導体装置の製造方法は、
接続孔に対する、合わせずれの余裕を設けない下部導体
配線を、下地絶縁膜上に形成する工程と、下地絶縁膜お
よび下部導体配線の上に、層間平坦化絶縁膜を堆積する
工程と、接続孔加工のためのフォトレジストパターニン
グを形成する工程と、異方性ドライエッチングにより下
部導体配線との接続孔の加工を行なう工程と、接続孔底
部の下部導体配線をエッチングする工程と、レジスト硬
化層をアッシング処理により除去する工程と、薬液洗浄
処理によりレジスト除去を行なう工程と、密着層メタル
を全面成膜した後、埋め込みメタルを全面成膜する工程
とを有するものである。
【００１３】また、本発明の半導体装置は、接続孔に対
する、合わせずれの余裕を設けない下部導体配線を、下
地絶縁膜上に形成し、下地絶縁膜および下部導体配線上
に、層間平坦化絶縁膜を形成し、層間平坦化絶縁膜に、
下部導体配線の一部を削除する接続孔を形成し、接続孔
及び層間平坦化絶縁膜上に埋め込みメタルを成膜するも
のである。
【００１４】本発明の半導体装置及びその製造方法によ
れば、接続孔を介して露出した下部導体配線側壁部に改
質層を形成することにより、または、接続孔底部の下部
導体配線をエッチングすることにより、下部導体配線と
接続孔とが合わせずれの余裕を設けない構造になる多層
配線において、導体配線側壁部の形状悪化を抑制するこ
とができる。
【００１５】
【発明の実施の形態】以下、本発明半導体装置及びその
製造方法の実施例について図１〜図８を参照しながら説
明する。
【００１６】実施例１ 本発明の実施例１を図１、２を参照して説明する。下地
絶縁膜１上に下部導体配線２を形成し、層間平坦化絶縁
膜３を堆積する（図１Ａ）。この後、接続孔加工のため
のフォトレジストパターニング４を形成し（図１Ｂ）、
異方性ドライエッチングにより下部導体配線との接続孔
５の加工を行なう（図１Ｃ）。下部導体配線の形成条
件、接続孔加工条件の例を以下に示す。 下部導体配線：マグネトロンスパッター法により成膜 Ti20nm(0.52Pa,2kW,Ar35sccm,300℃） TiN20nm(0.78Pa,6kW,N2 42sccm,Ar21sccm, 300℃) Al-0.5％Cu500nm(0.52Pa,15kW,Ar65sccm,300℃） Ti10nm(0.52Pa,2kW,Ar35sccm,300℃) TiN100nm(0.78Pa,6kW,N2 42sccm,Ar21sccm,300℃) 下部導体配線加工：異方性ドライエッチング BCl3/Cl2＝100/150sccm,1Pa,マイクロ波400mA,RF 110W ジャスト＋40％オーバーエッチング 接続孔加工：異方性ドライエッチング CO/C4F8/Ar＝100/7/200sccm,2Pa,RF 1450W ジャスト＋30％オーバーエッチング
【００１７】次にエッチングによるレジスト硬化層をＯ
2 アッシング処理により除去した後（図１Ｄ）、窒素プ
ラズマ処理１０を行ない、導体配線側壁部にＡｌの窒化
層１１を形成する（図２Ａ）。窒化層の膜厚は５ｎｍ以
上２０ｎｍ以下であることが好ましい。
【００１８】窒化層の膜厚が５ｎｍより薄いと、導体配
線側壁が露出した領域のＡｌ合金部に掘れが発生するの
を防止することができないからであり、また、窒化層の
膜厚が２０ｎｍより厚くなると後述する密着層メタル形
成の工程における逆スパッタークリーニングによって窒
化層を除去することができないからである。この後、薬
液洗浄処理によりレジスト除去を行なう（図２Ｂ）。窒
素プラズマ処理、レジスト除去条件を次にしめす。
【００１９】窒素プラズマ処理：並行平板型ＲＩＥ装
置,N2 150sccm,200W,0.1Torr,20sec，室温 レジスト除去：アミン系有機溶剤１５分間＋流水処理１
０分間
【００２０】本工程を経て形成された接続孔は、下部導
体配線との合わせずれの余裕を設けない構造の場合で
も、導体配線側壁部が窒化層で防御されているため形状
悪化は起こらない。この後、密着層メタル７を例えばマ
グネトロンスパッター法により全面成膜する。この密着
層メタル形成の工程における逆スパッタークリーニング
によって窒化層を除去することができる。つぎに、埋め
込みメタルとしてタングステン膜８を熱ＣＶＤ法により
全面成膜する（図２Ｃ）。それぞれの成膜条件の例を以
下に示す。
【００２１】 密着層メタル形成：マグネトロンスパッター法により成膜 RF Etch 20nm（0.52Pa,500W,Ar5sccm,無加熱） TiN 30nm（0.78Pa,6.5kW,N2 135sccm,Ar15sccm,150℃） ブランケットＷ膜 CVD:600nm(10.7kPa,WF6:H2:Ar＝40:400:2250sccm,450 ℃）
【００２２】このようにして形成された埋め込みメタル
の接続孔は、下部導体配線側壁部との接触状態が良好の
ため、密着層メタルとタングステン膜とも密着性がよ
く、タングステン膜の埋め込み状態も良好であった。こ
のため、コンタクト抵抗や歩留は、合わせずれの余裕を
設けない構造でない通常接続孔とほぼ同等であり、エレ
クトロマイグレーション寿命にも有為差はみられなかっ
た。プラズマ処理のガスは窒素に限らず、酸素、水素、
これらの混合ガスでも良い。
【００２３】実施例２ 本発明の実施例２を図３、４を参照して説明する。下地
絶縁膜１上に上部導体配線２を形成し、層間平坦化絶縁
膜３を堆積する（図３Ａ）。この後、接続孔加工のため
のフォトレジストパターニング４を形成し（図３Ｂ）、
異方性ドライエッチングにより下部導体配線との接合孔
５の加工を行なう（図３Ｃ）。下部導体配線の形成条
件、接続孔加工条件の例を以下に示す。 下部導体配線：マグネトロンスパッター法により成膜 Ti20nm(0.52Pa,2kW,Ar35sccm,300℃） TiN20nm(0.78Pa,6kW,N2 42sccm,Ar21sccm, 300℃) Al-0.5％Cu500nm(0.52Pa,15kW,Ar65sccm,300℃） Ti10nm(0.52Pa,2kW,Ar35sccm,300℃) TiN100nm(0.78Pa,6kW,N2 42sccm,Ar21sccm,300℃) 下部導体配線加工：異方性ドライエッチング BCl3/Cl2＝100/150sccm,1Pa,マイクロ波400mA,RF 110W ジャスト＋40％オーバーエッチング 接続孔加工：異方性ドライエッチング CO/C4F8/Ar＝100/7/200sccm,2Pa,RF 1450W ジャスト＋30％オーバーエッチング
【００２４】次にエッチングによるレジスト硬化層をＯ
2 アッシング処理により除去した後（図３Ｄ）、温水酸
化処理１２を行ない、導体配線側壁部にＡｌの酸化層１
３を形成する（図４Ａ）。この後、薬液洗浄処理により
レジスト除去を行なう（図４Ｂ）。温水酸化、レジスト
除去条件を次に示す。酸化層の膜厚は５ｎｍ以上２０ｎ
ｍ以下であることが好ましい。
【００２５】酸化層の膜厚が５ｎｍより薄いと、導体配
線側壁が露出した領域のＡｌ合金部に掘れが発生するの
を防止することができないからであり、また、酸化層の
膜厚が２０ｎｍより厚くなると後述する密着層メタル形
成の工程における逆スパッタークリーニングによって酸
化層を除去することができないからである。
【００２６】温水酸化：純水、１００℃，１５分間 レジスト除去：アミン系有機溶剤１５分間＋流水処理１
０分間
【００２７】本工程を経て形成された接続孔は、下部導
体配線との合わせずれの余裕を設けない構造の場合で
も、導体配線側壁部が酸化層で防御されているため形状
悪化は起こらない。この後、密着層メタル７を例えばマ
グネトロンスパッター法により全面成膜する。この密着
層メタル形成の工程における逆スパッタークリーニング
によって酸化層を除去することができる。つぎに、埋め
込みメタルとしてタングステン膜８を熱ＣＶＤ法により
全面成膜する（図４Ｃ）。それぞれの成膜条件の例を以
下に示す。
【００２８】 密着層メタル形成：マグネトロンスパッター法により成膜 RF Etch 20nm（0.52Pa,500W,Ar5sccm,無加熱） TiN 30nm（0.78Pa,6.5kW,N2 135sccm,Ar15sccm,150℃） ブランケットＷ膜CVD:600nm(10.7kPa,WF6:H2:Ar ＝40:400:2250sccm,450 ℃）
【００２９】このようにして形成された埋め込みメタル
の接続孔は、下部導体配線側壁部との接触状態が良好の
ため、密着層メタルとタングステン膜とも密着性がよ
く、タングステン膜の埋め込み状態も良好であった。こ
のため、コンタクト抵抗や歩留は、合わせずれの余裕を
設けない構造でない通常接続孔とほぼ同等であり、エレ
クトロマイグレーション寿命にも有為差はみられなかっ
た。温水処理温度はＡｌの掘れを抑制できる条件であれ
ば１００℃以下でもよい。
【００３０】実施例３ 本発明の実施例３を図５、６を参照して説明する。下地
絶縁膜１上に下部導体配線２を形成し、層間平坦化絶縁
膜３を堆積する（図５Ａ）。この後、接続孔加工のため
のフォトレジストパターニング４を形成し（図５Ｂ）、
異方性ドライエッチングにより下部導体配線との接続孔
５の加工を行なう（図５Ｃ）。下部導体配線の形成条
件、接続孔加工条件の例を以下に示す。
【００３１】 下部導体配線：マグネトロンスパッター法により成膜 Ti20nm(0.52Pa,2kW,Ar35sccm,300℃） TiN20nm(0.78Pa,6kW,N2 42sccm,Ar21sccm, 300℃) Al-0.5％Cu500nm(0.52Pa,15kW,Ar65sccm,300℃） Ti10nm(0.52Pa,2kW,Ar35sccm,300℃) TiN100nm(0.78Pa,6kW,N2 42sccm,Ar21sccm,300℃) 下部導体配線加工：異方性ドライエッチング BCl3/Cl2＝100/150sccm,1Pa,マイクロ波400mA,RF 110W ジャスト＋40％オーバーエッチング 接続孔加工：異方性ドライエッチング CO/C4F8/Ar＝100/7/200sccm,2Pa,RF 1450W ジャスト＋30％オーバーエッチング
【００３２】次にエッチングによるレジスト硬化層をＯ
2 アッシング処理により除去した後（図５Ｄ）、酸素イ
オン照射処理１４を行ない、導体配線側壁部にＡｌの酸
化層１５を形成する（図６Ａ）。この後、薬液洗浄処理
によりレジスト除去を行なう（図６Ｂ）。イオン照射、
レジスト除去条件を次に示す。酸化層の膜厚は５ｎｍ以
上２０ｎｍ以下であることが好ましい。
【００３３】酸化層の膜厚が５ｎｍより薄いと、導体配
線側壁が露出した領域のＡｌ合金部に掘れが発生するの
を防止することができないからであり、また、酸化層の
膜厚が２０ｎｍより厚くなると後述する密着層メタル形
成の工程における逆スパッタークリーニングによって酸
化層を除去することができないからである。
【００３４】イオン照射：低電流イオン照射器，Ｏ
2 ＋，150keV,1E18ions/cm2,無加熱,7°傾斜 レジスト除去：アミン系有機溶剤１５分間＋流水処理１
０分間
【００３５】本工程を経て形成された接続孔は、下部導
体配線との合わせずれの余裕を設けない構造の場合で
も、導体配線側壁部が酸化層で防御されているため形状
悪化は起こらない。この後、密着層メタル７を例えばマ
グネトロンスパッター法により全面成膜する。この密着
層メタル形成の工程における逆スパッタークリーニング
によって酸化層を除去することができる。つぎに、埋め
込みメタルとしてタングステン膜８を熱ＣＶＤ法により
全面成膜する（図６Ｃ）。それぞれの成膜条件の例を以
下に示す。
【００３６】 密着層メタル形成：マグネトロンスパッター法により成膜 RF Etch 20nm（0.52Pa,500W,Ar5sccm,無加熱） TiN 30nm（0.78Pa,6.5kW,N2 135sccm,Ar15sccm,150℃） ブランケットＷ膜CVD:600nm(10.7kPa,WF6:H2:Ar ＝40:400:2250sccm,450 ℃）
【００３７】このようにして形成された埋め込みメタル
の接続孔は、下部導体配線側壁部との接触状態が良好の
ため、密着層メタルとタングステン膜とも密着性がよ
く、タングステン膜の埋め込み状態も良好であった。こ
のため、コンタクト抵抗や歩留は、合わせずれの余裕を
設けない構造でない通常接続孔とほぼ同等であり、エレ
クトロマイグレーション寿命にも有為差はみられなかっ
た。イオン照射量はＡｌの掘れを抑制できる条件であれ
ば1E18ions/cm2以外でもよく、イオン種も酸素イオンに
限らず、水素イオン、窒素イオンなどを用いることがで
きる。また、照射角度は側壁への改質効率より、７°以
上４５°以下が好ましい。
【００３８】実施例４ 本発明の実施例４を図７、８を参照して説明する。下地
絶縁膜１上に下部導体配線２を形成し、層間平坦化絶縁
膜３を堆積する（図７Ａ）。この後、接続孔加工のため
のフォトレジストパターニング４を形成し（図７Ｂ）、
異方性ドライエッチングにより下部導体配線との接続孔
５の加工を行なう（図７Ｃ）。下部導体配線の形成条
件、接続孔加工条件の例を以下に示す。
【００３９】 下部導体配線：マグネトロンスパッター法により成膜 Ti20nm(0.52Pa,2kW,Ar35sccm,300℃） TiN20nm(0.78Pa,6kW,N2 42sccm,Ar21sccm, 300℃) Al-0.5％Cu500nm(0.52Pa,15kW,Ar65sccm,300℃） Ti10nm(0.52Pa,2kW,Ar35sccm,300℃) TiN100nm(0.78Pa,6kW,N2 42sccm,Ar21sccm,300℃) 下部導体配線加工：異方性ドライエッチング BCl3/Cl2＝100/150sccm,1Pa,マイクロ波400mA,RF 110W ジャスト＋40％オーバーエッチング 接続孔加工：異方性ドライエッチング CO/C4F8/Ar＝100/7/200sccm,2Pa,RF 1450W ジャスト＋30％オーバーエッチング
【００４０】この後、異方性ドライエッチングにより接
続孔底部の下部導体配線をエッチングする（図７Ｄ）。
次にエッチングによるレジスト硬化層をＯ2 アッシング
処理により除去した後（図８Ａ）、薬液洗浄処理により
レジスト除去を行なう（図８Ｂ）。接続孔底部導体配線
加工条件、レジスト除去条件を以下に示す。
【００４１】接続孔底部導体配線加工：BCl3/Cl2＝100/
150sccm,1Pa,マイクロ波400mA,RF100W,Al300nm Etch レジスト除去：アミン系有機溶剤１５分間＋水流処理１
０分間
【００４２】本工程を経て形成された接続孔は、下部導
体配線との合わせずれの余裕を設けない構造の場合で
も、接続孔加工時に残留したフッ素のある領域が除去さ
れているため形状悪化は起こらない。この後、密着層メ
タル７を例えばマグネトロンスパッター法により全面成
膜し、埋め込みメタルとしてタングステン膜８を熱ＣＶ
Ｄ法により全面成膜する（図８Ｃ）。それぞれの成膜条
件の例を以下に示す。
【００４３】 密着層メタル形成：マグネトロンスパッター法により成膜 RF Etch 20nm（0.52Pa,500W,Ar5sccm,無加熱） Ti5nm （0.52Pa,2kW,Ar35sccm,150 ℃） TiN 30nm（0.78Pa,6.5kW,N2 135sccm,Ar15sccm,150℃） ブランケットＷ膜CVD:600nm(10.7kPa,WF6:H2:Ar ＝40:400:2250sccm,450 ℃）
【００４４】このようにして形成された埋め込みメタル
の接続孔は、下部導体配線側壁部との接触状態が良好の
ため、密着層メタルとタングステン膜とも密着性がよ
く、タングステン膜の埋め込み状態も良好であった。こ
のため、コンタクト抵抗や歩留は、合わせずれの余裕を
設けない構造でない通常接続孔とほぼ同等であり、エレ
クトロマイグレーション寿命にも有為差はみられなかっ
た。
【００４５】接続孔底部の導体配線加工時のエッチング
量は、Ａｌ合金部で２００ｎｍ以上、５００ｎｍ以下が
好ましい。エッチング量がＡｌ合金部で２００ｎｍより
小さいと接続孔加工時に付着したフッ素がＡｌと反応し
て形成したフッ化物を除去するのに不十分だからであ
り、また、エッチング量を５００ｎｍ以下としたのは下
部導体部のＡｌ合金部の厚さが５００ｎｍだからであ
る。
【００４６】以上のことから、本例によれば、下部導体
配線と接続孔とが合わせずれの余裕を設けない構造にな
る多層配線において、導体配線側壁部の形状悪化を抑制
することができ、コンタクト特性、配線信頼性を損なう
ことなく、高集積で微細な半導体装置の接続孔形成が可
能となる。
【００４７】なお、下部導体配線は上述の実施例に用い
たものに限るわけではない。すなわち、アルミニウム系
合金、銅、銅合金等のメタル、もしくはこれらと、チタ
ン、チタン系合金、タングステン、タングステン系合金
等の高融点金属との積層構造からなるものを用いること
ができる。
【００４８】また、本発明は上述の実施例に限らず本発
明の要旨を逸脱することなくその他種々の構成を採り得
ることはもちろんである。
【００４９】
【発明の効果】以上説明したように、下部導体配線と接
続孔とが合わせずれの余裕を設けない構造になる多層配
線において、導体配線側壁部の形状悪化を抑制すること
ができ、コンタクト特性、配線信頼性を損なうことな
く、高集積で微細な半導体装置の接続孔形成が可能とな
る。
【図面の簡単な説明】
【図１】実施例１における製造工程を示す断面図である
（その１）。
【図２】実施例１における製造工程を示す断面図である
（その２）。
【図３】実施例２における製造工程を示す断面図である
（その１）。
【図４】実施例２における製造工程を示す断面図である
（その２）。
【図５】実施例３における製造工程を示す断面図である
（その１）。
【図６】実施例３における製造工程を示す断面図である
（その２）。
【図７】実施例４における製造工程を示す断面図である
（その１）。
【図８】実施例４における製造工程を示す断面図である
（その２）。
【図９】従来例における製造工程を示す断面図である
（その１）。
【図１０】従来例における製造工程を示す断面図である
（その２）。
【符号の説明】
１ 下地絶縁膜、２ 下部導体配線、３ 層間絶縁膜、
４ フォトレジスト、５接続孔、６ 導体配線の掘れ、
７ 密着層メタル、８ 埋め込みメタル、９埋め込みボ
イド、１０ プラズマ処理、１１ プラズマ処理による
改質層、１２温水酸化処理、１３ 温水酸化処理による
改質層、１４ イオン照射処理、１５ イオン照射処理
による改質層

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】 接続孔に対する、合わせずれの余裕を設
    けない下部導体配線を、下地絶縁膜上に形成する工程
    と、 上記下地絶縁膜および上記下部導体配線の上に、層間平
    坦化絶縁膜を堆積する工程と、 接続孔加工のためのフォトレジストパターニングを形成
    する工程と、 異方性ドライエッチングにより下部導体配線との接続孔
    の加工を行なう工程と、 レジスト硬化層をアッシング処理により除去する工程
    と、 上記接続孔を介して露出した下部導体配線側壁部に改質
    層を形成する工程と、 薬液洗浄処理によりレジスト除去を行なう工程と、 改質層を逆スパッタークリーニングによって除去した
    後、密着層メタルを全面成膜する工程と、 埋め込みメタルを全面成膜する工程とを有することを特
    徴とする半導体装置の製造方法。
  2. 【請求項２】 接続孔を介して露出した下部導体配線側
    壁部に改質層を形成する工程は、プラズマ処理により、
    下部導体配線側壁部に改質層を形成することを特徴とす
    る請求項１記載の半導体装置の製造方法。
  3. 【請求項３】 接続孔を介して露出した下部導体配線側
    壁部に改質層を形成する工程は、プラズマ処理により、
    下部導体配線側壁部に、膜厚が５ｎｍ以上２０ｎｍ以下
    の範囲にある改質層を形成することを特徴とする請求項
    １記載の半導体装置の製造方法。
  4. 【請求項４】 接続孔を介して露出した下部導体配線側
    壁部に改質層を形成する工程は、窒素、酸素、水素、ま
    たは酸素と水素の混合ガスを用いたプラズマ処理によ
    り、下部導体配線側壁部に改質層を形成することを特徴
    とする請求項１記載の半導体装置の製造方法。
  5. 【請求項５】 接続孔を介して露出した下部導体配線側
    壁部に改質層を形成する工程は、窒素、酸素、水素、ま
    たは酸素と水素の混合ガスを用いたプラズマ処理によ
    り、下部導体配線側壁部に、膜厚が５ｎｍ以上２０ｎｍ
    以下の範囲にある改質層を形成することを特徴とする請
    求項１記載の半導体装置の製造方法。
  6. 【請求項６】 接続孔を介して露出した下部導体配線側
    壁部に改質層を形成する工程は、窒素プラズマ処理によ
    り、下部導体配線側壁部に窒化層を形成することを特徴
    とする請求項１記載の半導体装置の製造方法。
  7. 【請求項７】 接続孔を介して露出した下部導体配線側
    壁部に改質層を形成する工程は、窒素プラズマ処理によ
    り、下部導体配線側壁部に、膜厚が５ｎｍ以上２０ｎｍ
    以下の範囲にある窒化層を形成することを特徴とする請
    求項１記載の半導体装置の製造方法。
  8. 【請求項８】 下部導体配線は、アルミニウム系合金、
    銅、銅合金等のメタル、もしくはこれらと、チタン、チ
    タン系合金、タングステン、タングステン系合金等の高
    融点金属との積層構造からなり、 接続孔を介して露出した下部導体配線側壁部に改質層を
    形成する工程は、窒素プラズマ処理により、下部導体配
    線側壁部に、膜厚が５ｎｍ以上２０ｎｍ以下の範囲にあ
    る窒化層を形成することを特徴とする請求項１記載の半
    導体装置の製造方法。
  9. 【請求項９】 接続孔を介して露出した下部導体配線側
    壁部に改質層を形成する工程は、温水酸化処理により、
    下部導体配線側壁部に酸化層を形成することを特徴とす
    る請求項１記載の半導体装置の製造方法。
  10. 【請求項１０】 接続孔を介して露出した下部導体配線
    側壁部に改質層を形成する工程は、温水酸化処理によ
    り、下部導体配線側壁部に、膜厚が５ｎｍ以上２０ｎｍ
    以下の範囲にある酸化層を形成することを特徴とする請
    求項１記載の半導体装置の製造方法。
  11. 【請求項１１】 下部導体配線は、アルミニウム系合
    金、銅、銅合金等のメタル、もしくはこれらと、チタ
    ン、チタン系合金、タングステン、タングステン系合金
    等の高融点金属との積層構造からなり、 接続孔を介して露出した下部導体配線側壁部に改質層を
    形成する工程は、温水酸化処理により、下部導体配線側
    壁部に、膜厚が５ｎｍ以上２０ｎｍ以下の範囲にある酸
    化層を形成することを特徴とする請求項１記載の半導体
    装置の製造方法。
  12. 【請求項１２】 接続孔を介して露出した下部導体配線
    側壁部に改質層を形成する工程は、イオン照射処理によ
    り、下部導体配線側壁部に改質層を形成することを特徴
    とする請求項１記載の半導体装置の製造方法。
  13. 【請求項１３】 接続孔を介して露出した下部導体配線
    側壁部に改質層を形成する工程は、イオン照射処理によ
    り、下部導体配線側壁部に、膜厚が５ｎｍ以上２０ｎｍ
    以下の範囲にある改質層を形成することを特徴とする請
    求項１記載の半導体装置の製造方法。
  14. 【請求項１４】 接続孔を介して露出した下部導体配線
    側壁部に改質層を形成する工程は、酸素イオン、水素イ
    オン、または窒素イオンの照射処理により、下部導体配
    線側壁部に改質層を形成することを特徴とする請求項１
    記載の半導体装置の製造方法。
  15. 【請求項１５】 接続孔を介して露出した下部導体配線
    側壁部に改質層を形成する工程は、酸素イオン、水素イ
    オン、または窒素イオンの照射処理により、下部導体配
    線側壁部に、膜厚が５ｎｍ以上２０ｎｍ以下の範囲にあ
    る改質層を形成することを特徴とする請求項１記載の半
    導体装置の製造方法。
  16. 【請求項１６】 接続孔を介して露出した下部導体配線
    側壁部に改質層を形成する工程は、酸素イオン照射処理
    により、下部導体配線側壁部に酸化層を形成することを
    特徴とする請求項１記載の半導体装置の製造方法。
  17. 【請求項１７】 接続孔を介して露出した下部導体配線
    側壁部に改質層を形成する工程は、酸素イオン照射処理
    により、下部導体配線側壁部に、膜厚が５ｎｍ以上２０
    ｎｍ以下の範囲にある酸化層を形成することを特徴とす
    る請求項１記載の半導体装置の製造方法。
  18. 【請求項１８】 下部導体配線は、アルミニウム系合
    金、銅、銅合金等のメタル、もしくはこれらと、チタ
    ン、チタン系合金、タングステン、タングステン系合金
    等の高融点金属との積層構造からなり、 接続孔を介して露出した下部導体配線側壁部に改質層を
    形成する工程は、酸素イオン照射処理により、下部導体
    配線側壁部に、膜厚が５ｎｍ以上２０ｎｍ以下の範囲に
    ある酸化層を形成することを特徴とする請求項１記載の
    半導体装置の製造方法。
  19. 【請求項１９】 接続孔に対する、合わせずれの余裕を
    設けない下部導体配線を、下地絶縁膜上に形成する工程
    と、 上記下地絶縁膜および上記下部導体配線の上に、層間平
    坦化絶縁膜を堆積する工程と、 接続孔加工のためのフォトレジストパターニングを形成
    する工程と、 異方性ドライエッチングにより下部導体配線との接続孔
    の加工を行なう工程と、 接続孔底部の下部導体配線をエッチングする工程と、 レジスト硬化層をアッシング処理により除去する工程
    と、 薬液洗浄処理によりレジスト除去を行なう工程と、 密着層メタルを全面成膜した後、埋め込みメタルを全面
    成膜する工程とを有することを特徴とする半導体装置の
    製造方法。
  20. 【請求項２０】 接続孔底部の下部導体配線をエッチン
    グする工程は、下部導体配線を、２００ｎｍ以上で下部
    導体線厚さ未満の範囲内で、エッチングすることを特徴
    とする請求項１９記載の半導体装置の製造方法。
  21. 【請求項２１】 下部導体配線は、アルミニウム系合
    金、銅、銅合金等のメタル、もしくはこれらと、チタ
    ン、チタン系合金、タングステン、タングステン系合金
    等の高融点金属との積層構造からなり、 接続孔底部の下部導体配線をエッチングする工程は、下
    部導体配線を、２００ｎｍ以上で下部導体線厚さ未満の
    範囲内で、エッチングすることを特徴とする請求項１９
    記載の半導体装置の製造方法。
  22. 【請求項２２】 接続孔に対する、合わせずれの余裕を
    設けない下部導体配線を、下地絶縁膜上に形成し、 上記下地絶縁膜および上記下部導体配線上に、層間平坦
    化絶縁膜を形成し、 上記層間平坦化絶縁膜に、上記下部導体配線の一部を削
    除する接続孔を形成し、 上記接続孔及び上記層間平坦化絶縁膜上に埋め込みメタ
    ルを成膜することを特徴とする半導体装置。
  23. 【請求項２３】 接続孔は、下部導体配線を、下部導体
    配線の上部から２００ｎｍ以上で下部導体線厚さ未満の
    範囲内で、削除するものであることを特徴とする請求項
    ２２記載の半導体装置。
  24. 【請求項２４】 下部導体配線は、アルミニウム系合
    金、銅、銅合金等のメタル、もしくはこれらと、チタ
    ン、チタン系合金、タングステン、タングステン系合金
    等の高融点金属との積層構造からなり、 接続孔は、下部導体配線を、下部導体配線の上部から２
    ００ｎｍ以上で下部導体線厚さ未満の範囲内で、削除す
    るものであることを特徴とする請求項２２記載の半導体
    装置。
JP579397A 1997-01-16 1997-01-16 半導体装置及びその製造方法 Pending JPH10209272A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP579397A JPH10209272A (ja) 1997-01-16 1997-01-16 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP579397A JPH10209272A (ja) 1997-01-16 1997-01-16 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH10209272A true JPH10209272A (ja) 1998-08-07

Family

ID=11620968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP579397A Pending JPH10209272A (ja) 1997-01-16 1997-01-16 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH10209272A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313333A (ja) * 2000-02-23 2001-11-09 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100399011B1 (ko) * 1999-11-26 2003-09-22 엔이씨 일렉트로닉스 코포레이션 반도체장치 제조방법 및 장치
US6815341B2 (en) 2000-02-23 2004-11-09 Matsushita Electric Industrial Co., Ltd. Method for fabricating metal interconnect in a carbon-containing silicon oxide film
US7232763B2 (en) 2003-10-08 2007-06-19 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
KR100765930B1 (ko) * 2005-10-24 2007-10-11 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법
CN107665877A (zh) * 2016-07-29 2018-02-06 奥特斯奥地利科技与系统技术有限公司 带有埋藏的导电带的元件载体
CN107689333A (zh) * 2016-08-05 2018-02-13 台湾积体电路制造股份有限公司 半导体封装件及其形成方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399011B1 (ko) * 1999-11-26 2003-09-22 엔이씨 일렉트로닉스 코포레이션 반도체장치 제조방법 및 장치
JP2001313333A (ja) * 2000-02-23 2001-11-09 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6815341B2 (en) 2000-02-23 2004-11-09 Matsushita Electric Industrial Co., Ltd. Method for fabricating metal interconnect in a carbon-containing silicon oxide film
US7030009B2 (en) 2000-02-23 2006-04-18 Matsushita Electric Industrial Co., Ltd. Method for forming metal interconnect in a carbon containing silicon oxide film
US7232763B2 (en) 2003-10-08 2007-06-19 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US7419914B2 (en) 2005-10-24 2008-09-02 Fujitsu Limited Semiconductor device fabrication method
KR100765930B1 (ko) * 2005-10-24 2007-10-11 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법
CN107665877A (zh) * 2016-07-29 2018-02-06 奥特斯奥地利科技与系统技术有限公司 带有埋藏的导电带的元件载体
CN107665877B (zh) * 2016-07-29 2021-05-25 奥特斯奥地利科技与系统技术有限公司 带有埋藏的导电带的元件载体
CN107689333A (zh) * 2016-08-05 2018-02-13 台湾积体电路制造股份有限公司 半导体封装件及其形成方法
US11417604B2 (en) 2016-08-05 2022-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Dense redistribution layers in semiconductor packages and methods of forming the same
CN107689333B (zh) * 2016-08-05 2023-11-21 台湾积体电路制造股份有限公司 半导体封装件及其形成方法
US12469718B2 (en) 2016-08-05 2025-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Dense redistribution layers in semiconductor packages and methods of forming the same

Similar Documents

Publication Publication Date Title
US6265313B1 (en) Method of manufacturing copper interconnect
JPH10294365A (ja) 半導体装置及びその製造方法
JP2000323571A (ja) 半導体装置の製造方法
JP2003163266A (ja) 半導体装置の製造方法および半導体装置
JPH10284600A (ja) 半導体装置及びその製造方法
JPH10209272A (ja) 半導体装置及びその製造方法
JPH06163477A (ja) ドライエッチング方法
US6682999B1 (en) Semiconductor device having multilevel interconnections and method of manufacture thereof
JP3125745B2 (ja) 半導体装置の製造方法
KR100632333B1 (ko) 반도체 장치의 제조 방법
JPH1167766A (ja) 半導体装置の製造方法
JP3322305B2 (ja) 半導体装置の製造方法
JPH1116914A (ja) 半導体装置用の相互接続方法及び構成体
JP3890722B2 (ja) 半導体装置の銅配線
JPH09213801A (ja) 接続孔の形成工程を有する半導体装置の製造方法
JPH10209276A (ja) 配線形成方法
JP4207113B2 (ja) 配線構造の形成方法
JP3282496B2 (ja) 半導体装置の製造方法
JP3407516B2 (ja) 半導体装置及びその製造方法
JP3624513B2 (ja) 半導体装置の製造方法
JP2000216239A (ja) 銅内部結線の形成方法
JPH11186237A (ja) 半導体装置の製造方法
JP4006720B2 (ja) 半導体装置及びその製造方法
JPH11297699A (ja) 拡散バリア層およびその製造方法
JPH11219953A (ja) 銅配線の製造方法