JPH10209705A - 積層フィルタおよび積層モジュール - Google Patents

Abstract

(57)【要約】 【課題】 携帯電話機において積層フィルタと同じ占有
面積で、スイッチ付きアンテナ共用器の機能を持つ従来
よりも小型で低背の積層モジュールを提供することを目
的とする。 【解決手段】 上下のグランド電極１０３，１１１の外
側の誘電体層の誘電率がグランド電極の間の誘電体層の
誘電率より低い積層フィルタの最上層の誘電体層の上側
にランド電極１１３を形成し、回路素子を実装して低域
通過フィルタおよび高周波スイッチ回路を形成し、ビア
ホールで接続する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は移動体通信の携帯電
話機器の共用器として好適な積層フィルタおよび積層モ
ジュールに関するものである。

【０００２】

【従来の技術】図４に従来の積層フィルタの構成を示
す。図４において１０２は第１の誘電体層を示し、その
上側には第１のグランド電極１０３が設けられ、さらに
その上面には第２の誘電体層１０４が積層され、その上
側には複数個の共振器電極１０５が設けられている。ま
た、複数個の共振器電極１０５の上側には第３の誘電体
層１０６が積層され、その上面には入出力結合コンデン
サ電極１０７および段間結合コンデンサ電極１０８およ
び負荷コンデンサ電極１０９からなるコンデンサ電極が
設けられている。次に、コンデンサ電極の上側には第４
の誘電体層１１０が積層され、その上面には第２のグラ
ンド電極１１１が設けられ、さらにその上側には第５の
誘電体層１１２が積層されている。第１のグランド電極
１０３と第２のグランド電極１１１は誘電体側面の外部
電極４１５で接続し、また複数個の共振器電極１０５の
一端は第１のグランド電極１０３および第２のグランド
電極１１１に誘電体側面の外部電極４１３で接続し、ま
た負荷コンデンサ電極１０９の一端は第１のグランド電
極１０３および第２のグランド電極１１１に誘電体側面
の外部電極４１４で接続する。また、誘電体側面に外部
電極４１６を設けて入出力結合コンデンサ電極１０７と
接続する。第１ないし第５の誘電体層はすべて同じ誘電
率の誘電体で形成し、外部電極４１３と外部電極４１４
と外部電極４１５を接地して外部電極４１６を入出力端
子とする積層フィルタを構成していた。

【０００３】このとき共振器電極１０５は一端が接地さ
れ他端が開放されるので図５に示すλ／４共振器５１７
として作用する。また共振器電極１０５と入出力結合コ
ンデンサ電極１０７は第３の誘電体層１０６を介して電
磁界結合し、図５に示す入出力結合コンデンサ５１８と
して作用する。同様に共振器電極１０５と段間結合コン
デンサ電極１０８は第３の誘電体層１０６を介して電磁
界結合し、図５に示す段間結合コンデンサ５１９として
作用する。また同様に共振器電極１０５と負荷コンデン
サ電極１０９は第３の誘電体層１０６を介して電磁界結
合し、図５に示す負荷コンデンサ５２０として作用して
共振周波数を制御する。

【０００４】また図６に従来の共用器の構成を示す。チ
ップコンデンサ６２１と空芯コイル６２２からなる低域
通過フィルタ、およびチップコンデンサ６２１と空芯コ
イル６２２とチップ抵抗６２３とＰＩＮダイオード６２
４からなる高周波スイッチ回路、およびチップコンデン
サ６２１と空芯コイル６２２と誘電体同軸共振器６２５
からなる帯域通過フィルタを同一基板６２６上に実装し
た構造を有し、図７の等価回路に示すＴｘ、Ｒｘ、ＡＮ
Ｔ１、ＡＮＴ２、Ｃｔｌ．１、Ｃｔｌ．２の端子を有す
る制御系統で２ビットの受信側ダイバーシチのスイッチ
付きアンテナ共用器を構成していた。

【０００５】図７においてＣｔｌ．１端子から直流電流
を流してＰＩＮダイオードＤｉ１およびＰＩＮダイオー
ドＤｉ２をオンさせると、チップコンデンサＣ６と空芯
コイルＬ２とチップコンデンサＣ７が９０度移送器とし
て作用して受信側は高周波回路的に切断され、Ｔｘ端子
に入力された高周波電力はＡＮＴ１端子から放射され
る。またＣｔｌ．１端子およびＣｔｌ．２端子から直流
電流を流さずすべてのＰＩＮダイオードをオフさせる
と、チップコンデンサＣ６、空芯コイルＬ２、チップコ
ンデンサＣ７、空芯コイルＬ３、およびチップコンデン
サＣ８が伝送線路として作用して、ＡＮＴ１端子で受信
した高周波電力がＲｘ端子に出力される。またＣｔｌ．
２端子から直流電流を流してＰＩＮダイオードＤｉ３お
よびＰＩＮダイオードＤｉ２をオンさせると、チップコ
ンデンサＣ７と空芯コイルＬ３とチップコンデンサＣ８
が９０度移送器として作用して送信側は高周波回路的に
切断され、ＡＮＴ２端子で受信した高周波電力がＲｘ端
子に出力される。

【０００６】以上のように２ビットの制御を行うことで
送信時には損失が少なく、ＡＮＴ１からの受信時には消
費電流が零となるスイッチ付きアンテナ共用器を形成し
ていた。

【０００７】

【発明が解決しようとする課題】しかしながら上記のよ
うな構成の積層フィルタでは、誘電体の収縮による内部
の電極の収縮率が大きくなり、焼成前の電極形状の維持
が困難となる。その結果、電磁界結合のバラツキが大き
くなって積層フィルタの設計精度を向上させることがで
きないという問題点を有していた。また、スイッチ付き
アンテナ共用器ではセラミック成形の限界から誘電体同
軸共振器の内導体のメタライズができないためこれ以上
の小型低背化ができない、またさらに実装する部品点数
が多くなって価格が高くなるという問題を有していた。

【０００８】本発明は上記問題点に鑑み、一部の誘電体
の誘電率を変えて積層フィルタ全体の収縮率を抑えるこ
とで内部の電極形状を維持し、電磁界結合のバラツキを
少なくして設計精度を向上させた積層フィルタを提供す
る、また積層フィルタの上面に回路素子を実装して小型
で低背の積層モジュールを提供する、また実装する回路
素子の一部を誘電体層に内蔵することで部品点数を削減
し低価格の積層モジュールを提供することを目的とす
る。

【０００９】

【課題を解決するための手段】上記問題点を解決するた
めに本発明は、積層フィルタのグランド電極の外側の誘
電体層の誘電率を低くし、上面にランド電極を設けて回
路素子を実装し、誘電体内部にマイクロストリップライ
ンまたはストリップラインおよび平行平板電極を形成
し、ビアホールまたは誘電体側面に設けた外部電極で接
続するという構成を備えたものである。

【００１０】これにより誘電体の収縮率を抑えて設計精
度を向上し、かつ実装する部品点数を少なくして小型低
背の低価格のモジュールを提供することができる。

【００１１】

【発明の実施の形態】本発明の請求項１に記載の発明
は、第１の誘電体層と、前記第１の誘電体層の上面に設
けられた第１のグランド電極と、前記第１のグランドの
上面に積層された第２の誘電体層と、前記第２の誘電体
層の上面に設けられた複数個の共振器電極と、前記複数
個の共振器電極の上面に積層された第３の誘電体層と、
前記第３の誘電体層の上面に設けられたコンデンサ電極
と、前記コンデンサ電極の上面に積層された第４の誘電
体層と、前記第４の誘電体層の上面に設けられた第２の
グランド電極と、前記第２のグランド電極の上面に積層
された第５の誘電体層からなる積層フィルタであって、
前記第２および第３および第４の誘電体層の誘電率を前
記第１および第５の誘電体の誘電率よりも高くした積層
フィルタであり、誘電体の収縮率が小さくなって設計精
度が向上するという作用を有する。

【００１２】本発明の請求項２に記載の発明は、請求項
１記載の積層フィルタの第５の誘電体の上面にランド電
極を設け、前記ランド電極に回路素子を実装して構成し
た積層モジュールであり、積層フィルタの占有面積でモ
ジュール作製を可能にする作用を有する。

【００１３】本発明の請求項３に記載の発明は、ランド
電極の少なくとも一部とコンデンサ電極の少なくとも一
部とをビアホールまたは誘電体側面に設けられた外部電
極により接続した請求項２記載の積層モジュールであ
り、一体化モジュールのため実装基板が不要になるとい
う作用を有する。

【００１４】本発明の請求項４に記載の発明は、ランド
電極に実装した回路素子により低域通過フィルタおよび
高周波スイッチ回路を構成した請求項３記載の積層モジ
ュールであり、スイッチ付きアンテナ共用器の機能を持
つという作用を有する。

【００１５】本発明の請求項５に記載の発明は、低域通
過フィルタをπ型３段回路としコンデンサを介して接地
している部分の少なくとも一方をインダクタとコンデン
サ直列共振回路とした請求項４記載の積層モジュールで
あり、所望の周波数帯域に減衰極を形成する作用を有す
る。

【００１６】本発明の請求項６に記載の発明は、低域通
過フィルタ直下の第２のグランド電極を削除したことを
特徴とする請求項４または請求項５記載の積層モジュー
ルであり、ランド電極と第２のグランド電極との間の浮
遊容量を削減して特性を向上させる作用を有する。

【００１７】本発明の請求項７に記載の発明は、実装す
る回路素子のうちインダクタを第１の誘電体層の内部も
しくは上面に形成されたマイクロストリップラインで構
成したことを特徴とする請求項２ないし請求項６のいず
れかに記載の積層モジュールであり、実装する部品点数
を削減する作用を有する。

【００１８】本発明の請求項８に記載の発明は、実装す
る回路素子のうちインダクタを第２の誘電体層もしくは
第３の誘電体層もしくは第４の誘電体層の内部に形成さ
れたストリップラインで構成したことを特徴とする請求
項２ないし請求項６のいずれかに記載の積層モジュール
であり、実装する部品点数を削減する作用を有する。

【００１９】本発明の請求項９に記載の発明は、実装す
る回路素子のうちコンデンサを第１の誘電体層ないし第
５の誘電体層のいずれかに形成された平行平板電極で構
成したことを特徴とする請求項２ないし請求項６のいず
れかに記載の積層モジュールであり、実装する部品点数
を削減する作用を有する。

【００２０】以下、本発明の実施の形態について、図１
から図３を用いて説明する。 （実施の形態１）図１は本発明の実施の形態１における
積層フィルタを示す。図１において、１０２は第１の誘
電体層を示し、その下面に第１のランド電極１０１（ａ
〜ｆ）を形成するとともに、その上面に第１のグランド
電極１０３を形成している。また、第１のグランド電極
１０３の上面には第２の誘電体層１０４が積層され、そ
の上面には一端を接地した２個の共振器電極１０５を形
成し、その上面に第３の誘電体層１０６が積層されてい
る。また、第３の誘電体層１０６の上面には２個の入出
力結合コンデンサ電極１０７（ａ，ｂ）および段間結合
コンデンサ電極１０８および一端を接地した負荷コンデ
ンサ電極１０９からなるコンデンサ電極層を形成し、そ
の上面に第４の誘電体層１１０を積層してその上面に第
２のグランド電極１１１を形成している。さらに第２の
グランド電極１１１の上面には第５の誘電体層１１２が
積層され、その上面に第２のランド電極１１３（ａ〜
ｆ）を形成するとともに、その第２のランド電極１１３
に回路素子を実装して、図２に示すような低域通過フィ
ルタおよび高周波スイッチ回路を形成し、積層モジュー
ルを構成していた。ここで、第１の誘電体層１０２と第
５の誘電体層１１２の誘電率を等しくし、また第２の誘
電体層１０４と第３の誘電体層１０６と第４の誘電体層
１１０の誘電率を等しくし、さらに第２の誘電体層１０
４と第３の誘電体層１０６と第４の誘電体層１１０の誘
電率を第１の誘電体層１０２と第５の誘電体層１１２の
誘電率よりも高くしている。

【００２１】これらの誘電体層は誘電体グリーンシート
を積層して形成し、これらの電極はスクリーン印刷で形
成する。

【００２２】以上のように構成された積層フィルタおよ
び積層モジュールについて、以下その動作を説明する。

【００２３】本実施の形態の２個の共振器電極１０５と
２個の入出力結合コンデンサ１０７と段間結合コンデン
サ電極１０８と負荷コンデンサ電極１０９とを電磁界結
合させることにより、図２の等価回路で示される積層フ
ィルタを形成し、入出力結合コンデンサ電極１０７ａを
第２のランド電極１１３ａとビアホール（図示せず）で
接続し、入出力結合コンデンサ電極１０７ｂをビアホー
ル（図示せず）で第１のランド電極１０１ｂと接続する
ことにより、図２に示すＲｘ端子を形成している。また
第２のランド電極１１３ｃのそれぞれをビアホール（図
示せず）で第１のランド電極１０１ｃのそれぞれに対応
させて接続することにより、図２に示すＴｘ端子、ＡＮ
Ｔ１端子、ＡＮＴ２端子、Ｃｔｌ．１端子、およびＣｔ
ｌ．２端子を形成している。また第１のグランド電極１
０３と共振器電極１０５と第２のグランド電極１１１と
第２のランド電極１１３ｄとをビアホール（図示せず）
で第１のランド電極１０１ｄに接続したもの、また第１
のグランド電極１０３と負荷コンデンサ電極１０９と第
２のグランド電極１１１と第２のランド電極１１３ｅと
をビアホール（図示せず）で第１のランド電極１０１ｅ
に接続したもの、さらに第１のグランド電極１０３と第
２のグランド電極１１１と第２のランド電極１１３ｆと
をビアホール（図示せず）で第１のランド電極１０１ｆ
に接続したものをそれぞれグランド端子としている。以
上のような構成により、本実施の形態は低域通過フィル
タおよび積層フィルタが一体化された制御系統を２ビッ
ト有するスイッチ付きアンテナ共用器として作用する。

【００２４】以上のように本実施の形態によれば、従来
のスイッチ付きアンテナ共用器より部品点数を削減した
小型低背かつ低価格のモジュールが提供できる。

【００２５】なお、本実施の形態においては第２のラン
ド電極に回路素子を実装しているが、これは何も実装せ
ずに積層フィルタとしてもよい。この場合は誘電体の平
面方向の収縮率が小さくなって誘電体の焼成過程におい
て微細な電極構造が維持されるので設計精度が向上し、
かつ設計の自由度の大きな積層フィルタが得られる効果
がある。

【００２６】また、好ましくは本実施の形態における第
１の誘電体層１０２および第５の誘電体層１１２を誘電
率１０以下のガラスセラミックとすることが望ましい。
この場合は第２のグランド電極１１１と第２のランド電
極１１３の間の浮遊容量が低減され、低域通過フィルタ
および高周波スイッチ回路の特性が向上する効果があ
る。

【００２７】また、本実施の形態における低域通過フィ
ルタをπ型３段回路としコンデンサを介して接地してい
る部分の少なくとも一方をインダクタとコンデンサの直
列共振回路としてもよい。この場合はフィルタ段数を増
やすことなく所望の周波数帯域だけを減衰させる低域通
過フィルタを実現できる効果がある。

【００２８】また、本実施の形態におけるＴｘ端子、Ａ
ＮＴ１端子、ＡＮＴ２端子、Ｃｔｌ．１端子、およびＣ
ｔｌ．２端子は第２のランド電極１１３ｃのいずれかに
配置してもよい。この場合は第２のランド電極１１３の
設計の自由度が大きくなる効果がある。

【００２９】好ましくはＴｘ端子とＲｘ端子およびＡＮ
Ｔ１端子とＡＮＴ２端子はそれぞれ積層モジュールの同
じ側面に配置することが望ましい。この場合は携帯電話
機端末に実装するのが容易な積層モジュールを実現でき
る効果がある。

【００３０】また、本実施の形態におけるビアホール
（図示せず）は１１個であるが、これは回路接続に関係
のないビアホールを１個追加して積層モジュールの一辺
に等しく３個ずつ配置することが望ましい。この場合は
誘電体焼成時のバラツキを抑えて積層モジュールの製造
歩留まりを向上させる効果がある。

【００３１】また、本実施の形態における第２のランド
電極１１３は１０個であるが、これは回路接続に関係の
ないランド電極を２個加えて積層モジュールの一辺に等
しく３個ずつ配置することが望ましい。この場合は実装
基板との接着面積が均等に大きくなるので携帯電話機端
末に実装後の熱衝撃に強くなる効果がある。

【００３２】また、本実施の形態におけるビアホールは
一直線であるが、これは誘電体内の電極と交わらないよ
うな位置のいずれに配置してもよい。この場合は第２の
ランド電極１１３の配置設計の自由度が大きくなる効果
がある。さらに誘電体内のいずれかの電極層においてラ
ンド電極を形成し、そのランド電極を中継して２個のビ
アホールを接続する構成としてもよい。この場合も第２
のランド電極１１３の配置設計の自由度が大きくなる効
果がある。

【００３３】また、本実施の形態における高周波スイッ
チ回路のグランド端子は第１のランド電極１０１および
ビアホールを介して接地した第２のランド電極１１３で
あるが、これは第２のグランド電極１１１とビアホール
で接続した第２のランド電極１１３でもよい。この場合
は第２のランド電極１１３の配置設計の自由度が大きく
なる効果がある。

【００３４】また、本実施の形態における各電極層間は
ビアホール（図示せず）で接続しているが、これは誘電
体側面に設けられた外部電極でもよい。この場合は積層
モジュールの製造コストが削減できる効果がある。

【００３５】また、本実施の形態において実装した回路
素子の上方に第２のランド電極１１３ｄ、１１３ｅ、ま
たは１１３ｆのいずれかの少なくとも一つと接続するよ
うに金属製のケースを付してもよい。この場合は外部の
影響を受けないモジュールが得られる効果がある。

【００３６】（実施の形態２）図３は本発明の実施の形
態２における積層フィルタおよび積層モジュールを示
す。なお図３に示す本実施の形態２の積層フィルタおよ
び積層モジュールは、基本的には図１に示した実施の形
態１と同じ構成であるので、同一部分には同一番号を付
して詳細な説明を省略する。

【００３７】本実施の形態では積層モジュールの第２の
グランド電極３１１を図３に示すように低域通過フィル
タの直下に相当する部分を削除したものとし、またπ型
３段低域通過フィルタの一方の接地部分をＬＣ直列共振
としそのインダクタを図３に示すように第２の誘電体層
１０４の上面に形成したオープンスタブ線路３１４で形
成し、第２の誘電体層１０４の上面に形成した電極と第
３の誘電体層１０６の上面に形成した同形の電極で並行
平板コンデンサを形成し、第５の誘電体層１１２の上面
にマイクロストリップライン３１６でインダクタを形成
し、ビアホールまたは誘電体側面に設けられた外部電極
で接続している他は実施の形態１と同じ構造である。

【００３８】以上のように構成された積層モジュールに
ついて、以下にその動作を説明する。

【００３９】実施の形態１では第２のグランド電極１１
１の上面に積層された第５の誘電体層１１２の上面に第
２のランド電極１１３が形成され、その上に回路素子が
実装されてスイッチ付きアンテナ共用器が構成されてい
るが、実装する回路素子が多くなり低価格化が困難とな
る。また、第２のグランド電極１１１と第２のランド電
極１１３の間の浮遊容量が大きくなり、低域通過フィル
タの特性、特に高周波数帯域の特性が劣化する。

【００４０】本実施の形態では図２に示した実装する回
路素子のうちＰＩＮダイオードと抵抗以外のすべての部
品を削除しているのでモジュールを低価格化できる。ま
た、第２のグランド電極３１１の低域通過フィルタの直
下部分が削除してあり浮遊容量が低減されるので、低域
通過フィルタの特性が向上する。

【００４１】なお、本実施の形態では高周波スイッチ回
路上のインダクタを第５の誘電体層１１２の上面に形成
したマイクロストリップラインで構成しているが、これ
は第１の誘電体層１０２または第５の誘電体層１１２の
内部に形成したストリップラインで構成してもよい。こ
の場合は線路形成が容易となり、かつ実効誘電率が小さ
くなるので線路の特性インピーダンスが大きくなり特性
が向上する効果がある。また、第２の誘電体層１０４ま
たは第３の誘電体層１０６または第４の誘電体層１１０
の内部に形成してもよい。この場合はインダクタを形成
する線路長が短くなる効果がある。

【００４２】また、本実施の形態では並行平板電極でコ
ンデンサを構成しているが、これは一方を第１のグラン
ド電極１０１または第２のグランド電極１１１としても
よい。この場合は形成する電極数を削減できる効果があ
る。

【００４３】また、本実施の形態ではオープンスタブ線
路をインダクタとして作用させているが、これはショー
トスタブ線路としてもよい。この場合はインダクタとし
て作用する線路長が短くなる効果がある。

【００４４】また、本実施の形態ではオープンスタブ線
路をインダクタとして作用させているが、これは特性イ
ンピーダンスおよび線路長および線路終端条件を調整し
て直列共振器として作用させてもよい。この場合は低域
通過フィルタを構成するコンデンサを削除できる効果が
ある。

【００４５】また、本実施の形態におけるオープンスタ
ブ線路をメアンダー線路またはスパイラル線路またはス
テップトインピーダンス線路としてもよい。この場合は
オープンスタブ線路の線路長が短くなって設計の自由度
が向上する効果がある。

【００４６】また、本実施の形態におけるオープンスタ
ブ線路は一つであるがこれは二つでもよい。この場合は
周波数特性の減衰極が二つ形成されるので、低域通過フ
ィルタの特性が向上する効果がある。

【００４７】

【発明の効果】以上のように本発明によれば、積層フィ
ルタのグランド電極の外側の誘電体層の誘電率を内側の
誘電体層の誘電率よりも低くし、上側の誘電体層の上面
にランド電極を形成して回路素子を実装し、低域通過フ
ィルタおよび高周波スイッチ回路を構成してビアホール
で接続することにより、スイッチ付きアンテナ共用器の
機能を持つ積層モジュールを実現できる。また、回路素
子の一部を誘電体層内部に形成する電極で構成すること
により低価格のモジュールを提供できる。また、グラン
ド電極の一部を削除することで低域通過フィルタの特性
を向上させることができる。また、誘電体層内に形成し
たスタブ線路により低域通過フィルタに減衰極を形成し
て特性を向上させることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１における積層モジュール
の分解斜視図

【図２】本発明の実施の形態１で実現しているスイッチ
付きアンテナ共用器の回路図

【図３】本発明の実施の形態２における積層モジュール
の分解斜視図

【図４】（ａ）従来の積層フィルタの斜視図 （ｂ）同積層フィルタの分解斜視図

【図５】従来の積層フィルタの等価回路図

【図６】従来のスイッチ付きアンテナ共用器の斜視図

【図７】従来のスイッチ付きアンテナ共用器の回路図

【符号の説明】

１０１ 第１のランド電極 １０２ 第１の誘電体層 １０３ 第１のグランド電極 １０４ 第２の誘電体層 １０５ 共振器電極 １０６ 第３の誘電体層 １０７ 入出力結合コンデンサ電極 １０８ 段間結合コンデンサ電極 １０９ 負荷コンデンサ電極 １１０ 第４の誘電体層 １１１ 第２のグランド電極 １１２ 第５の誘電体層 １１３ 第２のランド電極

Claims (9)

【特許請求の範囲】
1. 【請求項１】 第１の誘電体層と、前記第１の誘電体層
   の上面に設けられた第１のグランド電極と、前記第１の
   グランド電極の上面に積層された第２の誘電体層と、前
   記第２の誘電体層の上面に設けられた複数個の共振器電
   極と、前記複数個の共振器電極の上面に積層された第３
   の誘電体層と、前記第３の誘電体層の上面に設けられた
   コンデンサ電極と、前記コンデンサ電極の上面に積層さ
   れた第４の誘電体層と、前記第４の誘電体層の上面に設
   けられた第２のグランド電極と、前記第２のグランド電
   極の上面に積層された第５の誘電体層からなる積層フィ
   ルタであって、前記第２および第３および第４の誘電体
   層の誘電率を前記第１および第５の誘電体層の誘電率よ
   り高くしたことを特徴とする積層フィルタ。
2. 【請求項２】 請求項１記載の積層フィルタの第５の誘
   電体層の上面にランド電極を設け、前記ランド電極に回
   路素子を実装して構成したことを特徴とする積層モジュ
   ール。
3. 【請求項３】 ランド電極の少なくとも一部とコンデン
   サ電極の少なくとも一部とをビアホールまたは誘電体側
   面に設けられた外部電極により接続したことを特徴とす
   る請求項２記載の積層モジュール。
4. 【請求項４】 ランド電極に実装した回路素子により低
   域通過フィルタおよび高周波スイッチ回路を構成したこ
   とを特徴とする請求項３記載の積層モジュール。
5. 【請求項５】 低域通過フィルタをπ型３段回路としコ
   ンデンサを介して設置している部分の少なくとも一方を
   インダクタとコンデンサの直列共振回路としたことを特
   徴とする請求項４記載の積層モジュール。
6. 【請求項６】 低域通過フィルタ直下の部分の第２のグ
   ランド電極を削除したことを特徴とする請求項４または
   請求項５記載の積層モジュール。
7. 【請求項７】 実装する回路素子のうちインダクタを第
   １の誘電体層の内部または第５の誘電体層の内部もしく
   は上面に形成されたマイクロストリップラインで構成し
   たことを特徴とする請求項２ないし請求項６のいずれか
   に記載の積層モジュール。
8. 【請求項８】 実装する回路素子のうちインダクタを第
   ２の誘電体層もしくは第３の誘電体層もしくは第４の誘
   電体層の内部に形成されたストリップラインで構成した
   ことを特徴とする請求項２ないし請求項６のいずれかに
   記載の積層モジュール。
9. 【請求項９】 実装する回路素子のうちコンデンサを第
   １の誘電体層ないし第５の誘電体層のいずれかに形成さ
   れた並行平板電極で構成したことを特徴とする請求項２
   ないし請求項６のいずれかに記載の積層モジュール。