JPH10209813A - 不平衡−平衡変換回路 - Google Patents
不平衡−平衡変換回路Info
- Publication number
- JPH10209813A JPH10209813A JP1142397A JP1142397A JPH10209813A JP H10209813 A JPH10209813 A JP H10209813A JP 1142397 A JP1142397 A JP 1142397A JP 1142397 A JP1142397 A JP 1142397A JP H10209813 A JPH10209813 A JP H10209813A
- Authority
- JP
- Japan
- Prior art keywords
- balanced
- terminal
- unbalanced
- fet
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 不平衡信号の周波数が高くなっても平衡信号
の平衡度の劣化が少ない不平衡−平衡変換回路を提供す
る。 【解決手段】 １つのＦＥＴＱ１とコンデンサおよび抵
抗で構成されたアクティブバラン７のＦＥＴＱ１のドレ
インとソースを、３つのＦＥＴＱ２およびＱ３とコンデ
ンサおよび抵抗で構成された差動増幅回路８のＦＥＴＱ
２およびＱ３のゲートにそれぞれ接続する。 【効果】 アクティブバランで作成した平衡信号で差動
増幅回路をドライブすることにより、高い周波数におい
ても平衡度の劣化を少なくすることができる。
の平衡度の劣化が少ない不平衡−平衡変換回路を提供す
る。 【解決手段】 １つのＦＥＴＱ１とコンデンサおよび抵
抗で構成されたアクティブバラン７のＦＥＴＱ１のドレ
インとソースを、３つのＦＥＴＱ２およびＱ３とコンデ
ンサおよび抵抗で構成された差動増幅回路８のＦＥＴＱ
２およびＱ３のゲートにそれぞれ接続する。 【効果】 アクティブバランで作成した平衡信号で差動
増幅回路をドライブすることにより、高い周波数におい
ても平衡度の劣化を少なくすることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、不平衡−平衡変換
回路、特に直交変調器に用いられる不平衡−平衡変換回
路に関する。
回路、特に直交変調器に用いられる不平衡−平衡変換回
路に関する。
【０００２】
【従来の技術】図４に、従来の不平衡−平衡変換回路の
例を示す。図４において、不平衡−平衡変換回路１０
は、差動増幅回路の平衡入力端子の一方を高周波的に接
地したもので、不平衡信号入力端子１１、平衡信号出力
端子１２および１３、電源端子１４、バイアス端子１
５、能動素子であるＦＥＴＱ１１、Ｑ１２およびＱ１
３、コンデンサＣ１１、Ｃ１２、Ｃ１３およびＣ１４、
抵抗Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４、Ｒ１５およびＲ
１６で構成される。
例を示す。図４において、不平衡−平衡変換回路１０
は、差動増幅回路の平衡入力端子の一方を高周波的に接
地したもので、不平衡信号入力端子１１、平衡信号出力
端子１２および１３、電源端子１４、バイアス端子１
５、能動素子であるＦＥＴＱ１１、Ｑ１２およびＱ１
３、コンデンサＣ１１、Ｃ１２、Ｃ１３およびＣ１４、
抵抗Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４、Ｒ１５およびＲ
１６で構成される。
【０００３】電源端子１４は、２つに分けられ、それぞ
れ抵抗Ｒ１１およびＲ１２を介してＦＥＴＱ１１および
Ｑ１２の直流電流が流入する第１の端子であるドレイン
に接続され、ＦＥＴＱ１１およびＱ１２の直流電流が流
出する第２の端子であるソースは、ともにＦＥＴＱ１３
のドレインに接続されている。ＦＥＴＱ１３のソースお
よび直流電流を制御する第３の端子であるゲートは、そ
れぞれ抵抗Ｒ１３およびＲ１４を介して接地されてい
る。不平衡信号入力端子１１はコンデンサＣ１１を介し
てＦＥＴＱ１１のゲートに接続され、またバイアス端子
１５も抵抗Ｒ１５を介してＦＥＴＱ１１のゲートに接続
されている。ＦＥＴＱ１１のゲートは抵抗Ｒ１６を介し
てＦＥＴＱ１２のゲートに接続され、ＦＥＴＱ１２のゲ
ートはコンデンサＣ１４を介して接地されている。そし
て、ＦＥＴＱ１１およびＱ１２のドレインは、それぞれ
コンデンサＣ１２およびＣ１３を介して平衡信号出力端
子１２および１３に接続されている。
れ抵抗Ｒ１１およびＲ１２を介してＦＥＴＱ１１および
Ｑ１２の直流電流が流入する第１の端子であるドレイン
に接続され、ＦＥＴＱ１１およびＱ１２の直流電流が流
出する第２の端子であるソースは、ともにＦＥＴＱ１３
のドレインに接続されている。ＦＥＴＱ１３のソースお
よび直流電流を制御する第３の端子であるゲートは、そ
れぞれ抵抗Ｒ１３およびＲ１４を介して接地されてい
る。不平衡信号入力端子１１はコンデンサＣ１１を介し
てＦＥＴＱ１１のゲートに接続され、またバイアス端子
１５も抵抗Ｒ１５を介してＦＥＴＱ１１のゲートに接続
されている。ＦＥＴＱ１１のゲートは抵抗Ｒ１６を介し
てＦＥＴＱ１２のゲートに接続され、ＦＥＴＱ１２のゲ
ートはコンデンサＣ１４を介して接地されている。そし
て、ＦＥＴＱ１１およびＱ１２のドレインは、それぞれ
コンデンサＣ１２およびＣ１３を介して平衡信号出力端
子１２および１３に接続されている。
【０００４】このように構成された不平衡−平衡変換回
路１０において、ＦＥＴＱ１３と抵抗Ｒ１３、Ｒ１４は
定電流回路を構成している。そのため、ＦＥＴＱ１３を
流れる電流、すなわちＦＥＴＱ１１とＱ１２を流れる電
流の和は一定になる。
路１０において、ＦＥＴＱ１３と抵抗Ｒ１３、Ｒ１４は
定電流回路を構成している。そのため、ＦＥＴＱ１３を
流れる電流、すなわちＦＥＴＱ１１とＱ１２を流れる電
流の和は一定になる。
【０００５】ここで、不平衡信号入力端子１１からコン
デンサＣ１１を介してＦＥＴＱ１１に不平衡信号が入力
されると、不平衡信号の振幅に応じた電流が、電源端子
１４から抵抗Ｒ１１およびＦＥＴＱ１１を通ってＦＥＴ
Ｑ１３に流れ込む。この時、電源端子１４から抵抗Ｒ１
２およびＦＥＴＱ１２を通っても、電流がＦＥＴＱ１３
に流れ込むが、ＦＥＴＱ１３に流れ込む電流の和は一定
なので、抵抗Ｒ１２およびＦＥＴＱ１２に流れる電流
は、抵抗Ｒ１１およびＦＥＴＱ１１に流れる電流が大き
い時には小さく、逆に小さい時には大きい、互いに逆相
の関係になる。この結果、ＦＥＴＱ１１とＱ１２のドレ
インの電圧も互いに逆相の関係になり、それぞれコンデ
ンサＣ１２およびＣ１３を介して平衡信号として平衡信
号出力端子１２および１３に出力される。ここで、平衡
信号出力端子１２から出力される平衡信号は、入力され
た不平衡信号と逆相で、平衡信号出力端子１３から出力
される平衡信号は入力された不平衡信号と同相になる。
デンサＣ１１を介してＦＥＴＱ１１に不平衡信号が入力
されると、不平衡信号の振幅に応じた電流が、電源端子
１４から抵抗Ｒ１１およびＦＥＴＱ１１を通ってＦＥＴ
Ｑ１３に流れ込む。この時、電源端子１４から抵抗Ｒ１
２およびＦＥＴＱ１２を通っても、電流がＦＥＴＱ１３
に流れ込むが、ＦＥＴＱ１３に流れ込む電流の和は一定
なので、抵抗Ｒ１２およびＦＥＴＱ１２に流れる電流
は、抵抗Ｒ１１およびＦＥＴＱ１１に流れる電流が大き
い時には小さく、逆に小さい時には大きい、互いに逆相
の関係になる。この結果、ＦＥＴＱ１１とＱ１２のドレ
インの電圧も互いに逆相の関係になり、それぞれコンデ
ンサＣ１２およびＣ１３を介して平衡信号として平衡信
号出力端子１２および１３に出力される。ここで、平衡
信号出力端子１２から出力される平衡信号は、入力され
た不平衡信号と逆相で、平衡信号出力端子１３から出力
される平衡信号は入力された不平衡信号と同相になる。
【０００６】
【発明が解決しようとする課題】しかしながら、図４に
示した従来例においては、出力端子１２はＦＥＴＱ１１
のソースとグランドとの間に、ＦＥＴＱ１１のソース端
子からＦＥＴＱ１２やＦＥＴＱ１３側を見たインピーダ
ンスが挿入されたソース接地回路の出力とみなすことが
でき、一方、出力端子１３はＦＥＴＱ１１のソースホロ
ワ回路とＦＥＴＱ１２のゲート接地回路の直接結合回路
の出力とみなすことができる。不平衡信号の周波数が低
い場合は上記の２つの回路の利得は等しくなるため問題
はないが、不平衡信号の周波数が高くなるにつれてＦＥ
ＴＱ１１やＱ１２の内部やその周辺回路の浮遊容量など
の寄生成分の影響が大きくなり、両者の利得が変化し、
その結果、２つの平衡信号出力端子から出力される平衡
信号の位相のバランス（平衡度）が劣化するという問題
がある。これは不平衡−平衡変換回路としては致命的な
問題となる。
示した従来例においては、出力端子１２はＦＥＴＱ１１
のソースとグランドとの間に、ＦＥＴＱ１１のソース端
子からＦＥＴＱ１２やＦＥＴＱ１３側を見たインピーダ
ンスが挿入されたソース接地回路の出力とみなすことが
でき、一方、出力端子１３はＦＥＴＱ１１のソースホロ
ワ回路とＦＥＴＱ１２のゲート接地回路の直接結合回路
の出力とみなすことができる。不平衡信号の周波数が低
い場合は上記の２つの回路の利得は等しくなるため問題
はないが、不平衡信号の周波数が高くなるにつれてＦＥ
ＴＱ１１やＱ１２の内部やその周辺回路の浮遊容量など
の寄生成分の影響が大きくなり、両者の利得が変化し、
その結果、２つの平衡信号出力端子から出力される平衡
信号の位相のバランス（平衡度）が劣化するという問題
がある。これは不平衡−平衡変換回路としては致命的な
問題となる。
【０００７】本発明は上記問題点を解決することを目的
とするもので、高い周波数においても平衡信号の平衡度
の劣化の少ない不平衡−平衡変換回路を提供する。
とするもので、高い周波数においても平衡信号の平衡度
の劣化の少ない不平衡−平衡変換回路を提供する。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の不平衡−平衡変換回路は、直流電流が流入
する第１の端子と、前記直流電流が流出する第２の端子
と、前記直流電流を制御する第３の端子を有する能動素
子を使用する不平衡−平衡変換回路において、前記能動
素子の前記第３の端子を入力端子とし、前記第１の端子
と前記第２の端子を平衡出力端子として構成したアクテ
ィブバランと、前記第３の端子を差動入力端子とした２
つの前記能動素子の前記第２の端子と、定電流源として
働く１つの前記能動素子の前記第１の端子を互いに接続
して構成した差動増幅回路からなり、前記アクティブバ
ランの２つの前記平衡出力端子を、前記差動増幅回路の
２つの前記差動入力端子に接続したことを特徴とする。
に、本発明の不平衡−平衡変換回路は、直流電流が流入
する第１の端子と、前記直流電流が流出する第２の端子
と、前記直流電流を制御する第３の端子を有する能動素
子を使用する不平衡−平衡変換回路において、前記能動
素子の前記第３の端子を入力端子とし、前記第１の端子
と前記第２の端子を平衡出力端子として構成したアクテ
ィブバランと、前記第３の端子を差動入力端子とした２
つの前記能動素子の前記第２の端子と、定電流源として
働く１つの前記能動素子の前記第１の端子を互いに接続
して構成した差動増幅回路からなり、前記アクティブバ
ランの２つの前記平衡出力端子を、前記差動増幅回路の
２つの前記差動入力端子に接続したことを特徴とする。
【０００９】このように構成することにより、本発明の
不平衡−平衡変換回路によれば、高い周波数においても
出力される平衡信号の平衡度を良くすることができる。
不平衡−平衡変換回路によれば、高い周波数においても
出力される平衡信号の平衡度を良くすることができる。
【００１０】
【発明の実施の形態】図１に、本発明の不平衡−平衡変
換回路の一実施例を示す。図１において、不平衡−平衡
変換回路１は、不平衡信号入力端子２、平衡信号出力端
子３および４、電源端子５、バイアス端子６、能動素子
であるＦＥＴＱ１、Ｑ２およびＱ３、コンデンサＣ１、
Ｃ２、Ｃ３、Ｃ４およびＣ５、抵抗Ｒ１、Ｒ２、Ｒ３、
Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８およびＲ９で構成され
る。
換回路の一実施例を示す。図１において、不平衡−平衡
変換回路１は、不平衡信号入力端子２、平衡信号出力端
子３および４、電源端子５、バイアス端子６、能動素子
であるＦＥＴＱ１、Ｑ２およびＱ３、コンデンサＣ１、
Ｃ２、Ｃ３、Ｃ４およびＣ５、抵抗Ｒ１、Ｒ２、Ｒ３、
Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８およびＲ９で構成され
る。
【００１１】電源端子５は３つに分けられ、その１つは
抵抗Ｒ１を介してＦＥＴＱ１の直流電流が流入する第１
の端子であるドレインに接続され、ＦＥＴＱ１の直流電
流が流出する第２の端子であるソースは抵抗Ｒ２を介し
て接地されている。ＦＥＴＱ１の直流電流を制御する第
３の端子であるゲートはコンデンサＣ１を介して不平衡
信号入力端子２に接続され、また抵抗Ｒ３を介して接地
されている。そして、ＦＥＴＱ１のドレインとソース
は、それぞれコンデンサＣ２およびＣ３を介して、ＦＥ
ＴＱ２およびＱ３のゲートに接続されている。
抵抗Ｒ１を介してＦＥＴＱ１の直流電流が流入する第１
の端子であるドレインに接続され、ＦＥＴＱ１の直流電
流が流出する第２の端子であるソースは抵抗Ｒ２を介し
て接地されている。ＦＥＴＱ１の直流電流を制御する第
３の端子であるゲートはコンデンサＣ１を介して不平衡
信号入力端子２に接続され、また抵抗Ｒ３を介して接地
されている。そして、ＦＥＴＱ１のドレインとソース
は、それぞれコンデンサＣ２およびＣ３を介して、ＦＥ
ＴＱ２およびＱ３のゲートに接続されている。
【００１２】電源端子５を３つに分けた残りの２つは、
それぞれ抵抗Ｒ６およびＲ７を介してＦＥＴＱ２および
Ｑ３のドレインに接続され、ＦＥＴＱ２およびＱ３のソ
ースは、ともにＦＥＴＱ４のドレインに接続されてい
る。ＦＥＴＱ４のソースおよびゲートは、それぞれ抵抗
Ｒ８およびＲ９を介して接地されている。ＦＥＴＱ２お
よびＱ３のゲートは、それぞれ抵抗Ｒ４およびＲ５を介
してバイアス端子６に接続されている。そして、ＦＥＴ
Ｑ２およびＱ３のドレインは、それぞれコンデンサＣ４
およびＣ５を介して平衡信号出力端子３および４に接続
されている。
それぞれ抵抗Ｒ６およびＲ７を介してＦＥＴＱ２および
Ｑ３のドレインに接続され、ＦＥＴＱ２およびＱ３のソ
ースは、ともにＦＥＴＱ４のドレインに接続されてい
る。ＦＥＴＱ４のソースおよびゲートは、それぞれ抵抗
Ｒ８およびＲ９を介して接地されている。ＦＥＴＱ２お
よびＱ３のゲートは、それぞれ抵抗Ｒ４およびＲ５を介
してバイアス端子６に接続されている。そして、ＦＥＴ
Ｑ２およびＱ３のドレインは、それぞれコンデンサＣ４
およびＣ５を介して平衡信号出力端子３および４に接続
されている。
【００１３】ここで、ＦＥＴＱ１、コンデンサＣ１、Ｃ
２およびＣ３、抵抗Ｒ１、Ｒ２およびＲ３は、１つの能
動素子を使った不平衡−平衡変換回路であるアクティブ
バラン７を構成している。また、ＦＥＴＱ２およびＱ
３、コンデンサＣ２、Ｃ３、Ｃ４およびＣ５、抵抗Ｒ
４、Ｒ５、Ｒ６、Ｒ７、Ｒ８およびＲ９は差動増幅回路
８を構成している。このうち、Ｃ２およびＣ３は両者で
共有している。
２およびＣ３、抵抗Ｒ１、Ｒ２およびＲ３は、１つの能
動素子を使った不平衡−平衡変換回路であるアクティブ
バラン７を構成している。また、ＦＥＴＱ２およびＱ
３、コンデンサＣ２、Ｃ３、Ｃ４およびＣ５、抵抗Ｒ
４、Ｒ５、Ｒ６、Ｒ７、Ｒ８およびＲ９は差動増幅回路
８を構成している。このうち、Ｃ２およびＣ３は両者で
共有している。
【００１４】このように構成された不平衡−平衡変換回
路１において、ＦＥＴＱ４と抵抗Ｒ８、Ｒ９は定電流回
路を構成している。そのため、ＦＥＴＱ４を流れる電
流、すなわちＦＥＴＱ２とＱ３を流れる電流の和は一定
になる。
路１において、ＦＥＴＱ４と抵抗Ｒ８、Ｒ９は定電流回
路を構成している。そのため、ＦＥＴＱ４を流れる電
流、すなわちＦＥＴＱ２とＱ３を流れる電流の和は一定
になる。
【００１５】ここで、不平衡信号入力端子２からアクテ
ィブバラン７に不平衡信号が入力されると、不平衡信号
と逆相の信号がコンデンサＣ２を介して差動増幅回路８
のＦＥＴＱ２のゲートに、不平衡信号と同相の信号がコ
ンデンサＣ３を介して差動増幅回路８のＦＥＴＱ３のゲ
ートにそれぞれ入力される。
ィブバラン７に不平衡信号が入力されると、不平衡信号
と逆相の信号がコンデンサＣ２を介して差動増幅回路８
のＦＥＴＱ２のゲートに、不平衡信号と同相の信号がコ
ンデンサＣ３を介して差動増幅回路８のＦＥＴＱ３のゲ
ートにそれぞれ入力される。
【００１６】差動増幅回路８のＦＥＴＱ２に不平衡信号
と逆相の平衡信号が入力されると、平衡信号の振幅に応
じた電流が、電源端子５から抵抗Ｒ６およびＦＥＴＱ２
を通ってＦＥＴＱ４に流れ込む。また、差動増幅回路８
のＦＥＴＱ３に不平衡信号と同相の平衡信号が入力され
ると、同様に平衡信号の振幅に応じた電流が、電源端子
５から抵抗Ｒ７およびＦＥＴＱ３を通ってＦＥＴＱ４に
流れ込む。
と逆相の平衡信号が入力されると、平衡信号の振幅に応
じた電流が、電源端子５から抵抗Ｒ６およびＦＥＴＱ２
を通ってＦＥＴＱ４に流れ込む。また、差動増幅回路８
のＦＥＴＱ３に不平衡信号と同相の平衡信号が入力され
ると、同様に平衡信号の振幅に応じた電流が、電源端子
５から抵抗Ｒ７およびＦＥＴＱ３を通ってＦＥＴＱ４に
流れ込む。
【００１７】このとき、ＦＥＴＱ２とＦＥＴＱ３には互
いに逆相の信号が入力されているので、そこに流れる電
流も交流成分は互いに逆相の関係になり、またともにＦ
ＥＴＱ４で構成される定電流回路に流れ込むので、その
和は常に一定の値になる。この結果、ＦＥＴＱ２とＱ３
のドレインの電圧も互いに逆相の関係になり、それぞれ
コンデンサＣ４およびＣ５を介して平衡信号として平衡
信号出力端子３および４に出力される。ここで、平衡信
号出力端子３から出力される平衡信号は、入力された不
平衡信号と同相で、平衡信号出力端子４から出力される
平衡信号は入力された不平衡信号と逆相となる。
いに逆相の信号が入力されているので、そこに流れる電
流も交流成分は互いに逆相の関係になり、またともにＦ
ＥＴＱ４で構成される定電流回路に流れ込むので、その
和は常に一定の値になる。この結果、ＦＥＴＱ２とＱ３
のドレインの電圧も互いに逆相の関係になり、それぞれ
コンデンサＣ４およびＣ５を介して平衡信号として平衡
信号出力端子３および４に出力される。ここで、平衡信
号出力端子３から出力される平衡信号は、入力された不
平衡信号と同相で、平衡信号出力端子４から出力される
平衡信号は入力された不平衡信号と逆相となる。
【００１８】このように、差動増幅回路８の２つのＦＥ
ＴＱ２とＱ３は従来例とは異なって同じ動作条件とな
り、しかもそのゲートには常に互いに逆相の信号が入力
される。このため、不平衡信号の周波数が高くなって寄
生成分の影響が大きくなっても、両者のバランスが崩れ
ることなく、安定して不平衡−平衡変換回路として動作
することができる。
ＴＱ２とＱ３は従来例とは異なって同じ動作条件とな
り、しかもそのゲートには常に互いに逆相の信号が入力
される。このため、不平衡信号の周波数が高くなって寄
生成分の影響が大きくなっても、両者のバランスが崩れ
ることなく、安定して不平衡−平衡変換回路として動作
することができる。
【００１９】図２および図３に、本発明の不平衡−平衡
変換回路１と従来の不平衡−平衡変換回路１０におけ
る、平衡信号のレベル差と位相差の周波数特性を示す。
図２において、ａはデジタル携帯電話などの使用周波数
である１．５ＧＨｚで動作する従来の不平衡−平衡変換
回路１０の、ｂは同じく本発明の不平衡−平衡変換回路
１の２つの平衡信号のレベル差の周波数特性を示してい
る。また図３において、ｃは従来の不平衡−平衡変換回
路１０の、ｄは本発明の不平衡−平衡変換回路１の２つ
の平衡信号の位相差の周波数特性を示している。
変換回路１と従来の不平衡−平衡変換回路１０におけ
る、平衡信号のレベル差と位相差の周波数特性を示す。
図２において、ａはデジタル携帯電話などの使用周波数
である１．５ＧＨｚで動作する従来の不平衡−平衡変換
回路１０の、ｂは同じく本発明の不平衡−平衡変換回路
１の２つの平衡信号のレベル差の周波数特性を示してい
る。また図３において、ｃは従来の不平衡−平衡変換回
路１０の、ｄは本発明の不平衡−平衡変換回路１の２つ
の平衡信号の位相差の周波数特性を示している。
【００２０】図２および図３から、従来の不平衡−平衡
変換回路１０では使用周波数の２倍の周波数である３Ｇ
Ｈｚで最大の約２ｄＢのレベルのずれが生じているのに
対して、本発明の不平衡−平衡変換回路１ではずれが最
大となる３ＧＨｚでもほとんどレベルはずれていない。
また位相に関しても、従来の不平衡−平衡変換回路１０
ではずれが最大となる約１．７ＧＨｚで約４度のずれが
生じているのに対して、本発明の不平衡−平衡変換回路
１では、同じ１．７ＧＨｚではほとんどずれはなく、ず
れが最大となる３ＧＨｚでも約３度程度のずれに収まっ
ていることが分かる。
変換回路１０では使用周波数の２倍の周波数である３Ｇ
Ｈｚで最大の約２ｄＢのレベルのずれが生じているのに
対して、本発明の不平衡−平衡変換回路１ではずれが最
大となる３ＧＨｚでもほとんどレベルはずれていない。
また位相に関しても、従来の不平衡−平衡変換回路１０
ではずれが最大となる約１．７ＧＨｚで約４度のずれが
生じているのに対して、本発明の不平衡−平衡変換回路
１では、同じ１．７ＧＨｚではほとんどずれはなく、ず
れが最大となる３ＧＨｚでも約３度程度のずれに収まっ
ていることが分かる。
【００２１】なお、以上の説明においては能動素子とし
てＦＥＴを用いたが、これは真空管やバイポーラトラン
ジスタなどの別の能動素子を用いても同様の作用・効果
が得られる。
てＦＥＴを用いたが、これは真空管やバイポーラトラン
ジスタなどの別の能動素子を用いても同様の作用・効果
が得られる。
【００２２】
【発明の効果】本発明の不平衡−平衡変換回路によれ
ば、アクティブバランと差動増幅回路を組み合わせ、ア
クティブバランの２つの平衡信号を、差動増幅回路の差
動入力とすることにより、高い周波数においても平衡信
号の平衡度の劣化が少ない不平衡−平衡変換回路を構成
することができる。
ば、アクティブバランと差動増幅回路を組み合わせ、ア
クティブバランの２つの平衡信号を、差動増幅回路の差
動入力とすることにより、高い周波数においても平衡信
号の平衡度の劣化が少ない不平衡−平衡変換回路を構成
することができる。
【図１】本発明の不平衡−平衡変換回路の一実施例を示
す回路図である。
す回路図である。
【図２】図１の実施例と図４の従来例における、不平衡
−平衡変換回路の平衡信号のレベル差を示す図である。
−平衡変換回路の平衡信号のレベル差を示す図である。
【図３】図１の実施例と図４の従来例における、不平衡
−平衡変換回路の平衡信号の位相差を示す図である。
−平衡変換回路の平衡信号の位相差を示す図である。
【図４】従来の不平衡−平衡変換回路の例を示す回路図
である。
である。
１…不平衡−平衡変換回路 ２…不平衡信号入力端子 ３、４…平衡信号出力端子 ５…電源端子 ６…バイアス端子 ７…アクティブバラン ８…差動増幅回路 Ｑ１、Ｑ２、Ｑ３、Ｑ４…ＦＥＴ Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５…コンデンサ Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８、Ｒ
９…抵抗
９…抵抗
Claims (1)
- 【請求項１】 直流電流が流入する第１の端子と、前記
直流電流が流出する第２の端子と、前記直流電流を制御
する第３の端子を有する能動素子を使用する不平衡−平
衡変換回路において、 前記能動素子の前記第３の端子を入力端子とし、前記第
１の端子と前記第２の端子を平衡出力端子として構成し
たアクティブバランと、 前記第３の端子を差動入力端子とした２つの前記能動素
子の前記第２の端子と、定電流源として働く１つの前記
能動素子の前記第１の端子を互いに接続して構成した差
動増幅回路からなり、 前記アクティブバランの２つの前記平衡出力端子を、前
記差動増幅回路の２つの前記差動入力端子に接続したこ
とを特徴とする不平衡−平衡変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1142397A JPH10209813A (ja) | 1997-01-24 | 1997-01-24 | 不平衡−平衡変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1142397A JPH10209813A (ja) | 1997-01-24 | 1997-01-24 | 不平衡−平衡変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10209813A true JPH10209813A (ja) | 1998-08-07 |
Family
ID=11777661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1142397A Pending JPH10209813A (ja) | 1997-01-24 | 1997-01-24 | 不平衡−平衡変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10209813A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067824A (ja) * | 2005-08-31 | 2007-03-15 | Matsushita Electric Ind Co Ltd | 可変利得増幅器およびそれを用いた交流電源装置 |
| KR100717993B1 (ko) | 2005-09-27 | 2007-05-14 | 한국전자통신연구원 | 능동 바룬기 |
| JP2008079097A (ja) * | 2006-09-22 | 2008-04-03 | Sharp Corp | 増幅回路及び電子機器 |
| WO2008102788A1 (ja) * | 2007-02-20 | 2008-08-28 | Nagoya Industrial Science Research Institute | プログラマブル低雑音増幅装置 |
| JP2017059981A (ja) * | 2015-09-16 | 2017-03-23 | 沖電気工業株式会社 | トランスインピーダンス増幅回路、及びその半導体装置 |
-
1997
- 1997-01-24 JP JP1142397A patent/JPH10209813A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067824A (ja) * | 2005-08-31 | 2007-03-15 | Matsushita Electric Ind Co Ltd | 可変利得増幅器およびそれを用いた交流電源装置 |
| KR100717993B1 (ko) | 2005-09-27 | 2007-05-14 | 한국전자통신연구원 | 능동 바룬기 |
| US7420423B2 (en) | 2005-09-27 | 2008-09-02 | Electronics And Telecommunications Research Institute | Active balun device |
| JP2008079097A (ja) * | 2006-09-22 | 2008-04-03 | Sharp Corp | 増幅回路及び電子機器 |
| WO2008102788A1 (ja) * | 2007-02-20 | 2008-08-28 | Nagoya Industrial Science Research Institute | プログラマブル低雑音増幅装置 |
| JP2017059981A (ja) * | 2015-09-16 | 2017-03-23 | 沖電気工業株式会社 | トランスインピーダンス増幅回路、及びその半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6308058B1 (en) | Image reject mixer | |
| JP4308925B2 (ja) | 電流モード入力を備えた送信ミキサ | |
| US5942929A (en) | Active phase splitter | |
| US4931746A (en) | Controllable broadband amplifier and mixer which includes the amplifier | |
| JPH10233625A5 (ja) | ||
| KR100487813B1 (ko) | 상보 소자를 이용한 싱글엔드형 차동 회로 | |
| KR19980064159A (ko) | 필터 회로 | |
| US4117415A (en) | Bridge amplifiers employing complementary transistors | |
| EP0648010B1 (en) | Frequency compensation circuit for stabilising a differential amplifier with cross-coupled transistors | |
| EP0270156A1 (en) | Filter arrangement | |
| US5404050A (en) | Single-to-differential converter | |
| US4105945A (en) | Active load circuits | |
| US20010048336A1 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
| JPH10209813A (ja) | 不平衡−平衡変換回路 | |
| US7242236B2 (en) | Mixer circuit with phase-shifted radio frequency signal | |
| EP0853373A1 (en) | Double balanced mixer | |
| JP3407568B2 (ja) | 不平衡−平衡変換回路 | |
| US5973539A (en) | Mixer circuit for mixing two signals having mutually different frequencies | |
| JPH07142941A (ja) | 増幅器出力段 | |
| JPS6230521B2 (ja) | ||
| JPH1041750A (ja) | 利得制御周波数変換回路 | |
| US4278954A (en) | Suppressed carrier modulator using differential amplifier | |
| JPS61131606A (ja) | 差動増幅回路 | |
| JP2825026B2 (ja) | 二信号切換回路 | |
| EP0601646B1 (en) | Single-to-differential converter |