JPH10209826A - パルス発生回路 - Google Patents
パルス発生回路Info
- Publication number
- JPH10209826A JPH10209826A JP9007452A JP745297A JPH10209826A JP H10209826 A JPH10209826 A JP H10209826A JP 9007452 A JP9007452 A JP 9007452A JP 745297 A JP745297 A JP 745297A JP H10209826 A JPH10209826 A JP H10209826A
- Authority
- JP
- Japan
- Prior art keywords
- charging
- capacitor
- voltage
- vth1
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pulse Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 入力信号の周波数が高くても、それに同期し
て、所要の遅延量と短いパルス幅を有する遅延パルス
を、簡易な構成で安定に実現するパルス発生回路を得る
こと。 【解決手段】 充電用キャパシタに、入力信号に同期し
て充電を開始しその充電電圧が０ｖからスレッショルド
電圧Ｖｔｈ１より高くなるまでの充電期間は当該キャパ
シタに小の充電電流を与え、さらに上記充電電圧がスレ
ッショルド電圧Ｖｔｈ１からＶｔｈ２（Ｖｔｈ１＜Ｖｔ
ｈ２）に至るまでの充電期間は当該キャパシタに大の充
電電流を与えるよう制御するとともに、上記キャパシタ
の充電電圧が０ｖからＶｔｈ１より高くなるまでの充電
時間を遅延量とし、上記充電電圧がＶｔｈ１からＶｔｈ
２に至るまでの充電時間をパルス幅とする遅延パルスを
出力するように構成したものである。
て、所要の遅延量と短いパルス幅を有する遅延パルス
を、簡易な構成で安定に実現するパルス発生回路を得る
こと。 【解決手段】 充電用キャパシタに、入力信号に同期し
て充電を開始しその充電電圧が０ｖからスレッショルド
電圧Ｖｔｈ１より高くなるまでの充電期間は当該キャパ
シタに小の充電電流を与え、さらに上記充電電圧がスレ
ッショルド電圧Ｖｔｈ１からＶｔｈ２（Ｖｔｈ１＜Ｖｔ
ｈ２）に至るまでの充電期間は当該キャパシタに大の充
電電流を与えるよう制御するとともに、上記キャパシタ
の充電電圧が０ｖからＶｔｈ１より高くなるまでの充電
時間を遅延量とし、上記充電電圧がＶｔｈ１からＶｔｈ
２に至るまでの充電時間をパルス幅とする遅延パルスを
出力するように構成したものである。
Description
【０００１】
【発明の属する技術分野】この発明は、遅延パルスを発
生するパルス発生回路に関し、特に、入力信号の周波数
が高くても、それに同期して、所要の遅延量と短いパル
ス幅を有する遅延パルスを、簡易な構成で安定に生成す
ることに関する。
生するパルス発生回路に関し、特に、入力信号の周波数
が高くても、それに同期して、所要の遅延量と短いパル
ス幅を有する遅延パルスを、簡易な構成で安定に生成す
ることに関する。
【０００２】
【従来の技術】ＣＲＴディスプレイモニタの画面の高画
質化が進んでおり、画面の分解能が上がるにつれて偏向
処理系の信号の周波数が上がっている。例えば、ＣＲＴ
ディスプレイモニタの偏向処理回路内でダイナミックフ
ォーカス、ダイナミックコンバーゼンス用の補正波形を
生成するため、フライバックパルスなどから基準となる
遅延パルスを発生するような場合、フライバックパルス
などの信号周波数が上がることによりその信号周期が短
くなり、画面のブランキング期間に入る短いパルス幅の
遅延パルスが必要となってきている。
質化が進んでおり、画面の分解能が上がるにつれて偏向
処理系の信号の周波数が上がっている。例えば、ＣＲＴ
ディスプレイモニタの偏向処理回路内でダイナミックフ
ォーカス、ダイナミックコンバーゼンス用の補正波形を
生成するため、フライバックパルスなどから基準となる
遅延パルスを発生するような場合、フライバックパルス
などの信号周波数が上がることによりその信号周期が短
くなり、画面のブランキング期間に入る短いパルス幅の
遅延パルスが必要となってきている。
【０００３】図４は従来のパルス発生回路を示す回路図
である。図５は図４の要部の信号の電圧波形のタイミン
グチャートである。図４，５を参照して、従来のパルス
発生回路の構成と動作について説明する。初期状態で
は、フリップフロップ１の反出力、即ち放電用トランジ
スタ３の入力信号Ｂの電圧がハイで放電用トランジスタ
３はＯＮ状態にあり、充電用のキャパシタ４は放電され
ている。フリップフロップ１のセット入力Ｓに入る入力
信号Ａの電圧がローからハイに変化すると、フリップフ
ロップ１はセット状態となり、放電用トランジスタ３の
入力信号Ｂの電圧はローとなる。このとき、放電用トラ
ンジスタ３はＯＦＦ状態となり、定電流源２から充電用
のキャパシタ４に充電を開始する。
である。図５は図４の要部の信号の電圧波形のタイミン
グチャートである。図４，５を参照して、従来のパルス
発生回路の構成と動作について説明する。初期状態で
は、フリップフロップ１の反出力、即ち放電用トランジ
スタ３の入力信号Ｂの電圧がハイで放電用トランジスタ
３はＯＮ状態にあり、充電用のキャパシタ４は放電され
ている。フリップフロップ１のセット入力Ｓに入る入力
信号Ａの電圧がローからハイに変化すると、フリップフ
ロップ１はセット状態となり、放電用トランジスタ３の
入力信号Ｂの電圧はローとなる。このとき、放電用トラ
ンジスタ３はＯＦＦ状態となり、定電流源２から充電用
のキャパシタ４に充電を開始する。
【０００４】上記キャパシタ４の充電電圧Ｃがスレッシ
ョルド電圧発生器７のスレッショルド電圧Ｖｔｈ１より
高くなると、差動アンプ５の出力信号Ｅの電圧はローか
らハイに変化する。さらに、キャパシタ４の充電電圧Ｃ
がスレッショルド電圧発生器８のスレッショルド電圧Ｖ
ｔｈ２より高くなると、差動アンプ６の出力信号Ｄの電
圧はローからハイに変化して、フリップフロップ１にリ
セット信号Ｄを与え、フリップフロップ１はリセット状
態となり、放電用トランジスタ３の入力信号Ｂの電圧が
ハイに変化し、放電用トランジスタ３はＯＮ状態とな
り、充電用キャパシタ４は放電し、差動アンプ６の出力
信号Ｄの電圧、及び差動アンプ５の出力信号Ｅの電圧は
ローとなり、充電用のキャパシタの充電電圧Ｃも０ｖに
戻る。この充電用のキャパシタ４の放電の時間は充電の
時間に比べて十分に短く無視することができる。
ョルド電圧発生器７のスレッショルド電圧Ｖｔｈ１より
高くなると、差動アンプ５の出力信号Ｅの電圧はローか
らハイに変化する。さらに、キャパシタ４の充電電圧Ｃ
がスレッショルド電圧発生器８のスレッショルド電圧Ｖ
ｔｈ２より高くなると、差動アンプ６の出力信号Ｄの電
圧はローからハイに変化して、フリップフロップ１にリ
セット信号Ｄを与え、フリップフロップ１はリセット状
態となり、放電用トランジスタ３の入力信号Ｂの電圧が
ハイに変化し、放電用トランジスタ３はＯＮ状態とな
り、充電用キャパシタ４は放電し、差動アンプ６の出力
信号Ｄの電圧、及び差動アンプ５の出力信号Ｅの電圧は
ローとなり、充電用のキャパシタの充電電圧Ｃも０ｖに
戻る。この充電用のキャパシタ４の放電の時間は充電の
時間に比べて十分に短く無視することができる。
【０００５】以上のサイクルにより、差動アンプ５の出
力信号として、入力信号に同期して、上記充電用のキャ
パシタ４の充電電圧が０ｖからスレッショルド電圧Ｖｔ
ｈ１より高くなるまでの充電時間を遅延量とし、上記充
電電圧がスレッショルド電圧Ｖｔｈ１からスレッショル
ド電圧Ｖｔｈ２に至るまでの充電時間をパルス幅とする
遅延パルスが出力される。
力信号として、入力信号に同期して、上記充電用のキャ
パシタ４の充電電圧が０ｖからスレッショルド電圧Ｖｔ
ｈ１より高くなるまでの充電時間を遅延量とし、上記充
電電圧がスレッショルド電圧Ｖｔｈ１からスレッショル
ド電圧Ｖｔｈ２に至るまでの充電時間をパルス幅とする
遅延パルスが出力される。
【０００６】例として、定電流源の電流値＝０．１ｍ
Ａ，充電用のキャパシタの容量値＝１００ｐＦ，スレッ
ショルド電圧Ｖｔｈ１＝５ｖ，スレッショルド電圧Ｖｔ
ｈ２＝６ｖのとき、以下のようになる。 充電用のキャパシタの充電電圧（０ｖからスレッショル
ド電圧Ｖｔｈ１まで）ののこぎり歯の傾き＝０．１ｍＡ
／１００ｐＦ ＝１ｖ／μｓ， 遅延量＝５ｖ／（１ｖ／μｓ）＝５μｓ， パルス幅＝（６ｖ−５ｖ）／（１ｖ／μｓ）＝１μｓ
Ａ，充電用のキャパシタの容量値＝１００ｐＦ，スレッ
ショルド電圧Ｖｔｈ１＝５ｖ，スレッショルド電圧Ｖｔ
ｈ２＝６ｖのとき、以下のようになる。 充電用のキャパシタの充電電圧（０ｖからスレッショル
ド電圧Ｖｔｈ１まで）ののこぎり歯の傾き＝０．１ｍＡ
／１００ｐＦ ＝１ｖ／μｓ， 遅延量＝５ｖ／（１ｖ／μｓ）＝５μｓ， パルス幅＝（６ｖ−５ｖ）／（１ｖ／μｓ）＝１μｓ
【０００７】
【発明が解決しようとする課題】従来の、この種のパル
ス発生回路は、以上のように構成されていて、従来必要
とされた入力信号の周波数に対して、簡易な構成で所要
の遅延パルスを発生させることができた。しかし、先に
説明したように入力信号の周波数が高くなってきて、短
いパルス幅の遅延パルスが必要となり、従来のパルス発
生回路で短いパルス幅の遅延パルスを得うとすると、ス
レッショルド電圧発生器のスレッショルド電圧値Ｖｔｈ
２，Ｖｔｈ１の電圧差を小さくする必要がある。例え
ば、上記の遅延量５μｓを一定として、パルス幅０．１
μｓの遅延パルスを得ようとすると、Ｖｔｈ２−Ｖｔｈ
１＝０．１ｖの電圧差が必要となる。このような小さな
電圧差を簡易な構成で安定に実現することは難しく、ま
た、この小さな電圧差が実現したとしても、差動アンプ
のオフセットが大きければ２つの差動アンプ５，６が動
作する順序が逆になり遅延パルスを生成することができ
なくなるという課題があった。
ス発生回路は、以上のように構成されていて、従来必要
とされた入力信号の周波数に対して、簡易な構成で所要
の遅延パルスを発生させることができた。しかし、先に
説明したように入力信号の周波数が高くなってきて、短
いパルス幅の遅延パルスが必要となり、従来のパルス発
生回路で短いパルス幅の遅延パルスを得うとすると、ス
レッショルド電圧発生器のスレッショルド電圧値Ｖｔｈ
２，Ｖｔｈ１の電圧差を小さくする必要がある。例え
ば、上記の遅延量５μｓを一定として、パルス幅０．１
μｓの遅延パルスを得ようとすると、Ｖｔｈ２−Ｖｔｈ
１＝０．１ｖの電圧差が必要となる。このような小さな
電圧差を簡易な構成で安定に実現することは難しく、ま
た、この小さな電圧差が実現したとしても、差動アンプ
のオフセットが大きければ２つの差動アンプ５，６が動
作する順序が逆になり遅延パルスを生成することができ
なくなるという課題があった。
【０００８】この発明は、上記のような課題を解決する
ためになされたもので、入力信号の周波数が高くても、
それに同期して、所要の遅延量と短いパルス幅を有する
遅延パルスを、簡易な構成で安定に生成することが可能
なパルス発生回路を得ることを目的とする。
ためになされたもので、入力信号の周波数が高くても、
それに同期して、所要の遅延量と短いパルス幅を有する
遅延パルスを、簡易な構成で安定に生成することが可能
なパルス発生回路を得ることを目的とする。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、請求項１に係わる発明のパルス発生回路は、以下
の要素を備え、遅延パルスを生成することを特徴とす
る。 （１）充電用のキャパシタ、（２）上記キャパシタに大
と小の充電電流を与える定電流源、（３）上記キャパシ
タに並列接続する放電用回路、（４）入力信号に同期し
て、上記キャパシタの充電を開始し、上記キャパシタの
充電電圧が０ｖからスレッショルド電圧Ｖｔｈ２に達す
ると放電を行って、初期状態に戻る同期回路、（５）上
記キャパシタが、入力信号に同期して充電を開始し、上
記キャパシタの充電電圧が０ｖからスレッショルド電圧
Ｖｔｈ１（Ｖｔｈ１＜Ｖｔｈ２）より高くなるまでの充
電期間は当該キャパシタに上記小の充電電流を与え、上
記充電電圧がスレッショルド電圧Ｖｔｈ１からスレッシ
ョルド電圧Ｖｔｈ２に至るまでの充電期間は当該キャパ
シタに上記大の充電電流を与えるよう制御するととも
に、上記キャパシタの充電電圧が０ｖからスレッショル
ド電圧Ｖｔｈ１より高くなるまでの充電時間を遅延量と
し、上記充電電圧がスレッショルド電圧Ｖｔｈ１からス
レッショルド電圧Ｖｔｈ２に至るまでの充電時間をパル
ス幅とする遅延パルスを出力する充電電流制御及び遅延
パルス出力手段。
めに、請求項１に係わる発明のパルス発生回路は、以下
の要素を備え、遅延パルスを生成することを特徴とす
る。 （１）充電用のキャパシタ、（２）上記キャパシタに大
と小の充電電流を与える定電流源、（３）上記キャパシ
タに並列接続する放電用回路、（４）入力信号に同期し
て、上記キャパシタの充電を開始し、上記キャパシタの
充電電圧が０ｖからスレッショルド電圧Ｖｔｈ２に達す
ると放電を行って、初期状態に戻る同期回路、（５）上
記キャパシタが、入力信号に同期して充電を開始し、上
記キャパシタの充電電圧が０ｖからスレッショルド電圧
Ｖｔｈ１（Ｖｔｈ１＜Ｖｔｈ２）より高くなるまでの充
電期間は当該キャパシタに上記小の充電電流を与え、上
記充電電圧がスレッショルド電圧Ｖｔｈ１からスレッシ
ョルド電圧Ｖｔｈ２に至るまでの充電期間は当該キャパ
シタに上記大の充電電流を与えるよう制御するととも
に、上記キャパシタの充電電圧が０ｖからスレッショル
ド電圧Ｖｔｈ１より高くなるまでの充電時間を遅延量と
し、上記充電電圧がスレッショルド電圧Ｖｔｈ１からス
レッショルド電圧Ｖｔｈ２に至るまでの充電時間をパル
ス幅とする遅延パルスを出力する充電電流制御及び遅延
パルス出力手段。
【００１０】
実施の形態１．この発明の実施の形態１について図１，
２を参照して説明する。図１は、この発明のパルス発生
回路の実施の形態１を示す回路図である。図２は、図１
の要部の信号の電圧波形のタイミングチャートである。
図１において、１は入力信号に同期して遅延パルスを得
るための同期回路のフリップフロップ、２ａ，２ｂはそ
れぞれ小，大の充電電流を発生する定電流源、３は放電
用回路を構成する放電用トランジスタ、４は充電用のキ
ャパシタ、５，６は差動アンプ、７，８はスレッショル
ド電圧発生器、９ａは切替器である。上記の差動アンプ
５，６、スレッショルド電圧発生器７，８、及び切替器
９ａにより充電電流制御及び遅延パルス出力手段を構成
している。
２を参照して説明する。図１は、この発明のパルス発生
回路の実施の形態１を示す回路図である。図２は、図１
の要部の信号の電圧波形のタイミングチャートである。
図１において、１は入力信号に同期して遅延パルスを得
るための同期回路のフリップフロップ、２ａ，２ｂはそ
れぞれ小，大の充電電流を発生する定電流源、３は放電
用回路を構成する放電用トランジスタ、４は充電用のキ
ャパシタ、５，６は差動アンプ、７，８はスレッショル
ド電圧発生器、９ａは切替器である。上記の差動アンプ
５，６、スレッショルド電圧発生器７，８、及び切替器
９ａにより充電電流制御及び遅延パルス出力手段を構成
している。
【００１１】図１の動作について説明する。この発明の
実施の形態１は、従来の図３に示したパルス発生回路と
比較して、充電用のキャパシタ４を充電する大と小の充
電電流を発生する定電流源と、上記充電電流制御及び遅
延パルス出力手段を備えて、入力信号の周波数が高くて
も、それに同期して、所要の遅延量と、短いパルス幅を
有する遅延パルスを安定に生成するパルス発生回路を得
るようにしたものである。
実施の形態１は、従来の図３に示したパルス発生回路と
比較して、充電用のキャパシタ４を充電する大と小の充
電電流を発生する定電流源と、上記充電電流制御及び遅
延パルス出力手段を備えて、入力信号の周波数が高くて
も、それに同期して、所要の遅延量と、短いパルス幅を
有する遅延パルスを安定に生成するパルス発生回路を得
るようにしたものである。
【００１２】初期状態では、フリップフロップ１の反出
力、即ち放電用トランジスタ３の入力信号Ｂの電圧がハ
イで放電用トランジスタ３はＯＮ状態にあり、充電用キ
ャパシタ４は放電されている。また、初期状態では、切
替器９ａは小の充電電流を発生する定電流源２ａ側に接
続されている。フリップフロップ１のセット入力Ｓに入
る入力信号Ａの電圧がローからハイに変化すると、フリ
ップフロップ１はセット状態となり、放電用トランジス
タ３の入力信号Ｂの電圧はローとなる。このとき、放電
用トランジスタ３はＯＦＦ状態となり、小の充電電流を
発生する定電流源２ａから切替器９ａを介して充電用の
キャパシタ４に充電を開始する。
力、即ち放電用トランジスタ３の入力信号Ｂの電圧がハ
イで放電用トランジスタ３はＯＮ状態にあり、充電用キ
ャパシタ４は放電されている。また、初期状態では、切
替器９ａは小の充電電流を発生する定電流源２ａ側に接
続されている。フリップフロップ１のセット入力Ｓに入
る入力信号Ａの電圧がローからハイに変化すると、フリ
ップフロップ１はセット状態となり、放電用トランジス
タ３の入力信号Ｂの電圧はローとなる。このとき、放電
用トランジスタ３はＯＦＦ状態となり、小の充電電流を
発生する定電流源２ａから切替器９ａを介して充電用の
キャパシタ４に充電を開始する。
【００１３】上記キャパシタ４の充電電圧Ｃがスレッシ
ョルド電圧発生器７のスレッショルド電圧Ｖｔｈ１より
高くなると、差動アンプ５の出力信号Ｅの電圧はローか
らハイに変化するとともに、切替器９ａを制御して小の
充電電流を発生する定電流源２ａから大の充電電流を発
生する定電流源２ｂに切替わる。このため充電用のキャ
パシタ４の充電電圧Ｃののこぎり歯の傾きは急俊にな
る。
ョルド電圧発生器７のスレッショルド電圧Ｖｔｈ１より
高くなると、差動アンプ５の出力信号Ｅの電圧はローか
らハイに変化するとともに、切替器９ａを制御して小の
充電電流を発生する定電流源２ａから大の充電電流を発
生する定電流源２ｂに切替わる。このため充電用のキャ
パシタ４の充電電圧Ｃののこぎり歯の傾きは急俊にな
る。
【００１４】さらに、上記キャパシタ４の充電電圧Ｃが
スレッショルド電圧発生器８のスレッショルド電圧Ｖｔ
ｈ２より高くなると、差動アンプ６の出力信号Ｄの電圧
はローからハイに変化して、フリップフロップ１にリセ
ット信号を与え、フリップフロップ１はリセット状態と
なり、放電用トランジスタ３の入力信号Ｂの電圧がハイ
に変化し、放電用トランジスタ３はＯＮ状態になり、充
電用のキャパシタ４は放電し、差動アンプ６の出力信号
Ｄの電圧、及び差動アンプ５の出力信号Ｅの電圧はロー
となり、充電用のキャパシタ４の充電電圧Ｃは０ｖに戻
る。
スレッショルド電圧発生器８のスレッショルド電圧Ｖｔ
ｈ２より高くなると、差動アンプ６の出力信号Ｄの電圧
はローからハイに変化して、フリップフロップ１にリセ
ット信号を与え、フリップフロップ１はリセット状態と
なり、放電用トランジスタ３の入力信号Ｂの電圧がハイ
に変化し、放電用トランジスタ３はＯＮ状態になり、充
電用のキャパシタ４は放電し、差動アンプ６の出力信号
Ｄの電圧、及び差動アンプ５の出力信号Ｅの電圧はロー
となり、充電用のキャパシタ４の充電電圧Ｃは０ｖに戻
る。
【００１５】以上のように、充電用キャパシタ４の充電
電圧Ｃがスレッショルド電圧Ｖｔｈ１からスレッショル
ド電圧Ｖｔｈ２に至るまでの充電期間は当該キャパシタ
に上記の大の充電電流を与えるよう制御して、充電電圧
Ｃののこぎり歯の傾きを急俊にすることにより、スレッ
ショルド電圧Ｖｔｈ２とＶｔｈ１の電圧差を従来より大
きくとれて、短いパルス幅の遅延パルスを簡易な構成で
安定に得ることができる。
電圧Ｃがスレッショルド電圧Ｖｔｈ１からスレッショル
ド電圧Ｖｔｈ２に至るまでの充電期間は当該キャパシタ
に上記の大の充電電流を与えるよう制御して、充電電圧
Ｃののこぎり歯の傾きを急俊にすることにより、スレッ
ショルド電圧Ｖｔｈ２とＶｔｈ１の電圧差を従来より大
きくとれて、短いパルス幅の遅延パルスを簡易な構成で
安定に得ることができる。
【００１６】例として、遅延量は従来と同じく５μｓと
し、パルス幅０．１μｓの遅延パルスを得るためには、
定電流源２ａの電流値を０．１ｍＡ、定電流源２ｂの電
流値を１ｍＡ、キャパシタの容量値を１００ｐＦ、スレ
ッショルド電圧発生器７のスレッショルドＶｔｈ１を５
ｖ、スレッショルド電圧発生器８のスレッショルドＶｔ
ｈ２を６ｖとすると、 充電用のキャパシタの充電電圧（０ｖからスレッショル
ド電圧Ｖｔｈ１まで）ののこぎり歯の傾き＝０．１ｍＡ
／１００ｐＦ ＝１ｖ／μｓ， 充電用のキャパシタの充電電圧（スレッショルド電圧Ｖ
ｔｈ１からＶｔｈ２まで）ののこぎり歯の傾き＝１ｍＡ
／１００ｐＦ ＝１０ｖ／μｓ， となるので、このパルス発生回路の生成する遅延パルス
の遅延量、パルス幅は、それぞれ以下のようになる。 遅延量＝５ｖ／（１ｖ／μｓ）＝５μｓ， パルス幅＝（６ｖ−５ｖ）／（１０ｖ／μｓ）＝０．１
μｓ
し、パルス幅０．１μｓの遅延パルスを得るためには、
定電流源２ａの電流値を０．１ｍＡ、定電流源２ｂの電
流値を１ｍＡ、キャパシタの容量値を１００ｐＦ、スレ
ッショルド電圧発生器７のスレッショルドＶｔｈ１を５
ｖ、スレッショルド電圧発生器８のスレッショルドＶｔ
ｈ２を６ｖとすると、 充電用のキャパシタの充電電圧（０ｖからスレッショル
ド電圧Ｖｔｈ１まで）ののこぎり歯の傾き＝０．１ｍＡ
／１００ｐＦ ＝１ｖ／μｓ， 充電用のキャパシタの充電電圧（スレッショルド電圧Ｖ
ｔｈ１からＶｔｈ２まで）ののこぎり歯の傾き＝１ｍＡ
／１００ｐＦ ＝１０ｖ／μｓ， となるので、このパルス発生回路の生成する遅延パルス
の遅延量、パルス幅は、それぞれ以下のようになる。 遅延量＝５ｖ／（１ｖ／μｓ）＝５μｓ， パルス幅＝（６ｖ−５ｖ）／（１０ｖ／μｓ）＝０．１
μｓ
【００１７】実施の形態２．この発明の実施の形態２に
ついて図３を参照して説明する。図３は、この発明のパ
ルス発生回路の実施の形態２を示す回路図である。図に
おいて、２ｃは小の充電電流を発生する定電流源、２ｄ
は大の充電電流を発生する定電流源、９ｂは切替器であ
り、その他は図２と同様である。上記の実施の形態１で
は、充電用のキャパシタ４の充電電圧Ｃののこぎり歯の
傾きを急俊にするのに、切替器９ａを制御して小の充電
電流を発生する定電流源２ａから大の充電電流を発生す
る定電流源２ｂに切替えるようにしていたが、この実施
の形態２では、切替器９ｂを制御して、充電用のキャパ
シタ４に充電している小の充電電流に大の充電電流を加
えるように構成したものである。
ついて図３を参照して説明する。図３は、この発明のパ
ルス発生回路の実施の形態２を示す回路図である。図に
おいて、２ｃは小の充電電流を発生する定電流源、２ｄ
は大の充電電流を発生する定電流源、９ｂは切替器であ
り、その他は図２と同様である。上記の実施の形態１で
は、充電用のキャパシタ４の充電電圧Ｃののこぎり歯の
傾きを急俊にするのに、切替器９ａを制御して小の充電
電流を発生する定電流源２ａから大の充電電流を発生す
る定電流源２ｂに切替えるようにしていたが、この実施
の形態２では、切替器９ｂを制御して、充電用のキャパ
シタ４に充電している小の充電電流に大の充電電流を加
えるように構成したものである。
【００１８】例えば、図３における定電流源２ｃの電流
値を０．１ｍＡ、定電流源２ｄの電流値を０．９ｍＡと
し、その他の諸元を実施の形態１に示したものと同様に
することにより、同様の遅延量、パルス幅の遅延パルス
を生成することができる。
値を０．１ｍＡ、定電流源２ｄの電流値を０．９ｍＡと
し、その他の諸元を実施の形態１に示したものと同様に
することにより、同様の遅延量、パルス幅の遅延パルス
を生成することができる。
【００１９】
【発明の効果】以上のように、請求項１に係わる発明に
よれば、入力信号に同期して、充電用キャパシタに充電
を開始し、その充電電圧が０ｖからスレッショルド電圧
Ｖｔｈ１より高くなるまでの充電期間は当該キャパシタ
に小の充電電流を与え、さらに上記充電電圧がスレッシ
ョルド電圧Ｖｔｈ１からＶｔｈ２（Ｖｔｈ１＜Ｖｔｈ
２）に至るまでの充電期間は当該キャパシタに大の充電
電流を与えるよう制御するとともに、上記キャパシタの
充電電圧が０ｖからＶｔｈ１より高くなるまでの充電時
間を遅延量とし、上記充電電圧がＶｔｈ１からＶｔｈ２
に至るまでの充電時間をパルス幅とする遅延パルスを出
力するように構成したことにより、入力信号の周波数が
高くても、それに同期して、所要の遅延量と短いパルス
幅を有する遅延パルスを、簡易な構成で安定に生成する
ことが可能なパルス発生回路を得ることができる。
よれば、入力信号に同期して、充電用キャパシタに充電
を開始し、その充電電圧が０ｖからスレッショルド電圧
Ｖｔｈ１より高くなるまでの充電期間は当該キャパシタ
に小の充電電流を与え、さらに上記充電電圧がスレッシ
ョルド電圧Ｖｔｈ１からＶｔｈ２（Ｖｔｈ１＜Ｖｔｈ
２）に至るまでの充電期間は当該キャパシタに大の充電
電流を与えるよう制御するとともに、上記キャパシタの
充電電圧が０ｖからＶｔｈ１より高くなるまでの充電時
間を遅延量とし、上記充電電圧がＶｔｈ１からＶｔｈ２
に至るまでの充電時間をパルス幅とする遅延パルスを出
力するように構成したことにより、入力信号の周波数が
高くても、それに同期して、所要の遅延量と短いパルス
幅を有する遅延パルスを、簡易な構成で安定に生成する
ことが可能なパルス発生回路を得ることができる。
【図１】 この発明のパルス発生回路の実施の形態１を
示す回路図である。
示す回路図である。
【図２】 図１の要部の電圧波形のタイミングチャート
である。
である。
【図３】 この発明のパルス発生回路の実施の形態２を
示す回路図である。
示す回路図である。
【図４】 従来のパルス発生回路を示す回路図である。
【図５】 図４の要部の電圧波形のタイミングチャート
である。
である。
１ フリップフロップ、２ａ，２ｂ，２ｃ，２ｄ 定電
流源、３ 放電用トランジスタ、４ 充電用のキャパシ
タ、５，６ 差動アンプ、７，８ スレッショルド電圧
発生器、９ 切替器。
流源、３ 放電用トランジスタ、４ 充電用のキャパシ
タ、５，６ 差動アンプ、７，８ スレッショルド電圧
発生器、９ 切替器。
Claims (1)
- 【請求項１】 以下の要素を備え、遅延パルスを生成す
ることを特徴とするパルス発生回路、（１）充電用のキ
ャパシタ、（２）上記キャパシタに大と小の充電電流を
与える定電流源、（３）上記キャパシタに並列接続する
放電用回路、（４）入力信号に同期して、上記キャパシ
タの充電を開始し、上記キャパシタの充電電圧が０ｖか
らスレッショルド電圧Ｖｔｈ２に達すると放電を行っ
て、初期状態に戻る同期回路、（５）上記キャパシタ
が、入力信号に同期して充電を開始し、上記キャパシタ
の充電電圧が０ｖからスレッショルド電圧Ｖｔｈ１（Ｖ
ｔｈ１＜Ｖｔｈ２）より高くなるまでの充電期間は当該
キャパシタに上記小の充電電流を与え、上記充電電圧が
スレッショルド電圧Ｖｔｈ１からスレッショルド電圧Ｖ
ｔｈ２に至るまでの充電期間は当該キャパシタに上記大
の充電電流を与えるよう制御するとともに、上記キャパ
シタの充電電圧が０ｖからスレッショルド電圧Ｖｔｈ１
より高くなるまでの充電時間を遅延量とし、上記充電電
圧がスレッショルド電圧Ｖｔｈ１からスレッショルド電
圧Ｖｔｈ２に至るまでの充電時間をパルス幅とする遅延
パルスを出力する充電電流制御及び遅延パルス出力手
段。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9007452A JPH10209826A (ja) | 1997-01-20 | 1997-01-20 | パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9007452A JPH10209826A (ja) | 1997-01-20 | 1997-01-20 | パルス発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10209826A true JPH10209826A (ja) | 1998-08-07 |
Family
ID=11666227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9007452A Pending JPH10209826A (ja) | 1997-01-20 | 1997-01-20 | パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10209826A (ja) |
-
1997
- 1997-01-20 JP JP9007452A patent/JPH10209826A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4393405A (en) | Synchronizing circuit for matrix television set | |
| TW200847629A (en) | Duty cycle corrector and duty cycle correction method | |
| JPH0583594A (ja) | アナログ−デジタル変換装置 | |
| US20060044052A1 (en) | Charge pump circuit | |
| US8570083B2 (en) | Pulse width modulation circuit and switching amplifier using the same | |
| JPS5834065B2 (ja) | 水平同期回路を有するテレビジヨン受像機 | |
| JP3089021B2 (ja) | 垂直偏向用鋸歯状波発生回路 | |
| JP2535851B2 (ja) | 鋸歯状波信号発生回路 | |
| JPS63144662A (ja) | パラボラ状周期信号発生回路 | |
| US5770930A (en) | Vertical deflecting circuit using a raised source voltage | |
| US4215295A (en) | Deflection circuit for a picture tube | |
| JPH10112810A (ja) | 画面補正回路 | |
| JP3357783B2 (ja) | 垂直偏向回路並びに該回路に用いるチャージポンプ回路 | |
| JP3408436B2 (ja) | 垂直のこぎり波発振回路 | |
| JPH1169193A (ja) | ランプ信号発生回路 | |
| JPH0322778Y2 (ja) | ||
| JP4592181B2 (ja) | 垂直ランプ波発生回路 | |
| JP3037298B1 (ja) | 水平ドライブ信号出力装置 | |
| JPH05161029A (ja) | 水平位相調整回路 | |
| KR100207544B1 (ko) | 위상 조정이 가능한 삼각파 신호 발생기 | |
| KR100234406B1 (ko) | 모니터 시스템의 수직 블랭크 신호 발생장치 및 방법 | |
| JP2522293Y2 (ja) | 垂直偏向回路 | |
| SU1596486A1 (ru) | Телевизионна камера | |
| JPH08307216A (ja) | タイミングパルス生成回路 | |
| JPH1013196A (ja) | 垂直鋸波発生回路 |