JPH10210018A - データ伝送装置 - Google Patents

Abstract

(57)【要約】 【課題】 データ信号を一定周期のクロック信号と同期
させて、送信側から受信側へ伝送経路を通して伝送する
場合に、データ信号とクロック信号との間の相対遅延量
を安定して許容範囲内に収めることができ、様々な伝送
経路に対して個々に調整を行うことなく適用でき、しか
も安価に構成できるデータ伝送装置を提供する。 【解決手段】 伝送経路２０９の受信側で、データ信号
ＣＬ１，ＦＬＭおよびＬＤ０〜ＬＤ３とクロック信号Ｃ
ＬＫとの間の相対遅延量を検出する検出手段３３１，３
３３および３３６を備える。この検出手段が検出した相
対遅延量に基づいて、上記データ信号とクロック信号と
の間の相対遅延量が一定の許容範囲内になるように上記
データ信号またはクロック信号を遅延させる補正を行う
補正手段３３４および３３０を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はデータ伝送装置に
関する。より詳しくは、データ信号を一定周期のクロッ
ク信号に同期させて、送信側から受信側へ伝送経路を通
して伝送するデータ伝送装置に関する。

【０００２】

【従来の技術】複写機などの電子情報機器では、データ
信号を一定周期のクロック信号と同期させて、送信側か
ら受信側へ伝送経路を通して伝送することが多いが、ク
ロック周波数が高くなるにつれて伝送経路上でのデータ
信号とクロック信号との間の相対遅延が無視できなくな
っている。また、放射電磁波対策のため、クロック信号
には一般にフィルタリング処理が施されるため、これに
よっても相対遅延が問題となる。

【０００３】例えば、送信側がクロック信号の立ち上が
りエッジでデータ信号を出力し、受信側がクロック信号
の立ち下がりエッジでデータ信号を取り込むものとす
る。図１４(a)に示すように相対遅延が無い場合は、受
信側はデータ長の真ん中（矢印で示すタイミング）でデ
ータを取り込むことができる。ここで図１４(b)に示す
ように、データ信号に対してクロック信号が遅延するよ
うな相対遅延が発生した場合は、受信側がデータ信号を
取り込むタイミングが遅くなり、データ長の真ん中から
ずれる。図１４(c)に示すように相対遅延がさらに拡大
すると、受信側が別のデータ信号を取り込む結果とな
り、もはや正常な受信ができなくなる。

【０００４】このようなデータ信号とクロック信号との
間の相対遅延を解消するために、従来は、受信側の直前
の伝送経路に、遅延素子として一定の遅延定数を持つ受
動素子を挿入している。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
方式では、遅延素子の個々の特性バラツキや環境による
特性変化によって、相対遅延量を安定して許容範囲内に
収めることが難しいという問題がある。また、伝送経路
が異なれば相対遅延量が異なるから、挿入すべき遅延素
子の定数を伝送経路毎に調整しなければならないという
煩わしさがある。さらに、多ビットの信号伝送を行う場
合は、各ビットごとに遅延素子を要するため、挿入すべ
き遅延素子の数が増えてコスト高になるという問題があ
る。

【０００６】そこで、この発明の目的は、データ信号を
クロック信号と同期させて伝送する場合に、データ信号
とクロック信号との間の相対遅延量を安定して許容範囲
内に収めることができ、様々な伝送経路に対して個々に
調整を行うことなく適用でき、しかも安価に構成できる
データ伝送装置を提供することにある。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載のデータ伝送装置は、データ信号を
一定周期のクロック信号と同期させて、送信側から受信
側へ伝送経路を通して伝送するデータ伝送装置におい
て、上記伝送経路の受信側で、上記データ信号とクロッ
ク信号との間の相対遅延量を検出する検出手段と、上記
検出手段が検出した相対遅延量に基づいて、上記データ
信号とクロック信号との間の相対遅延量が一定の許容範
囲内になるように上記データ信号またはクロック信号を
遅延させる補正を行う補正手段を備えたことを特徴とす
る。

【０００８】この請求項１のデータ伝送装置では、伝送
経路の受信側で、検出手段がデータ信号とクロック信号
との間の相対遅延量を検出し、上記検出手段が検出した
相対遅延量に基づいて、補正手段が上記データ信号とク
ロック信号との間の相対遅延量が一定の許容範囲内にな
るように上記データ信号またはクロック信号を遅延させ
る補正を行う。このように実際に検出した相対遅延量に
基づいて、相対遅延量が一定の許容範囲内になるように
データ信号またはクロック信号を遅延させるので、デー
タ信号とクロック信号との間の相対遅延量を安定して許
容範囲内に収めることができる。また、様々な伝送経路
に対して個々に調整を行うことなく適用できる。また、
一定の遅延定数を持つ遅延素子を用いて補正を行うわけ
ではないので、多ビットの信号伝送を行うであっても遅
延素子数が増えてコスト高になるようなことがなく、比
較的安価に構成される。

【０００９】請求項２に記載のデータ伝送装置は、請求
項１に記載のデータ伝送装置において、上記検出手段
は、データ伝送開始時に上記相対遅延量を検出し、デー
タ伝送終了時までこの検出した相対遅延量を保持するこ
とを特徴とする。

【００１０】この請求項２のデータ伝送装置によれば、
データ伝送開始時に検出した相対遅延量をデータ伝送終
了時まで検出手段が保持するので、その相対遅延量取得
時点から一連のデータ伝送が行われる間、データ信号ま
たはクロック信号に対して上記補正手段による一定量の
補正が継続して行われる。したがって、データ信号とク
ロック信号との間の相対遅延量の補正が安定して行われ
る。

【００１１】

【発明の実施の形態】以下、この発明のデータ伝送装置
を複写機に適用した実施の形態について説明する。

【００１２】図１はその複写機の全体構成を示してい
る。本体１は給紙ユニット２１の上に載置され、本体１
の上には自動原稿搬送装置５１が設けられている。本体
１内のほぼ中央部には感光ドラム２が設けられている。
感光ドラム２は矢印方向に回転駆動されて、イレーサラ
ンプ３と、帯電チャージャ４とによって画像形成領域が
一様な帯電状態にされる。この帯電状態にされた表面に
は露光光学系５によって、本体１上面のプラテンガラス
６上に位置決めされる原稿の像が露光され、原稿画像に
対応した静電潜像を形成する。感光ドラム２上の静電潜
像は現像器７，８の何れかによって現像されて顕像とな
る。感光ドラム２上の顕像は転写チャージャ９と対向す
る転写部にて給送されてくる転写シート上に転写チャー
ジャ９によって転写される。転写部には、本体１に備え
る手差し給紙口２２から手差しされる転写シート、ある
いは給紙ユニット２１に装着されている各給紙カセット
２３〜２５の何れかから給紙される転写シートが給送さ
れ前記画像の転写を受ける。転写後の転写シートは感光
ドラム２から分離されて後、吸引式搬送ベルト１０によ
って定着器１１に送り付けられ定着処理される。定着後
転写シートは本体１外の排紙トレー１２に排出される。

【００１３】手差し給紙口２２には手差しテーブル２６
が設けられ、手差し給紙される転写シートを必要に応じ
てガイドするようにしている。また各給紙カセット２３
〜２５は、給紙ユニット２１の全面周壁に設けられた各
給紙口２７〜２９に着脱可能にセットされており、給紙
ローラ３０〜３２の選択的な駆動によって、給紙口２７
〜２９にセットされている給紙カセット２３〜２５内の
転写シートの中の所定のものを給紙することができる。

【００１４】手差しテーブル２６や給紙カセット２３〜
２５から給紙される転写シートは、搬送ローラ３５〜４
２によって転写部に向け搬送される。この搬送される転
写シートは停止状態で待機しているタイミングローラ４
５に送り付けられて先端の整合によりスキューが防止さ
れるとともに、タイミングローラ４５の駆動開始時期に
よって転写部への給送タイミングを調整され、感光ドラ
ム２上に形成されている顕像の先端と転写シートの先端
とが一致するようになっている。

【００１５】自動原稿搬送装置５１は、プラテンガラス
６上に開いたり閉じたりできるように設けられている。
自動原稿搬送装置５１は本体１と電気的に接続され、か
つ所定位置に閉じられたことが図示しないスイッチによ
って検出されると、本体１と自動原稿搬送装置５１との
制御は互いに関連付けされ、本体１の動作モードが自動
原稿搬送モードに切換られる。

【００１６】自動原稿搬送モードは、自動原稿搬送装置
５１に設けられているスタートキー５２が操作されるこ
とにより、本体１が待機状態のまま自動原稿搬送装置５
１が動作を開始し、原稿送り出し部５５の原稿トレー５
３にセットされた原稿を次の搬送部５６のプラテンガラ
ス６とその上の搬送ベルト５７との間に送り出し、搬送
ベルト５７によってプラテンガラス６上の所定の露光位
置にまで搬送して停止させる。このとき自動原稿搬送装
置５１から本体１にスタート信号が発せられ複写動作が
スタートする。

【００１７】前記露光位置の原稿に対する最終の露光操
作が終了すると、本体１から自動原稿搬送装置５１にそ
の旨の信号が発せられ、自動原稿搬送装置５１は搬送ベ
ルト５７によって原稿を排紙トレイ５４上に排出する。

【００１８】露光光学系５は、ミラースキャン方式のも
のであり、投影レンズ６１の光軸方向の移動により複写
倍率を変更することができる。なお照明光源６２と第１
ミラー６３とを有する第１のスライダ６４はＶ／m
（Ｖ：感光ドラムの周速、m：複写倍率）の速度でスキ
ャン動作するのに対し、第２、第３のミラー６５，６６
を有する第２のスライダ６７がＶ／２mの速度で移動さ
れてスキャン中の各倍率に応じた光路長を一定に保って
いる。

【００１９】本体１は複写に際して転写シートを選択す
るモードとして、転写シートのサイズを自動的に選択す
る用紙自動選択モード（ＡＰＳモード）と、オペレータ
が転写シートのサイズを設定するマニュアルモードとを
有している。

【００２０】ＡＰＳモードは、複写倍率を固定し露光に
供される原稿のサイズとその固定倍率とから、最適な転
写シートサイズを判別して対応する給紙口を自動的に選
択し、選択された給紙口から転写シートを給紙する。

【００２１】マニュアルモードは、複写倍率、転写シー
トサイズを任意に選択して複写動作を行う。

【００２２】前記ＡＰＳモードでの原稿のサイズ検出等
のために、自動原稿搬送装置５１の搬送部５６の原稿挿
入口の近傍には、挿入される原稿のサイズや向きにかか
わりなく、原稿を検出することができるように配置され
て原稿の搬送方向のサイズすなわち原稿長さを検出する
原稿長さセンサ７２と、挿入される原稿の幅によって検
知、非検知の２状態をとる原稿幅センサ７３とが設けら
れ、この２つのセンサ７２，７３からの検出信号を本体
１側で受けることによって原稿のサイズ、向きを識別す
るようになっている。

【００２３】なお原稿のサイズ検出機構はこれに限られ
るものではなく、既に知られる種々のものを採用するこ
とができる。

【００２４】さらに給紙ユニット２１には前記各モード
にて自動選択され、またはマニュアル選択されたサイズ
の転写シートを複写に供するために、各給紙口２７〜２
９にセットされた給紙カセット２３〜２５内の転写シー
トの有無を検出するセンサ７５〜７７、またセットされ
ている給紙カセット２３〜２５に収容されている転写シ
ートの残量を検出するセンサ７８〜８０、さらに収容さ
れている転写シートのサイズを検出するセンサ８１〜８
３が設けられている。また各給紙口２７〜２９にセット
された給紙カセット２３〜２５から給紙があった場合こ
れを検出する給紙センサ８４〜８６も設けられている。
一方、本体１の手差し給紙口２２には転写シートが手差
しされたことを検出する手差しセンサ８７、また手差し
転写シートが給紙されたことを検出する手差し給紙セン
サ８８が設けられている。また前記各給紙口２７〜２９
および手差し給紙口２２から給紙された転写シートがタ
イミングローラ４５の直前に達したことを検出するセン
サ８９も設けられ、このセンサ８９による転写シートの
検出によって前記タイミングローラ４５をオンするタイ
ミングを図るようにしている。

【００２５】なお、本体１内には複写機構を駆動するメ
インモータ９１が設けられ、給紙ユニット２１には単独
の給紙モータ９２が設けられている。

【００２６】本体１には、図２に示すような操作パネル
１０１が設けられている。図２において１０２はコピー
スタートのためのプリントキー、１０３〜１１２は１〜
０までを置数するテンキー、１１３はコピー枚数等のク
リア、コピー動作の停止等に利用するクリア・ストップ
キー、１１４はＡＰＳモード、ＡＭＳモード（倍率自動
選択モード）、マニュアルの各モードを選択するモード
選択キー、１１５，１１６は複写倍率のアップキーおよ
びダウンキー、１１７は各種メッセイジ表示用のＬＣＤ
（液晶表示素子）表示部で、前記の置数、設定倍率等を
ユーザーに指示したりするのに用いられる。

【００２７】図３はこの複写機の本体１と操作パネル１
０１との間の接続関係を示している。

【００２８】本体１側に設けられたＣＰＵ（中央演算処
理装置）２００はこの複写機全体を制御しており、複写
機内の入出力をＲＯＭ（読み出し専用メモリ）２０３に
格納されたソフトウェアプログラムに従って処理する。
ＬＣＤコントローラ２０１は、ＣＰＵ２００によって表
示用ＲＡＭ（ランダム・アクセス・メモリ）２０５上に
展開されたＬＣＤ表示用データ信号ＬＤ０〜ＬＤ３を、
伝送経路２０９を通して操作パネル１０１側の遅延補正
回路２１５へ送信する。

【００２９】ここではデータ転送方式は４ビットパラレ
ル転送であり、ＬＣＤ表示用データＬＤ０〜ＬＤ３がク
ロック信号としてのＣＬＫ信号に同期して転送される。
ＣＬ１信号は、ＬＣＤ表示データＬＤ０〜ＬＤ３をラッ
チすることを示すラッチ信号であり、ＬＣＤユニット２
１２内のコモンドライバ（図示せず）がＬＣＤ表示部１
１７（図２参照）を走査するためのシフトクロックとし
ても用いられる。ＦＬＭ信号は１フレームの開始を示す
タイミング信号である。なお、図９に示すように、これ
らのＣＬＫ信号、ＦＬＭ信号、ＣＬ１信号およびＬＣＤ
表示用データＬＤ０〜ＬＤ３は、電源投入時等のリセッ
ト解除直後に、一旦同時に低レベルから高レベルに立ち
上げられる（基準信号）。

【００３０】本体側通信回路２０２は、ＬＥＤ（発光ダ
イオード）表示用データを含む出力データをシリアルデ
ータに変換して、伝送経路２１０を通して操作パネル１
０１側の通信回路２１１へ送信する。また、本体側通信
回路２０２は、操作パネル１０１側からシリアルに送ら
れてきたキーデータを受信してパラレルデータに変換
し、変換後のキーデータをＣＰＵ２００の要求に応じて
バス２０８に出力する。ＲＡＭ２０４は、ＣＰＵ２００
の処理データを一時的に格納するのに用いられ、バッテ
リー２０７によってバックアップされている。なお、拡
張Ｉ／Ｏ部２０６を介して、オプションの入出力装置に
よる入出力を行うことができる。

【００３１】なお、以下では説明の便宜上、伝送経路２
０９を通る過程でＦＬＭ信号、ＣＬ１信号およびＬＣＤ
表示用データＬＤＯ〜ＬＤ３（これらを「対象信号」と
いう。）に対して、ＣＬＫ信号が相対的に遅延するもの
とする。

【００３２】操作パネル１０１側に設けられた遅延補正
回路２１５は検出手段および補正手段として働く。すな
わち、本体１側から伝送経路２０９を通して送られてき
たＣＬＫ信号と残りのＣＬ１信号、ＦＬＭ信号およびＬ
ＣＤ表示用データＬＤＯ〜ＬＤ３との間の相対遅延量を
それぞれ検出するとともに、上記ＣＬＫ信号と残りのＣ
Ｌ１信号、ＦＬＭ信号およびＬＣＤ表示用データＬＤＯ
〜ＬＤ３との間の相対遅延量がそれぞれ一定の許容範囲
内になるように補正を行う(詳しくは後述する)。補正後
のＣＬＫ信号、ＣＬ１信号、ＦＬＭ信号およびＬＣＤ表
示用データＬＤＯ〜ＬＤ３はすべてＬＣＤユニット２１
２へ出力される。ＬＣＤユニット２１２はこれらのＣＬ
Ｋ信号、ＣＬ１信号、ＦＬＭ信号およびＬＣＤ表示用デ
ータＬＤＯ〜ＬＤ３に基づいて表示を行う。

【００３３】操作パネル側通信回路２１１は、本体側通
信回路２０２からシリアルに送られてきた出力データ
（ＬＥＤ表示用データ）を受信してパラレルデータに変
換し、変換後の出力データをＬＥＤ（ＬＥＤ駆動回路回
路を含む）２１３へ出力する。これにより、図示しない
各種ＬＥＤが駆動される。また、操作パネル側駆動回路
２１１は、キーマトリックス２１４のスキャンラインを
駆動してキーデータを取り込み、取り込んだキーデータ
をシリアルデータに変換した後、伝送経路２１０を通し
て本体１側の通信回路２０２へ送信する。

【００３４】図４に示すように、上述の遅延補正回路２
１５は、ＣＬＫ信号とＦＬＭ信号との間の相対遅延量を
検出してその補正を行う補正回路３２０と、ＣＬＫ信号
とＣＬ１信号との間の相対遅延量を検出してその補正を
行う補正回路３２１と、ＣＬＫ信号とＬＣＤ表示用デー
タＬＤＯ〜ＬＤ３との間の相対遅延量を検出してその補
正を行う補正回路３２２とを備えている。

【００３５】図５に示すように、各補正回路３２０，３
２１，３２２は同一の回路構成となっており、それぞ
れ、発振器３３６と、エッジ検出回路３３１および３３
２と、カウンタ３３３と、比較器３３４と、遅延回路３
３０と、タイマ３３５を備えている。

【００３６】発振器３３６は、ＣＬＫ信号よりも１桁以
上周波数が高い内部クロックを発生させる。

【００３７】エッジ検出回路３３１は、上記内部クロッ
クに基づくサンプリング処理によって対象信号の立ち上
がりエッジを検出し、その立ち上がりエッジを検出した
タイミングでカウンタ３３３のカウント値をクリアする
ためのカウンタクリア信号を出力する。

【００３８】エッジ検出回路３３２は、上記内部クロッ
クに基づくサンプリング処理によって対象信号の立ち上
がりエッジを検出し、ＣＬＫ信号の立ち上がりエッジを
検出し、その立ち上がりエッジを検出したタイミングで
カウンタ３３３のカウントを停止するためのカウンタス
トップ信号を出力する。

【００３９】タイマ３３５は、電源投入時等のリセット
解除直後に動作を開始し、動作開始時点から一定時間
（例えばＣＬＫ信号の２周期分に相当する時間）経過後
に、カウンタ３３３のカウント値を保持するためのカウ
ンタホールド信号を出力する。このカウンタホールド信
号は次回のリセット時点で解除される。

【００４０】カウンタ３３３は、図１０およびそのＩ部
を拡大した図１１に示すように、エッジ検出回路３３１
からのカウンタクリア信号を受けた時点でカウント値を
クリアして、発振器３３６が出力する内部クロックを計
数するカウント動作を行う。カウンタ３３３はエッジ検
出回路３３２からのカウンタストップ信号を受けた時点
でカウント動作を停止するとともに、タイマ３３５から
のカウンタホールド信号を受けた時点におけるカウント
値ｎをカウンタホールド信号が解除されるまで（すなわ
ち次回のリセット時点まで）保持する。したがって、カ
ウンタ３３３からは、カウント動作停止後から次回のリ
セットまでの一連のデータ伝送が行われる間、対象信号
とＣＬＫ信号との間の相対遅延量に相当する一定のカウ
ント値ｎが出力される。これにより、後述する相対遅延
量の補正を安定して行うことができる。

【００４１】比較器３３４は、カウンタ３３３からのカ
ウント値を５段階に分類して、対象信号とＣＬＫ信号と
の間の相対遅延量ｔのレベルに対応した選択信号を出力
する。すなわち、ＣＬＫ信号の周期をＴとしたとき、図
１２(a)に示すように相対遅延量ｔが０≦ｔ≦Ｔ／４の
範囲内にあれば選択信号Ａを出力し、図１２(b)に示す
ように相対遅延量ｔがＴ／４≦ｔ≦Ｔ／２の範囲内にあ
れば選択信号Ｂを出力し、図１２(c)に示すように相対
遅延量ｔがＴ／２≦ｔ≦３Ｔ／４の範囲内にあれば選択
信号Ｃを出力し、図１２(d)に示すように相対遅延量ｔ
が３Ｔ／４≦ｔ≦Ｔの範囲内にあれば選択信号Ｄを出力
し、図１２(e)に示すように相対遅延量ｔがＴ≦ｔ≦５
Ｔ／４の範囲内にあれば選択信号Ｅを出力する。なお、
このように相対遅延量ｔを０から５Ｔ／４までの範囲内
で分類するのは、現実の伝送経路では相対遅延量ｔがそ
の範囲内に収まるからである。

【００４２】遅延回路３３０は、比較器３３４から選択
信号Ａ，Ｂ，Ｃ，Ｄ，Ｅのうちのいずれか一つを受け
て、受けた選択信号に応じた遅延量だけ各対象信号を遅
延させる。詳しくは、遅延回路３３０は、図６に示すよ
うに、各対象信号に対して、遅延回路なし（遅延量０）
の経路、遅延回路３４０（遅延量Ｔ／４）が存在する経
路、遅延回路３４１（遅延量Ｔ／２）が存在する経路、
遅延回路３４２（遅延量３Ｔ／４）が存在する経路、遅
延回路３４３（遅延量Ｔ）が存在する経路の計５つの経
路を持っている。そして、比較器３３４から受けた選択
信号Ａ，Ｂ，Ｃ，ＤまたはＥに応じて、上記５つの経路
のうちのいずれか一つをセレクタ３４４によって選択す
る。つまり、図１２(a)に示すように相対遅延量ｔが０
≦ｔ≦Ｔ／４の範囲内にあれば、比較器３３４から選択
信号Ａを受けて遅延回路なしの経路を選択する。この結
果、対象信号に対する補正量（遅延量）は０となる。図
１２(b)に示すように相対遅延量ｔがＴ／４≦ｔ≦Ｔ／
２の範囲内にあれば、比較器３３４から選択信号Ｂを受
けて遅延回路３４０が存在する経路を選択する。この結
果、対象信号に対する補正量（遅延量）はＴ／４とな
る。図１２(c)に示すように相対遅延量ｔがＴ／２≦ｔ
≦３Ｔ／４の範囲内にあれば、比較器３３４から選択信
号Ｃを受けて遅延回路３４１が存在する経路を選択す
る。この結果、対象信号に対する補正量（遅延量）はＴ
／２となる。図１２(d)に示すように相対遅延量ｔが３
Ｔ／４≦ｔ≦Ｔの範囲内にあれば、比較器３３４から選
択信号Ｄを受けて遅延回路３４２が存在する経路を選択
する。この結果、対象信号に対する補正量（遅延量）は
３Ｔ／４となる。また、図１２(e)に示すように相対遅
延量ｔがＴ≦ｔ≦５Ｔ／４の範囲内にあれば、比較器３
３４からの選択信号Ｅを受けて遅延回路３４３が存在す
る経路を選択する。この結果、対象信号に対する補正量
（遅延量）はＴとなる。

【００４３】したがって、図１３に示すように、伝送経
路２０９を通して対象信号とＣＬＫ信号との間の相対遅
延量ｔが許容範囲を超えて０≦ｔ≦５Ｔ／４の範囲に広
がった状態で遅延補正回路２１５に伝送されたとして
も、補正後の相対遅延量ｔ′を安定して許容範囲内、こ
の例では０≦ｔ′≦Ｔ／４の範囲内に収めることができ
る。既に述べたように、ＣＬＫ信号および補正後の対象
信号（ＣＬ１信号、ＦＬＭ信号およびＬＣＤ表示用デー
タＬＤＯ〜ＬＤ３）はすべてＬＣＤユニット２１２へ出
力される。ＬＣＤユニット２１２はＣＬＫ信号と対象信
号との間の相対遅延量ｔ′が許容範囲内に入っているこ
とから、安定して正常に動作することができる。

【００４４】このように、遅延補正回路２１５は、リセ
ット解除直後のデータ伝送開始時に実際に検出したＣＬ
Ｋ信号と対象信号との間の相対遅延量ｔに基づいて、相
対遅延量ｔが一定の許容範囲内になるように対象信号を
遅延させるので、上記相対遅延量を安定して許容範囲内
に収めることができる。また、様々な伝送経路に対して
個々に調整を行うことなく適用できる。また、一定の遅
延定数を持つ遅延素子を用いて補正を行うわけではない
ので、多ビットの信号伝送を行うであっても遅延素子数
が増えてコスト高になるようなことがなく、遅延補正回
路２１５を比較的安価に構成することができる。

【００４５】図７は、図３中に示した本体側通信回路２
０２の内部構成を示している。この通信回路２０２は、
スタートビット認識／タイミング信号発生回路２４５
と、タイミング信号発生回路２４３と、シフトレジスタ
２４４および２４２と、キーデータレジスタ２４０と、
ＬＥＤデータレジスタ２４１を備えている。

【００４６】スタートビット認識／タイミング信号発生
回路２４５は、操作パネル側（通信回路２１１）から送
信されてくるシリアルデータを受けて、スタートビット
を認識するとシフトレジスタ２４４に対してイネーブル
信号を出力する。このイネーブル信号は、スタートビッ
ト認識から一連のシリアルデータが操作パネル側から送
信されてくる間継続して出力される。

【００４７】シフトレジスタ２４４は、スタートビット
認識／タイミング信号発生回路２４５からのイネーブル
信号によりアクティブとなる。そして、ＣＬＫ信号に同
期して、操作パネル側からのシリアルデータを取り込
む。この取り込まれたデータは、シフトレジスタ２４４
からキーデータレジスタ２４０ヘパラレルデータとして
出力される。

【００４８】キーデータレジスタ２４０は、スタートビ
ット認識／タイミング信号発生回路２４５が出力するラ
ッチ信号に応じて、シフトレジスタ２４４からのパラレ
ルデータを取り込む。キーデータレジスタ２４０のデー
タはバス２０８（図３参照）を介してＣＰＵ２００によ
って読み出される。

【００４９】ＬＥＤデータレジスタ２４１には、バス２
０８を介してＣＰＵ２００によってデータが書き込まれ
る。この書き込まれたデータは、パラレルデータとして
シフトレジスタ２４２へ出力される。タイミング信号発
生回路２４３が周期的に発生するイネーブル信号によっ
てシフトレジスタ２４２はアクティブとなり、スタート
ビットを付加した所定長のシリアルデータを操作パネル
側（通信回路２１１）へ送信する。

【００５０】図８は、図３中に示した操作パネル側通信
回路２１１の内部構成を示している。この通信回路２１
１は、タイミング信号発生回路２５０と、ラッチ回路２
５１、２５２および２５８と、セレクタ２５３と、シフ
トレジスタ２５４および２５７と、スタートビット認識
／タイミング信号発生回路２５６を備えている。

【００５１】タイミング信号発生回路２５０は、ＣＬＫ
信号に基づいて、キーマトリックス走査用の複数のスキ
ャン信号を発生するとともに、キーデータ用ラッチ回路
２５２に対するラッチ信号、監視データ用ラッチ回路２
５１に対するラッチ信号、セレクタ２５３に対するセレ
クタ信号およびシフトレジスタ２５４に対するイネーブ
ル信号を発生する。これにより、キーマトリックスデー
タをシフトレジスタ２５４へ順次転送するとともに、監
視データをシフトレジスタ２５４へ転送する。そして、
所定の順番でキーデータをシフトレジスタ２５４から本
体側（通信回路２０２）へＣＬＫ信号に同期して転送す
ることができる。また、タイミング信号発生回路２５０
は、キーマトリックス走査用スキャン信号に対応したコ
ードデータとスタートビットをキーデータ用ラッチ回路
２５２およびび監視データ用ラッチ回路２５１へ出力す
る。このコードデータに基づいて、本体側通信回路２０
２は所定データを所定のレジスタに格納することができ
る。

【００５２】スタートビット認識／タイミング信号発生
回路２５６は、本体側通信回路２０２から送信されてく
るシリアルデータを受けて、スタートビットを認識する
とシフトレジスタ２５７に対してイネーブル信号を出力
する。

【００５３】シフトレジスタ２５７は、スタートビット
認識／タイミング信号発生回路２５６からのイネーブル
信号によりアクティブとなる。そして、ＣＬＫ信号に同
期して、本体側通信回路２０２から送信されてくる出力
データ(ＬＥＤ表示用データ)をシリアルデータとして取
り込む。シフトレジスタ２５７がデータを所定ビット長
取り込むと、スタートビット認識／タイミング信号発生
回路２５６がラッチ回路２５８に対してラッチ信号を出
力する。これにより、ラッチ回路２５８は、シフトレジ
スタ２５７から出力データをパラレルデータとして受け
て一旦保持し、ＬＥＤ２１３へ出力する。

【００５４】なお、この実施の形態は、この発明のデー
タ伝送装置を複写機に適用した場合について述べたが、
当然ながらそれに限られるものではなく、この発明は複
写機以外の電子情報機器に広く適用することができる。

【００５５】

【発明の効果】以上より明らかなように、請求項１のデ
ータ伝送装置では、実際に検出した相対遅延量に基づい
て、相対遅延量が一定の許容範囲内になるようにデータ
信号またはクロック信号を遅延させるので、データ信号
とクロック信号との間の相対遅延量を安定して許容範囲
内に収めることができる。また、様々な伝送経路に対し
て個々に調整を行うことなく適用できる。また、一定の
遅延定数を持つ遅延素子を用いて補正を行うわけではな
いので、多ビットの信号伝送を行うであっても遅延素子
数が増えてコスト高になるようなことがなく、比較的安
価に構成することができる。

【００５６】請求項２に記載のデータ伝送装置は、デー
タ伝送開始時に検出した相対遅延量をデータ伝送終了時
まで検出手段が保持するので、その相対遅延量取得時点
から一連のデータ伝送が行われる間、データ信号または
クロック信号に対して上記補正手段による一定量の補正
を継続して行うことができる。したがって、データ信号
とクロック信号との間の相対遅延量の補正を安定して行
うことができる。

【図面の簡単な説明】

【図１】 この発明のデータ伝送装置を適用した複写機
の全体構成を示す図である。

【図２】 上記複写機の操作パネルを示す図である。

【図３】 複写機の本体と操作パネルとの間の電気系統
の接続関係を示すブロック図である。

【図４】 図３中の遅延補正回路の概略構成を示すブロ
ック図である。

【図５】 図４中の各補正回路の構成を示すブロック図
である。

【図６】 図５中の遅延回路の構成を示すブロック図で
ある。

【図７】 図３中の本体側通信回路の構成を示すブロッ
ク図である。

【図８】 図３中の操作パネル側通信回路の構成を示す
ブロック図である。

【図９】 リセット解除直後に本体側から操作パネル側
へ送信される基準信号を示す図である。

【図１０】 上記遅延補正回路内の信号波形を示す図で
ある。

【図１１】 図１０におけるＩ部を拡大して示す図であ
る。

【図１２】 様々な相対遅延量とそれに対する補正量を
示す図である。

【図１３】 本体側から送信されたＣＬＫ信号および対
象信号と、伝送経路を通ることによるＣＬＫ信号と対象
信号との間の相対遅延量と、上記遅延補正回路による補
正後の相対遅延量との関係を模式的に示す図である。

【図１４】 伝送経路を通ることによるＣＬＫ信号と対
象信号との間の相対遅延量を一般的に示す図である。

【符号の説明】

１ 本体 １０１ 操作パネル ２１５ 遅延補正回路 ３２０，３２１，３２２ 補正回路 ３３１，３３２ エッジ検出回路 ３３３ カウンタ ３３４ 比較器 ３３０ 遅延回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 データ信号を一定周期のクロック信号と
   同期させて、送信側から受信側へ伝送経路を通して伝送
   するデータ伝送装置において、 上記伝送経路の受信側で、上記データ信号とクロック信
   号との間の相対遅延量を検出する検出手段と、 上記検出手段が検出した相対遅延量に基づいて、上記デ
   ータ信号とクロック信号との間の相対遅延量が一定の許
   容範囲内になるように上記データ信号またはクロック信
   号を遅延させる補正を行う補正手段を備えたことを特徴
   とするデータ伝送装置。
2. 【請求項２】 請求項１に記載のデータ伝送装置におい
   て、 上記検出手段は、データ伝送開始時に上記相対遅延量を
   検出し、データ伝送終了時までこの検出した相対遅延量
   を保持することを特徴とするデータ伝送装置。