JPH10210399A - ブロック走査及びラスター走査のためのメモリアドレス算出装置並びにその方法 - Google Patents

ブロック走査及びラスター走査のためのメモリアドレス算出装置並びにその方法

Info

Publication number
JPH10210399A
JPH10210399A JP33464097A JP33464097A JPH10210399A JP H10210399 A JPH10210399 A JP H10210399A JP 33464097 A JP33464097 A JP 33464097A JP 33464097 A JP33464097 A JP 33464097A JP H10210399 A JPH10210399 A JP H10210399A
Authority
JP
Japan
Prior art keywords
count value
horizontal
image data
memory
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33464097A
Other languages
English (en)
Inventor
Koko Kin
庚晧 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH10210399A publication Critical patent/JPH10210399A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T9/00—Image coding
    • G06T9/007—Transform coding, e.g. discrete cosine transform
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/625—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using discrete cosine transform [DCT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Discrete Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Color Television Systems (AREA)
  • Memory System (AREA)
  • Image Input (AREA)

Abstract

(57)【要約】 【課題】 メモリアドレスに関するハードウエアの機能
を統合したブロック走査及びラスター走査のためのメモ
リアドレス算出装置並びにその方法を提供することを目
的とする。 【解決手段】 メモリに画像データを格納するための書
込み信号又は画像データを引出すための読出信号により
順次にカウント値を増加させる水平カウンタ６００と、
画像データに含まれた水平同期信号により順次にカウン
ト値を増加させる垂直カウンタ６１０と、水平カウント
値と垂直カウント値により制御信号に応じてラスター走
査のためのアドレスを算出したりブロック走査のための
アドレスを算出するアドレス交換器６２０とを含む構成
とした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＪＰＥＧ(Joint Pho
tographic Coding Experts Group)又はＭＰＥＧ(Moving
Picture Experts Group)信号処理過程で画像データを
メモリに臨時格納したり、メモリに格納された画像デー
タを引出すためのメモリアドレスを算出する装置及びそ
の方法に係り、特にＤＣＴ(Discrete Cosine Transfor
m)ブロック走査のためのメモリアドレス算出機能とラス
ター走査(Raster Scan)のためのメモリアドレス算出機
能とを統合した画像処理装置のメモリアドレス算出装置
及びその方法に関する。
【０００２】
【従来の技術】図１は従来の方法による画像データ圧縮
装置を示したブロック図である。外部入力画像信号はＡ
／Ｄ変換器(Analog−to−Digital Converter)１００に
より変換されて複合データになる。次に、複合データは
輝度／カラー分離器１１０によりＹ,Ｃｒ,Ｃｂデータに
変換される。Ｙ,Ｃｒ,ＣｂデータはＡ／Ｄ変換された順
番通りにメモリ１３０内に格納されるが、この際のメモ
リアドレスラインはラスター走査アドレス発生器１４０
の出力に連結される。
【０００３】この際、水平同期信号はラスターラインが
次のラスターラインに変わるように制御し、垂直同期信
号は一つのフィールド又はフレームの終了を知らせる。
画像データ圧縮器１２０が前述の方式によりメモリ１３
０に格納されたデータに対してＤＣＴを行う時には、画
像データ圧縮器１２０は８×８ブロック(４×４にして
もよい)順番通りにメモリ１３０に格納されたデータを
読出しするようになり、この際のメモリアドレスライン
はブロック走査アドレス発生器１５０の出力に連結され
る。
【０００４】図２は従来の方法による画像データ復元装
置を示したブロック図である。復元過程は圧縮過程の手
順と反対に行われる。すなわち、圧縮されたデータを画
像データ復元器２００にて復元するためには、メモリア
ドレスラインがブロック走査アドレス発生器１５０の出
力に連結される。一方、輝度／カラーデータを輝度／カ
ラー結合器２１０にて複合データに結合するためには、
メモリアドレスラインがラスター走査アドレス発生器１
４０の出力に連結されて処理される。次に、Ｄ／Ａ変換
器２２０により画像信号が復元される。
【０００５】前述したように、従来の方式によるメモリ
アドレス算出装置はラスター走査のためのメモリアドレ
スの指定とブロック走査のためのメモリアドレスの指定
に応じる別途のアドレス生成器が設けられることによ
り、多くのハードウエアが要求され、ハードウエアの設
計が複雑になり、設計コストも高くつく。
【０００６】
【発明が解決しようとする課題】本発明は前記の問題を
解決するために案出されたものであり、ＤＣＴブロック
の大きさが固定されている画像圧縮及び復元システムの
場合アドレス生成過程における一定な規則性に着目し
て、ラスター走査アドレス発生器とブロック走査アドレ
ス発生器の機能を統合した一つのアドレス生成器を有す
るブロック走査とラスター走査のためのメモリアドレス
算出装置及びその方法を提供するにその目的がある。
【０００７】
【課題を解決するための手段】前記目的を達成するため
に本発明による水平解像度がＨで、垂直解像度がＶであ
る画像データを処理する画像処理装置に備えられ、画像
データをメモリに格納したり、前記メモリに格納された
画像データを引出すためのメモリアドレスを算出するメ
モリアドレス算出装置は、前記メモリに前記画像データ
を格納するための書込み信号又は前記画像データを引出
すための読出信号を入力されて順次にカウント値を増加
させるＮ(ＮはＨ≦２Nを満たす最小整数)ビットの水平
カウンタと、前記画像データに共に含まれる水平同期信
号を入力されて順次にカウント値を増加させるＭ(Ｍは
Ｖ≦２Mを満たす最小整数)ビットの垂直カウンタと、前
記水平カウンタ及び前記垂直カウンタから各々水平カウ
ント値と垂直カウント値を入力されて、制御信号に応じ
てラスター走査のためのアドレスを算出したりブロック
走査のためのアドレスを算出するアドレス交換器とを含
むことを特徴とする。
【０００８】かつ、前記他の目的を達成するために、本
発明による水平解像度がＨで、垂直解像度がＶである画
像データを処理する画像処理装置に備えられ、前記画像
データをメモリに格納したり、前記メモリに格納された
画像データを引出すためのメモリアドレスを算出する方
法は、前記画像データを前記メモリに格納するための書
込み信号又は前記画像データを前記メモリから引出すた
めの読出信号により順次に増加されたＮビット(ＮはＨ
≦２Nを満たす最小整数)の水平カウント値を算出する第
１段階と、前記画像データに共に含まれる水平同期信号
により順次に増加されたＭビット(ＭはＶ≦２Mを満たす
最小整数)の垂直カウント値を算出する第２段階と、前
記第１段階で算出された水平カウント値と前記第２段階
で算出された垂直カウント値を組み合せて、制御信号に
応じて、ラスター走査のためのメモリアドレスを算出し
たりブロック走査のためのメモリアドレスを算出する第
３段階とを含むことを特徴とする。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を添付
した図面に基づき更に詳細に説明する。図５は本発明に
よる画像処理装置のうちＪＰＥＧ画像圧縮装置を示した
ブロック図である。図１と比較してみると、本発明は従
来のラスター走査アドレス発生器１４０とブロック走査
アドレス発生器１５０とを統合して一つのアドレス発生
器５００として設ける。
【００１０】図６は図５によるアドレス発生器５００の
一実施の形態に対する構成を示したブロック図である。
図６によると、アドレス発生器５００は水平カウンタ６
００、垂直カウンタ６１０及びアドレス交換器６２０と
を含む。水平カウンタ６００は画像の水平位置をカウン
トし、垂直カウンタ６１０は画像の垂直位置をカウント
する。アドレス交換器６２０は垂直カウンタ６１０及び
輝度／カラー分離器１１０又は輝度／カラー結合器で要
求するラスター走査方式のメモリアドレス連結と画像デ
ータ圧縮器１２０又は画像データ復元器で要求するＤＣ
Ｔブロック走査方式のメモリアドレス連結で交換してく
れる。
【００１１】ラスター走査過程とブロック走査過程を説
明すると次の通りである。画像の大きさを水平３２ピク
セル、垂直２４ピクセルとする場合、入力されるアナロ
グビデオ信号はデジタル画像データにＡ／Ｄ変換され
て、変換された順番通りに図３のようにメモリに格納さ
れる。メモリ０番地にはラスターライン０の１番データ
が格納され、１番地にはラスターライン０の２番デー
タ、２番地にはラスターライン０の３番データが格納さ
れ、同一な方法でメモリ３１番地にはラスターライン０
の３２番データが格納される。次に、メモリ３２番地に
はラスターライン１の１番データが格納され、引き続き
同一な方法により３２×２４個のメモリ領域が順番に満
たされる。
【００１２】一般に、画像データの圧縮時、メモリ内で
前述のようにラスター走査順に格納された画像データは
画像データの相関性を高めて圧縮効率を向上させるため
に８×８又は４×４ブロックの画像データでＤＣＴを行
うようになる。したがって、メモリに格納されている画
像データをブロック順に走査する必要がある。図４に示
したように、ラスター走査順にメモリに格納されている
画像データは次のように８×８ブロック単位で走査され
る。
【００１３】一番目のブロックは、 ラスターライン０：0,1,2,3,4,5,6,7, ラスターライン１：32,33,34,35,36,37,38,39 ラスターライン２：64,65,66,67,68,69,70,71 ラスターライン３：96,97,98,99,100,101,102,103 ラスターライン４：128,129,130,131,132,133,134,135 ラスターライン５：160,161,162,163,164,165,166,167 ラスターライン６：192,193,194,195,196,197,198,199 ラスターライン７：224,225,226,227,228,229,230,231 から構成され、二番目のブロックは、 ラスターライン０：8,9,10,11,12,13,14,15 ラスターライン１：40,41,42,43,44,45,46,47, ラスターライン２：72,73,74,75,76,77,78,79 ラスターライン３：104,105,106,107,108,109,110,111 ラスターライン４：136,137,138,139,140,141,142,143 ラスターライン５：168,169,170,171,172,173,174,175 ラスターライン６：200,201,202,203,204,205,206,207 ラスターライン７：232,233,234,235,236,237,238,239 から構成される。同じ方法によりブロック３,４,５,６,
７,８,９,１０を構成する。
【００１４】画像の水平解像度をＨとする時、水平カウ
ンタ６００はＮ個の出力ラインを有する(ＮはＨ≦２Nを
満たす最小整数)。水平カウンタ６００は前記メモリ１
３０にデータを格納するための書込み信号又はデータを
引出すための読出信号によりカウント値を順次に増加し
ながら、カウント値を出力ラインに伝達する。水平カウ
ンタ６００に格納された値はＨになるか、画像データに
共に含まれた水平同期信号が感知される場合、０にリセ
ットされる。
【００１５】画像の垂直解像度をＶとする時、垂直カウ
ンタ６１０はＭ個の出力ラインを有する(ＭはＶ≦２Mを
満たす最小整数)。垂直カウンタ６１０は水平同期信号
によりカウント値を順次に増加しながら、カウント値を
出力ラインに伝達する。垂直カウンタ６１０に格納され
た値はＶになるか、画像データに共に含まれる垂直同期
信号が感知される場合、０にリセットされる。
【００１６】輝度／カラー分離器１１０又は輝度／カラ
ー結合器からラスター走査を要求する信号が発生した場
合、アドレス交換器６２０は水平カウンタ６００の出力
ラインを下位メモリアドレスラインに、そして垂直カウ
ンタ６１０の出力ラインをメモリアドレスラインに連結
する。一方、画像データ圧縮器１２０又は画像データ復
元器からＤＣＴブロック走査を要求する信号が発生する
場合、アドレス交換器６２０は水平カウンタ６００の下
位Ｋ個の出力ライン、水平カウンタ６００の(２×Ｋ＋
１)番目の出力ラインから最後の出力ライン、垂直カウ
ンタ６１０の下位Ｋ個の出力ライン、水平カウンタ６０
０の(Ｋ＋１)番目の出力ラインから(２×Ｋ)番目の出力
ライン、垂直カウンタ６１０の(Ｋ＋１)番目の出力ライ
ンから最後の出力ラインの順にメモリアドレスラインに
連結する(ここで、ＫはＤＣＴブロックの大きさがＢ×
Ｂである時、Ｂ＝２Kを満たす値である)。アドレス交換
器６２０でＤＣＴブロックの大きさが８×８で、Ｋ値が
３であるか、ＤＣＴブロックの大きさが４×４で、Ｋ値
が２であることが一番望ましい。
【００１７】以下、本発明の一実施の形態の動作を詳細
に説明する。圧縮しようとする画像の大きさが水平に６
４０ピクセルで、垂直に４８０ラインだとすると、６４
０≦２Nを、４８０≦２Mを満たす最小整数はＮ＝１０、
Ｍ＝９になり、必要なアドレスラインの総数はＮ＋Ｍ＝
１９個である。まず、アナログ画像信号はＡ／Ｄ変換さ
れ、変換された復号データは輝度／カラー分離された
後、Ｙ,Ｃｒ,Ｃｂデータに変換される。前記変換された
Ｙ,Ｃｒ,Ｃｂデータはラスター走査順にメモリに格納さ
れる。
【００１８】したがって、アドレス発生器５００は図７
に示したようにメモリアドレスラインにラスター走査順
番のための信号を出力する。ラスター走査方式で、アド
レス発生器５００のメモリアドレスラインＡ０からＡ９
までは水平カウンタ６００のＮ０からＮ９までの出力に
連結され、アドレス発生器５００のメモリアドレスライ
ンＡ１０からＡ１８までは垂直カウンタ６１０のＭ０か
らＭ８までの出力に連結される。
【００１９】このようにメモリに６４０×４８０の画像
データがすべて格納されると、そのデータをブロック走
査順に読出してブロック別に圧縮(すなわち、ＤＣＴ変
換、量子化、ハーフマンコーディングなど)を開始す
る。ブロック走査順にデータを読出しするためにはアド
レス生成部５００の水平カウンタ６００及び垂直カウン
タ６１０はラスター走査順と同一な方式により動作する
が、Ａ３からＡ１２のメモリアドレスラインは図７に示
した太線で示したように変わる。
【００２０】すなわち、水平カウンタ６００の出力Ｎ
３,Ｎ４,Ｎ５がメモリアドレスラインＡ１０,Ａ１１,Ａ
１２に連結され、水平カウンタ６００の出力Ｎ６,Ｎ７,
Ｎ８,Ｎ９,Ｍ０,Ｍ１およびＭ２は各々メモリアドレス
ラインＡ３からＡ９へと順番に割り当てられる。ブロッ
ク走査順にデータを読出しする時の水平同期信号と垂直
同期信号はＪＰＥＧ圧縮過程で出力される信号を用いた
り、水平カウンタ６００は０から６９３までカウントし
垂直カウンタ６１０は０から４７９までカウントされる
ように設計して用いることができる。
【００２１】なお、本発明による画像処理装置を構成す
る画像復元装置の従来のもの（図２参照）と異なる点
は、アドレス発生器５００が、メモリ１３０、画像デー
タ復元器、輝度／カラー結合器に接続されて構成された
ことであり、圧縮されたデータを復元する過程は圧縮過
程の逆動作により行われる。
【００２２】
【発明の効果】以上、述べたように本発明によると、ラ
スター走査のためのメモリアドレス算出機能とブロック
走査のためのメモリアドレス算出機能とを統合すること
により、装置の具現に必要なハードウエアの部品点数を
減らすことができ、装置の設計が簡単化されて開発コス
トを節減できる。
【図面の簡単な説明】
【図１】 従来の方法による画像圧縮装置を示したブロ
ック図である。
【図２】 従来の方法による画像復元装置を示したブロ
ック図である。
【図３】 Ａ／Ｄ変換後の画像データをメモリに格納す
る手順を示した図表である。
【図４】 図３により格納された画像データから構成さ
れるＤＣＴブロックを示した図表である。
【図５】 本発明による画像圧縮装置を示したブロック
図である。
【図６】 図５によるアドレス発生器の一実施の形態に
対する構成を示したブロック図である。
【図７】 図６による水平カウンタ及び垂直カウンタの
出力ラインとメモリアドレスラインとの関係を示した図
表である。
【符号の説明】
１３０ メモリ ６００ 水平カウンタ ６１０ 垂直カウンタ ６２０ アドレス交換器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ // Ｇ０９Ｇ 1/16 Ｈ０４Ｎ 7/133 Ｚ

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 水平解像度がＨで、垂直解像度がＶであ
    る画像データを処理する画像処理装置に備えられ、画像
    データをメモリに格納したり、前記メモリに格納された
    画像データを引出すためのメモリアドレスを算出するメ
    モリアドレス算出装置において、 前記メモリに前記画像データを格納するための書込み信
    号又は前記画像データを引出すための読出信号により順
    次にカウント値を増加させるＮ(ＮはＨ≦２Nを満たす最
    小整数)ビットの水平カウンタと、 前記画像データに含まれた水平同期信号により順次にカ
    ウント値を増加させるＭ(ＭはＶ≦２Mを満たす最小整
    数)ビットの垂直カウンタと、 前記水平カウント値と垂直カウント値により制御信号に
    応じてラスター走査のためのアドレスを算出したりブロ
    ック走査のためのアドレスを算出するアドレス交換器と
    を含むことを特徴とする画像処理装置のメモリアドレス
    算出装置。
  2. 【請求項２】 前記画像処理装置は画像圧縮装置である
    ことを特徴とする請求項１に記載の画像処理装置のメモ
    リアドレス算出装置。
  3. 【請求項３】 前記画像処理装置は画像復元装置である
    ことを特徴とする請求項１に記載の画像処理装置のメモ
    リアドレス算出装置。
  4. 【請求項４】 前記水平カウンタは、 前記メモリに前記画像データを格納するための書込み信
    号又は前記画像データを引出すための読出信号によりカ
    ウント値を順次に増加させて、前記カウント値がＨであ
    る場合に０にリセットし、 前記垂直カウンタは、 前記水平同期信号により順次にカウント値を増加させ
    て、前記カウント値がＶである場合に０にリセットする
    ことを特徴とする請求項１に記載の画像処理装置のメモ
    リアドレス算出装置。
  5. 【請求項５】 前記水平カウンタは、 前記メモリに前記画像データを格納するための書込み信
    号又は前記画像データを引出すための読出信号によりカ
    ウント値を順次に増加させて、前記水平同期信号により
    前記カウント値を０にリセットし、 前記垂直カウンタは、 前記水平同期信号によりカウント値を順次に増加させ
    て、前記画像データに含まれた垂直同期信号により前記
    カウント値を０にリセットすることを特徴とする請求項
    １に記載の画像処理装置のメモリアドレス算出装置。
  6. 【請求項６】 前記アドレス交換器は、 前記制御信号がラスター走査を要求する信号であれば、
    前記水平カウンタから入力された水平カウント値を下位
    Ｎビットメモリアドレスとし、前記垂直カウンタから入
    力された垂直カウント値を上位Ｍビットメモリアドレス
    としてメモリアドレスを算出し、前記制御信号がブロッ
    ク走査を要求する信号であれば、前記水平カウント値の
    下位Ｋビット、前記水平カウント値の(２×Ｋ＋１)番目
    のビットからＮ番目のビット、前記垂直カウント値の下
    位Ｋビット、前記水平カウント値の(Ｋ＋１)番目のビッ
    トから(２×Ｋ)番目のビット、前記垂直カウント値の
    (Ｋ＋１)番目のビットからＭ番目のビットの順にメモリ
    アドレスを算出すること(ここで、Ｋはブロックの大き
    さがＢ×Ｂである時、Ｂ＝２Kを満たす値である)を特徴
    とする請求項１に記載の画像処理装置のメモリアドレス
    算出装置。
  7. 【請求項７】 前記アドレス交換器は、ブロックの大き
    さが８×８で、Ｋ値が３であることを特徴とする請求項
    ６に記載の画像処理装置のメモリアドレス算出装置。
  8. 【請求項８】 前記アドレス交換器は、ブロックの大き
    さが４×４で、Ｋ値が２であることを特徴とする請求項
    ６に記載の画像処理装置のメモリアドレス算出装置。
  9. 【請求項９】 水平解像度がＨで、垂直解像度がＶであ
    る画像データを処理する画像処理装置に備えられ、前記
    画像データをメモリに格納したり、前記メモリに格納さ
    れた画像データを引出すためのメモリアドレスを算出す
    る方法において、 前記画像データを前記メモリに格納するための書込み信
    号又は前記画像データを前記メモリから引出すための読
    出信号により順次に増加されたＮビット(ＮはＨ≦２Nを
    満たす最小整数)の水平カウント値を算出する第１段階
    と、 前記画像データに含まれた水平同期信号により順次に増
    加されたＭビット(ＭはＶ≦２Mを満たす最小整数)の垂
    直カウント値を算出する第２段階と、 前記水平カウント値と垂直カウント値を組み合せて、制
    御信号に応じて、ラスター走査のためのメモリアドレス
    を算出したりブロック走査のためのメモリアドレスを算
    出する第３段階とを含むことを特徴とする画像処理装置
    におけるメモリアドレス算出方法。
  10. 【請求項１０】 前記第１段階は、 前記画像データを前記メモリに格納するための書込み信
    号又は前記画像データを前記メモリから引出すための読
    出信号により、前記水平カウント値を順次に増加させる
    段階と、 前記水平カウント値がＨである場合、前記水平カウント
    値を０にリセットする段階とを含み、 前記第２段階は、 前記水平同期信号により、前記垂直カウント値を順次に
    増加させる段階と、 前記垂直カウント値がＶである場合、前記垂直カウント
    値を０にリセットする段階とを含むことを特徴とする請
    求項９に記載の画像処理装置におけるメモリアドレス算
    出方法。
  11. 【請求項１１】 前記第１段階は、 前記画像データを前記メモリに格納するための書込み信
    号又は前記画像データを前記メモリから引出すための読
    出信号により、前記水平カウント値を順次に増加させる
    段階と、 前記水平同期信号により前記水平カウント値を０にリセ
    ットする段階とを含み、 前記第２段階は、 前記水平同期信号により、前記垂直カウント値を順次に
    増加させる段階と、 前記画像データに含まれた垂直同期信号により、前記垂
    直カウント値を０にリセットする段階とを含むことを特
    徴とする請求項９に記載の画像処理装置におけるメモリ
    アドレス算出方法。
  12. 【請求項１２】 前記第３段階は、 前記制御信号がラスター走査を要求する信号である場合
    には、前記Ｎビットの水平カウント値を下位メモリアド
    レスとし、前記Ｍビットの垂直カウント値を上位メモリ
    アドレスとして(Ｍ＋Ｎ)ビットのメモリアドレスを算出
    する段階と、 前記制御信号がブロック走査を要求する信号である場合
    には、前記水平カウント値の下位Ｋビット、前記水平カ
    ウント値の(２×Ｋ＋１)番目のビットから最後のビッ
    ト、前記垂直カウント値の下位Ｋ個のビット、前記水平
    カウント値の(Ｋ＋１)番目のビットから(２×Ｋ)番目の
    ビット、前記垂直カウント値の(Ｋ＋１)番目のビットか
    ら最後のビットの順にメモリアドレスの下位ビットで上
    位ビットを算出する段階(ここで、ＫはＤＣＴブロック
    の大きさがＢ×Ｂの時、Ｂ＝２Kを満たす値である)とか
    らなることを特徴とする請求項９に記載の画像処理装置
    におけるメモリアドレス算出方法。
JP33464097A 1996-12-04 1997-12-04 ブロック走査及びラスター走査のためのメモリアドレス算出装置並びにその方法 Pending JPH10210399A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960061663A KR100207705B1 (ko) 1996-12-04 1996-12-04 Dct 블럭과 래스터 스캔을 위한 메모리 주소지정장치 및 그 방법
KR199661663 1996-12-04

Publications (1)

Publication Number Publication Date
JPH10210399A true JPH10210399A (ja) 1998-08-07

Family

ID=19485697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33464097A Pending JPH10210399A (ja) 1996-12-04 1997-12-04 ブロック走査及びラスター走査のためのメモリアドレス算出装置並びにその方法

Country Status (3)

Country Link
US (1) US5982396A (ja)
JP (1) JPH10210399A (ja)
KR (1) KR100207705B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010091304A (ja) * 2008-10-03 2010-04-22 Furuno Electric Co Ltd レーダ装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670960B1 (en) 2000-09-06 2003-12-30 Koninklijke Philips Electronics N.V. Data transfer between RGB and YCRCB color spaces for DCT interface
KR100353894B1 (ko) * 2000-10-13 2002-09-27 (주)엠씨에스로직 제이펙 화상 데이터 버퍼링을 위한 메모리 구조 및 주소어드레스 방법
US6940523B1 (en) 2000-11-15 2005-09-06 Koninklijke Philips Electronics N.V. On the fly data transfer between RGB and YCrCb color spaces for DCT interface
US7379609B2 (en) * 2002-07-19 2008-05-27 Samsung Electronics Co., Ltd. Image processing apparatus and method for conversion between raster and block formats
KR100502413B1 (ko) * 2002-11-07 2005-07-19 삼성전자주식회사 라스터 스캔 순서 화상 데이터와 블록 스캔 순서 화상데이터 사이의 변환을 위한 화상 처리 장치 및 방법
KR20040051451A (ko) * 2002-12-12 2004-06-18 아스텔 주식회사 래스터-블록 변환기
US7499044B2 (en) * 2003-10-30 2009-03-03 Silicon Graphics, Inc. System for synchronizing display of images in a multi-display computer system
US7304646B2 (en) * 2004-08-19 2007-12-04 Sony Computer Entertainment Inc. Image data structure for direct memory access
KR100614652B1 (ko) * 2004-11-10 2006-08-22 삼성전자주식회사 전력 소모가 감소된 화상 처리 장치 및 방법
US20150109486A1 (en) * 2013-10-17 2015-04-23 Nvidia Corporation Filtering extraneous image data in camera systems

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343243A (en) * 1992-01-07 1994-08-30 Ricoh Company, Ltd. Digital video camera
KR0166717B1 (ko) * 1992-06-18 1999-03-20 강진구 가변화면분할기법을 이용한 부호화/복호화방법 및 장치
JPH0620034A (ja) * 1992-07-02 1994-01-28 Nec Corp 画像処理用アドレス生成回路
DE69421103T2 (de) * 1993-01-22 2000-06-08 Matsushita Electric Industrial Co., Ltd. Programmgesteuertes Prozessor
JPH06327002A (ja) * 1993-05-11 1994-11-25 Olympus Optical Co Ltd 動画像符号化装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010091304A (ja) * 2008-10-03 2010-04-22 Furuno Electric Co Ltd レーダ装置

Also Published As

Publication number Publication date
KR100207705B1 (ko) 1999-07-15
US5982396A (en) 1999-11-09
KR19980043709A (ko) 1998-09-05

Similar Documents

Publication Publication Date Title
JP3447771B2 (ja) 画像データの符号化方法及び復元方法並びに装置
CN100477788C (zh) 图像处理显示装置和图像处理显示方法
US20080247653A1 (en) Method and apparatus for parallelization of image compression encoders
US20010043282A1 (en) Multi-function USB video capture chip using bufferless data compression
EP0611511A1 (en) Device for decompressing video data for independently compressed even and odd data fields.
JP3303869B2 (ja) 画像符号化方法、画像符号化装置、画像復号化方法
KR100207705B1 (ko) Dct 블럭과 래스터 스캔을 위한 메모리 주소지정장치 및 그 방법
US7542611B2 (en) Image processing apparatus and method for converting first code data sets into second code data for JPEG 2000 and motion JPEG 2000
JP3202433B2 (ja) 量子化装置、逆量子化装置及び画像処理装置並びに量子化方法、逆量子化方法及び画像処理方法
JPH08186814A (ja) 画像圧縮装置
JP3302091B2 (ja) 符号化装置及び符号化方法
JP3406924B2 (ja) 画像処理装置及びその方法
JP2776284B2 (ja) 画像符号化装置
JP2006203270A (ja) 画像圧縮方法および画像圧縮装置
JP2791410B2 (ja) 圧縮画像データ抽出装置
JP2004096354A (ja) 画像処理装置、画像処理方法及び撮像装置
JP3392949B2 (ja) 画像圧縮装置および画像伸張装置
KR100530745B1 (ko) 고해상도 영상신호를 저해상도 디스플레이 장치에 디스플레이하는 디스플레이 방법
JP3194757B2 (ja) 電子カメラ装置
JP3004335B2 (ja) ノイズ低減装置
KR100210124B1 (ko) 영상복호화기의 데이터 디포맷팅 회로
JPH07298212A (ja) テレシネ装置、画像レート変換装置及び画像圧縮装置
JPH1075463A (ja) 画像圧縮装置および画像伸張装置
JPH0678291A (ja) 動画像処理方法
JPS63227271A (ja) 静止画の階層的伝送方式