JPH10214911A - 半導体装置搭載用基板 - Google Patents
半導体装置搭載用基板Info
- Publication number
- JPH10214911A JPH10214911A JP1400397A JP1400397A JPH10214911A JP H10214911 A JPH10214911 A JP H10214911A JP 1400397 A JP1400397 A JP 1400397A JP 1400397 A JP1400397 A JP 1400397A JP H10214911 A JPH10214911 A JP H10214911A
- Authority
- JP
- Japan
- Prior art keywords
- land
- substrate
- lands
- mounting
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】半田バンプの高さのばらつきを抑えて、ランド
のピール強度を向上し、しかも、ランドの相互間距離を
狭めることが困難であった。 【解決手段】基板１上には長方形状のランド１１が設け
られている。この基板上には絶縁層１３が設けられ、こ
の絶縁層１３にはランド１１と同一形状で、長辺がラン
ドの長辺と直交して配置され、ランドの中央部を露出す
る開口部１２が形成されている。このため、ランド及び
開口部の加工精度を向上でき、半田バンプの高さのばら
つきを抑えることができ、ランドの相互間距離を狭める
ことができる。しかも、この絶縁層１３はランド１１の
長辺方向両端部を押えているため、ランドのピール強度
を向上できる。
のピール強度を向上し、しかも、ランドの相互間距離を
狭めることが困難であった。 【解決手段】基板１上には長方形状のランド１１が設け
られている。この基板上には絶縁層１３が設けられ、こ
の絶縁層１３にはランド１１と同一形状で、長辺がラン
ドの長辺と直交して配置され、ランドの中央部を露出す
る開口部１２が形成されている。このため、ランド及び
開口部の加工精度を向上でき、半田バンプの高さのばら
つきを抑えることができ、ランドの相互間距離を狭める
ことができる。しかも、この絶縁層１３はランド１１の
長辺方向両端部を押えているため、ランドのピール強度
を向上できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置を搭載
する基板に係わり、例えばボールグリッドアレイ(Ball
Grid Array) （以下、ＢＧＡと称す）パッケージに適用
される基板や、このＢＧＡパッケージが実装される実装
基板に関する。
する基板に係わり、例えばボールグリッドアレイ(Ball
Grid Array) （以下、ＢＧＡと称す）パッケージに適用
される基板や、このＢＧＡパッケージが実装される実装
基板に関する。
【０００２】
【従来の技術】ＢＧＡパッケージは、パッケージの底面
に半田バンプが二次元的に配列されている。図８は、Ｂ
ＧＡパッケージの裏面を示し、図９はその断面図を示し
ている。回路基板１の一方面には複数の配線２、及びパ
ッド４が形成され、パッド４にはバンプ５が形成されて
いる。前記半田バンプ５以外の配線２、及びパッド４は
絶縁層３によって覆われている。絶縁層３は配線を保護
するために形成され、基板１が樹脂系の場合、例えばエ
ポキシ系樹脂が使用される。また、基板１がセラミック
系の場合、絶縁層３はアルミナ等により形成される。前
記半田バンプ５は鉛−錫系の合金によって構成される。
回路基板１の他方面には前記配線２、及びパッド４に接
続されたＩＣチップ６が配設され、このＩＣチップ６は
樹脂７によって封止されている。
に半田バンプが二次元的に配列されている。図８は、Ｂ
ＧＡパッケージの裏面を示し、図９はその断面図を示し
ている。回路基板１の一方面には複数の配線２、及びパ
ッド４が形成され、パッド４にはバンプ５が形成されて
いる。前記半田バンプ５以外の配線２、及びパッド４は
絶縁層３によって覆われている。絶縁層３は配線を保護
するために形成され、基板１が樹脂系の場合、例えばエ
ポキシ系樹脂が使用される。また、基板１がセラミック
系の場合、絶縁層３はアルミナ等により形成される。前
記半田バンプ５は鉛−錫系の合金によって構成される。
回路基板１の他方面には前記配線２、及びパッド４に接
続されたＩＣチップ６が配設され、このＩＣチップ６は
樹脂７によって封止されている。
【０００３】図１０乃至図１２は、上記半田バンプ５を
形成する場合の工程を示している。図１０は、パッド４
にフラックス８を塗布する工程を示している。図１０に
おいて、絶縁層３には前記パッド４をそれぞれ露出する
開口部３ａが形成され、この開口部３ａから露出された
各パッド４にはフラックス８が塗布されている。フラッ
クス８は、パッド４や後述する半田ボール９の表面の酸
化膜を除去し、パッド上での半田の濡れ性を向上させ
る。フラックス８は、ディスペンス、印刷、転写などの
方法により、パッド上に転写される。
形成する場合の工程を示している。図１０は、パッド４
にフラックス８を塗布する工程を示している。図１０に
おいて、絶縁層３には前記パッド４をそれぞれ露出する
開口部３ａが形成され、この開口部３ａから露出された
各パッド４にはフラックス８が塗布されている。フラッ
クス８は、パッド４や後述する半田ボール９の表面の酸
化膜を除去し、パッド上での半田の濡れ性を向上させ
る。フラックス８は、ディスペンス、印刷、転写などの
方法により、パッド上に転写される。
【０００４】図１１は、半田ボール９をパッド上に配列
する工程を示している。図１１において、半田ボール９
は図示せぬ配列治具に配列され、この状態で、前記フラ
ックス８上に転写される。
する工程を示している。図１１において、半田ボール９
は図示せぬ配列治具に配列され、この状態で、前記フラ
ックス８上に転写される。
【０００５】図１２は、半田ボール９を溶融させ、半田
バンプ５を形成する工程を示している。図１２におい
て、半田ボール９を融点以上に加熱し溶融して、半田ボ
ール９をパッド４に固着させる。このとき、半田の表面
張力により、半田バンプ５は球状となる。
バンプ５を形成する工程を示している。図１２におい
て、半田ボール９を融点以上に加熱し溶融して、半田ボ
ール９をパッド４に固着させる。このとき、半田の表面
張力により、半田バンプ５は球状となる。
【０００６】図１３は、ＢＧＡパッケージを実装基板に
装着した状態を示している。実装基板８０には、回路基
板１に配置されたパッド４と対応して、複数のパッド８
１が配置され、これらパッド８１は絶縁層３によって覆
われている。この絶縁層３には前記パッド８１の表面を
露出する開口部８２が設けられている。前記回路基板１
に実装された半田バンプ５は、実装基板８０のパッド８
１に位置合わせされ、この後、半田バンプ５を溶融し
て、パッド８１に固着される。
装着した状態を示している。実装基板８０には、回路基
板１に配置されたパッド４と対応して、複数のパッド８
１が配置され、これらパッド８１は絶縁層３によって覆
われている。この絶縁層３には前記パッド８１の表面を
露出する開口部８２が設けられている。前記回路基板１
に実装された半田バンプ５は、実装基板８０のパッド８
１に位置合わせされ、この後、半田バンプ５を溶融し
て、パッド８１に固着される。
【０００７】ＢＧＡパッケージは、端子がパッケージの
周囲にしか配設できないＱＦＰ(Quad Flat Package) に
比べて、より広いピッチでより多くの端子を配設でき、
且つ、実装歩留まりが高いという特徴を有している。従
来、ＢＧＡのピッチは、１．２７ｍｍが主流であった。
しかし、現在では、ピッチの微細化が進行しており、
０．５ｍｍピッチのＢＧＡも報告されている。
周囲にしか配設できないＱＦＰ(Quad Flat Package) に
比べて、より広いピッチでより多くの端子を配設でき、
且つ、実装歩留まりが高いという特徴を有している。従
来、ＢＧＡのピッチは、１．２７ｍｍが主流であった。
しかし、現在では、ピッチの微細化が進行しており、
０．５ｍｍピッチのＢＧＡも報告されている。
【０００８】半田バンプの高さは、半田バンプ５の体積
及びパッド４の面積により決定される。半田バンプ５
は、前述したように、半田バンプ９をパッド上で溶融さ
せて形成される。このとき、パッド４の面積が大きくな
れば、半田ボール９は溶融して広がるため、半田バンプ
５の最終的な高さが低くなる。また、半田ボール９の体
積が大きくなった場合、半田バンプ５の最終的な高さは
高くなる。
及びパッド４の面積により決定される。半田バンプ５
は、前述したように、半田バンプ９をパッド上で溶融さ
せて形成される。このとき、パッド４の面積が大きくな
れば、半田ボール９は溶融して広がるため、半田バンプ
５の最終的な高さが低くなる。また、半田ボール９の体
積が大きくなった場合、半田バンプ５の最終的な高さは
高くなる。
【０００９】ＢＧＡにおいて、半田バンプ５の高さのば
らつきは、実装歩留まりに大きく影響する。また、実装
基板１１に接続後、前記半田バンプ５の高さのばらつき
は、長期信頼性に影響を与える。この場合も、半田ボー
ル９の体積のばらつき及びパッド４の面積のばらつきが
接続後の半田バンプの高さのばらつきに影響する。
らつきは、実装歩留まりに大きく影響する。また、実装
基板１１に接続後、前記半田バンプ５の高さのばらつき
は、長期信頼性に影響を与える。この場合も、半田ボー
ル９の体積のばらつき及びパッド４の面積のばらつきが
接続後の半田バンプの高さのばらつきに影響する。
【００１０】半田ボール９の大きさのばらつきはおよそ
±１０μｍである。また、パッド４の面積のばらつき
は、その構造により異なる。図１４乃至図１７に、従来
用いられているパッドの構造を示す。
±１０μｍである。また、パッド４の面積のばらつき
は、その構造により異なる。図１４乃至図１７に、従来
用いられているパッドの構造を示す。
【００１１】図１４、図１５において、絶縁層３には開
口部９１が形成され、開口部９１からランド９２全体が
露出されている。この構成において、パッド９３の面積
はランド９２（ここでは、ランド９２の大きさと等し
い）の面積で規定され、そのばらつきは、ランド９２の
寸法ばらつきの影響を受ける。すなわち、パッド９３の
大きさをＤとした場合、パッド９３の面積のばらつきΔ
Ｓは（１）式により表される。
口部９１が形成され、開口部９１からランド９２全体が
露出されている。この構成において、パッド９３の面積
はランド９２（ここでは、ランド９２の大きさと等し
い）の面積で規定され、そのばらつきは、ランド９２の
寸法ばらつきの影響を受ける。すなわち、パッド９３の
大きさをＤとした場合、パッド９３の面積のばらつきΔ
Ｓは（１）式により表される。
【００１２】 ΔＳ＝２Ｄ・ΔＤ1 …（１） ここで、ΔＤ1 はランド９２の加工精度であり、通常±
２０μｍである。図１６、図１７は、従来のパッド構造
の他の例を示すものであり、図１４、図１５と同一部分
には同一符号を付す。この例の場合、ランド９２の表面
は開口部９１から一部分のみが露出し、基板１は開口部
９１から全く露出しない。このような構成の場合、パッ
ド９３の面積は開口部９１の面積によって規定され、そ
のばらつきは、開口部９１の加工精度の影響を受ける。
すなわち、パッド９３の大きさ（ここでは、開口部９１
の大きさと等しくなる）をＤとした場合、パッドの面積
のばらつきΔＳは、（２）式により表される。
２０μｍである。図１６、図１７は、従来のパッド構造
の他の例を示すものであり、図１４、図１５と同一部分
には同一符号を付す。この例の場合、ランド９２の表面
は開口部９１から一部分のみが露出し、基板１は開口部
９１から全く露出しない。このような構成の場合、パッ
ド９３の面積は開口部９１の面積によって規定され、そ
のばらつきは、開口部９１の加工精度の影響を受ける。
すなわち、パッド９３の大きさ（ここでは、開口部９１
の大きさと等しくなる）をＤとした場合、パッドの面積
のばらつきΔＳは、（２）式により表される。
【００１３】 ΔＳ＝２Ｄ・ΔＤ2 …（２） ここで、ΔＤ2 は開口部９１の加工精度であり、通常±
５０μｍである。通常、ランド９２の加工精度の方が開
口部９１の加工精度よりも小さい。したがって、パッド
構造を図１４に示す構成とした方が、半田バンプ５の高
さのばらつきを低く抑えることができる。上記説明で
は、パッド９３及び開口部９１を円形として説明した
が、正方形とした場合でも同様である。
５０μｍである。通常、ランド９２の加工精度の方が開
口部９１の加工精度よりも小さい。したがって、パッド
構造を図１４に示す構成とした方が、半田バンプ５の高
さのばらつきを低く抑えることができる。上記説明で
は、パッド９３及び開口部９１を円形として説明した
が、正方形とした場合でも同様である。
【００１４】
【発明が解決しようとする課題】前述したように、ＢＧ
Ａの半田バンプのピッチは、微細化が進行しており、ラ
ンドの形状も小さくなっている。ランドが小さくなるに
従って、ランドと基板との間の密着強度が低下し、半田
バンプの信頼性が低下する。したがって、パッドの大き
さを例えば２５０μｍ以下とした場合、パッドの構造を
図１６に示すようにする必要がある。この場合、パッド
９３の大きさとは開口部９１の大きさを示す。このよう
な場合、ランド９２の大きさは、（３）式により表され
る。
Ａの半田バンプのピッチは、微細化が進行しており、ラ
ンドの形状も小さくなっている。ランドが小さくなるに
従って、ランドと基板との間の密着強度が低下し、半田
バンプの信頼性が低下する。したがって、パッドの大き
さを例えば２５０μｍ以下とした場合、パッドの構造を
図１６に示すようにする必要がある。この場合、パッド
９３の大きさとは開口部９１の大きさを示す。このよう
な場合、ランド９２の大きさは、（３）式により表され
る。
【００１５】 ＤL ＝ＤP ＋ΔＤ1 ＋２Δｘ …（３） ここで、ＤL はランド９２の大きさ、ＤP は開口部９１
の大きさ、ΔＤ1 は開口部９１の加工精度、Δｘは開口
部９１の中心とランド９２の中心とのずれである。前述
した値を用いた場合、ΔＤ1 ＝５０μｍである。また、
通常Δｘ＝５０μｍである。したがって、上記（３）式
は（４）式に示すように表せる。
の大きさ、ΔＤ1 は開口部９１の加工精度、Δｘは開口
部９１の中心とランド９２の中心とのずれである。前述
した値を用いた場合、ΔＤ1 ＝５０μｍである。また、
通常Δｘ＝５０μｍである。したがって、上記（３）式
は（４）式に示すように表せる。
【００１６】 ＤL ＝ＤP ＋１５０（μｍ） …（４） 例えばＤP ＝２００μｍとした場合、ＤL ＝３５０μｍ
となる。ところで、配線９４の幅は微細化が進行してい
る。しかし、配線９４の幅は太いほど加工が容易である
ため不良が少なく、また、低コストで基板を製造するこ
とができる。配線９４とランド９２との最小間隔につい
ても同様である。現在主流となっている配線幅１００μ
ｍ、配線間隔１００μｍの設計ルールを適用した場合、
ランド９２の間隔は最低でも３００μｍ必要となる。し
たがって、前述したＤP ＝２００μｍの場合の最小パッ
ドピッチは６５０μｍとなる。この寸法を５００μｍに
しようとした場合、ランド９２の間隔は１５０μｍとな
るため、配線幅５０μｍ、配線間隔５０μｍの設計ルー
ルで初めて可能となる。
となる。ところで、配線９４の幅は微細化が進行してい
る。しかし、配線９４の幅は太いほど加工が容易である
ため不良が少なく、また、低コストで基板を製造するこ
とができる。配線９４とランド９２との最小間隔につい
ても同様である。現在主流となっている配線幅１００μ
ｍ、配線間隔１００μｍの設計ルールを適用した場合、
ランド９２の間隔は最低でも３００μｍ必要となる。し
たがって、前述したＤP ＝２００μｍの場合の最小パッ
ドピッチは６５０μｍとなる。この寸法を５００μｍに
しようとした場合、ランド９２の間隔は１５０μｍとな
るため、配線幅５０μｍ、配線間隔５０μｍの設計ルー
ルで初めて可能となる。
【００１７】また、上記構造の場合、前述したように、
半田バンプの高さのばらつきが大きくなってしまう。半
田バンプの高さのばらつきを抑えるためには、図１４に
示す構造を採用すべきである。しかし、この場合、ラン
ドのピール強度が低下し、ランドが剥離しやすくなる。
半田バンプの高さのばらつきが大きくなってしまう。半
田バンプの高さのばらつきを抑えるためには、図１４に
示す構造を採用すべきである。しかし、この場合、ラン
ドのピール強度が低下し、ランドが剥離しやすくなる。
【００１８】さらに、これまでの説明は、ＢＧＡのパッ
ド構造について説明した。しかし、ＢＧＡを搭載する実
装基板のパッド構造についても同様のことが言える。本
発明は、上記課題を解決するためになされたものであ
り、その目的とするところは、半田バンプの高さのばら
つきを抑えることができ、しかも、ランドのピール強度
が高く、且つランド相互間のピッチを狭めることが可能
な半導体装置搭載用回路基板を提供しようとするもので
ある。
ド構造について説明した。しかし、ＢＧＡを搭載する実
装基板のパッド構造についても同様のことが言える。本
発明は、上記課題を解決するためになされたものであ
り、その目的とするところは、半田バンプの高さのばら
つきを抑えることができ、しかも、ランドのピール強度
が高く、且つランド相互間のピッチを狭めることが可能
な半導体装置搭載用回路基板を提供しようとするもので
ある。
【００１９】
【課題を解決するための手段】本発明は、上記課題を解
決するため、基板と、前記基板上に設けられ、直交する
長軸と短軸とを含む面を有する導体からなるランドと、
前記基板上に設けられ、前記ランドと同一形状で、長軸
が前記ランドの長軸と直交して配置され、前記ランドの
中央部を露出する開口部を有し、前記ランドの長軸方向
両端部を押える絶縁層とを有している。
決するため、基板と、前記基板上に設けられ、直交する
長軸と短軸とを含む面を有する導体からなるランドと、
前記基板上に設けられ、前記ランドと同一形状で、長軸
が前記ランドの長軸と直交して配置され、前記ランドの
中央部を露出する開口部を有し、前記ランドの長軸方向
両端部を押える絶縁層とを有している。
【００２０】また、ランドは、基板上にその長軸が互い
に平行して複数個配置され、これら隣接するランドの長
軸相互間に配線が配設される。さらに、この発明は、基
板と、前記基板上に設けられ、直交する軸の長さが互い
に等しい面を有し、周囲に複数の突起部を有する導体か
らなるランドと、前記基板上に設けられ、前記ランドの
面と同一形状で、前記面を露出する開口部を有するとと
もに、前記ランドの突起部を押える絶縁層とを有してい
る。また、ランドは基板上に複数個配置され、隣接する
各ランドは隣接する一対の突起部が互いに対向され、隣
接する一対の突起部相互間に配線が配設される。
に平行して複数個配置され、これら隣接するランドの長
軸相互間に配線が配設される。さらに、この発明は、基
板と、前記基板上に設けられ、直交する軸の長さが互い
に等しい面を有し、周囲に複数の突起部を有する導体か
らなるランドと、前記基板上に設けられ、前記ランドの
面と同一形状で、前記面を露出する開口部を有するとと
もに、前記ランドの突起部を押える絶縁層とを有してい
る。また、ランドは基板上に複数個配置され、隣接する
各ランドは隣接する一対の突起部が互いに対向され、隣
接する一対の突起部相互間に配線が配設される。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１、図２は、本発明の第
１の実施例を示すものであり、本発明を回路基板に適用
した場合を示している。回路基板１の一方面には、長軸
と短軸が互いに直交した面を有する形状、例えば長方体
状の複数のランド１１が配設されている。これらランド
１１は各長辺が互いに平行に配置されている。これらラ
ンド１１の例えば長手方向一端部には配線１１ａが設け
られている。これらランド１１の長辺の相互間には、図
示せぬ他のランドに接続された配線１１ｂが配置されて
いる。これら配線１１ａ、１１ｂの幅はエッチングによ
り製造可能な範囲で任意に設定可能であり、同一の幅と
する必要はない。
て図面を参照して説明する。図１、図２は、本発明の第
１の実施例を示すものであり、本発明を回路基板に適用
した場合を示している。回路基板１の一方面には、長軸
と短軸が互いに直交した面を有する形状、例えば長方体
状の複数のランド１１が配設されている。これらランド
１１は各長辺が互いに平行に配置されている。これらラ
ンド１１の例えば長手方向一端部には配線１１ａが設け
られている。これらランド１１の長辺の相互間には、図
示せぬ他のランドに接続された配線１１ｂが配置されて
いる。これら配線１１ａ、１１ｂの幅はエッチングによ
り製造可能な範囲で任意に設定可能であり、同一の幅と
する必要はない。
【００２２】回路基板１の一方面、例えば表面は絶縁層
１３によって覆われている。この絶縁層１３には前記ラ
ンド１１の一部を露出する複数の開口部１２が設けられ
ている。これら開口部１２は、前記ランド１１と同一サ
イズの長方形状であり、その長辺が前記ランド１１の長
辺と直交方向に配置されている。したがって、この開口
部１２からランド１１の中央部分と、この中央部分の両
側に位置する前記基板１１の一方面が露出されている。
前記ランド１１のうち、開口部１２から露出された部分
がパッド４として機能する。
１３によって覆われている。この絶縁層１３には前記ラ
ンド１１の一部を露出する複数の開口部１２が設けられ
ている。これら開口部１２は、前記ランド１１と同一サ
イズの長方形状であり、その長辺が前記ランド１１の長
辺と直交方向に配置されている。したがって、この開口
部１２からランド１１の中央部分と、この中央部分の両
側に位置する前記基板１１の一方面が露出されている。
前記ランド１１のうち、開口部１２から露出された部分
がパッド４として機能する。
【００２３】具体的には、前記パッド４の表面を一辺の
長さＬａが２００μｍの正方形と仮定した場合、前記
（２）式よりランド１１の長辺の長さＬｂは３５０μｍ
となる。また、開口部１２の長辺の長さも（２）式より
３５０μｍとなる。図１において、ランド１１は５００
μｍのピッチで格子状に配列される。ランド１１相互間
の最短距離Ｌｃは、図１のｘ方向で３００μｍ、ｙ方向
で１５０μｍとなる。また、前記配線１１ｂの幅を１０
０μｍとした場合、配線１１ｂとランド１１の最短距離
Ｌｄは１００μｍとなる。
長さＬａが２００μｍの正方形と仮定した場合、前記
（２）式よりランド１１の長辺の長さＬｂは３５０μｍ
となる。また、開口部１２の長辺の長さも（２）式より
３５０μｍとなる。図１において、ランド１１は５００
μｍのピッチで格子状に配列される。ランド１１相互間
の最短距離Ｌｃは、図１のｘ方向で３００μｍ、ｙ方向
で１５０μｍとなる。また、前記配線１１ｂの幅を１０
０μｍとした場合、配線１１ｂとランド１１の最短距離
Ｌｄは１００μｍとなる。
【００２４】上記のように、この実施例によれば、ラン
ド相互間のピッチを従来に比べて狭めることが可能であ
り、しかも、配線幅及び配線間隔を従来に比べて２倍と
することができる。したがって、エッチングにより、容
易に製造することができるとともに、エッチング残渣に
よるショートを防止できる。
ド相互間のピッチを従来に比べて狭めることが可能であ
り、しかも、配線幅及び配線間隔を従来に比べて２倍と
することができる。したがって、エッチングにより、容
易に製造することができるとともに、エッチング残渣に
よるショートを防止できる。
【００２５】また、ランド１１の長手方向両端は、絶縁
層３によって被覆されている。したがって、ランド１１
のピール強度を向上でき、ランド１１の剥離を防止でき
る。さらに、パッド４の面積は、ｘ方向はランド１１の
加工精度に依存し、ｙ方向は開口部１２の加工精度に依
存する。したがって、パッド４の面積のばらつきΔＳは
（５）式によって表される。
層３によって被覆されている。したがって、ランド１１
のピール強度を向上でき、ランド１１の剥離を防止でき
る。さらに、パッド４の面積は、ｘ方向はランド１１の
加工精度に依存し、ｙ方向は開口部１２の加工精度に依
存する。したがって、パッド４の面積のばらつきΔＳは
（５）式によって表される。
【００２６】 ΔＳ＝Ｄ（ΔＤ1 ＋ΔＤ2 ） …（５） （５）式と（２）式を比較した場合、ΔＤ1 ＜ΔＤ2 で
ある。ため、この実施例のほうが、従来よりもパッド４
の面積のばらつきを小さくすることができる。したがっ
て、半田バンプを溶融し、パッド４に固着する場合、半
田バンプの高さのばらつきを抑えることができる。尚、
半田バンプは図２に破線で示すように、パッド４の上面
及び側面に被着する。
ある。ため、この実施例のほうが、従来よりもパッド４
の面積のばらつきを小さくすることができる。したがっ
て、半田バンプを溶融し、パッド４に固着する場合、半
田バンプの高さのばらつきを抑えることができる。尚、
半田バンプは図２に破線で示すように、パッド４の上面
及び側面に被着する。
【００２７】図３は、本発明の第２の実施例を示すもの
であり、図１、図２と同一部分には同一符号を付す。こ
の実施例において、回路基板上には長円形（楕円形）の
ランド３１が設けられ、絶縁層３には長円形の開口部３
２が設けられている。ランド３１及び開口部３２は、長
軸が互いに直交して配設されている。
であり、図１、図２と同一部分には同一符号を付す。こ
の実施例において、回路基板上には長円形（楕円形）の
ランド３１が設けられ、絶縁層３には長円形の開口部３
２が設けられている。ランド３１及び開口部３２は、長
軸が互いに直交して配設されている。
【００２８】この実施例は、ランド３１、及び開口部３
２の長軸、及び短軸の長さを第１の実施例と同一とした
場合、第１の実施例に比べてパッド４の面積を小さくす
ることができる。したがって、このパッド４に半田バン
プ５を溶融し、固着した場合、半田バンプの高さを高く
することができる。
２の長軸、及び短軸の長さを第１の実施例と同一とした
場合、第１の実施例に比べてパッド４の面積を小さくす
ることができる。したがって、このパッド４に半田バン
プ５を溶融し、固着した場合、半田バンプの高さを高く
することができる。
【００２９】図４、本発明の第３の実施例を示すもので
あり、図１、図２と同一部分には同一符号を付す。この
実施例において、回路基板上には円形のランド４１が設
けられ、絶縁層３には円形の開口部４２が設けられてい
る。ランド４１は開口部４２から露出されている。円形
のランド４１には複数方向に突起部４３が設けられてい
る。これら突起部４３は配線１１ｂに対して４５度の方
向に延出されている。各突起部４３の先端は絶縁層３に
覆われている。したがって、ランド４１のピール強度
は、突起部４３の先端部により確保される。ランド４１
の中心から突起部４３の先端までの長さＬｅは、（６）
式によって与えられる。
あり、図１、図２と同一部分には同一符号を付す。この
実施例において、回路基板上には円形のランド４１が設
けられ、絶縁層３には円形の開口部４２が設けられてい
る。ランド４１は開口部４２から露出されている。円形
のランド４１には複数方向に突起部４３が設けられてい
る。これら突起部４３は配線１１ｂに対して４５度の方
向に延出されている。各突起部４３の先端は絶縁層３に
覆われている。したがって、ランド４１のピール強度
は、突起部４３の先端部により確保される。ランド４１
の中心から突起部４３の先端までの長さＬｅは、（６）
式によって与えられる。
【００３０】 Ｌｅ＝（Ｄｏ−ＤL ）／２＋Δｘ …（６） ここで、Ｄｏは開口部４２の直径、ＤL はランド４１の
直径、Δｘは開口部４２とランド４１の中心のずれであ
る。ＤL ＝２００μｍとした場合、（４）式よりＤｏ＝
３５０μｍとなる。また、Δｘ＝５０μｍとした場合、
Ｌｅ＝２２５μｍとなる。この場合、突起部４３同士の
最小間隔は次のようになる。
直径、Δｘは開口部４２とランド４１の中心のずれであ
る。ＤL ＝２００μｍとした場合、（４）式よりＤｏ＝
３５０μｍとなる。また、Δｘ＝５０μｍとした場合、
Ｌｅ＝２２５μｍとなる。この場合、突起部４３同士の
最小間隔は次のようになる。
【００３１】５００−２２５×２1/2 ＝１８０μｍ突起
部４３同士の最小間隔が上記のようであるため、この実
施例の場合、第１、第２の実施例に比べて、配線１１ｂ
の幅及び配線１１ｂと突起部４３の先端の間隔を狭める
必要がある。この場合、配線１１ｂの幅及び配線１１ｂ
と突起部４３の先端の幅をそれぞれ例えば６０μｍとす
ればよい。従来技術の場合、これらの幅はそれぞれ５０
μｍとする必要があった。したがって、従来技術に比べ
ると、この実施例は製造が容易となる。
部４３同士の最小間隔が上記のようであるため、この実
施例の場合、第１、第２の実施例に比べて、配線１１ｂ
の幅及び配線１１ｂと突起部４３の先端の間隔を狭める
必要がある。この場合、配線１１ｂの幅及び配線１１ｂ
と突起部４３の先端の幅をそれぞれ例えば６０μｍとす
ればよい。従来技術の場合、これらの幅はそれぞれ５０
μｍとする必要があった。したがって、従来技術に比べ
ると、この実施例は製造が容易となる。
【００３２】尚、上記第３の実施例では、ランドを円形
としたが、これに限らず、ランドを直交する軸の長さが
互いに等しい例えば正方形とし、この正方形の各辺に突
起部を形成してもよい。
としたが、これに限らず、ランドを直交する軸の長さが
互いに等しい例えば正方形とし、この正方形の各辺に突
起部を形成してもよい。
【００３３】図５は、この発明の第４の実施例を示すも
のである。ランド及び開口部の形状は第１の実施例と同
様である。したがって、図１、図２と同一部分には同一
符号を付す。
のである。ランド及び開口部の形状は第１の実施例と同
様である。したがって、図１、図２と同一部分には同一
符号を付す。
【００３４】回路基板１上には複数のランド１１が所定
のピッチで配列されている。各ランド１１に接続された
配線１１ａは隣接する開口部１２の相互間に配置され
る。同図において、一点破線５１、５２により囲まれた
範囲内のランド及び開口部の配置方向は他のものと９０
度回転されている。このような配置とすることにより、
ランド間に配線を容易に配置できる。
のピッチで配列されている。各ランド１１に接続された
配線１１ａは隣接する開口部１２の相互間に配置され
る。同図において、一点破線５１、５２により囲まれた
範囲内のランド及び開口部の配置方向は他のものと９０
度回転されている。このような配置とすることにより、
ランド間に配線を容易に配置できる。
【００３５】上記回路基板１をＢＧＡパッケージに適用
する場合、図６に示すように、各ランド１１上に半田ボ
ール６１を載置し、半田バンプを形成する。また、回路
基板１の他方面に配置されるＩＣチップ６２と各ランド
との電気的接続は、例えば回路基板１１に各ランドの配
線に対応してスルーホール６３を形成し、このスルーホ
ール６３内の導体メッキ６４を介して配線とＩＣチップ
の電極とを接続する。６５はＩＣチップ６２を覆う樹脂
である。
する場合、図６に示すように、各ランド１１上に半田ボ
ール６１を載置し、半田バンプを形成する。また、回路
基板１の他方面に配置されるＩＣチップ６２と各ランド
との電気的接続は、例えば回路基板１１に各ランドの配
線に対応してスルーホール６３を形成し、このスルーホ
ール６３内の導体メッキ６４を介して配線とＩＣチップ
の電極とを接続する。６５はＩＣチップ６２を覆う樹脂
である。
【００３６】さらに、上記回路基板１をＢＧＡパッケー
ジの実装基板に適用する場合、各ランド１１にパッケー
ジに設けられた半田バンプを位置合わせし、半田バンプ
を溶融してＢＧＡを搭載する。
ジの実装基板に適用する場合、各ランド１１にパッケー
ジに設けられた半田バンプを位置合わせし、半田バンプ
を溶融してＢＧＡを搭載する。
【００３７】図７は、図５の変形例を示すものである。
図５に示す構成はランドをフルマトリクス状に配置して
いる。これに対して、図６に示す構成は、図５に示す構
成から中央部に位置する複数のランドを除去している。
このような構成とすることにより、フルマトリクス以外
のＢＧＡに本発明を適用できる。尚、本発明は上記実施
例に限定されるものではなく、種々変形実施可能なこと
は勿論である。
図５に示す構成はランドをフルマトリクス状に配置して
いる。これに対して、図６に示す構成は、図５に示す構
成から中央部に位置する複数のランドを除去している。
このような構成とすることにより、フルマトリクス以外
のＢＧＡに本発明を適用できる。尚、本発明は上記実施
例に限定されるものではなく、種々変形実施可能なこと
は勿論である。
【００３８】
【発明の効果】以上、詳述したようにこの発明によれ
ば、半田バンプの高さのばらつきを抑えることができ、
しかも、ランドのピール強度が高く、且つランド相互間
のピッチを狭めることが可能な半導体装置搭載用回路基
板を提供できる。
ば、半田バンプの高さのばらつきを抑えることができ、
しかも、ランドのピール強度が高く、且つランド相互間
のピッチを狭めることが可能な半導体装置搭載用回路基
板を提供できる。
【図１】本発明の第１の実施例を示す平面図。
【図２】図１の２−２線に沿った断面図。
【図３】本発明の第２の実施例を示す平面図。
【図４】本発明の第３の実施例を示す平面図。
【図５】本発明の第４の実施例を示す平面図。
【図６】図５をＢＧＡの実装基板に適用した場合を示す
断面図。
断面図。
【図７】図５の変形例を示す平面図。
【図８】ＢＧＡパッケージの裏面を示す平面図。
【図９】図８の９−９線に沿った断面図。
【図１０】半田バンプの形成工程を示す断面図。
【図１１】図１０に続く工程を示す断面図。
【図１２】図１１に続く工程を示す断面図。
【図１３】ＢＧＡパッケージを実装基板に装着した状態
を示す断面図。
を示す断面図。
【図１４】従来のパッドの構造を示す平面図。
【図１５】図１４の１５−１５線に沿った断面図。
【図１６】従来のパッドの構造の他の例を示す平面図。
【図１７】図１６の１７−１７線に沿った断面図。
１…回路基板、 １１、３１、４１…ランド、 １２、３２、４２…開口部、 １１ａ、１１ｂ…配線、 ４３…突起部、 ボール６１…半田、 ６２…ＩＣチップ、 ６３…スルーホール。
Claims (10)
- 【請求項１】 基板と、 前記基板上に設けられ、直交する長軸と短軸とを含む面
を有する導体からなるランドと、 前記基板上に設けられ、前記ランドと同一形状で、長軸
が前記ランドの長軸と直交して配置され、前記ランドの
中央部を露出する開口部を有し、前記ランドの長軸方向
両端部を押える絶縁層とを具備することを特徴とする半
導体装置搭載用基板。 - 【請求項２】 前記ランドは、その一部に配線を有する
ことを特徴とする請求項１記載の半導体装置搭載用基
板。 - 【請求項３】 前記ランドは、前記基板上にその長軸が
互いに平行して複数個配置され、これら隣接するランド
の長軸相互間に前記配線が配設されることを特徴とする
請求項２記載の半導体装置搭載用基板。 - 【請求項４】 前記ランドは、長方形又は長円形である
ことを特徴とする請求項３記載の半導体装置搭載用基
板。 - 【請求項５】 基板と、 前記基板上に設けられ、直交する軸の長さが互いに等し
い面を有し、周囲に複数の突起部を有する導体からなる
ランドと、 前記基板上に設けられ、前記ランドの面と同一形状で、
前記面を露出する開口部を有するとともに、前記ランド
の突起部を押える絶縁層とを具備することを特徴とする
半導体装置搭載用基板。 - 【請求項６】 前記突起部の１つは、配線に接続されて
いることを特徴とする請求項５記載の半導体装置搭載用
基板。 - 【請求項７】 前記ランドは前記基板上に複数個配置さ
れ、隣接する前記各ランドは隣接する一対の前記突起部
が互いに対向され、前記隣接する一対の突起部相互間に
前記配線が配設されることを特徴とする請求項５記載の
半導体装置搭載用基板。 - 【請求項８】 前記ランドは、円形又は正方形であるこ
とを特徴とする請求項７記載の半導体装置搭載用基板。 - 【請求項９】 前記基板は、ボールグリッドアレイを配
置するための基板であることを特徴とする請求項１又は
５記載の半導体装置搭載用基板。 - 【請求項１０】 前記基板は、ボールグリッドアレイパ
ッケージを搭載する実装基板であることを特徴とする請
求項１又は５記載の半導体装置搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1400397A JPH10214911A (ja) | 1997-01-28 | 1997-01-28 | 半導体装置搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1400397A JPH10214911A (ja) | 1997-01-28 | 1997-01-28 | 半導体装置搭載用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10214911A true JPH10214911A (ja) | 1998-08-11 |
Family
ID=11849049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1400397A Pending JPH10214911A (ja) | 1997-01-28 | 1997-01-28 | 半導体装置搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10214911A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000055910A1 (en) * | 1999-03-15 | 2000-09-21 | Hitachi, Ltd. | Semiconductor device and semiconductor module |
| WO2009145196A1 (ja) * | 2008-05-27 | 2009-12-03 | 株式会社ルネサステクノロジ | 半導体チップ、中間基板および半導体装置 |
| JP2012043990A (ja) * | 2010-08-19 | 2012-03-01 | Fujikura Ltd | 配線基板 |
| US10582615B2 (en) | 2016-09-01 | 2020-03-03 | Canon Kabushiki Kaisha | Printed wiring board, printed circuit board, and electronic device |
-
1997
- 1997-01-28 JP JP1400397A patent/JPH10214911A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000055910A1 (en) * | 1999-03-15 | 2000-09-21 | Hitachi, Ltd. | Semiconductor device and semiconductor module |
| US6927489B1 (en) | 1999-03-15 | 2005-08-09 | Renesas Technology Corp. | Semiconductor device provided with rewiring layer |
| WO2009145196A1 (ja) * | 2008-05-27 | 2009-12-03 | 株式会社ルネサステクノロジ | 半導体チップ、中間基板および半導体装置 |
| JP2012043990A (ja) * | 2010-08-19 | 2012-03-01 | Fujikura Ltd | 配線基板 |
| US10582615B2 (en) | 2016-09-01 | 2020-03-03 | Canon Kabushiki Kaisha | Printed wiring board, printed circuit board, and electronic device |
| US10897820B2 (en) | 2016-09-01 | 2021-01-19 | Canon Kabushiki Kaisha | Printed wiring board, printed circuit board, and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8278147B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5608265A (en) | Encapsulated semiconductor device package having holes for electrically conductive material | |
| CN101370352B (zh) | 一种印刷电路板及其制作方法和球栅阵列焊盘图案 | |
| US20020125561A1 (en) | Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument | |
| US9520374B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| JP4819335B2 (ja) | 半導体チップパッケージ | |
| KR20050014676A (ko) | 회로 모듈 | |
| EP1041618A1 (en) | Semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
| US5946195A (en) | Semiconductor device, method of making the same and mounting the same, circuit board and flexible substrate | |
| JP2000124258A (ja) | 半導体装置とその製造方法 | |
| JP2003023243A (ja) | 配線基板 | |
| JPH08222655A (ja) | 電子部品の電極構造とその製造方法 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JP2008103739A (ja) | 配線基板、接続基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器 | |
| JP4817548B2 (ja) | 半導体装置およびその接続構造 | |
| JP2000114415A (ja) | 電子部品 | |
| KR100196286B1 (ko) | 반도체 금속 범프의 제조 방법 | |
| JPH039620B2 (ja) | ||
| JP2008004954A (ja) | 配線基板、接続基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器 | |
| JPH03248543A (ja) | フィルムキャリアテープ | |
| JPH0922956A (ja) | 半導体装置 | |
| KR20050011462A (ko) | 칩 스케일 패키지 및 그 제조방법 | |
| KR20040015953A (ko) | 반도체 팩키지용 필름 기판 및 이의 제조 방법 | |
| KR19980034131A (ko) | 플립 칩 구조 형성 방법 | |
| JPH06291240A (ja) | 半導体搭載用配線基板及びマルチチップ半導体装置 |