JPH1022341A - Ｂｇａパッケージの実装方法及びその実装構造 - Google Patents
Ｂｇａパッケージの実装方法及びその実装構造Info
- Publication number
- JPH1022341A JPH1022341A JP8176377A JP17637796A JPH1022341A JP H1022341 A JPH1022341 A JP H1022341A JP 8176377 A JP8176377 A JP 8176377A JP 17637796 A JP17637796 A JP 17637796A JP H1022341 A JPH1022341 A JP H1022341A
- Authority
- JP
- Japan
- Prior art keywords
- solder balls
- substrate
- bga package
- package
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半田ボールによる接続部の応力を抑制して、
信頼性の高いＢＧＡパッケージの実装方法及びその実装
構造を提供する。 【解決手段】 ＢＧＡパッケージの実装にあたり、ＬＳ
Ｉチップ１１が搭載される、裏面の中心から距離が近い
領域に凸状部１９を、その凸状部１９の周辺に凹状部１
８をそれぞれ形成した基板１４を用意する工程と、前記
凸状部１９に半田小ボール１６を配置し、前記凹状部１
８に半田大ボール１５を配置して、前記半田小ボール１
６と半田大ボール１５のボールの先端が略一直線状にな
るように形成したＢＧＡパッケージを組み立てる工程
と、フラットな面を有するマザー基板２０上に前記ＢＧ
Ａパッケージを実装する工程とを施すようにしたもので
ある。
信頼性の高いＢＧＡパッケージの実装方法及びその実装
構造を提供する。 【解決手段】 ＢＧＡパッケージの実装にあたり、ＬＳ
Ｉチップ１１が搭載される、裏面の中心から距離が近い
領域に凸状部１９を、その凸状部１９の周辺に凹状部１
８をそれぞれ形成した基板１４を用意する工程と、前記
凸状部１９に半田小ボール１６を配置し、前記凹状部１
８に半田大ボール１５を配置して、前記半田小ボール１
６と半田大ボール１５のボールの先端が略一直線状にな
るように形成したＢＧＡパッケージを組み立てる工程
と、フラットな面を有するマザー基板２０上に前記ＢＧ
Ａパッケージを実装する工程とを施すようにしたもので
ある。
Description
【０００１】
【発明の属する技術分野】本発明は、ＢＧＡ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ）のパッケージの実装方法及び
その実装構造に関するものである。
Ｇｒｉｄ Ａｒｒａｙ）のパッケージの実装方法及び
その実装構造に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、文献名：電子材料 チップサイズパッケージの
開発動向，ｐ２６，１９９５．４月号、発行所「（株）
工業調査会」に示すようなものがあった。図９はかかる
従来のＢＧＡパッケージの斜視図、図１０は図９のＣ−
Ｃ線断面図、図１１はそのＢＧＡパッケージの実装状態
を示す断面図である。
例えば、文献名：電子材料 チップサイズパッケージの
開発動向，ｐ２６，１９９５．４月号、発行所「（株）
工業調査会」に示すようなものがあった。図９はかかる
従来のＢＧＡパッケージの斜視図、図１０は図９のＣ−
Ｃ線断面図、図１１はそのＢＧＡパッケージの実装状態
を示す断面図である。
【０００３】これらの図において、１はＬＳＩ（大規模
集積回路）チップ、２はバンプ、３はアンダーフィル樹
脂、４は基板、５は半田ボール、６はマザー基板を示し
ている。まず、ＬＳＩチップ１に形成したバンプ２によ
り、ＬＳＩチップ１を基板４上に搭載接続し、次に、ア
ンダーフィル樹脂３の樹脂充填硬化を行う。
集積回路）チップ、２はバンプ、３はアンダーフィル樹
脂、４は基板、５は半田ボール、６はマザー基板を示し
ている。まず、ＬＳＩチップ１に形成したバンプ２によ
り、ＬＳＩチップ１を基板４上に搭載接続し、次に、ア
ンダーフィル樹脂３の樹脂充填硬化を行う。
【０００４】さらに、基板４に半田ボール５を形成し、
ＢＧＡパッケージ組立が完了した後に、マザー基板６に
そのＢＧＡパッケージを搭載接続する構造であった。
ＢＧＡパッケージ組立が完了した後に、マザー基板６に
そのＢＧＡパッケージを搭載接続する構造であった。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
た従来のＢＧＡパッケージの実装構造では、次のような
問題点があった。ＢＧＡパッケージの入出力ピン数の増
大、多ピン化に伴いＢＧＡパッケージ基板のサイズが大
きくなり、マザー基板とＢＧＡパッケージの、より高密
度実装化及び大型化による熱膨張率差により発生する接
続部の応力に対して、基板接続の高信頼性化が要求され
るという問題があった。
た従来のＢＧＡパッケージの実装構造では、次のような
問題点があった。ＢＧＡパッケージの入出力ピン数の増
大、多ピン化に伴いＢＧＡパッケージ基板のサイズが大
きくなり、マザー基板とＢＧＡパッケージの、より高密
度実装化及び大型化による熱膨張率差により発生する接
続部の応力に対して、基板接続の高信頼性化が要求され
るという問題があった。
【０００６】本発明は、上記問題点を除去し、半田ボー
ルによる接続部の応力を抑制して、信頼性の高いＢＧＡ
パッケージの実装方法及びその実装構造を提供すること
を目的とする。
ルによる接続部の応力を抑制して、信頼性の高いＢＧＡ
パッケージの実装方法及びその実装構造を提供すること
を目的とする。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕ＢＧＡパッケージの実装方法において、半導体チ
ップが搭載される、裏面の中心から距離が近い領域に凸
状部を、この凸状部の周辺に凹状部をそれぞれ形成した
基板を用意する工程と、前記凸状部に半田小ボールを配
置し、前記凹状部に半田大ボールを配置して、前記半田
小ボールと半田大ボールの先端が略一直線状になるよう
に形成したＢＧＡパッケージを組み立てる工程と、フラ
ットな面を有するマザー基板上に前記ＢＧＡパッケージ
を実装する工程とを施すようにしたものである。
成するために、 〔１〕ＢＧＡパッケージの実装方法において、半導体チ
ップが搭載される、裏面の中心から距離が近い領域に凸
状部を、この凸状部の周辺に凹状部をそれぞれ形成した
基板を用意する工程と、前記凸状部に半田小ボールを配
置し、前記凹状部に半田大ボールを配置して、前記半田
小ボールと半田大ボールの先端が略一直線状になるよう
に形成したＢＧＡパッケージを組み立てる工程と、フラ
ットな面を有するマザー基板上に前記ＢＧＡパッケージ
を実装する工程とを施すようにしたものである。
【０００８】〔２〕ＢＧＡパッケージの実装構造におい
て、半導体チップが搭載される基板の裏面の中心から距
離が近い領域に凸状部を、この凸状部の周辺に凹状部を
それぞれ形成した基板と、この基板の凸状部に半田小ボ
ールを配置し、前記凹状部に半田大ボールを配置して、
前記半田小ボールと半田大ボールの先端を略が略一直線
状になるように形成したＢＧＡパッケージと、このＢＧ
Ａパッケージが実装されるフラットな面を有するマザー
基板とを設けるようにしたものである。
て、半導体チップが搭載される基板の裏面の中心から距
離が近い領域に凸状部を、この凸状部の周辺に凹状部を
それぞれ形成した基板と、この基板の凸状部に半田小ボ
ールを配置し、前記凹状部に半田大ボールを配置して、
前記半田小ボールと半田大ボールの先端を略が略一直線
状になるように形成したＢＧＡパッケージと、このＢＧ
Ａパッケージが実装されるフラットな面を有するマザー
基板とを設けるようにしたものである。
【０００９】〔３〕ＢＧＡパッケージの実装方法におい
て、半導体チップが搭載される基板の裏面の中心から距
離が近い領域に半田小ボールを配置し、この半田小ボー
ルの周辺に半田大ボールを配置したＢＧＡパッケージを
組み立てる工程と、前記半田小ボールに対応する領域に
凸状部を、前記半田大ボールに対応する領域に凹状部を
形成したマザー基板を用意する工程と、前記ＢＧＡパッ
ケージを前記マザー基板に位置決めし、実装するように
したものである。
て、半導体チップが搭載される基板の裏面の中心から距
離が近い領域に半田小ボールを配置し、この半田小ボー
ルの周辺に半田大ボールを配置したＢＧＡパッケージを
組み立てる工程と、前記半田小ボールに対応する領域に
凸状部を、前記半田大ボールに対応する領域に凹状部を
形成したマザー基板を用意する工程と、前記ＢＧＡパッ
ケージを前記マザー基板に位置決めし、実装するように
したものである。
【００１０】〔４〕ＢＧＡパッケージの実装構造におい
て、半導体チップが搭載される基板の裏面の中心から距
離が近い領域に半田小ボールを配置し、この半田小ボー
ルの周辺に半田大ボールを配置したＢＧＡパッケージ
と、このＢＧＡパッケージが実装される、前記半田小ボ
ールに対応する領域に凸状部を、前記半田大ボールに対
応する領域に凹状部を形成したマザー基板とを設けるよ
うにしたものである。
て、半導体チップが搭載される基板の裏面の中心から距
離が近い領域に半田小ボールを配置し、この半田小ボー
ルの周辺に半田大ボールを配置したＢＧＡパッケージ
と、このＢＧＡパッケージが実装される、前記半田小ボ
ールに対応する領域に凸状部を、前記半田大ボールに対
応する領域に凹状部を形成したマザー基板とを設けるよ
うにしたものである。
【００１１】上記のように構成したので、 （Ａ）上記（１）又は（２）記載の発明によれば、マザ
ー基板と接続する半田ボールのサイズを、半田ボールの
接続部に発生する応力に対応した異なるサイズ径、ボー
ル高さの半田ボール電極を形成することが可能となる。
したがって、熱的ストレスによる発生応力に対し、安定
であり、しかも発生応力小の領域に対応した接続電極の
狭ピッチ化、高密度実装化を図ることができる。
ー基板と接続する半田ボールのサイズを、半田ボールの
接続部に発生する応力に対応した異なるサイズ径、ボー
ル高さの半田ボール電極を形成することが可能となる。
したがって、熱的ストレスによる発生応力に対し、安定
であり、しかも発生応力小の領域に対応した接続電極の
狭ピッチ化、高密度実装化を図ることができる。
【００１２】（Ｂ）上記（３）又は（４）記載の発明に
よれば、上記（１）の作用効果を奏するとともに、更
に、比較的加工が容易なマザー基板側に凸凹加工を施す
ようにしたので、ＢＧＡパッケージの基板には加工を施
す必要がなく、ＢＧＡパッケージの製造工程の簡略化を
図ることができる。
よれば、上記（１）の作用効果を奏するとともに、更
に、比較的加工が容易なマザー基板側に凸凹加工を施す
ようにしたので、ＢＧＡパッケージの基板には加工を施
す必要がなく、ＢＧＡパッケージの製造工程の簡略化を
図ることができる。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は本発明の第１
実施例を示すＢＧＡパッケージの斜視図、図２は図１の
Ａ−Ａ線断面図、図３は図１のＢＧＡパッケージの裏面
図、図４はそのＢＧＡパッケージのマザー基板への実装
工程断面図である。
て図面を参照して詳細に説明する。図１は本発明の第１
実施例を示すＢＧＡパッケージの斜視図、図２は図１の
Ａ−Ａ線断面図、図３は図１のＢＧＡパッケージの裏面
図、図４はそのＢＧＡパッケージのマザー基板への実装
工程断面図である。
【００１４】これらの図において、１１はＬＳＩチッ
プ、１２はバンプ、１３はアンダーフィル樹脂、１４は
基板、１５は半田大ボール、１６は半田小ボール、１７
はＢＧＡパッケージの裏面の中心、１８は半田ボール接
続部分に発生する応力の大きい接続部（ＤＮＰ大部分：
外側部分）、１９は半田ボール接続部分に発生する応力
の小さい接続部（ＤＮＰ小部分：内側部分）、２０はマ
ザー基板である。
プ、１２はバンプ、１３はアンダーフィル樹脂、１４は
基板、１５は半田大ボール、１６は半田小ボール、１７
はＢＧＡパッケージの裏面の中心、１８は半田ボール接
続部分に発生する応力の大きい接続部（ＤＮＰ大部分：
外側部分）、１９は半田ボール接続部分に発生する応力
の小さい接続部（ＤＮＰ小部分：内側部分）、２０はマ
ザー基板である。
【００１５】次に、ＢＧＡパッケージの組立・実装工程
について図４を用いて説明する。 （１）まず、図４（ａ）に示すように、バンプ１２を有
するＬＳＩチップ１１を、基板１４に形成された接続電
極に搭載し、リフロー装置等による加熱処理により接続
を行う。 （２）次に、図４（ｂ）に示すように、基板１４の裏面
にマザー基板２０と接続させるための半田大ボール１５
及び半田小ボール１６を形成する。基板１４の形状は、
逆凸形状となっている。つまり、図２及び図３に示すよ
うに、応力の小さい接続部（ＤＮＰ小部分：内側部分）
１９には半田小ボール１６を、応力の大きい接続部（Ｄ
ＮＰ大部分：外側部分）１８には半田大ボール１５を形
成する。
について図４を用いて説明する。 （１）まず、図４（ａ）に示すように、バンプ１２を有
するＬＳＩチップ１１を、基板１４に形成された接続電
極に搭載し、リフロー装置等による加熱処理により接続
を行う。 （２）次に、図４（ｂ）に示すように、基板１４の裏面
にマザー基板２０と接続させるための半田大ボール１５
及び半田小ボール１６を形成する。基板１４の形状は、
逆凸形状となっている。つまり、図２及び図３に示すよ
うに、応力の小さい接続部（ＤＮＰ小部分：内側部分）
１９には半田小ボール１６を、応力の大きい接続部（Ｄ
ＮＰ大部分：外側部分）１８には半田大ボール１５を形
成する。
【００１６】更に、アンダーフィル樹脂１３の充填を行
い加熱硬化することにより、ＢＧＡパッケージの組立が
終了する。 （３）上記したように組立られたＢＧＡパッケージを、
図４（ｃ）に示すように、フラットな面を有するマザー
基板２０上に実装する。このように、第１実施例によれ
ば、逆凸形状をしている基板１４を用いることにより、
異なるサイズの半田ボールによる電極形成時にも、常に
マザー基板への接続面に対して、半田ボール電極先端は
一直線状にあり、リフロー等の半田接続が可能となる。
い加熱硬化することにより、ＢＧＡパッケージの組立が
終了する。 （３）上記したように組立られたＢＧＡパッケージを、
図４（ｃ）に示すように、フラットな面を有するマザー
基板２０上に実装する。このように、第１実施例によれ
ば、逆凸形状をしている基板１４を用いることにより、
異なるサイズの半田ボールによる電極形成時にも、常に
マザー基板への接続面に対して、半田ボール電極先端は
一直線状にあり、リフロー等の半田接続が可能となる。
【００１７】更に、半田ボールの異なる径の統制が可能
となり、半田ボール接続部分に発生する応力に対応して
半田ボールサイズ、接続高さをコントロール、レイアウ
トすることが可能となり、接続信頼性の向上及び半田ボ
ール接続部分に発生応力の小さい基板中心部領域には狭
ピッチのレイアウトが可能となり、高密度実装化を図る
ことができる。
となり、半田ボール接続部分に発生する応力に対応して
半田ボールサイズ、接続高さをコントロール、レイアウ
トすることが可能となり、接続信頼性の向上及び半田ボ
ール接続部分に発生応力の小さい基板中心部領域には狭
ピッチのレイアウトが可能となり、高密度実装化を図る
ことができる。
【００１８】次に、本発明の第２実施例について説明す
る。図５は本発明の第２実施例を示すＢＧＡパッケージ
の斜視図、図６は図５のＢ−Ｂ線断面図、図７はそのＢ
ＧＡパッケージのマザー基板への実装工程断面図であ
る。これらの図において、２１はＬＳＩチップ、２２は
バンプ、２３はアンダーフィル樹脂、２４は基板、２５
は半田ボール接続部分に発生する応力の大きい接続部
（ＤＮＰ大部分：外側部分）に形成される半田大ボー
ル、２６は半田ボール接続部分に発生する応力の小さい
接続部（ＤＮＰ小部分：内側部分）に形成される半田小
ボール、３０はマザー基板である。
る。図５は本発明の第２実施例を示すＢＧＡパッケージ
の斜視図、図６は図５のＢ−Ｂ線断面図、図７はそのＢ
ＧＡパッケージのマザー基板への実装工程断面図であ
る。これらの図において、２１はＬＳＩチップ、２２は
バンプ、２３はアンダーフィル樹脂、２４は基板、２５
は半田ボール接続部分に発生する応力の大きい接続部
（ＤＮＰ大部分：外側部分）に形成される半田大ボー
ル、２６は半田ボール接続部分に発生する応力の小さい
接続部（ＤＮＰ小部分：内側部分）に形成される半田小
ボール、３０はマザー基板である。
【００１９】次に、ＢＧＡパッケージの組立・実装工程
について図７を用いて説明する。 （１）まず、図７（ａ）に示すように、基板２４に形成
された接続電極に、バンプ２２を有するＬＳＩチップ２
１を搭載し、リフロー装置等による加熱処理により接続
を行う。 （２）次に、図７（ｂ）に示すように、基板２４の裏面
にマザー基板と接続のための半田大ボール２５及び半田
小ボール２６を形成する。基板２４の形状は、第１実施
例と異なり、通常フラットな形となっている。
について図７を用いて説明する。 （１）まず、図７（ａ）に示すように、基板２４に形成
された接続電極に、バンプ２２を有するＬＳＩチップ２
１を搭載し、リフロー装置等による加熱処理により接続
を行う。 （２）次に、図７（ｂ）に示すように、基板２４の裏面
にマザー基板と接続のための半田大ボール２５及び半田
小ボール２６を形成する。基板２４の形状は、第１実施
例と異なり、通常フラットな形となっている。
【００２０】更に、アンダーフィル樹脂２３の充填を行
い加熱硬化することにより、ＢＧＡパッケージの組立が
終了する。 （３）次に、図７（ｃ）に示すように、マザー基板３０
は、基板２４の裏面に形成した半田大ボール２５と半田
小ボール２６に対応して、凸形状の基板を使用する。す
なわち、半田小ボール２６に対応してマザー基板の高く
なった面３０Ａを、半田大ボール２５に対応してマザー
基板の低くなった面３０Ｂを対応させる。
い加熱硬化することにより、ＢＧＡパッケージの組立が
終了する。 （３）次に、図７（ｃ）に示すように、マザー基板３０
は、基板２４の裏面に形成した半田大ボール２５と半田
小ボール２６に対応して、凸形状の基板を使用する。す
なわち、半田小ボール２６に対応してマザー基板の高く
なった面３０Ａを、半田大ボール２５に対応してマザー
基板の低くなった面３０Ｂを対応させる。
【００２１】そこで、ＧＡＢパッケージを、マザー基板
３０の所定位置に位置決めを行った後実装する。このよ
うに、半田大ボール２５と半田小ボール２６のレイアウ
トの選択は、基板中心より距離の長い領域は半田大ボー
ル２５を選択し、中心部に近い領域は半田小ボール２６
を用いる。
３０の所定位置に位置決めを行った後実装する。このよ
うに、半田大ボール２５と半田小ボール２６のレイアウ
トの選択は、基板中心より距離の長い領域は半田大ボー
ル２５を選択し、中心部に近い領域は半田小ボール２６
を用いる。
【００２２】また、図８に示すように、マザー基板とし
ては溝４１を有する基板４０を用いることができる。す
なわち、基板中心より距離の短い領域に配置される半田
小ボール２６はマザー基板４０の高くなった面４０Ａ
に、基板中心より距離の長い領域に配置される半田大ボ
ール２５に対応する領域にはマザー基板の溝４１、つま
り、低くなった面４０Ｂに配置される。
ては溝４１を有する基板４０を用いることができる。す
なわち、基板中心より距離の短い領域に配置される半田
小ボール２６はマザー基板４０の高くなった面４０Ａ
に、基板中心より距離の長い領域に配置される半田大ボ
ール２５に対応する領域にはマザー基板の溝４１、つま
り、低くなった面４０Ｂに配置される。
【００２３】このように、マザー基板に溝４１を有する
基板４０を使用することにより、半田ボールの異なる径
の搭載が可能となり、半田ボール接続部分に発生する応
力に対応して半田ボールサイズ、接続高さをコントロー
ルするようにレイアウトすることが可能となり、接続信
頼性の向上及び発生応力の小さい基板中心部領域は狭ピ
ッチのレイアウトが可能となり、高密度実装化を図るこ
とができる。
基板４０を使用することにより、半田ボールの異なる径
の搭載が可能となり、半田ボール接続部分に発生する応
力に対応して半田ボールサイズ、接続高さをコントロー
ルするようにレイアウトすることが可能となり、接続信
頼性の向上及び発生応力の小さい基板中心部領域は狭ピ
ッチのレイアウトが可能となり、高密度実装化を図るこ
とができる。
【００２４】上記したように、第２実施例によれば、比
較的加工が容易なマザー基板側に凸凹を加工を施すよう
にしたので、ＢＧＡパッケージの基板には加工を施す必
要がなく、ＢＧＡパッケージの製造工程の簡略化を図る
ことができる。なお、本発明は上記実施例に限定される
ものではなく、本発明の趣旨に基づいて種々の変形が可
能であり、これらを本発明の範囲から排除するものでは
ない。
較的加工が容易なマザー基板側に凸凹を加工を施すよう
にしたので、ＢＧＡパッケージの基板には加工を施す必
要がなく、ＢＧＡパッケージの製造工程の簡略化を図る
ことができる。なお、本発明は上記実施例に限定される
ものではなく、本発明の趣旨に基づいて種々の変形が可
能であり、これらを本発明の範囲から排除するものでは
ない。
【００２５】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）請求項１又は２記載の発明によれば、マザー基板
と接続する半田ボールのサイズを、半田ボールの接続部
に発生する応力に対応して異なるサイズ径、ボール高さ
の半田ボール電極を形成することが可能となる。
よれば、以下のような効果を奏することができる。 （１）請求項１又は２記載の発明によれば、マザー基板
と接続する半田ボールのサイズを、半田ボールの接続部
に発生する応力に対応して異なるサイズ径、ボール高さ
の半田ボール電極を形成することが可能となる。
【００２６】したがって、熱的ストレスによる発生応力
に対し、安定であり、しかも、発生応力小の領域に対応
した接続電極の狭ピッチ化、高密度実装化を図ることが
できる。 （２）請求項３又は４記載の発明によれば、上記（１）
の作用効果を奏するとともに、更に、比較的加工が容易
なマザー基板側に凸凹加工を施すようにしたので、ＢＧ
Ａパッケージの基板には加工を施す必要がなく、ＢＧＡ
パッケージの製造工程の簡略化を図ることができる。
に対し、安定であり、しかも、発生応力小の領域に対応
した接続電極の狭ピッチ化、高密度実装化を図ることが
できる。 （２）請求項３又は４記載の発明によれば、上記（１）
の作用効果を奏するとともに、更に、比較的加工が容易
なマザー基板側に凸凹加工を施すようにしたので、ＢＧ
Ａパッケージの基板には加工を施す必要がなく、ＢＧＡ
パッケージの製造工程の簡略化を図ることができる。
【図１】本発明の第１実施例を示すＢＧＡパッケージの
斜視図である。
斜視図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】本発明の第１実施例を示すＢＧＡパッケージの
裏面図である。
裏面図である。
【図４】本発明の第１実施例を示すＢＧＡパッケージの
マザー基板への実装工程断面図である。
マザー基板への実装工程断面図である。
【図５】本発明の第２実施例を示すＢＧＡパッケージの
斜視図である。
斜視図である。
【図６】図５のＢ−Ｂ線断面図である。
【図７】本発明の第２実施例を示すＢＧＡパッケージの
マザー基板への実装工程断面図である。
マザー基板への実装工程断面図である。
【図８】本発明の第２実施例を示すＢＧＡパッケージの
マザー基板の変形例を示す図である。
マザー基板の変形例を示す図である。
【図９】従来のＢＧＡパッケージの斜視図である。
【図１０】図９のＣ−Ｃ線断面図である。
【図１１】従来のＢＧＡパッケージの実装状態を示す断
面図である。
面図である。
１１，２１ ＬＳＩチップ １２，２２ バンプ １３，２３ アンダーフィル樹脂 １４，２４ 基板 １５ 半田大ボール １６ 半田小ボール １７ ＢＧＡパッケージの裏面の中心 １８，２５ 応力の大きい接続部 １９，２６ 応力の小さい接続部 ２０，３０ マザー基板 ３０Ａ，４０Ａ マザー基板の高くなった面 ３０Ｂ，４０Ｂ マザー基板の低くなった面 ４０ 溝を有する基板 ４１ 溝
Claims (4)
- 【請求項１】（ａ）半導体チップが搭載される、裏面の
中心から距離が近い領域に凸状部を、該凸状部の周辺に
凹状部をそれぞれ形成した基板を用意する工程と、
（ｂ）前記凸状部に半田小ボールを配置し、前記凹状部
に半田大ボールを配置して、前記半田小ボールと半田大
ボールの先端が略一直線状になるように形成したＢＧＡ
パッケージを組み立てる工程と、（ｃ）フラットな面を
有するマザー基板上に前記ＢＧＡパッケージを実装する
工程とを施すことを特徴とするＢＧＡパッケージの実装
方法。 - 【請求項２】（ａ）半導体チップが搭載される、裏面の
中心から距離が近い領域に凸状部を、該凸状部の周辺に
凹状部をそれぞれ形成した基板と、（ｂ）該基板の凸状
部に半田小ボールを配置し、前記凹状部に半田大ボール
を配置して、前記半田小ボールと半田大ボールの先端が
略一直線状になるように形成したＢＧＡパッケージと、
（ｃ）該ＢＧＡパッケージが実装されるフラットな面を
有するマザー基板とを具備することを特徴とするＢＧＡ
パッケージの実装構造。 - 【請求項３】（ａ）半導体チップが搭載される基板の裏
面の中心から距離が近い領域に半田小ボールを配置し、
該半田小ボールの周辺に半田大ボールを配置したＢＧＡ
パッケージを組み立てる工程と、（ｂ）前記半田小ボー
ルに対応する領域に凸状部を、前記半田大ボールに対応
する領域に凹状部を形成したマザー基板を用意する工程
と、（ｃ）前記ＢＧＡパッケージを前記マザー基板に位
置決めし、実装することを特徴とするＢＧＡパッケージ
の実装方法。 - 【請求項４】（ａ）半導体チップが搭載される基板の裏
面の中心から距離が近い領域に半田小ボールを配置し、
該半田小ボールの周辺に半田大ボールを配置したＢＧＡ
パッケージと、（ｂ）該ＢＧＡパッケージが実装され
る、前記半田小ボールに対応する領域に凸状部を、前記
半田大ボールに対応する領域に凹状部を形成したマザー
基板とを具備することを特徴とするＢＧＡパッケージの
実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8176377A JPH1022341A (ja) | 1996-07-05 | 1996-07-05 | Ｂｇａパッケージの実装方法及びその実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8176377A JPH1022341A (ja) | 1996-07-05 | 1996-07-05 | Ｂｇａパッケージの実装方法及びその実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1022341A true JPH1022341A (ja) | 1998-01-23 |
Family
ID=16012577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8176377A Pending JPH1022341A (ja) | 1996-07-05 | 1996-07-05 | Ｂｇａパッケージの実装方法及びその実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1022341A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007042848A (ja) * | 2005-08-03 | 2007-02-15 | Kyocera Corp | 配線基板、電気素子装置並びに複合基板 |
| JP2008258380A (ja) * | 2007-04-04 | 2008-10-23 | Shinko Electric Ind Co Ltd | 半導体装置およびそれに用いる配線基板 |
| JP2009099830A (ja) * | 2007-10-18 | 2009-05-07 | Sony Chemical & Information Device Corp | 配線基板及びｉｃチップの実装方法 |
| US20120119338A1 (en) * | 2010-11-15 | 2012-05-17 | Renesas Electronics Corporation | Semiconductor Device And Method Of Manufacturing Semiconductor Device |
| WO2016133836A1 (en) | 2015-02-17 | 2016-08-25 | Intel Corporation | Microelectronic interconnect adaptor |
| JP2019169596A (ja) * | 2018-03-23 | 2019-10-03 | 京セラ株式会社 | 配線基板 |
| CN115116864A (zh) * | 2022-07-28 | 2022-09-27 | 中国电子科技集团公司第十研究所 | 一种bga芯片封装方法 |
| JP2023116508A (ja) * | 2019-03-29 | 2023-08-22 | 大日本印刷株式会社 | 配線基板および素子付配線基板 |
-
1996
- 1996-07-05 JP JP8176377A patent/JPH1022341A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007042848A (ja) * | 2005-08-03 | 2007-02-15 | Kyocera Corp | 配線基板、電気素子装置並びに複合基板 |
| JP2008258380A (ja) * | 2007-04-04 | 2008-10-23 | Shinko Electric Ind Co Ltd | 半導体装置およびそれに用いる配線基板 |
| JP2009099830A (ja) * | 2007-10-18 | 2009-05-07 | Sony Chemical & Information Device Corp | 配線基板及びｉｃチップの実装方法 |
| CN104716256A (zh) * | 2010-11-15 | 2015-06-17 | 瑞萨电子株式会社 | 半导体器件 |
| CN102468275A (zh) * | 2010-11-15 | 2012-05-23 | 瑞萨电子株式会社 | 半导体器件和制造半导体器件的方法 |
| US8749033B2 (en) * | 2010-11-15 | 2014-06-10 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing semiconductor device |
| US20120119338A1 (en) * | 2010-11-15 | 2012-05-17 | Renesas Electronics Corporation | Semiconductor Device And Method Of Manufacturing Semiconductor Device |
| US9324663B2 (en) | 2010-11-15 | 2016-04-26 | Renesas Electronics Corporation | Semiconductor device including a plurality of magnetic shields |
| WO2016133836A1 (en) | 2015-02-17 | 2016-08-25 | Intel Corporation | Microelectronic interconnect adaptor |
| KR20170117397A (ko) * | 2015-02-17 | 2017-10-23 | 인텔 코포레이션 | 마이크로전자 상호접속 어댑터 |
| EP3259778A4 (en) * | 2015-02-17 | 2018-11-07 | Intel Corporation | Microelectronic interconnect adaptor |
| JP2019169596A (ja) * | 2018-03-23 | 2019-10-03 | 京セラ株式会社 | 配線基板 |
| JP2023116508A (ja) * | 2019-03-29 | 2023-08-22 | 大日本印刷株式会社 | 配線基板および素子付配線基板 |
| CN115116864A (zh) * | 2022-07-28 | 2022-09-27 | 中国电子科技集团公司第十研究所 | 一种bga芯片封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5639695A (en) | Low-profile ball-grid array semiconductor package and method | |
| US6443351B1 (en) | Method of achieving solder ball coplanarity on ball grid array integrated circuit package | |
| US7368821B2 (en) | BGA semiconductor chip package and mounting structure thereof | |
| US6444563B1 (en) | Method and apparatus for extending fatigue life of solder joints in a semiconductor device | |
| US6864434B2 (en) | Warpage-preventive circuit board and method for fabricating the same | |
| JP3846611B2 (ja) | 実装用半導体部品、実装構造及び実装方法 | |
| US6940176B2 (en) | Solder pads for improving reliability of a package | |
| US6736306B2 (en) | Semiconductor chip package comprising enhanced pads | |
| JP3291368B2 (ja) | ボールグリッドアレイ型半導体パッケージの構造 | |
| US6750549B1 (en) | Variable pad diameter on the land side for improving the co-planarity of ball grid array packages | |
| KR100246333B1 (ko) | 비 지 에이 패키지 및 그 제조방법 | |
| JP2001168125A (ja) | 半導体装置 | |
| JP2011146415A (ja) | 半導体装置、及び半導体装置の製造方法 | |
| JP3811467B2 (ja) | 半導体パッケージ | |
| US20080277783A1 (en) | Printed circuit board and flip chip package using the same with improved bump joint reliability | |
| JPH1022341A (ja) | Ｂｇａパッケージの実装方法及びその実装構造 | |
| US6564988B1 (en) | Manufacturing method of head suspension assembly with IC chip | |
| US20050077080A1 (en) | Ball grid array (BGA) package having corner or edge tab supports | |
| JPH11111771A (ja) | 配線基板の接続方法、キャリア基板および配線基板 | |
| US20060220246A1 (en) | Bump land structure of circuit substrate for semiconductor package | |
| US6248951B1 (en) | Dielectric decal for a substrate of an integrated circuit package | |
| JPH0897322A (ja) | 半導体パッケージ | |
| US6266249B1 (en) | Semiconductor flip chip ball grid array package | |
| US7317254B2 (en) | Semiconductor device mounting structure for reducing thermal stress and warpage | |
| JP2001203298A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030114 |