JP2019169596A

JP2019169596A - 配線基板

Info

Publication number: JP2019169596A
Application number: JP2018055794A
Authority: JP
Inventors: 禰占　孝之; Takayuki Neura; 孝之禰占; 芳弘長谷川; Yoshihiro Hasegawa; 原園　正昭; Masaaki Harazono; 正昭原園
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2018-03-23
Filing date: 2018-03-23
Publication date: 2019-10-03
Anticipated expiration: 2038-03-23
Also published as: JP7133329B2

Abstract

【課題】半導体素子が安定して作動することが可能な配線基板を提供することを課題とする。【解決手段】互いに隣接する第１領域８および第２領域９を含んだ上面を有する第１絶縁層３ａと、第１領域８に互いに第１間隔Ｌ１で位置している複数の第１電極１０と、第２領域９に互いに第１間隔Ｌ１よりも小さい第２間隔Ｌ２で位置しており、第１電極１０の上面より小さい面積の上面を有する複数の第２電極１１と、を有しており、断面視で第２電極１１の上面は、第１電極１０の上面よりも高い位置にあるとともに、第２領域９に、第２電極１１の一部を被覆しており、断面視で第１絶縁層３ａの上面よりも高い位置にある上面を有する第２絶縁層３ｂが位置している。【選択図】図２

Description

本開示は、半導体素子等の電子部品を搭載する配線基板に関するものである。

現在、微細な配線導体が絶縁層に高密度に位置する配線基板が開発されている。このような配線基板は、半導体素子が有する接続面積および配置間隔の異なる電極に対応して、接続面積および配置間隔の異なる電極を有している。そして、半導体素子の電極と配線基板の電極とが、例えば互いに対向し合った状態で半田を介して接続している。

特許第５８７６０９３号公報

半導体素子の電極と配線基板の電極とを半田によって接続する場合、電極の半田との接続面積の大きさに応じて半田量を調整する必要がある。接続面積の小さな電極同士の接続において使用する半田量は、接続面積の大きな電極同士の接続において使用する半田量に比べて少ない。このため、互いに対向する接続面積の小さな電極同士の間隔を、接続面積の大きな電極同士の間隔よりも小さくする。このため、例えば配線基板の上方に半導体素子を位置させて電極同士の接続を行うときに、配線基板の小さな接続面積の電極の高さを、大きな接続面積の電極の高さよりも高くすることがある。このような場合、接続面積の小さな（つまり、より高い位置にある）電極上に半田を載置したときに、半田が電極から滑り落ちてしまい半導体素子の電極との接続が不完全になることがある。その結果、半導体素子が安定的に作動しない虞がある。接続面積の比較的小さい電極同士の間隔は、接続面積の比較的大きい電極同士の間隔よりも小さいため、上記の接続不完全性は、電極同士の間隔が小さいときに生じやすい傾向がある。

本開示の配線基板は、互いに隣接する第１領域および第２領域を含んだ上面を有する第１絶縁層と、第１領域に互いに第１間隔で位置している複数の第１電極と、第２領域に互いに第１間隔よりも小さい第２間隔で位置しており、第１電極の上面より小さい面積の上面を有する複数の第２電極と、を有しており、断面視で第２電極の上面は、第１電極の上面よりも高い位置にあるとともに、第２領域に、第２電極の一部を被覆しており、断面視で第１絶縁層の上面よりも高い位置にある上面を有する第２絶縁層が位置していることを特徴とするものである。

本開示の配線基板によれば、半導体素子が安定して作動することが可能な配線基板を提供することができる。

図１は、本開示の配線基板の実施形態例を示す概略断面図である。図２は、本開示の配線基板の実施形態例の要部を示す拡大断面図である。図３は、本開示の配線基板の別の実施形態例を示す概略断面図である。図４は、本開示の配線基板の別の実施形態例の要部を示す拡大断面図である。図５は、本開示の配線基板の別の実施形態例の要部を示す拡大断面図である。図６は、本開示の配線基板の別の実施形態例の要部を示す拡大断面図である。図７は、本開示の配線基板の別の実施形態例の要部を示す拡大断面図である。図８は、本開示の配線基板の別の実施形態例の要部を示す拡大断面図である。図９は、本開示の配線基板の別の実施形態例を示す概略断面図である。

本開示の配線基板を、図１および図２を基にして説明する。配線基板１は、コア用絶縁層２と、ビルドアップ用絶縁層３と、配線導体４と、を有している。配線基板１の上面には、複数の半導体素子Ｓが搭載される。半導体素子Ｓを搭載する場合は、例えば半導体素子Ｓの電極Ｐに半田５を被着しておき、配線基板１の電極と半導体素子Ｓの電極Ｐとを半田５を介して接続する。

コア用絶縁層２は、例えば補強用のガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等を含浸させた絶縁材料を含んでいる。コア用絶縁層２は、配線基板１における補強用の支持体としての機能を有している。コア用絶縁層２は、上下に貫通する複数のスルーホール６を有している。

コア用絶縁層２の厚みは、例えば２００〜１２００μｍに設定されている。スルーホール６の径は、例えば５０〜２００μｍに設定されている。配線基板１は、平面視で四角形状の平板状である。また、配線基板１の１辺の長さは２０〜８０ｍｍ、厚みが０．３〜１．６ｍｍ程度である。

コア用絶縁層２は、強化用のガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させたプリプレグを複数積層して、加熱下でプレス加工を行うことで平板状に形成される。スルーホール６は、コア用絶縁層２に、ドリル加工、レーザー加工またはブラスト加工等の処理を行うことで形成される。コア用絶縁層２の上下表面の配線導体４同士が、スルーホール６内の配線導体４を介して電気的に接続される。

ビルドアップ用絶縁層３は、コア用絶縁層２の上面および下面にそれぞれ３層ずつ積層された状態で位置している。ビルドアップ用絶縁層３は、コア用絶縁層２の上面および下面において、後述する配線導体４を被覆しており、互いに隣接する配線導体４同士の絶縁性を確保する機能を有している。ビルドアップ用絶縁層３は、配線導体４を底面とする複数のビアホール７を有している。

ビルドアップ用絶縁層３は、例えばエポキシ樹脂やフェノール樹脂等に絶縁粒子を分散させた絶縁材料を含んでいる。絶縁粒子は、例えばシリカ（ＳｉＯ_２）や硝子やアルミナ等が挙げられる。絶縁粒子は、例えば球状の形状を有しており、平均粒径は、例えば０．１〜０．５μｍに設定されている。ビルドアップ用絶縁層３における絶縁粒子の含有割合は、例えば４０〜８０ｗｔ％に設定されている。球状の形状は、絶縁粒子を高密度に含有するために有利である。絶縁粒子は、ビルドアップ用絶縁層３において、熱膨張係数を小さくして、配線導体４との熱膨張係数差に起因した熱応力を低減して配線導体４の断線を抑制する等の役割を有している。

ビルドアップ用絶縁層３は、第１絶縁層３ａおよび第２絶縁層３ｂを含んでいる。本例において第１絶縁層３ａは、コア用絶縁層２の上面から２層目に位置している。

第１絶縁層３ａの厚みは、例えば１０〜４０μｍに設定されている。ビルドアップ用絶縁層３は、後述する第１領域８において配線導体４を底面とする複数の第１ビアホール７ａを有している。第１ビアホール７ａの径は、例えば１５〜６０μｍに設定されている。また、ビルドアップ用絶縁層３は、後述する第２領域９において配線導体４を底面とする複数の第２ビアホール７ｂを有している。第２ビアホール７ｂの径は、例えば１０〜２０μｍに設定されている。

第１絶縁層３ａは、上面外周部に第１領域８を有している。また、第１絶縁層３ａは、上面中央部に第１領域８に隣接する第２領域９を有している。第１絶縁層３ａは、例えばエポキシ樹脂等の熱硬化性樹脂中に絶縁粒子を分散させた絶縁層用のフィルムを、真空下でコア用絶縁層２の上下面に配線導体４を被覆するように被着して熱硬化することで形成される。

第１領域８には、複数の第１電極１０が例えば一定の間隔で位置している。第１電極１０は、平面視で例えば円形状を有している。第１電極１０の直径は、例えば３５〜１００μｍに設定されている。第１電極１０の厚さは、例えば５〜３０μｍに設定されている。互いに隣接する第１電極１０同士は、第１間隔Ｌ１で位置している。第１間隔Ｌ１は、例えば７５〜１５０μｍに設定されている。なお、第１間隔Ｌ１は、互いに隣接する第１電極の円の中心間の距離を指している。

第１電極１０は、半導体素子Ｓの有する電極Ｐのうち、比較的接続面積の大きな電極Ｐと半田５を介して接続される。本例では、１つの半導体素子Ｓが、互いに接続面積が異なる複数の電極Ｐを有している。複数の電極Ｐは、接続面積が比較的大きいものと比較的小さいものとの２種類を含んでいる。一例として、半導体素子Ｓの電極Ｐのうち、接続面積が比較的大きいものは外部基板との接続用であり、接続面積が比較的小さいものは別の半導体素子Ｓとの接続用である。

第２領域９には、複数の第２電極１１が位置している。第２電極１１は、平面視で例えば円形状を有している。第２電極１１の直径は、第１電極１０の直径よりも小さく、例えば２０〜３５μｍに設定されている。つまり、第２電極１１の上面の面積は、第１電極１０の上面の面積よりも小さく設定されている。第２電極１１の厚さは、第１電極１０の厚さよりも大きく、例えば５〜１５μｍに設定されている。言い換えれば、第２電極１１の上面は、第１電極１０の上面よりも高い位置にある。互いに隣接する第２電極１１同士は、第２間隔Ｌ２で位置している。第２間隔Ｌ２は、第１間隔Ｌ１よりも小さく、例えば４０〜５５μｍに設定されている。なお、第２間隔Ｌ２は、互いに隣接する第２電極１１の円の中心間の距離を指している。

また、第２領域９には、第２絶縁層３ｂが位置している。第２電極１１は、側面が第２絶縁層３ｂに被覆されており、上面が第２絶縁層３ｂから露出している。本例においては、第２電極１１の上面の高さと第２絶縁層３ｂの上面の高さとが同じである。第２絶縁層３ｂの厚みは、例えば５〜１５μｍに設定されている。

第２絶縁層３ｂは、例えば次のようにして形成される。まず、第１絶縁層３ａの上面に第１電極１０および第２電極１１を被覆する状態で第２絶縁層用のフィルム樹脂を被着、または液状樹脂を塗布して熱硬化する。次に、例えばサーフェースプレーナ装置により、硬化した第２絶縁層用の樹脂を上面から均等に平面研磨して第２電極１１の上面を露出させる。これにより、第２電極１１の上面と第２絶縁層用の樹脂の上面とが同じ高さに形成される。次に、第２絶縁層３ｂの上面にマスキングを施しておき、第１領域８に位置する硬化した第２絶縁層用の樹脂をドライエッチング処理により除去する。これにより第１領
域８の第１絶縁層３ａ上面に第１電極１０を露出させる。最後に第２絶縁層用の樹脂の上面のマスキングを除去することで、第２絶縁層３ｂが形成される。

第２電極１１は、半導体素子Ｓの有する電極Ｐのうち、比較的接続面積の小さな電極と半田５を介して接続される。この場合、半田５の量は、接続面積の大きな電極Ｐに用いられる半田５の量よりも少ないため半田高さが低くなるが、第２電極１１の上面が第１電極１０の上面よりも高い位置にあることから、半導体素子Ｓの電極Ｐと第２電極１１との間隔を小さくすることができるため、少量の半田５でも互いの電極同士を完全に接続することができる。

また、第２電極１１は、側面が第２絶縁層３ｂに被覆されており、上面が第２絶縁層３ｂから露出している。このため、半田５は濡れ性の悪い第２絶縁層３ｂの上面には広がりにくく、第２電極１１の上面に留まり易くなるため、半田５が第２電極１１から滑り落ちてしまうことを抑制することができる。第２電極１１の上面の面積が小さく、半田５が安定的に載置しにくい場合に特に有利である。

なお、第１絶縁層３ａおよび第２絶縁層３ｂは、例えばエポキシ樹脂やフェノール樹脂等の同じ種類の絶縁材料を含む構成にしておくと、第１絶縁層３ａと第２絶縁層３ｂとの間で熱伸縮差を抑制することが可能になり、半導体素子Ｓの電極Ｐと第１電極１０、あるいは第２電極１１との接続部の亀裂の発生を抑制する点で有利である。なお、同じ種類とは、基本的には第１絶縁層３ａと第２絶縁層３ｂが同一の樹脂組成物のことを指す。ただし、上記樹脂を主成分とするネットワークポリマーが形成可能な組み合わせであればよい。このようなネットワークポリマーからなるいずれか１つの組み合わせであればよい。

配線導体４は、コア用絶縁層２の上面および下面、スルーホール６内、ビルドアップ用絶縁層３の表面、およびビアホール７内に位置している。最下層に位置しているビルドアップ用絶縁層３の下面に位置している配線導体４は、外部基板と接続される第３電極１２として機能する。配線導体４は、例えばセミアディティブ法等のめっき工法により形成され、銅等の良導電性金属を含んでいる。

コア用絶縁層２の上面側において、平面視で第２領域９に位置している配線導体４は、主に第２ビアホール７ｂを介して第２電極１１とつながっている。これにより、隣接して搭載される半導体素子Ｓ同士の間で電気信号の送受信が可能になる。

このような半導体素子Ｓ同士の間の電気信号の送受信が行われる配線導体４の線幅は、例えば２〜６μｍであり、厚さは、例えば１〜１０μｍに設定されている。

平面視で第１領域８に位置している配線導体４は、主に第１ビアホール７ａおよびスルーホール６を介して第１電極１０と第３電極１２とつながっている。これにより、搭載されるそれぞれの半導体素子Ｓと外部基板との間で電気信号の送受信が可能になる。

このような半導体素子Ｓと外部基板との間の電気信号の送受信が行われる配線導体４の線幅は、例えば６〜２０μｍであり、厚さは、例えば８〜２０μｍに設定されている。

上述のように、本開示の配線基板１は、互いに隣接する第１領域８および第２領域９を含んだ上面を有する第１絶縁層３ａを有している。そして、第１領域８に互いに第１間隔Ｌ１で位置している複数の第１電極１０と、第２領域９に互いに第１間隔Ｌ１よりも小さい第２間隔Ｌ２で位置しており、第１電極１０の上面より小さい面積の上面を有する複数の第２電極１１と、を有している。さらに、断面視で第２電極１１の上面は、第１電極１０の上面よりも高い位置にあるとともに、第２領域９に、第２電極１１の一部を被覆しており、断面視で第１絶縁層３ａの上面よりも高い位置にある上面を有する第２絶縁層３ｂが位置している。第２絶縁層３ｂの上面が第１絶縁層３ａの上面よりも高い（半導体素子Ｓに近い）ため、第２電極１１の上面が第１電極１０の上面よりも高い位置（半導体素子Ｓの電極Ｐに近い位置）にあること等を含む上記構成が容易に実現されている。

第２電極１１は、半導体素子Ｓの有する電極のうち、比較的接続面積の小さな電極Ｐと半田５を介して接続される。この場合、半田５の量は、接続面積の大きな電極Ｐに用いられる半田５の量よりも少ないため半田高さが低くなるが、第２電極１１の上面が第１電極１０の上面よりも高い位置にある。このため、半導体素子Ｓの電極Ｐと第２電極１１との間隔を小さくすることができるため、少量の半田５でも互いの電極同士を完全に接続することができる。

また、第２電極１１は、側面が第２絶縁層３ｂに被覆されており、上面が第２絶縁層３ｂから露出している。このため、半田５は濡れ性の悪い第２絶縁層３ｂの上面には広がりにくく、第２電極１１の上面に留まり易くなるため、半田５が第２電極１１から滑り落ちてしまうことを抑制することができる。

これらのことから、本開示の配線基板によれば、配線基板の電極と半導体素子の電極とを完全に接続することが可能になり、半導体素子を安定的に作動させることが可能な配線基板を提供することができる。

なお、本開示は、上述の実施形態の一例に限定されるものではなく、本開示の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の実施形態の一例においては、配線基板１にソルダーレジストが無い場合を示したが、図３および図４に示すように、配線基板１がソルダーレジスト１３を有していても構わない。この場合、半導体素子Ｓの実装時に配線導体４に加わる熱を緩和して、配線導体４のダメージを低減することが可能になる。また、第１電極１０、第２電極１１、第３電極１２とビルドアップ用絶縁層３との接合性を向上できる点で有利である。

ソルダーレジスト１３は、例えば最上層において第１絶縁層３ａの上面から前記第２絶縁層３ｂの上面にかけて位置している。また、最下層においてビルドアップ用絶縁層３の表面に位置している。最上層のソルダーレジスト１３は、第１電極１０の上面中央部を露出する第１開口部１３ａおよび第２電極１１の上面中央部を露出する第２開口１３ｂを有している。また、最下層のソルダーレジスト１３は、第３電極１２の下面中央部を露出する第３開口１３ｃを有している。

ソルダーレジスト１３は、例えばアクリル変性エポキシ樹脂等の感光性を有する熱硬化性樹脂のフィルムを第１絶縁層３ａ、第２絶縁層３ｂおよびビルドアップ用絶縁層３の表面に貼着し、露光および現像により各開口１３ａ、１３ｂ、１３ｃを形成して熱硬化することで形成される。

また、上述の実施形態の一例においては、第２電極１１の上面と第２絶縁層３ｂの上面とが同じ高さである場合を示したが、図５に示すように、第２電極１１の上面が第２絶縁層３ｂの上面より低くても構わない。この場合、第２電極１１の上面外周部に第２絶縁層３ｂによる壁が位置しているため、半田を第２電極１１上に載置するときの安定向上の点で有利である。さらに、図６に示すように、配線基板１が、第１絶縁層３ａ、第２絶縁層３ｂにかけてソルダーレジスト１３を有していても構わない。この場合も、ソルダーレジスト１３により上記と同様の効果が得られる。

また、図７に示すように、第２電極１１の上面が第２絶縁層３ｂの上面より高くても構
わない。この場合、半田５が第２電極１１の上面に加えて側面の一部にも接着することから半田５と第２電極１１との接続性向上の点で有利である。さらに、図８に示すように、配線基板１が、第１絶縁層３ａ、第２絶縁層３ｂにかけてソルダーレジスト１３を有していても構わない。この場合も、ソルダーレジスト１３により上記と同様の効果が得られる。

さらに、図９に示すように、半田５が第２電極１１の上面に位置していても構わない。この場合、例えば製造誤差等により半導体素子Ｓの電極Ｐと第２電極１１との間隔が大きくなってしまったときでも、両電極の電気的な接続性確保が容易になるという点で有利である。

１配線基板
３ａ第１絶縁層
３ｂ第２絶縁層
８第１領域
９第２領域
１０第１電極
１１第２電極
１３ソルダーレジスト
Ｌ１第１間隔
Ｌ２第２間隔

Claims

互いに隣接する第１領域および第２領域を含んだ上面を有する第１絶縁層と、
前記第１領域に互いに第１間隔で位置している複数の第１電極と、
前記第２領域に互いに前記第１間隔よりも小さい第２間隔で位置しており、前記第１電極の上面より小さい面積の上面を有する複数の第２電極と、を有しており、
断面視で前記第２電極の上面は、前記第１電極の上面よりも高い位置にあるとともに、前記第２領域に、前記第２電極の一部を被覆しており、断面視で前記第１絶縁層の上面よりも高い位置にある上面を有する第２絶縁層が位置していることを特徴とする配線基板。
前記第２電極の上面と前記第２絶縁層の上面とは、断面視で同じ高さであることを特徴とする請求項１に記載の配線基板。
前記第１絶縁層の上面から前記第２絶縁層の上面にかけて位置しているとともに、前記第１電極の上面中央部を露出する第１開口部、および前記第２電極の上面中央部を露出する第２開口部を有するソルダーレジストをさらに有していることを特徴とする請求項１または請求項２に記載の配線基板。