JPH1022345A - ワークの実装方法 - Google Patents

ワークの実装方法

Info

Publication number
JPH1022345A
JPH1022345A JP8177618A JP17761896A JPH1022345A JP H1022345 A JPH1022345 A JP H1022345A JP 8177618 A JP8177618 A JP 8177618A JP 17761896 A JP17761896 A JP 17761896A JP H1022345 A JPH1022345 A JP H1022345A
Authority
JP
Japan
Prior art keywords
substrate
bumps
height
work
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8177618A
Other languages
English (en)
Other versions
JP3244001B2 (ja
Inventor
Mitsuru Osono
満 大園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP17761896A priority Critical patent/JP3244001B2/ja
Publication of JPH1022345A publication Critical patent/JPH1022345A/ja
Application granted granted Critical
Publication of JP3244001B2 publication Critical patent/JP3244001B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/011—Apparatus therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07173—Means for moving chips, wafers or other parts, e.g. conveyor belts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07178—Means for aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 基板の上面の高低差を勘案してワークの実装
を行えるワークの実装方法を提供することを目的とす
る。 【解決手段】 基板１１の上面のうねりによる高低差ｈ
を計測手段で計測する。高低差Ｈがバンプ２８の高さｈ
よりも小さければ、バンプ２８に平坦化ツールを押し付
けてすべてのバンプ２８の高さを同一レベルにする。次
に基板１１にボンド２９を塗布した後、ダイコレット２
２にチップ２１を真空吸着し、チップ２１のバンプ３０
を基板１１のバンプ２８に着地させて搭載する。高低差
Ｈがバンプ２８の高さよりも大きいときは、すべてのバ
ンプ２８を平坦化しても同一レベルにできないので、チ
ップ２１の搭載は中止し、その基板１１は不良品として
ライン外に除去する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、バンプを介して基
板にワークを実装するワークの実装方法に関するもので
ある。
【０００２】
【従来の技術】図１１は、従来の基板にチップを実装中
の側面図である。基板１の上面には電極２が形成されて
いる。またワークとしてのチップ３の下面にはバンプ４
が形成されている。チップ３を加圧ヘッド５のフローテ
ィング機構部６に真空吸着して保持し、バンプ４を電極
２に押し付けてチップ３を基板１に実装するようになっ
ている。
【０００３】
【発明が解決しようとする課題】基板１はガラエポ樹脂
やセラミックなどによりプレート状に形成されている
が、基板１の上面にはうねりによる高低差ｈが生じやす
い。したがって従来方法においては、高低差ｈが小さい
場合は、フローティング機構部６が首ふりしてチップ３
を基板１の上面にならわせることにより吸収し、すべて
のバンプ４を電極２に着地させることができる。しかし
ながら高低差ｈが大きくなるとフローティング機構部６
では高低差ｈを完全に吸収できず、その結果、すべての
バンプ４は電極２に着地できずに（図１１において、左
側から２番目と３番目のバンプ４を参照）導通不良の不
良品となってしまう問題点があった。
【０００４】したがって本発明は、基板の上面の大きな
うねりによる高低差に対応してワークの実装を行えるワ
ークの実装方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、基板の上面の
高低差を計測手段により計測する工程と、計測された高
低差とバンプの高さを制御部で比較する工程と、基板の
複数個の電極上にバンプを形成する工程と、これらのバ
ンプに平坦化ツールを押し付けてこれらのバンプの上面
の高さを同一レベルにする工程と、ワークの下面に形成
された電極を前記バンプに着地させてワークを前記基板
に搭載する工程とからワークの実装方法を構成した。
【０００６】
【発明の実施の形態】本発明によれば、計測手段により
計測された基板の上面の高低差がバンプの高さよりも小
さい場合には、バンプに平坦化ツールを押し付けてすべ
てのバンプの上面の高さを同一レベルにし、これらのバ
ンプにワークのすべての電極を着地させて搭載する。ま
た高低差がバンプの高さよりも大きい場合には、ワーク
を基板に搭載してもワークの電極はバンプに着地できな
いので不良品として処理する。
【０００７】以下、本発明の一実施の形態を図面を参照
しながら説明する。図１は本発明の実施の形態１のワー
クの実装装置の正面図である。また、図２、図３、図
４、図５、図６、図７は同ワークの実装工程図であっ
て、ワークの実装方法を工程順に示すものである。また
図８は、同基板が不良品の場合の説明図である。
【０００８】まず図１を参照して、ワークの実装装置の
全体構成を説明する。基板１１は搬送路１２に沿って右
方へピッチ送りされる。搬送路１２の上方には、ＰＳＤ
などの高さの計測手段１３を備えた可動テーブル１４、
ホーン１５やキャピラリツール１６などを備えたワイヤ
ボンダ１７、平坦化ツール１８を備えた平坦化手段１
９、ボンド塗布手段としてのディスペンサ２０、チップ
２１を真空吸着するダイコレット２２を備えたダイボン
ダ２３などが順に並設されている。２５はコンピュータ
であり、上記各手段に接続されている。図２に示すよう
に、基板１１の上面には電極２４が多数形成されてい
る。基板１１の上面にはうねりにより高低差ｈが生じて
いる。
【０００９】次に、図２〜図８を参照して、チップの実
装方法を説明する。まず図２に示すように、搬送路１２
を搬送されてきた基板１１を計測手段１３の直下で停止
させる。そこで計測手段１３を水平移動させながら、基
板１１の上面にレーザ光Ｒを照射し、その反射光を受光
することにより、基板１１の上面の高さを計測する。計
測値はコンピュータ２５に入力される。そしてコンピュ
ータ２５は基板１１の上面の最大の高低差ｈを計算し、
かつ次の工程で形成されるバンプの高さＨとこの高低差
ｈを比較する。そして、高低差ｈがバンプの高さＨより
も小さいときは、以下の作業が続行されるが、バンプの
高さＨよりも大きいときは以下の作業は中止され、この
基板１１は不良品としてラインから除外される。
【００１０】さて、図２の工程において高低差ｈはバン
プの高さＨ（図３）よりも小さく、基板１１は良品と判
定されると、基板１１は次のワイヤボンダ１７の下方へ
送られ、ワイヤボンディング手段により基板１１の電極
２４上にバンプ２８が次々に形成される。
【００１１】図３はその様子を示すものであって、キャ
ピラリツール１６の下端部から導出されたワイヤ２７の
下端部にトーチ２６を接近させ、トーチ２６に高電圧を
印加してワイヤ２７の下端部との間に電気的スパークを
発生させて、ワイヤ２７の下端部にボール２８’を形成
する。そしてキャピラリツール１６に下降・上昇動作を
行わせてボール２８’を電極２４にボンディングし、バ
ンプ２８を形成する。なおバンプ２８の高さＨはほぼ一
定であり、既知値としてコンピュータ２５のメモリに予
め入力されているので、上述した高低差ｈとの比較をコ
ンピュータ２５で行えるものである。次に基板１１は平
坦化手段１９の直下へ送られる。そしてそこで平坦化ツ
ール１８が下降してそのフラットな下面がすべてのバン
プ２８に押し付けられ（図４において、鎖線で示す平坦
化ツール１８を参照）、すべてのバンプ２８の高さは同
一レベルＬにされる（図５）。
【００１２】図８は、上記高低差ｈがバンプ２８の高さ
Ｈよりも大きい場合を示している。この場合、平坦化ツ
ール１８はすべてのバンプ２８に着地できないので、す
べてのバンプ２８の高さを同一レベルＬにすることはで
きず、後述するチップの搭載作業において、チップの電
極をすべてのバンプ２８に着地させることはできないこ
ととなる。よってこのような基板１１は、不良品として
上述したようにラインから除去する。なお図８では、平
坦化ツール１８は左側から２番目のバンプ２８に着地で
きず、このバンプ２８を平坦化できない。
【００１３】さて、バンプ２８の上面を平坦化された基
板１１は、ディスペンサ２０の直下へ送られる。そこで
ディスペンサ２０からボンド２９が吐出される（図
６）。ボンド２９はすべてのバンプ２８を覆うように基
板１１の上面に塗布される。次に基板１１はダイボンダ
２３の直下へ送られ、ダイコレット２２に真空吸着して
保持されたチップ２１が搭載される（図７）。チップ２
１の下面にはバンプ３０が突設されており、バンプ３０
を基板１１側のバンプ２８に着地させて搭載される。次
いでこの基板１１は加熱炉（図外）へ送られ、ボンド２
９を加熱して硬化させることにより全工程は終了する。
なおボンド２９を硬化させる方法としては、ダイコレッ
ト２２もしくは基板下受けブロック（図示せず）に加熱
用のヒータを取り付け、ダイボンダ２３で搭載と硬化を
一度に行ってもよい。
【００１４】図９および図１０は、本発明の実施の形態
２のワークの実装工程図である。図９および図１０は、
実施の形態１の図７の工程に対応している。この実施の
形態２では、実施の形態１の図６の工程において、ディ
スペンサ２０によりボンド２９を塗布したのに代えて、
異方性導電テープ（以下、ＡＣＦという）３２を平坦化
されたバンプ２８上に貼着している。そして図９に示す
ように、チップ２１の電極３３を基板１１のバンプ２８
に位置合わせして、図示しない加熱手段により熱を加え
つつ、ダイコレット２２でＡＣＦ３２を押し潰しながら
チップ２１を基板１１に搭載し、チップ２１の電極３３
を基板１１のバンプ２８に押し付ける（図１０）。する
と熱によってＡＣＦ３２は流動化した後、硬化し、チッ
プ２１は基板１１にボンディングされる。なおこのチッ
プ２１の電極３３にはバンプは形成されていない。
【００１５】本発明は上記実施の形態に限定されないの
であって、例えば計測手段をワイヤボンダに組み込み、
バンプを形成す直前に基板の上面の高低差を計測しても
よく、あるいはバンプはクリーム半田を用いるスクリー
ン印刷法や導電性ボールを用いる工法、さらにメッキ法
等により形成してもよいものである。
【００１６】
【発明の効果】本発明は、チップなどのワークを基板に
搭載するのに先立って、計測手段により基板の上面の高
低差を計測し、高低差がバンプの高さよりも小さい場合
には、バンプに平坦化ツールを押し付けてすべてのバン
プの上面の高さを同一レベルにしたうえでワークを基板
に実装し、また高低差がバンプの高さよりも大きい場合
には、ワークを基板に搭載してもワークの電極はバンプ
に着地できないので不良品として処理するようにしてい
るので、良品のみの生産が可能となり、不良品を無駄に
生産するのを解消できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１のワークの実装装置の正
面図
【図２】本発明の実施の形態１のワークの実装工程図
【図３】本発明の実施の形態１のワークの実装工程図
【図４】本発明の実施の形態１のワークの実装工程図
【図５】本発明の実施の形態１のワークの実装工程図
【図６】本発明の実施の形態１のワークの実装工程図
【図７】本発明の実施の形態１のワークの実装工程図
【図８】本発明の実施の形態１の基板が不良品の場合の
説明図
【図９】本発明の実施の形態２のワークの実装工程図
【図１０】本発明の実施の形態２のワークの実装工程図
【図１１】従来の基板にチップを実装中の側面図
【符号の説明】
１１ 基板 １３ 計測手段 １７ ワイヤボンダ １８ 平坦化ツール １９ 平坦化手段 ２０ ディスペンサ ２１ ワーク ２３ ダイボンダ ２４ 電極 ２８ バンプ ２９ ボンド ３０ バンプ ３２ ＡＣＦ ３３ 電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/92 ６０４Ｔ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】基板の上面の高低差を計測手段により計測
    する工程と、計測された高低差とバンプの高さを制御部
    で比較する工程と、基板の複数個の電極上にバンプを形
    成する工程と、これらのバンプに平坦化ツールを押し付
    けてこれらのバンプの上面の高さを同一レベルにする工
    程と、ワークの下面に形成された電極を前記バンプに着
    地させてワークを前記基板に搭載する工程と、を含むこ
    とを特徴とするワークの実装方法。
JP17761896A 1996-07-08 1996-07-08 ワークの実装方法 Expired - Fee Related JP3244001B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17761896A JP3244001B2 (ja) 1996-07-08 1996-07-08 ワークの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17761896A JP3244001B2 (ja) 1996-07-08 1996-07-08 ワークの実装方法

Publications (2)

Publication Number Publication Date
JPH1022345A true JPH1022345A (ja) 1998-01-23
JP3244001B2 JP3244001B2 (ja) 2002-01-07

Family

ID=16034161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17761896A Expired - Fee Related JP3244001B2 (ja) 1996-07-08 1996-07-08 ワークの実装方法

Country Status (1)

Country Link
JP (1) JP3244001B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1047956C (zh) * 1994-01-26 2000-01-05 北京大学 小麦醇溶蛋白的蛋白分子微胶囊制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014207590A2 (en) * 2013-06-24 2014-12-31 Koninklijke Philips N.V. Reducing solder pad topology differences by planarization

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1047956C (zh) * 1994-01-26 2000-01-05 北京大学 小麦醇溶蛋白的蛋白分子微胶囊制备方法

Also Published As

Publication number Publication date
JP3244001B2 (ja) 2002-01-07

Similar Documents

Publication Publication Date Title
US5813115A (en) Method of mounting a semiconductor chip on a wiring substrate
US4970365A (en) Method and apparatus for bonding components leads to pads located on a non-rigid substrate
US7726546B2 (en) Bonding apparatus and bonding method
KR100239286B1 (ko) 반도체장치 및 그실장방법
US5843798A (en) Method for manufacturing semiconductor device having step of forming electrode pins on semiconductor chip using electrode-pin forming mask, and method for testing semiconductor chip using electrode-pin forming mask
US3531852A (en) Method of forming face-bonding projections
JPH06349892A (ja) 半導体装置の製造方法
US11145617B2 (en) Semiconductor structure
TWI900462B (zh) 接合工具及接合機
JP3244001B2 (ja) ワークの実装方法
CN110544639A (zh) 集成电路晶粒贴装方法及半导体器件
JPH0793305B2 (ja) バンプ形成方法およびバンプ形成装置
JP4489524B2 (ja) 半導体装置の製造方法およびペースト塗布装置
JP2793766B2 (ja) 導電ペースト転写方法
JP3368811B2 (ja) バンプ付きワークの実装方法
US5899375A (en) Bump bonder with a discard bonding area
JP2765190B2 (ja) フリップチップのボンディング装置
JPS58139A (ja) 半導体装置の製造方法
JP3235192B2 (ja) 配線基板の接続方法
JP3253761B2 (ja) アウタリ−ドボンディング装置および方法
JPH05291260A (ja) バンプ形成方法
JP3393708B2 (ja) 半導体パッケージの製造方法
JPH05283414A (ja) 半導体装置用金属配線のバンプ高さ制御装置
JPH06124952A (ja) 半導体チップのバンプ形成方法
JP3131246B2 (ja) バンプを有するベアチップの実装方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees