JPH10223497A - 貼り合わせ基板の作製方法 - Google Patents
貼り合わせ基板の作製方法Info
- Publication number
- JPH10223497A JPH10223497A JP9032790A JP3279097A JPH10223497A JP H10223497 A JPH10223497 A JP H10223497A JP 9032790 A JP9032790 A JP 9032790A JP 3279097 A JP3279097 A JP 3279097A JP H10223497 A JPH10223497 A JP H10223497A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- oxide film
- etching
- outer peripheral
- peripheral portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/1914—Preparing SOI wafers using bonding
Landscapes
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 未結合部を除去する工程を有する貼り合わせ
基板の作製方法において、薄膜の表面を気相エッチング
しても、支持側基板（ベースウエーハ）の未結合部の表
面（テラス部）に溝が形成されることのない、貼り合わ
せ基板の作製方法を提供する。 【解決手段】 二枚の半導体基板のうち、少なくとも一
方の半導体基板の表面に酸化膜を形成し、該酸化膜を介
して他方の半導体基板と密着させ、これに酸化性雰囲気
下で熱処理を加えて強固に結合させた後、デバイス作製
側基板の外周部の未結合部を完全に除去し、しかる後に
該デバイス作製側基板を所望厚さまで薄膜化した後、そ
の薄膜の表面を気相エッチングして該薄膜の厚さを均一
化する貼り合わせ基板の作製方法において、前記薄膜の
表面を気相エッチングする前に、少なくとも支持側基板
の未結合部上の酸化膜を除去する、ことを特徴とする貼
り合わせ基板の作製方法。
基板の作製方法において、薄膜の表面を気相エッチング
しても、支持側基板（ベースウエーハ）の未結合部の表
面（テラス部）に溝が形成されることのない、貼り合わ
せ基板の作製方法を提供する。 【解決手段】 二枚の半導体基板のうち、少なくとも一
方の半導体基板の表面に酸化膜を形成し、該酸化膜を介
して他方の半導体基板と密着させ、これに酸化性雰囲気
下で熱処理を加えて強固に結合させた後、デバイス作製
側基板の外周部の未結合部を完全に除去し、しかる後に
該デバイス作製側基板を所望厚さまで薄膜化した後、そ
の薄膜の表面を気相エッチングして該薄膜の厚さを均一
化する貼り合わせ基板の作製方法において、前記薄膜の
表面を気相エッチングする前に、少なくとも支持側基板
の未結合部上の酸化膜を除去する、ことを特徴とする貼
り合わせ基板の作製方法。
Description
【０００１】
【発明の属する技術分野】本発明は、二枚の半導体基板
を貼り合わせる貼り合わせ基板の作製方法、特には二枚
のシリコン単結晶基板をシリコン酸化膜を介して貼り合
わせて作製する、いわゆる貼り合わせＳＯＩ（Silicon
on Insulator）基板の作製方法に関するものである。
を貼り合わせる貼り合わせ基板の作製方法、特には二枚
のシリコン単結晶基板をシリコン酸化膜を介して貼り合
わせて作製する、いわゆる貼り合わせＳＯＩ（Silicon
on Insulator）基板の作製方法に関するものである。
【０００２】
【従来の技術】ＳＯＩ基板の作製方法として、２枚のシ
リコン単結晶基板をシリコン酸化膜を介して貼り合わせ
る技術、例えば特公平５−４６０８６号公報に示される
ように、少なくとも一方の基板に酸化膜を形成し、接合
面に異物を介在させることなく相互に密着させた後、お
よそ２００〜１２００℃の温度で熱処理して結合強度を
高める方法が、従来より知られている。
リコン単結晶基板をシリコン酸化膜を介して貼り合わせ
る技術、例えば特公平５−４６０８６号公報に示される
ように、少なくとも一方の基板に酸化膜を形成し、接合
面に異物を介在させることなく相互に密着させた後、お
よそ２００〜１２００℃の温度で熱処理して結合強度を
高める方法が、従来より知られている。
【０００３】熱処理を行うことにより結合強度が高めら
れた貼り合わせ基板は、その後の研削及び研磨工程が可
能となるため、デバイス作製側基板を研削及び研磨によ
り所望の厚さに薄膜化することにより、素子形成を行う
ＳＯＩ層を形成することができる。
れた貼り合わせ基板は、その後の研削及び研磨工程が可
能となるため、デバイス作製側基板を研削及び研磨によ
り所望の厚さに薄膜化することにより、素子形成を行う
ＳＯＩ層を形成することができる。
【０００４】しかし、こうして作製された貼り合わせ基
板の周辺約１〜３ｍｍには、未結合部分が存在すること
が知られており、この部分を除去するため、例えば特開
平３−８９５１９号、特開平４−２６３４２５号のよう
な技術が開発されている。
板の周辺約１〜３ｍｍには、未結合部分が存在すること
が知られており、この部分を除去するため、例えば特開
平３−８９５１９号、特開平４−２６３４２５号のよう
な技術が開発されている。
【０００５】これらの方法は、未結合部の除去はできる
けれども、デバイス作製側基板（ボンドウエーハ）の外
周部を、支持側基板となる他方の基板（ベースウエー
ハ）に達するまで研削するものであるために、ベースウ
エーハの形状を元のウエーハ形状から大きく変更してし
まい、その後の工程において、通常のウエーハと同様に
ハンドリング等の扱いができなくなるものである。
けれども、デバイス作製側基板（ボンドウエーハ）の外
周部を、支持側基板となる他方の基板（ベースウエー
ハ）に達するまで研削するものであるために、ベースウ
エーハの形状を元のウエーハ形状から大きく変更してし
まい、その後の工程において、通常のウエーハと同様に
ハンドリング等の扱いができなくなるものである。
【０００６】このような問題点のないものとして、特開
平３−２５０６１６号のように、ウエーハ周辺部を除い
てマスキングテープを粘着し、然る後にエッチングし
て、ウエーハ周辺部の未結合部を除去するもの、あるい
は特開昭６４−８９３４６号のように、ボンドウエーハ
の周辺部全部をエッチングにより除去するものなどがあ
る。
平３−２５０６１６号のように、ウエーハ周辺部を除い
てマスキングテープを粘着し、然る後にエッチングし
て、ウエーハ周辺部の未結合部を除去するもの、あるい
は特開昭６４−８９３４６号のように、ボンドウエーハ
の周辺部全部をエッチングにより除去するものなどがあ
る。
【０００７】さらには、特開平７−４５４８５号のよう
な方法も提案されている。これは、未結合部を除去する
のに、ボンドウエーハの外周部をベースウエーハにダメ
ージが達しない厚さまで研削して除去し、その後エッチ
ングにより該ボンドウエーハ外周部の未結合部を完全に
除去し、しかる後に該ボンドウエーハを研削・研磨し
て、所望厚さまで薄膜化することによって貼り合わせ基
板を作製する方法である。
な方法も提案されている。これは、未結合部を除去する
のに、ボンドウエーハの外周部をベースウエーハにダメ
ージが達しない厚さまで研削して除去し、その後エッチ
ングにより該ボンドウエーハ外周部の未結合部を完全に
除去し、しかる後に該ボンドウエーハを研削・研磨し
て、所望厚さまで薄膜化することによって貼り合わせ基
板を作製する方法である。
【０００８】これらの方法では、ベースウエーハの形状
を変更することもなく、未結合部の除去が可能となる。
を変更することもなく、未結合部の除去が可能となる。
【０００９】一方、近年の半導体デバイスの高集積化、
高速度化により、ＳＯＩ層の厚さはさらなる薄膜化が要
求されており、１ミクロン以下といった極薄のＳＯＩ層
が要求されるようになってきている。従って、このよう
な極薄のＳＯＩ層を貼り合わせ基板で作製するために
は、最低でも０．１±０．０１ミクロンの膜厚と加工精
度が必要とされている。
高速度化により、ＳＯＩ層の厚さはさらなる薄膜化が要
求されており、１ミクロン以下といった極薄のＳＯＩ層
が要求されるようになってきている。従って、このよう
な極薄のＳＯＩ層を貼り合わせ基板で作製するために
は、最低でも０．１±０．０１ミクロンの膜厚と加工精
度が必要とされている。
【００１０】この貼り合わせ基板で０．１±０．０１ミ
クロンの膜厚と加工精度を実現するための技術として、
特開平５−１６００７４号公報に開示されているいわゆ
るＰＡＣＥ（plasma assisted chemical etching）法と
呼ばれる方法が開発された。このＰＡＣＥ法は気相エッ
チングによる薄膜の厚さを均一化する方法であり、予め
均一化しようとするシリコン層の厚さの分布を測定し
て、厚さ分布のマップを作成し、そのマップにしたがっ
て数値制御により厚い部分を局部的に気相エッチングに
より除去することによって、極薄でかつ膜厚がきわめて
均一な薄膜を作製することができるものである。
クロンの膜厚と加工精度を実現するための技術として、
特開平５−１６００７４号公報に開示されているいわゆ
るＰＡＣＥ（plasma assisted chemical etching）法と
呼ばれる方法が開発された。このＰＡＣＥ法は気相エッ
チングによる薄膜の厚さを均一化する方法であり、予め
均一化しようとするシリコン層の厚さの分布を測定し
て、厚さ分布のマップを作成し、そのマップにしたがっ
て数値制御により厚い部分を局部的に気相エッチングに
より除去することによって、極薄でかつ膜厚がきわめて
均一な薄膜を作製することができるものである。
【００１１】
【発明が解決しようとする課題】ところが、未結合部を
除去する工程を有する貼り合わせ基板の作製方法におい
て、極薄で膜厚の均一なＳＯＩ層を得るために、薄膜の
表面を気相エッチングすると、支持側基板（ベースウエ
ーハ）の未結合部の表面に溝（トレンチ、くぼみ等名称
にはこだわらない）が形成され、その後のデバイス工程
で、フォトレジストがこの溝に残留したり、露光工程で
焦点が合わなくなるといった問題が生じている。
除去する工程を有する貼り合わせ基板の作製方法におい
て、極薄で膜厚の均一なＳＯＩ層を得るために、薄膜の
表面を気相エッチングすると、支持側基板（ベースウエ
ーハ）の未結合部の表面に溝（トレンチ、くぼみ等名称
にはこだわらない）が形成され、その後のデバイス工程
で、フォトレジストがこの溝に残留したり、露光工程で
焦点が合わなくなるといった問題が生じている。
【００１２】そこで、本発明は上記問題点に鑑みなされ
たもので、未結合部を除去する工程を有する貼り合わせ
基板の作製方法において、薄膜の表面を気相エッチング
しても、支持側基板（ベースウエーハ）の未結合部の表
面（テラス部）に溝が形成されることのない、貼り合わ
せ基板の作製方法を提供し、その後のデバイス工程で、
フォトレジストがこの溝に残留したり、露光工程で焦点
が合わなくなるといった問題を解決することを目的とす
る。
たもので、未結合部を除去する工程を有する貼り合わせ
基板の作製方法において、薄膜の表面を気相エッチング
しても、支持側基板（ベースウエーハ）の未結合部の表
面（テラス部）に溝が形成されることのない、貼り合わ
せ基板の作製方法を提供し、その後のデバイス工程で、
フォトレジストがこの溝に残留したり、露光工程で焦点
が合わなくなるといった問題を解決することを目的とす
る。
【００１３】
【課題を解決するための手段】上記目的を達成するため
本発明の請求項１に記載した発明は、二枚の半導体基板
のうち、少なくとも一方の半導体基板の表面に酸化膜を
形成し、該酸化膜を介して他方の半導体基板と密着さ
せ、これに酸化性雰囲気下で熱処理を加えて強固に結合
させた後、デバイス作製側基板の外周部の未結合部を完
全に除去し、しかる後に該デバイス作製側基板を所望厚
さまで薄膜化した後、その薄膜の表面を気相エッチング
して該薄膜の厚さを均一化する貼り合わせ基板の作製方
法において、前記薄膜の表面を気相エッチングする前
に、少なくとも支持側基板の未結合部上の酸化膜を除去
する、ことを特徴とする貼り合わせ基板の作製方法であ
る。
本発明の請求項１に記載した発明は、二枚の半導体基板
のうち、少なくとも一方の半導体基板の表面に酸化膜を
形成し、該酸化膜を介して他方の半導体基板と密着さ
せ、これに酸化性雰囲気下で熱処理を加えて強固に結合
させた後、デバイス作製側基板の外周部の未結合部を完
全に除去し、しかる後に該デバイス作製側基板を所望厚
さまで薄膜化した後、その薄膜の表面を気相エッチング
して該薄膜の厚さを均一化する貼り合わせ基板の作製方
法において、前記薄膜の表面を気相エッチングする前
に、少なくとも支持側基板の未結合部上の酸化膜を除去
する、ことを特徴とする貼り合わせ基板の作製方法であ
る。
【００１４】このように、薄膜の表面を気相エッチング
する前に、少なくとも支持側基板の未結合部上の酸化膜
を除去すれば、当該部分（テラス部）は気相エッチング
により均一にエッチング除去されるために、酸化膜厚の
不均一性に伴う溝の発生を防止することができる。
する前に、少なくとも支持側基板の未結合部上の酸化膜
を除去すれば、当該部分（テラス部）は気相エッチング
により均一にエッチング除去されるために、酸化膜厚の
不均一性に伴う溝の発生を防止することができる。
【００１５】また、本発明の適用にあっては、請求項２
に記載したように、デバイス作製側基板の外周部の未結
合部を除去する工程を、デバイス作製側基板の外周部を
所定厚まで研削して除去し、その後エッチングにより該
デバイス作製側基板外周部の未結合部を完全に除去する
ようにしてもよいし、請求項３に記載したように、デバ
イス作製側基板の外周部を除いてマスキングし、その後
エッチングにより該デバイス作製側基板外周部の未結合
部を完全に除去するようにしてもよい。また、さらには
請求項４に記載したように、デバイス作製側基板を研削
後、その研削面の外周部を除いてマスキングし、その後
エッチングにより該デバイス作製側基板外周部の未結合
部を完全に除去するようにしてもよい。
に記載したように、デバイス作製側基板の外周部の未結
合部を除去する工程を、デバイス作製側基板の外周部を
所定厚まで研削して除去し、その後エッチングにより該
デバイス作製側基板外周部の未結合部を完全に除去する
ようにしてもよいし、請求項３に記載したように、デバ
イス作製側基板の外周部を除いてマスキングし、その後
エッチングにより該デバイス作製側基板外周部の未結合
部を完全に除去するようにしてもよい。また、さらには
請求項４に記載したように、デバイス作製側基板を研削
後、その研削面の外周部を除いてマスキングし、その後
エッチングにより該デバイス作製側基板外周部の未結合
部を完全に除去するようにしてもよい。
【００１６】このように、本発明の方法は、支持側基板
の形状を変更することなく、デバイス作製側基板の外周
部の未結合部を除去する工程を有する方法においては、
支持側基板のテラス部に膜厚の不均一な酸化膜が残るこ
とになるので、これが原因で発生するテラス部の溝を防
止するのに有効に作用するものである。
の形状を変更することなく、デバイス作製側基板の外周
部の未結合部を除去する工程を有する方法においては、
支持側基板のテラス部に膜厚の不均一な酸化膜が残るこ
とになるので、これが原因で発生するテラス部の溝を防
止するのに有効に作用するものである。
【００１７】この場合、請求項５のように、デバイス作
製側基板の外周部の未結合部を除去する工程において行
われるエッチングは、アルカリエッチングで行うのが好
ましい。このように、未結合部を除去するエッチング
を、アルカリエッチングとすれば、エッチング速度の選
択性が大きいために、支持側基板上の不均一な酸化膜を
この工程で一部除去してしまうことがなく、溝形成防止
により好ましい。
製側基板の外周部の未結合部を除去する工程において行
われるエッチングは、アルカリエッチングで行うのが好
ましい。このように、未結合部を除去するエッチング
を、アルカリエッチングとすれば、エッチング速度の選
択性が大きいために、支持側基板上の不均一な酸化膜を
この工程で一部除去してしまうことがなく、溝形成防止
により好ましい。
【００１８】
【発明の実施の形態】以下に本発明の実施の形態を、デ
バイス作製側基板の外周部の未結合部を除去する工程
を、デバイス作製側基板の外周部を所定厚まで研削して
除去し、その後エッチングにより該デバイス作製側基板
外周部の未結合部を完全に除去するようにした場合につ
き、図面を参照して説明するが、本発明はこれらに限定
されるものではない。ここで、図１は本発明にかかる貼
り合わせ基板の作製工程の概略を示す流れ図である。
バイス作製側基板の外周部の未結合部を除去する工程
を、デバイス作製側基板の外周部を所定厚まで研削して
除去し、その後エッチングにより該デバイス作製側基板
外周部の未結合部を完全に除去するようにした場合につ
き、図面を参照して説明するが、本発明はこれらに限定
されるものではない。ここで、図１は本発明にかかる貼
り合わせ基板の作製工程の概略を示す流れ図である。
【００１９】本発明者らは、未結合部を除去する工程を
有する貼り合わせ基板の作製方法において、極薄で膜厚
の均一なＳＯＩ層を得るために、薄膜の表面を気相エッ
チングすると、支持側基板（ベースウエーハ）の未結合
部の表面に溝が形成される原因を、種々調査検討したと
ころ、これは未結合部が存在する領域の酸化膜の厚さが
不均一であり、外周部に行くほど厚くなっていることに
起因することをつきとめ、本発明を完成させたものであ
る。
有する貼り合わせ基板の作製方法において、極薄で膜厚
の均一なＳＯＩ層を得るために、薄膜の表面を気相エッ
チングすると、支持側基板（ベースウエーハ）の未結合
部の表面に溝が形成される原因を、種々調査検討したと
ころ、これは未結合部が存在する領域の酸化膜の厚さが
不均一であり、外周部に行くほど厚くなっていることに
起因することをつきとめ、本発明を完成させたものであ
る。
【００２０】以下、本発明を工程順にしたがって説明す
ると、図１においてまず、貼り合わせによりＳＯＩ基板
を作製するための原料ウェーハ（単結晶シリコン鏡面ウ
エーハ：例えばチョクラルスキー法で作製した直径６イ
ンチ（１５０ｍｍ）、方位＜１００＞のもの）であるボ
ンドウェーハ２及びベースウェーハ３を用意する（図１
（ａ））。そして、用意されたシリコン単結晶基板のう
ち、ボンドウェーハ２に熱処理を施し、ボンドウエーハ
表面に酸化膜４を形成する（図１（ｂ））。
ると、図１においてまず、貼り合わせによりＳＯＩ基板
を作製するための原料ウェーハ（単結晶シリコン鏡面ウ
エーハ：例えばチョクラルスキー法で作製した直径６イ
ンチ（１５０ｍｍ）、方位＜１００＞のもの）であるボ
ンドウェーハ２及びベースウェーハ３を用意する（図１
（ａ））。そして、用意されたシリコン単結晶基板のう
ち、ボンドウェーハ２に熱処理を施し、ボンドウエーハ
表面に酸化膜４を形成する（図１（ｂ））。
【００２１】次に、この酸化膜を形成したボンドウエー
ハ２とベースウエーハ３を清浄な雰囲気下で密着させる
（図１（ｃ））。これに酸化性雰囲気下で熱処理を加え
て、ボンドウエーハ２とベースウエーハ３を強固に結合
させ、貼り合わせ基板１とする。熱処理条件としては、
例えば、酸素または水蒸気を含む雰囲気下、２００℃〜
１２００℃の温度で行えば良い（図１（ｄ））。
ハ２とベースウエーハ３を清浄な雰囲気下で密着させる
（図１（ｃ））。これに酸化性雰囲気下で熱処理を加え
て、ボンドウエーハ２とベースウエーハ３を強固に結合
させ、貼り合わせ基板１とする。熱処理条件としては、
例えば、酸素または水蒸気を含む雰囲気下、２００℃〜
１２００℃の温度で行えば良い（図１（ｄ））。
【００２２】この時、ボンドウエーハ２とベースウエー
ハ３が強固に結合されるとともに、貼り合わせ基板１の
外表面全体にも、後工程でエッチング被膜となる酸化膜
５が形成される。この結合工程では、特にベースウエー
ハ側が酸化されることになるが、埋め込み酸化膜４の厚
さは変わらない。したがって、貼り合わせ基板１の外周
部における酸化膜厚のプロファイルは、貼り合わせ基板
１の周辺から１．５〜３ｍｍの領域では、酸化膜厚は埋
め込み酸化膜厚とほぼ同じであるが、この領域より外側
では、ウエーハ周辺に向けて急激に酸化膜厚が増大して
いる。
ハ３が強固に結合されるとともに、貼り合わせ基板１の
外表面全体にも、後工程でエッチング被膜となる酸化膜
５が形成される。この結合工程では、特にベースウエー
ハ側が酸化されることになるが、埋め込み酸化膜４の厚
さは変わらない。したがって、貼り合わせ基板１の外周
部における酸化膜厚のプロファイルは、貼り合わせ基板
１の周辺から１．５〜３ｍｍの領域では、酸化膜厚は埋
め込み酸化膜厚とほぼ同じであるが、この領域より外側
では、ウエーハ周辺に向けて急激に酸化膜厚が増大して
いる。
【００２３】こうして結合された貼り合わせ基板１の外
周部約２ｍｍには、ボンドウエーハ２とベースウエーハ
３の未結合部が存在している。このような未結合部は、
デバイスを作製するＳＯＩ層として用いることができな
い上に、後工程で剥れ落ちて、種々の問題を引き起こす
ため除去する必要がある。
周部約２ｍｍには、ボンドウエーハ２とベースウエーハ
３の未結合部が存在している。このような未結合部は、
デバイスを作製するＳＯＩ層として用いることができな
い上に、後工程で剥れ落ちて、種々の問題を引き起こす
ため除去する必要がある。
【００２４】未結合部を除去するには、図１（ｅ）に示
すように、まず未結合部が存在するボンドウエーハ２の
外周部を、幅ｗにわたって所定厚ｔまで研削して除去す
る。研削によれば、高速で除去することができるし、加
工精度もよいからである。この場合、所定厚ｔとしては
できるだけ薄くした方が、後工程であるエッチング工程
での取りしろを減少させることができるので好ましい。
すように、まず未結合部が存在するボンドウエーハ２の
外周部を、幅ｗにわたって所定厚ｔまで研削して除去す
る。研削によれば、高速で除去することができるし、加
工精度もよいからである。この場合、所定厚ｔとしては
できるだけ薄くした方が、後工程であるエッチング工程
での取りしろを減少させることができるので好ましい。
【００２５】しかし、エッチングと異なりシリコンウエ
ーハを機械的に研削すると、加工歪みが生じることは良
く知られており、あまり所定厚ｔを薄くすると、埋め込
み酸化膜４、あるいはベースウエーハ３に加工歪みのよ
うなダメージが到達してしまい、その後のエッチングに
よりボンドウエーハ２の外周部の未結合部を完全に除去
する際に、ダメージを受けた埋め込み酸化膜４を通って
エッチング液が、ベースウエーハ３の表面にも達し、こ
の部分に傷や凹凸を発生させ、その後のデバイス工程に
おける歩留を低下させてしまう。したがって、外周部の
研削は、埋め込み酸化膜４、ベースウエーハ３にダメー
ジを与えることのない厚さまででとどめておく。
ーハを機械的に研削すると、加工歪みが生じることは良
く知られており、あまり所定厚ｔを薄くすると、埋め込
み酸化膜４、あるいはベースウエーハ３に加工歪みのよ
うなダメージが到達してしまい、その後のエッチングに
よりボンドウエーハ２の外周部の未結合部を完全に除去
する際に、ダメージを受けた埋め込み酸化膜４を通って
エッチング液が、ベースウエーハ３の表面にも達し、こ
の部分に傷や凹凸を発生させ、その後のデバイス工程に
おける歩留を低下させてしまう。したがって、外周部の
研削は、埋め込み酸化膜４、ベースウエーハ３にダメー
ジを与えることのない厚さまででとどめておく。
【００２６】次に、図１（ｆ）のように、エッチングに
よりボンドウエーハ２外周部の未結合部を完全に除去す
る。これは、酸化膜にくらべてシリコン単結晶のエッチ
ング速度が格段に大きいエッチング液に、貼り合わせ基
板１を浸漬することによって、行うことができる。すな
わち、ボンドウエーハ２の外周部は、研削によってシリ
コンが露出しているために、エッチング液によってエッ
チングされるが、貼り合わせ基板１の他の部分は、酸化
膜５、埋め込み酸化膜４で覆われているためにエッチン
グされない。
よりボンドウエーハ２外周部の未結合部を完全に除去す
る。これは、酸化膜にくらべてシリコン単結晶のエッチ
ング速度が格段に大きいエッチング液に、貼り合わせ基
板１を浸漬することによって、行うことができる。すな
わち、ボンドウエーハ２の外周部は、研削によってシリ
コンが露出しているために、エッチング液によってエッ
チングされるが、貼り合わせ基板１の他の部分は、酸化
膜５、埋め込み酸化膜４で覆われているためにエッチン
グされない。
【００２７】そして、本発明では研削によりボンドウエ
ーハ２の外周部の厚さは十分に薄くされているため、短
時間のエッチングで貼り合わせ基板１の外周部に存在す
る未結合部を完全に除去することができる。
ーハ２の外周部の厚さは十分に薄くされているため、短
時間のエッチングで貼り合わせ基板１の外周部に存在す
る未結合部を完全に除去することができる。
【００２８】このような選択性をもったエッチングとし
ては、ＨＦ＋ＨＮＯ3 ，ＫＯＨ，ＮａＯＨ等によるエッ
チングを挙げることができるが、より選択性の大きいＫ
ＯＨ，ＮａＯＨ等によるいわゆるアルカリエッチングと
するのが好ましい。
ては、ＨＦ＋ＨＮＯ3 ，ＫＯＨ，ＮａＯＨ等によるエッ
チングを挙げることができるが、より選択性の大きいＫ
ＯＨ，ＮａＯＨ等によるいわゆるアルカリエッチングと
するのが好ましい。
【００２９】これは、Ｓｉ／ＳｉＯ2 のエッチング速度
比は、ＨＦ＋ＨＮＯ3 系では約１０倍程度あり、アルカ
リエッチングの約１００倍以上にくらべ選択性が低いか
らである。そして、ボンドウエーハ周辺部の未結合部を
完全に除去するために、エッチングは所定厚ｔより多少
オーバーエッチングしなければならない都合上、酸化膜
もある程度エッチングされることになる。したがって、
選択性の低いエッチング液を用いると、エッチングされ
る酸化膜厚が大きくなり、ベースウエーハの未結合部
（テラス部７）上の不均一な厚さの酸化膜のうち、周辺
より１．５〜３ｍｍの酸化膜厚がその外側部分より薄い
ために、完全に溶出してしまい、その下地のＳｉをエッ
チングしてしまう。ウエーハの周辺から１．５ｍｍまで
の部分は、酸化膜厚が厚いために酸化膜が残り、結局は
これがマスクとなって、ベースウエーハの周辺部から
１．５〜３ｍｍの部分の表面に、気相エッチングの有無
にかかわらず、既に溝を形成することがある。
比は、ＨＦ＋ＨＮＯ3 系では約１０倍程度あり、アルカ
リエッチングの約１００倍以上にくらべ選択性が低いか
らである。そして、ボンドウエーハ周辺部の未結合部を
完全に除去するために、エッチングは所定厚ｔより多少
オーバーエッチングしなければならない都合上、酸化膜
もある程度エッチングされることになる。したがって、
選択性の低いエッチング液を用いると、エッチングされ
る酸化膜厚が大きくなり、ベースウエーハの未結合部
（テラス部７）上の不均一な厚さの酸化膜のうち、周辺
より１．５〜３ｍｍの酸化膜厚がその外側部分より薄い
ために、完全に溶出してしまい、その下地のＳｉをエッ
チングしてしまう。ウエーハの周辺から１．５ｍｍまで
の部分は、酸化膜厚が厚いために酸化膜が残り、結局は
これがマスクとなって、ベースウエーハの周辺部から
１．５〜３ｍｍの部分の表面に、気相エッチングの有無
にかかわらず、既に溝を形成することがある。
【００３０】特に、近年要求される１ミクロン以下、さ
らには０．１〜０．２ミクロンといった極薄のＳＯＩ層
を製造する場合には、埋め込み酸化膜厚も０．１〜０．
２ミクロンといった極薄のものが要求されており、この
ような傾向が強い。したがって、アルカリエッチングを
用いる方が好ましいのである。
らには０．１〜０．２ミクロンといった極薄のＳＯＩ層
を製造する場合には、埋め込み酸化膜厚も０．１〜０．
２ミクロンといった極薄のものが要求されており、この
ような傾向が強い。したがって、アルカリエッチングを
用いる方が好ましいのである。
【００３１】次に、図１（ｇ）に示すように、ボンドウ
エーハ２の表面を通常の方法に従い研削・研磨して、所
望厚さまで薄膜化したのち、ベースウエーハ３の酸化膜
をエッチング除去する。酸化膜を除去するエッチング
は、例えば５０％のフッ酸に貼り合わせ基板を３〜４分
浸漬すればよい。
エーハ２の表面を通常の方法に従い研削・研磨して、所
望厚さまで薄膜化したのち、ベースウエーハ３の酸化膜
をエッチング除去する。酸化膜を除去するエッチング
は、例えば５０％のフッ酸に貼り合わせ基板を３〜４分
浸漬すればよい。
【００３２】最後に、図１（ｈ）に示すように、ＳＯＩ
層６の表面を気相エッチングして薄膜の厚さを均一化す
る。これは、例えば高周波プラズマを空洞８内に局在化
させて、気相エッチングを行うＰＡＣＥ法を用いること
が好ましい。
層６の表面を気相エッチングして薄膜の厚さを均一化す
る。これは、例えば高周波プラズマを空洞８内に局在化
させて、気相エッチングを行うＰＡＣＥ法を用いること
が好ましい。
【００３３】この方法は、いわゆるドライエッチ法の一
つで、まず貼り合わせ基板１上のＳＯＩ層６の厚さ分布
を測定した後、その分布に従って、貼り合わせ基板１上
を膜厚分布に応じて空洞８の走行速度を制御することに
より、空洞内のプラズマに暴露される時間が制御され、
その結果表面のエッチング除去量が制御されることによ
って、貼り合わせ基板１上のＳＯＩ層６の厚さを均一化
するものである。プラズマは、貼り合わせ基板１を挟ん
で上下に配置された、電極９、１０に高周波電源１１か
ら高周波を印加することによって、空洞８内に局在化し
て発生させる。そして、この空洞８が貼り合わせ基板１
上を自在に走行できるようになっている。
つで、まず貼り合わせ基板１上のＳＯＩ層６の厚さ分布
を測定した後、その分布に従って、貼り合わせ基板１上
を膜厚分布に応じて空洞８の走行速度を制御することに
より、空洞内のプラズマに暴露される時間が制御され、
その結果表面のエッチング除去量が制御されることによ
って、貼り合わせ基板１上のＳＯＩ層６の厚さを均一化
するものである。プラズマは、貼り合わせ基板１を挟ん
で上下に配置された、電極９、１０に高周波電源１１か
ら高周波を印加することによって、空洞８内に局在化し
て発生させる。そして、この空洞８が貼り合わせ基板１
上を自在に走行できるようになっている。
【００３４】こうして、極薄のＳＯＩ層６を有する貼り
合わせ基板を作製することができるが、この気相エッチ
ング工程の前にベースウエーハの酸化膜をエッチング除
去しておくのは、気相エッチングのＳｉ／ＳｉＯ2 エッ
チング速度比が、約１０〜１５倍と選択性がそれほど高
くないからである。
合わせ基板を作製することができるが、この気相エッチ
ング工程の前にベースウエーハの酸化膜をエッチング除
去しておくのは、気相エッチングのＳｉ／ＳｉＯ2 エッ
チング速度比が、約１０〜１５倍と選択性がそれほど高
くないからである。
【００３５】すなわち、ベースウエーハのテラス部７上
に厚さの不均一な酸化膜がある状態で気相エッチングす
ると、ベースウエーハ上の酸化膜はむき出しとなってい
るために、プラズマによって暴露される。したがって、
ベースウエーハの未結合部（テラス部）の酸化膜もある
程度エッチングされることになる。
に厚さの不均一な酸化膜がある状態で気相エッチングす
ると、ベースウエーハ上の酸化膜はむき出しとなってい
るために、プラズマによって暴露される。したがって、
ベースウエーハの未結合部（テラス部）の酸化膜もある
程度エッチングされることになる。
【００３６】したがって、前述のボンドウエーハ周辺部
の未結合部を完全に除去するためのエッチング工程と同
様、選択性の低い気相エッチングにより、エッチングさ
れる酸化膜厚も大きくなり、ベースウエーハの未結合部
上の不均一な厚さの酸化膜のうち、周辺より１．５〜３
ｍｍの酸化膜厚がその外側部分より薄いために、完全に
エッチング除去されてしまい、その下地のＳｉをエッチ
ングしてしまう。ウエーハの周辺から１．５ｍｍまでの
部分は、酸化膜厚が厚いために酸化膜が残り、結局はこ
れがマスクとなって、ベースウエーハの周辺部から１．
５〜３ｍｍの部分の表面に、気相エッチングにより溝が
形成されることになる。特に、近年要求される１ミクロ
ン以下、さらには０．１〜０．２ミクロンといった極薄
のＳＯＩ層を製造する場合には、埋め込み酸化膜厚も
０．１〜０．２ミクロンといった極薄のものとなり、気
相エッチング工程の早期の段階で酸化膜が完全に除去さ
れ、形成される溝の深さも大きくなる。
の未結合部を完全に除去するためのエッチング工程と同
様、選択性の低い気相エッチングにより、エッチングさ
れる酸化膜厚も大きくなり、ベースウエーハの未結合部
上の不均一な厚さの酸化膜のうち、周辺より１．５〜３
ｍｍの酸化膜厚がその外側部分より薄いために、完全に
エッチング除去されてしまい、その下地のＳｉをエッチ
ングしてしまう。ウエーハの周辺から１．５ｍｍまでの
部分は、酸化膜厚が厚いために酸化膜が残り、結局はこ
れがマスクとなって、ベースウエーハの周辺部から１．
５〜３ｍｍの部分の表面に、気相エッチングにより溝が
形成されることになる。特に、近年要求される１ミクロ
ン以下、さらには０．１〜０．２ミクロンといった極薄
のＳＯＩ層を製造する場合には、埋め込み酸化膜厚も
０．１〜０．２ミクロンといった極薄のものとなり、気
相エッチング工程の早期の段階で酸化膜が完全に除去さ
れ、形成される溝の深さも大きくなる。
【００３７】そこで、この気相エッチング工程の前にベ
ースウエーハ表面の酸化膜をエッチング除去しておけ
ば、不均一な厚さの酸化膜によるマスク効果を受けるこ
となく、ベースウエーハの未結合部は一様に気相エッチ
ングされることになるため、この部分に溝が形成される
こを防止することができる。そして、ベースウエーハ上
の除去すべき酸化膜は、少なくともベースウエーハの未
結合部（テラス部７）の部分とすれば足り、必ずしもベ
ースウエーハ表面全部とする必要はない。
ースウエーハ表面の酸化膜をエッチング除去しておけ
ば、不均一な厚さの酸化膜によるマスク効果を受けるこ
となく、ベースウエーハの未結合部は一様に気相エッチ
ングされることになるため、この部分に溝が形成される
こを防止することができる。そして、ベースウエーハ上
の除去すべき酸化膜は、少なくともベースウエーハの未
結合部（テラス部７）の部分とすれば足り、必ずしもベ
ースウエーハ表面全部とする必要はない。
【００３８】なお、このように気相エッチングする前
に、ベースウエーハ上の酸化膜を除去することによっ
て、ベースウエーハ上の未結合部がわずかにエッチング
除去されることになるが、気相エッチングにより除去さ
れる量はせいぜい５ミクロン程度であり、表面も溝等の
ない均一なものであるので、後工程において問題となる
ことはない。
に、ベースウエーハ上の酸化膜を除去することによっ
て、ベースウエーハ上の未結合部がわずかにエッチング
除去されることになるが、気相エッチングにより除去さ
れる量はせいぜい５ミクロン程度であり、表面も溝等の
ない均一なものであるので、後工程において問題となる
ことはない。
【００３９】
【実施例】次に本発明の実施例および比較例をあげる。 （実施例、比較例）まず、直径１５０ｍｍ（６イン
チ）、厚さ６２５ミクロン、導電型ｐ型、抵抗率１０〜
２０Ω・cm の鏡面研磨されたＣＺ基板を２０枚用意し、
１０枚をボンドウェーハ用、１０枚をベースウェーハ用
に分類した。そして、これらのウェーハを図１の（ａ）
〜（ｄ）の工程にしたがい結合して、図１（ｄ）のよう
な貼り合わせ基板を１０枚作製した。この時、埋め込み
酸化膜の厚さとなるボンドウエーハの酸化膜厚を３００
ｎｍとした。
チ）、厚さ６２５ミクロン、導電型ｐ型、抵抗率１０〜
２０Ω・cm の鏡面研磨されたＣＺ基板を２０枚用意し、
１０枚をボンドウェーハ用、１０枚をベースウェーハ用
に分類した。そして、これらのウェーハを図１の（ａ）
〜（ｄ）の工程にしたがい結合して、図１（ｄ）のよう
な貼り合わせ基板を１０枚作製した。この時、埋め込み
酸化膜の厚さとなるボンドウエーハの酸化膜厚を３００
ｎｍとした。
【００４０】これらの基板を図１（ｅ）（ｆ）の工程に
したがい、外周部を研削除去のち、２５％ＮａＯＨによ
るアルカリエッチングにより周辺部の未結合部を完全に
エッチング除去した。
したがい、外周部を研削除去のち、２５％ＮａＯＨによ
るアルカリエッチングにより周辺部の未結合部を完全に
エッチング除去した。
【００４１】その後、ボンドウエーハに通常行われてい
る研削・研磨を行い、厚さ４．３ミクロンのＳＯＩ層を
有する、貼り合わせ基板を作製した。こうして、ボンド
ウエーハ外周部の未結合部を除去し、ボンドウエーハを
所望厚さまで薄膜化した貼り合わせ基板のテラス部のプ
ロファイルを、表面粗さ測定器ＳＶ−６００（ミツトヨ
社製 商品名）によって測定した。その結果、埋め込み
酸化膜厚３００ｎｍに対し、テラス部の残留酸化膜厚
は、２００〜３００ｎｍであり、周辺部に行くほど厚く
なるプロファイルであった。また、この時点ではテラス
部に溝の形成がないことを確認した。
る研削・研磨を行い、厚さ４．３ミクロンのＳＯＩ層を
有する、貼り合わせ基板を作製した。こうして、ボンド
ウエーハ外周部の未結合部を除去し、ボンドウエーハを
所望厚さまで薄膜化した貼り合わせ基板のテラス部のプ
ロファイルを、表面粗さ測定器ＳＶ−６００（ミツトヨ
社製 商品名）によって測定した。その結果、埋め込み
酸化膜厚３００ｎｍに対し、テラス部の残留酸化膜厚
は、２００〜３００ｎｍであり、周辺部に行くほど厚く
なるプロファイルであった。また、この時点ではテラス
部に溝の形成がないことを確認した。
【００４２】こうしてできたＳＯＩ基板のうち、５枚に
ついては、そのまま気相エッチングにより、ボンドウエ
ーハの表面約４ミクロンを除去して、ＳＯＩ層の厚さを
均一化した（比較例）。一方、残りのＳＯＩ基板５枚に
ついては、まず基板を５０％のＨＦ溶液に浸漬し、ベー
スウエーハ上の酸化膜を除去した後に、気相エッチング
を行い、ボンドウエーハの表面約４ミクロンを除去した
（実施例）。
ついては、そのまま気相エッチングにより、ボンドウエ
ーハの表面約４ミクロンを除去して、ＳＯＩ層の厚さを
均一化した（比較例）。一方、残りのＳＯＩ基板５枚に
ついては、まず基板を５０％のＨＦ溶液に浸漬し、ベー
スウエーハ上の酸化膜を除去した後に、気相エッチング
を行い、ボンドウエーハの表面約４ミクロンを除去した
（実施例）。
【００４３】このような処理が終わった各貼り合わせ基
板のテラス部のプロファイルを、再び前記ＳＶ−６００
（ミツトヨ社製 商品名）によって測定し、その結果の
一例を図２に示した。図２（Ａ）は、実施例、（Ｂ）は
比較例の場合である。
板のテラス部のプロファイルを、再び前記ＳＶ−６００
（ミツトヨ社製 商品名）によって測定し、その結果の
一例を図２に示した。図２（Ａ）は、実施例、（Ｂ）は
比較例の場合である。
【００４４】その結果、酸化膜を除去せずに気相エッチ
ングを行った比較例では、ベースウエーハの周辺から
１．５〜３ｍｍの領域に、深さ約４〜６ミクロンの溝が
形成されていたが、ベースウエーハの酸化膜を除去した
後に気相エッチングをした実施例では、テラス部に溝の
形成は認められず、約４ミクロン均一にエッチングされ
ていた。
ングを行った比較例では、ベースウエーハの周辺から
１．５〜３ｍｍの領域に、深さ約４〜６ミクロンの溝が
形成されていたが、ベースウエーハの酸化膜を除去した
後に気相エッチングをした実施例では、テラス部に溝の
形成は認められず、約４ミクロン均一にエッチングされ
ていた。
【００４５】尚、本発明は、上記実施形態に限定される
ものではない。上記実施形態は、例示であり、本発明の
特許請求の範囲に記載された技術的思想と実質的に同一
な構成を有し、同様な作用効果を奏するものは、いかな
るものであっても本発明の技術的範囲に包含される。
ものではない。上記実施形態は、例示であり、本発明の
特許請求の範囲に記載された技術的思想と実質的に同一
な構成を有し、同様な作用効果を奏するものは、いかな
るものであっても本発明の技術的範囲に包含される。
【００４６】たとえば、本発明の実施形態としては、デ
バイス作製側基板の外周部の未結合部を除去する工程
を、デバイス作製側基板の外周部を研削して除去し、そ
の後エッチングにより未結合部を完全に除去する場合に
つき説明したが、本発明はこれには限定されず、デバイ
ス作製側基板の外周部を除いてマスキングし、その後エ
ッチングにより未結合部を完全に除去するようにしても
よいし、デバイス作製側基板を研削後、その研削面の外
周部を除いてマスキングし、その後エッチングにより未
結合部を完全に除去するようにしてもよい。すなわち、
気相エッチングにより薄膜を均一化する工程において、
テラス部に溝の発生が生じるものであれば、原則として
どのような工程でも本発明は適用し得る。
バイス作製側基板の外周部の未結合部を除去する工程
を、デバイス作製側基板の外周部を研削して除去し、そ
の後エッチングにより未結合部を完全に除去する場合に
つき説明したが、本発明はこれには限定されず、デバイ
ス作製側基板の外周部を除いてマスキングし、その後エ
ッチングにより未結合部を完全に除去するようにしても
よいし、デバイス作製側基板を研削後、その研削面の外
周部を除いてマスキングし、その後エッチングにより未
結合部を完全に除去するようにしてもよい。すなわち、
気相エッチングにより薄膜を均一化する工程において、
テラス部に溝の発生が生じるものであれば、原則として
どのような工程でも本発明は適用し得る。
【００４７】
【発明の効果】以上説明したように、本発明では未結合
部を除去する工程を有する貼り合わせ基板の作製方法に
おいて、薄膜の表面を気相エッチングしても、支持側基
板の未結合部の表面の酸化膜を除去した後に気相エッチ
ングするので、テラス部が均一にエッチングされ、この
部分に溝が形成されることはない。したがって、その後
のデバイス工程で、フォトレジストが溝に残留したり、
露光工程で焦点が合わなくなるといった問題を解決する
ことができる。
部を除去する工程を有する貼り合わせ基板の作製方法に
おいて、薄膜の表面を気相エッチングしても、支持側基
板の未結合部の表面の酸化膜を除去した後に気相エッチ
ングするので、テラス部が均一にエッチングされ、この
部分に溝が形成されることはない。したがって、その後
のデバイス工程で、フォトレジストが溝に残留したり、
露光工程で焦点が合わなくなるといった問題を解決する
ことができる。
【図１】（ａ）〜（ｈ）は、本発明にかかる貼り合わせ
基板の作製工程の概略を示す流れ図である。
基板の作製工程の概略を示す流れ図である。
【図２】実施例、比較例の気相エッチング後のテラス部
プロファイルを測定した結果の一例を示した図である。 （Ａ）実施例、 （Ｂ）比較例。
プロファイルを測定した結果の一例を示した図である。 （Ａ）実施例、 （Ｂ）比較例。
１…貼り合わせ基板、 ２…ボンドウエ
ーハ、 ３…ベースウエーハ、 ４…酸化膜（埋
め込み酸化膜）、 ５…酸化膜（エッチング被膜）、 ６…ＳＯＩ層、 ７…テラス部、 ８…空洞、 ９…電極、 １０…電極、 １１…高周波電源。
ーハ、 ３…ベースウエーハ、 ４…酸化膜（埋
め込み酸化膜）、 ５…酸化膜（エッチング被膜）、 ６…ＳＯＩ層、 ７…テラス部、 ８…空洞、 ９…電極、 １０…電極、 １１…高周波電源。
Claims (5)
- 【請求項１】 二枚の半導体基板のうち、少なくとも一
方の半導体基板の表面に酸化膜を形成し、該酸化膜を介
して他方の半導体基板と密着させ、これに酸化性雰囲気
下で熱処理を加えて強固に結合させた後、デバイス作製
側基板の外周部の未結合部を完全に除去し、しかる後に
該デバイス作製側基板を所望厚さまで薄膜化した後、そ
の薄膜の表面を気相エッチングして該薄膜の厚さを均一
化する貼り合わせ基板の作製方法において、 前記薄膜の表面を気相エッチングする前に、少なくとも
支持側基板の未結合部上の酸化膜を除去する、 ことを特徴とする貼り合わせ基板の作製方法。 - 【請求項２】 前記デバイス作製側基板の外周部の未結
合部を除去する工程は、 デバイス作製側基板の外周部を所定厚まで研削して除去
し、その後エッチングにより該デバイス作製側基板外周
部の未結合部を完全に除去するようにする、 ことを特徴とする請求項１に記載の貼り合わせ基板の作
製方法。 - 【請求項３】 前記デバイス作製側基板の外周部の未結
合部を除去する工程は、 デバイス作製側基板の外周部を除いてマスキングし、そ
の後エッチングにより該デバイス作製側基板外周部の未
結合部を完全に除去するようにする、 ことを特徴とする請求項１に記載の貼り合わせ基板の作
製方法。 - 【請求項４】 前記デバイス作製側基板の外周部の未結
合部を除去する工程は、 デバイス作製側基板を研削後、その研削面の外周部を除
いてマスキングし、その後エッチングにより該デバイス
作製側基板外周部の未結合部を完全に除去するようにす
る、 ことを特徴とする請求項１に記載の貼り合わせ基板の作
製方法。 - 【請求項５】 前記デバイス作製側基板の外周部の未結
合部を除去する工程において行われるエッチングは、ア
ルカリエッチングで行われる、 ことを特徴とする請求項２ないし請求項４のいずれか１
項に記載の貼り合わせ基板の作製方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9032790A JPH10223497A (ja) | 1997-01-31 | 1997-01-31 | 貼り合わせ基板の作製方法 |
| US09/014,415 US5918139A (en) | 1997-01-31 | 1998-01-27 | Method of manufacturing a bonding substrate |
| EP98300615A EP0856876A3 (en) | 1997-01-31 | 1998-01-28 | Method of manufacturing a bonding substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9032790A JPH10223497A (ja) | 1997-01-31 | 1997-01-31 | 貼り合わせ基板の作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10223497A true JPH10223497A (ja) | 1998-08-21 |
Family
ID=12368657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9032790A Pending JPH10223497A (ja) | 1997-01-31 | 1997-01-31 | 貼り合わせ基板の作製方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5918139A (ja) |
| EP (1) | EP0856876A3 (ja) |
| JP (1) | JPH10223497A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1126336A (ja) * | 1997-07-08 | 1999-01-29 | Sumitomo Metal Ind Ltd | 貼り合わせ半導体基板及びその製造方法 |
| US6884693B2 (en) * | 2002-07-05 | 2005-04-26 | Samsung Electronics Co., Ltd. | Silicon-on-insulator wafer and method of manufacturing the same |
| JP2006080339A (ja) * | 2004-09-10 | 2006-03-23 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの評価方法及び貼り合わせウェーハの評価装置 |
| KR101116741B1 (ko) * | 2009-12-23 | 2012-02-22 | 소이텍 | 최소 응력을 갖는 헤테로 구조물을 제조하기 위한 프로세스 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3327180B2 (ja) * | 1997-08-29 | 2002-09-24 | 信越半導体株式会社 | Ｓｏｉ層上酸化膜の形成方法ならびに結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ |
| JP3635200B2 (ja) * | 1998-06-04 | 2005-04-06 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| JP3358550B2 (ja) * | 1998-07-07 | 2002-12-24 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| EP1114454A2 (en) * | 1998-09-02 | 2001-07-11 | MEMC Electronic Materials, Inc. | Silicon on insulator structure from low defect density single crystal silicon |
| US6780771B1 (en) * | 2001-01-23 | 2004-08-24 | Cypress Semiconductor Corp. | Forming a substantially planar upper surface at the outer edge of a semiconductor topography |
| US6908565B2 (en) * | 2002-12-24 | 2005-06-21 | Intel Corporation | Etch thinning techniques for wafer-to-wafer vertical stacks |
| US6938334B2 (en) * | 2003-10-31 | 2005-09-06 | Honeywell International, Inc. | Vibrating beam accelerometer two-wafer fabrication process |
| FR2880184B1 (fr) * | 2004-12-28 | 2007-03-30 | Commissariat Energie Atomique | Procede de detourage d'une structure obtenue par assemblage de deux plaques |
| US20080315349A1 (en) * | 2005-02-28 | 2008-12-25 | Shin-Etsu Handotai Co., Ltd. | Method for Manufacturing Bonded Wafer and Bonded Wafer |
| JP5122731B2 (ja) * | 2005-06-01 | 2013-01-16 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| WO2008148095A1 (en) * | 2007-05-25 | 2008-12-04 | Astralux, Inc. | Hybrid silicon/non-silicon electronic device with heat spreader |
| FR2935536B1 (fr) * | 2008-09-02 | 2010-09-24 | Soitec Silicon On Insulator | Procede de detourage progressif |
| FR2935535B1 (fr) * | 2008-09-02 | 2010-12-10 | S O I Tec Silicon On Insulator Tech | Procede de detourage mixte. |
| US20120129318A1 (en) * | 2010-11-24 | 2012-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate |
| CN102832223B (zh) * | 2012-09-06 | 2015-07-08 | 豪威科技(上海)有限公司 | 晶圆减薄方法 |
| FR3024953A1 (fr) * | 2014-08-25 | 2016-02-26 | Commissariat Energie Atomique | Procede de detourage d'une couche mince reportee |
| US11923205B2 (en) * | 2021-12-17 | 2024-03-05 | United Microelectronics Corporation | Method for manufacturing semiconductor device |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6050970A (ja) * | 1983-08-31 | 1985-03-22 | Toshiba Corp | 半導体圧力変換器 |
| JP2535957B2 (ja) * | 1987-09-29 | 1996-09-18 | ソニー株式会社 | 半導体基板 |
| JPH0389519A (ja) * | 1989-08-31 | 1991-04-15 | Sony Corp | 半導体基板の製法 |
| JPH0719737B2 (ja) * | 1990-02-28 | 1995-03-06 | 信越半導体株式会社 | Ｓ０１基板の製造方法 |
| JPH04263425A (ja) * | 1991-02-18 | 1992-09-18 | Toshiba Corp | 半導体基板の研削装置及び研削方法 |
| US5254830A (en) * | 1991-05-07 | 1993-10-19 | Hughes Aircraft Company | System for removing material from semiconductor wafers using a contained plasma |
| EP0547677A3 (en) * | 1991-12-17 | 1996-10-16 | Philips Nv | Use of vapor-phase etching in fabrication of semiconductor-on-insulator structure |
| US5309025A (en) * | 1992-07-27 | 1994-05-03 | Sgs-Thomson Microelectronics, Inc. | Semiconductor bond pad structure and method |
| JP3352129B2 (ja) * | 1992-12-04 | 2002-12-03 | 株式会社東芝 | 半導体基板の製造方法 |
| JP2662495B2 (ja) * | 1993-06-28 | 1997-10-15 | 住友シチックス株式会社 | 接着半導体基板の製造方法 |
| JPH07335846A (ja) * | 1994-06-11 | 1995-12-22 | Kyushu Komatsu Denshi Kk | Ｓｏｉ基板の製造方法 |
| JPH08107091A (ja) * | 1994-09-30 | 1996-04-23 | Kyushu Komatsu Denshi Kk | Ｓｏｉ基板の製法 |
| US5668045A (en) * | 1994-11-30 | 1997-09-16 | Sibond, L.L.C. | Process for stripping outer edge of BESOI wafers |
| KR0168348B1 (ko) * | 1995-05-11 | 1999-02-01 | 김광호 | Soi 기판의 제조방법 |
| US5693567A (en) * | 1995-06-07 | 1997-12-02 | Xerox Corporation | Separately etching insulating layer for contacts within array and for peripheral pads |
-
1997
- 1997-01-31 JP JP9032790A patent/JPH10223497A/ja active Pending
-
1998
- 1998-01-27 US US09/014,415 patent/US5918139A/en not_active Expired - Lifetime
- 1998-01-28 EP EP98300615A patent/EP0856876A3/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1126336A (ja) * | 1997-07-08 | 1999-01-29 | Sumitomo Metal Ind Ltd | 貼り合わせ半導体基板及びその製造方法 |
| US6884693B2 (en) * | 2002-07-05 | 2005-04-26 | Samsung Electronics Co., Ltd. | Silicon-on-insulator wafer and method of manufacturing the same |
| JP2006080339A (ja) * | 2004-09-10 | 2006-03-23 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの評価方法及び貼り合わせウェーハの評価装置 |
| KR101116741B1 (ko) * | 2009-12-23 | 2012-02-22 | 소이텍 | 최소 응력을 갖는 헤테로 구조물을 제조하기 위한 프로세스 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0856876A3 (en) | 2000-07-26 |
| EP0856876A2 (en) | 1998-08-05 |
| US5918139A (en) | 1999-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3352896B2 (ja) | 貼り合わせ基板の作製方法 | |
| JPH10223497A (ja) | 貼り合わせ基板の作製方法 | |
| JP3635200B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| US6417108B1 (en) | Semiconductor substrate and method of manufacturing the same | |
| US5266824A (en) | SOI semiconductor substrate | |
| KR19980703246A (ko) | 실리콘 절연체 웨이퍼의 제조를 위한 싱글-에치 스톱 공정 | |
| US6090688A (en) | Method for fabricating an SOI substrate | |
| JP3352902B2 (ja) | 貼り合わせ基板の作製方法 | |
| JP3496925B2 (ja) | 半導体基板とその製造方法 | |
| JP2662495B2 (ja) | 接着半導体基板の製造方法 | |
| JPH0917984A (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| JPH06176993A (ja) | 半導体基板の製造方法 | |
| JPH09260620A (ja) | 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ | |
| JP3945130B2 (ja) | 張り合わせ誘電体分離ウェーハの製造方法 | |
| JP3524009B2 (ja) | Ｓｏｉウェーハおよびその製造方法 | |
| JP2855639B2 (ja) | 半導体装置の製造方法 | |
| JPH11340443A (ja) | Ｓｏｉウエーハの作製方法およびｓｏｉウエーハ | |
| JPH01305534A (ja) | 半導体基板の製造方法 | |
| JP2778114B2 (ja) | 半導体基板の製法 | |
| JPH1126337A (ja) | 貼り合わせ基板の作製方法 | |
| JPH08191138A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2003298030A (ja) | 張り合わせ基板およびその製造方法 | |
| JPH1126573A (ja) | 誘電体分離基板の製造方法 | |
| JP2002043551A (ja) | 張り合わせ誘電体分離ウェーハの製造方法 | |
| JPH0964318A (ja) | 基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051220 |