JPH06295935A - 半導体パッケージ - Google Patents

Abstract

(57)【要約】 【目的】フィルム回路を用いて高信頼度化、高密度化、
及び低コスト化を同時に達成し得る半導体パッケージを
実現する。 【構成】フィルム状回路の周辺部を折り曲げ辺４に沿っ
て折り曲げて２重フィルム回路構成とし、一方のフィル
ム回路表面を、半導体チップ１の搭載面として接続端子
８（通常、表面に金バンプ２をめっきする）を、他方の
フィルム回路表面を他の回路基板への搭載面とし接続面
の全面に分布したエリアアレイ状接続端子９（通常、表
面にはんだバンプ６を設ける）を形成する。半導体チッ
プ１とインナリードとの接続形態は、ＴＡＢ、はんだ、
ワイヤーボンディングとあり、特にワイヤボンディング
法では、フィルムパッケージ基板に複数の開口部を形成
して、半導体チップがフェースダウンの状態で、その開
口部を介してワイヤで接続さる構成とする。パッケージ
表面を樹脂７で被覆し、半導体チップ１及びその接続端
子部を封止する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体パッケージに係
り、特にフィルム状の回路を用いた半導体パッケージに
関する。

【０００２】

【従来の技術】現在、半導体パッケージとしてはＰＧＡ
等のセラミツクパッケージ、ＱＦＰ等のモールドパッケ
ージ、さらにはＴＣＰ等の樹脂封止パッケージがある。
この中で、ＴＣＰは、フィルム状の回路を用いたＴＡＢ
技術によりパッケージを形成するものであり、パッケー
ジ形状に自由度があり、また低コストの点でメリットが
ある。このため、近年広く使われ出してきている。

【０００３】このＴＣＰの問題点は、（１）フィルム回
路は、殆どが１〜３層の回路になっており、複雑な回路
形成が難しい、（２）アウターリードの接続精度がイン
ナーリードの接続精度と比較して劣るため、アウターリ
ードピッチを広くする必要があるためパッケージが小形
にし難い、の２点である。

【０００４】インナーリードは、金等のバンプを加熱・
圧着することにより、高密度接続が可能である。このよ
うに従来一般的に適用されている半導体パッケージにお
いては、低コストを維持しつつ、小形・高密度を満足す
ることが非常に困難な状況にある。

【０００５】なお、これらの技術に関連するものとして
例えば、マイクロエレクトロニクス・パッケージング・
ハンドブック、第409頁〜第424頁（ノーストランド・ラ
インホールド社、1989年出版）〔Ｒao Ｒ．Ｔummala，
Ｅugene Ｊ．Ｒymaszewski：Ｍicroelectronics Ｐacka
ging Ｈandbook：Ｖan Ｎostrand Ｒeinhold（1989）、
pp409〜424〕が挙げられる。

【０００６】

【発明が解決しようとする課題】この様な状況下にあっ
て、半導体パッケージにおいて小形、高密度化、及び低
コスト化を同時に達成することが不可欠である。したが
って、本発明の目的はかかる従来の問題点を解消し、改
良された半導体パッケージを提供することにあり、さら
には、それを搭載したモジュール及び電子機器を提供す
ることにある。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、ＴＣＰの様なフィルム回路を用いる半導体パッケー
ジにおいて、フィルム状回路の異なる表面に、半導体チ
ップとの接続端子及びこのパッケージを他の回路基板に
搭載する際の接続端子とをそれぞれ形成し、そのフィル
ム状回路の周辺部を折り曲げ辺に沿って折り曲げ、その
折り曲げた周辺部を同一平面上に集合して２重フィルム
回路構造とし、その一方のフィルム回路の表面を半導体
チップ搭載面とすると共に、他方のフィルム回路の表面
を外部の配線基板への搭載面とする。

【０００８】半導体チップは、この２重フィルム回路構
造の何れか一方の面に搭載する。すなわち、周辺部を折
り曲げて同一平面上に集合して構成したフィルム回路上
でも、逆に折り曲げていないフィルム回路の主面上に搭
載することもできる。

【０００９】また、フィルム回路上の半導体チップ搭載
部、外部の配線基板への搭載面のいずれに設ける接続端
子も、エリアアレイ状に分布した接続端子の構造とする
ことができる。エリアアレイ状接続端子構造とすること
により、半導体チップをパッケージへ搭載接続する時及
びパッケージを外部配線基板へ搭載接続する時のいずれ
の場合もフェースダウン状態で容易に接続でき、パッケ
ージの小形化を促進する上で有効となる。

【００１０】また、インナリードの接続方法として、Ｔ
ＡＢ以外にワイヤーボンディングを用いることも可能で
ある。この場合には、半導体チップ周縁の接続パッド
を、その搭載面下周縁に配設した複数の開口部を介して
背面のフィルム回路上の端子にワイヤボンディングによ
り電気的に接続すると共に、半導体チップ主面の接続パ
ッドをはんだバンプを介してフィルム回路上の端子にフ
ェースダウン状態で接続して半導体チップを固定、保持
する構成とした。

【００１１】なお、本発明の代表的な目的達成手段につ
いて具体的に例示すると以下の通りである。すなわち、
上記目的は、配線部を内蔵する絶縁フィルム回路の一部
を、折り曲げ辺に沿って折り曲げて２重フィルム回路構
成とし、一方のフィルム回路表面を半導体チップの搭載
面として接続端子を、他方のフィルム回路表面を他の回
路基板への搭載面としてその主面にエリアアレイ状に分
布した接続端子を、それぞれ前記絶縁フィルム回路の配
線部に接続して形成したフィルムパッケージ基板と、前
記フィルムパッケージ基板の一方のフィルム回路表面に
搭載接続された半導体チップと、少なくとも前記半導体
チップの周辺、接続端子部及びフィルムパッケージ基板
の表面を被覆、封止した絶縁樹脂層とで構成して成る半
導体パッケージにより、達成される。

【００１２】そして好ましくは、上記配線部を内蔵する
絶縁フィルム回路周辺部の複数辺を、折り曲げ辺に沿っ
て折り曲げて同一平面内に集合させ一つのフィルム回路
面を形成することにより２重フィルム回路構成としたフ
ィルムパッケージ基板とすることである。

【００１３】また、上記フィルムパッケージ基板の少な
くとも折り曲げられた２重フィルム回路の折り合わせ界
面に、補強板を介挿して強度を向上させることである。

【００１４】また、上記配線部を内蔵する絶縁フィルム
回路の四角を、折り曲げ辺に沿って折り曲げて同一平面
内に集合させ一つのフィルム回路面を形成することによ
り２重フィルム回路構成としたフィルムパッケージ基板
とすることである。

【００１５】さらにまた、上記配線部を内蔵する絶縁フ
ィルム回路を複数枚組み合わせて折り曲げ辺に沿って折
り曲げると共に、前記折り曲げ辺同志を近接させて同一
平面内に集合させ一つのフィルム回路面を形成すること
により２重フィルム回路構成としたフィルムパッケージ
基板とすることである。

【００１６】

【作用】半導体パッケージのフィルム回路の周辺を折り
曲げて２重のフィルム回路構造とすることにより、パツ
ケージを小形化することができる。また、フィルム回路
も従来技術のままで、倍の高密度化を達成することがで
きる。

【００１７】このパッケージは、一方で半導体チップを
搭載接続し、他方で半導体チップを搭載したパッケージ
を他の配線基板へ搭載接続する必要がある。それを具体
化する上で、本発明の半導体パッケージを構成するフィ
ルムパッケージ基板は、その折り曲げて同一平面上に集
合させて一つのフィルム回路面を形成した一方の搭載面
と、折り曲げていないフィルム回路の主面で構成される
他方の搭載面との両面を有する。これら何れか一方の面
に半導体チップが搭載接続され、他方の面が完成した半
導体パッケージを他の配線基板へ搭載接続する際の接続
面となる。

【００１８】このフィルム回路と半導体チップの接続に
は、周知のＴＡＢのインナリード接続方式を適用するこ
とができる。アウターリードに相当する搭載基板との接
続は、パッケージを小形化しているため、従来と比較し
て難しくなる。しかし、従来の搭載基板との接続端子の
配置は一列であるが、これを接続全面に分散したエリア
アレイ状とすることにより、接続端子間隔を広げること
ができ、この結果従来と同等の接続技術で接続可能とな
る。インナリードの接続方法として、はんだバンプ接続
技術を適用することも可能である。

【００１９】また、インナリードの接続方法として、フ
ィルム状回路に複数の開口部を形成し、そこを通してワ
イヤーボンディングで接続することができる。この方法
は、従来からあるワイヤボンディングの技術をそのまま
適用することができる。

【００２０】上記の方法はいずれも小形、高密度の半導
体パッケージを実現できる特徴を持つ他に次のような利
点がある。

【００２１】（１）接続階層を一段階低減できる。つま
り、従来では半導体パッケージ上に半導体チップを搭載
する場合は、半導体チップ端子とフィルム回路との接続
及びフィルム回路とパッケージ基板の接続端子との接続
の２階層が必要であった。この方法では、半導体チップ
端子とフィルム回路との接続の１階層で済む。従って、
接続信頼性が向上する上、接続工程が低減されるため、
低コスト化、高信頼度化を達成できる。

【００２２】（２）半導体チップをフェースダウン状態
でパッケージに搭載接続できるため、半導体チップの背
面に放熱フィンを取り付けることが容易になり、高発熱
の半導体チップの搭載が可能である。

【００２３】（３）フィルム回路の半導体チップ搭載部
にも他の回路や接続端子の形成が可能であり、そのため
回路の小型化ができる。

【００２４】（４）搭載する半導体チップとして、その
接続端子の配置は、従来の様に周辺の場合も、エリアア
レイ状の場合も、さらにはランダムな配置の場合にも対
応できる。

【００２５】また、上記の関係は、半導体チップ、また
は半導体パッケージを他の回路基板に搭載する場合に拡
張して応用することもできる。特に上記したワイヤボン
ディング方法、形態は、適用する回路の端子数、その密
度によっては、搭載基板との接続形態がエリアアレイで
なくても応用することは十分可能である。

【００２６】

【実施例】以下、本発明の一実施例を図面にしたがって
具体的に説明する。 〈実施例１〉図１〜図４を用いて本発明半導体パッケー
ジの代表的な一例を説明する。図１は、半導体パッケー
ジ１００の断面図を、図２は、図１の底面Ｐ方向から見
た平面図を、それぞれ示す。半導体パッケージ１００に
組み込まれた半導体チップ１は、７．５ｍｍ角のＭＰＵ
（マイクロ・プロセッサ・ユニット）であり、２８８本
の端子をチップ周辺に配置してある。

【００２７】フィルムパッケージ基板１１０は、２４ｍ
ｍ角で構成され、図示のように２面のフィルム回路３、
５を有している。すなわち、後ほど図３、図４で詳述す
るように、フィルム回路１２０の周辺部四角が、折り曲
げ辺４に沿って折り曲げられてフィルム回路３を構成
し、折り曲げられない底面部がフィルム回路５を構成し
ている。

【００２８】折り曲げられたフィルム回路３側には、そ
の端部に半導体接続端子８（後ほど図３、図４で詳述す
る）が、さらにその上に金バンプ２が設けられ、この金
バンプ２を介して半導体チップ１が搭載接続されてい
る。

【００２９】一方、フィルム回路５側には、接続パッド
９（後ほど図３、図４で詳述する）を介して１．２７ｍ
ｍピッチ格子ではんだバンプ６が形成されている。この
はんだバンプ６は、半導体パッケージ１００を他の回路
基板に搭載接続するときに使用される。

【００３０】また、半導体チップ１をフィルムパッケー
ジ基板１１０に搭載接続した後で、半導体チップ１とフ
ィルム回路３、５との接着、固定及び半導体チップ１の
封止を兼ねて樹脂７で接着、被覆している。

【００３１】次に図３及び図４によりフィルムパッケー
ジ基板１１０を構成するフィルム回路１２０について詳
細に説明する。図３はフィルム回路１２０の四角を折り
曲げてフィルムパッケージ基板１１０とする前段のフィ
ルム回路の要部展開平面図を示したものである。なお、
フィルム回路３の端部に設けられた半導体接続用端子
（接続パッド）８上には金バンプ２が、またフィルム回
路５の主面に設けられた接続パッド９上には、はんだバ
ンブ６がそれぞれ形成されているが、この図ではいずれ
も省略されている。図４は、図３の縦断面を示した断面
図である。

【００３２】図示のように、フィルム回路１２０は、Ｔ
ＡＢテープと類似の構造を有しており、ポリイミド膜か
らなる絶縁フィルム１２１を２層（１２１ａ、１２１
ｂ）貼り合わせ、層間に銅フィルムから成る配線部１１
を配設している。配線部１１の一端は、半導体接続用端
子（接続パッド）８に、他端は接続パッド９にそれぞれ
接続され、しかもこれら配線部１１の間隔は、半導体接
続用端子８の間隔を接続パッド９で拡大し、パッケージ
を他の回路基板に搭載するときに実装し易いように構成
されている。そしてフィルム回路５上に設けられた接続
パッド９は、他の回路基板に接続するためにエリアアレ
イ状に形成されている。配線部１１と接続パッド９と
は、バイア配線１０により電気的に接続されている。

【００３３】このフィルム回路１２０を用いてフィルム
パッケージ基板１１０を形成し、さらに半導体チップ１
を搭載して半導体パッケージ１００を製造する手順につ
いて以下に説明する。

【００３４】フィルム回路１２０の４片から成る周辺部
フィルム回路３は、半導体チップ搭載用の接続端子８を
外側にして、折り曲げ辺４に沿って折り曲げ、２重配線
構造のフィルム回路１２０を形成する。この折り曲げに
際しては、隣接する周辺部フィルム回路３同志を限りな
く接近させ、しかも互いに折り重ならないように折り曲
げる。

【００３５】フィルム回路３上に設けられた半導体チッ
プ搭載用の接続端子８の表面には、金のバンプ２をめっ
きで形成する。この金バンプ２と半導体チップ１をＴＡ
Ｂ技術、つまり加熱と加圧によりフェースダウン状態で
接続する。次に、はんだバンプ形成用の接続パッド９上
にＳｎ／Ｐｂ系のはんだから成るはんだボールを接続し
て、はんだバンプ６を形成する。最後に、フィルム回路
５の平面を確保しながらフィルム回路３、５と半導体チ
ップ１を樹脂７で接着、被覆する。

【００３６】以上のようにして製造した半導体パッケー
ジ１００内の平均配線長は、約１６ｍｍ、最長配線長は
２９ｍｍであった。また、ＬＳＩを搭載した状態でクロ
ック周波数２００ＭＨｚで正常に動作することを確認し
た。

【００３７】〈実施例２〉この例は、実施例１と類似構
造であるが、フィルムパッケージ基板１１０を構成する
フイルム回路３の折り曲げ方向を逆方向としたもので、
折り曲げたフィルム回路３側にパッド９を、折り曲げな
いフイルム回路５側に半導体チップ１を搭載接続する接
続端子８を配設したものであり、以下、図５〜図７にし
たがって説明する。

【００３８】図５は半導体パッケージ１００の断面図
を、図６にはそれを底面から見た平面図を示す。半導体
チップ１は、実施例１と同様に７．５ｍｍ角のＭＰＵで
あり、２８８本の端子をチップ周辺に配置してある。フ
ィルムパッケージ基板１１０は２４．５ｍｍ角であり、
２層のフィルム回路３、５でできている。フィルム回路
１２０の周辺部を、折り曲げ辺４に沿って折り曲げ、フ
ィルム回路３を形成している。

【００３９】実施例１と構造的に大きく異なる点は、折
り曲げたフィルム回路３上に、他の回路基板に搭載接続
するためのはんだバンプ６が形成されている点であり、
実施例１とは逆の折り曲げ方をしている。これを説明す
る為に、適用したフィルム回路１２０の平面展開図を図
７に示す。なお、配線部１１は、基本的には実施例１の
図３と同様であるため、この図には記載していない。

【００４０】図７において、フィルム回路１２０の中央
には、開口部１３がある。その周辺には、半導体チップ
１と接続するための接続端子８が０．１ｍｍピッチで形
成してある。フィルム回路１２０の四角の周辺部フィル
ム回路３には、エリアアレイ状に他の回路基板に搭載接
続するためのパッド９を形成してある。このピッチは、
１．２７ｍｍ格子ピッチであり、配線部１１（図面省
略、図３参照）に接続された接続端子８の間隔を拡大し
ている。この周辺部フィルム回路３は、折り曲げ辺４に
沿って折り曲げて、接続端子９が外側になるようにして
フィルム回路５に重ねる。このとき、フィルム回路３、
５間には、補強板１２を挿入する。

【００４１】半導体パッケージ１００の製造方法は、実
施例１とほぼ同様の手順で行われる。すなわち、フィル
ム回路１２０を図７に示したように開いた状態で、接続
端子８上に形成した金バンプ２に対して、半導体チップ
１をＴＡＢ技術で接続する。

【００４２】次に、フィルム回路３の１．２７ｍｍピッ
チ格子で設けられた接続パッド９上に、はんだバンプ６
を形成し、フィルム回路内に樹脂とガラス繊維から成る
補強板１２を包む様にしてフィルム回路を接着固定し、
フィルムパッケージ１１０を形成する。

【００４３】更に、半導体チップ１とフィルム回路３、
５との接着、固定及び半導体チップ１の封止を兼ねて樹
脂７で接着、被覆する。

【００４４】以上のようにして製造した半導体パッケー
ジ１００内の平均配線長は、実施例１と同じく約１６ｍ
ｍ、最長配線長は２９ｍｍであった。また、ＬＳＩを搭
載した状態でクロック周波数２００ＭＨｚで正常に動作
することを確認した。

【００４５】〈実施例３〉この例は、図１に示した実施
例１のフィルムパッケージ基板１１０の構造を一部変形
したものであり、図５に示した実施例２と同様にフィル
ム回路３、５間に補強板１２を設けたことに特徴があ
る。以下、図８、図９にしたがって具体的に説明する。

【００４６】図８は、半導体パッケージ１００の断面図
を示す。半導体チップ１は、実施例１と同様に７．５ｍ
ｍ角のＭＰＵであり、２８８本の端子をチップ周辺に配
置してある。フィルムパッケージ基板１１０は２４．５
ｍｍ角であり、図９にフィルム回路３を折り曲げる前段
階の断面展開図を示したように、２層の絶縁フィルム１
２１ａ、ｂと補強層１４との３層のフィルム回路ででき
ている。

【００４７】絶縁フィルム１２１には、図３、図４に示
した構成と同様に、絶縁フィルム層間に銅フィルムから
成る配線部１１が設けられ、その両端部に接続端子８と
接続パッド９とが接続されている。補強層１４は、図９
に示したようにフィルム回路１２０の折り曲げ辺４を除
いた絶縁フィルム１２１上に形成されており、フィルム
回路３を折り曲げることにより、折り曲げ部が２層の補
強層１４で補強されて補強板１２となる。

【００４８】半導体パッケージ１００の製造方法は、実
施例１とほぼ同様である。先ず、フィルムパッケージ基
板１１０の形成法であるが、半導体チップ搭載用の接続
端子８を外側にして、フィルム回路１２０の四角の周辺
部フィルム回路３を、折り曲げ辺４に沿って曲げ、フィ
ルムを２重構造に形成する。

【００４９】半導体チップ搭載用の接続端子８の表面に
は金のバンプ２をめっきで形成する。このバンプ２に半
導体チップ１をＴＡＢ技術で接続する。

【００５０】次に、フィルム回路５側の接続パッド９上
にはＳｎ／Ｐｂ系のはんだから成るはんだボールを接続
して、はんだバンプ６を形成する。最後に、フィルム回
路５の平面を確保しながらフィルム回路３、５と半導体
チップ１を樹脂７で接着、被覆する。

【００５１】以上のようにして製造した半導体パッケー
ジ１００内の平均配線長は、約１７ｍｍ、最長配線長は
３０ｍｍであった。また、ＬＳＩを搭載した状態でクロ
ック周波数２００ＭＨｚで正常に動作することを確認し
た。

【００５２】〈実施例４〉この例は、実施例２の変形例
を示すもので、フィルム回路３を折り曲げて他の回路基
板への搭載面とし、一方の折り曲げないフィルム回路５
を半導体チップ１の搭載面とするものにおいて、フィル
ム回路５の中央部にはんだバンプ１５を介して半導体チ
ップ１を搭載接続すると共に、半導体チップ１の背面に
放熱フィン１６を設けた半導体パッケージ１００構造を
示すものである。以下、図１０、図１１にしたがって具
体的に説明する。

【００５３】図１０は、半導体パッケージ１００の断面
図を示すもので、半導体チップ１は、実施例１と同様に
７．５ｍｍ角のＭＰＵであるが、２８８本の端子をエリ
アアレイ状のはんだバンプ１５としてチップ全面に配置
してある。

【００５４】フィルムパッケージ基板１１０は、実施例
２と同様に、２４．５ｍｍ角であり、フィルム回路１２
０の四角の周辺フィルム回路３を折り曲げて形成した２
層のフィルム回路と補強板１２とからできている。

【００５５】このフィルム回路１２０を広げた平面展開
図を図１１に示す。実施例２の図７に示したフィルム回
路１２０と異なるのは、回路中央部に開口部１３はな
く、そこに搭載する半導体チップ１の接続端子の配列に
合わせて、エリアアレイ状の接続端子８を形成している
点にある。この接続端子の格子ピッチは０．４ｍｍであ
る。なお、フィルム回路の配線部１１は図には記載して
いないが、実施例１の図３と同様に形成されている。

【００５６】この半導体パッケージ１００の組み立て手
順について説明すると、Ａｇ／Ｓｎ系はんだから成るは
んだバンプ１５を付けた半導体チップ１を、フィルム回
路５の中央の搭載位置に位置決めし、バンプ１５と接続
端子８を重ねてから温度２５０℃に加熱して接続する。

【００５７】次に、実施例２と同様に、フィルム回路１
２０の四角の周辺部フィルム回路３を、接続端子９が外
側になるようにして折り曲げ辺４に沿って折り曲げて、
樹脂とガラス繊維から成る補強板１２を包むようにして
フィルム回路を接着固定する。更に、半導体チップ１と
フィルム回路３、５との接着、固定及び半導体チップ１
の封止、及び半導体チップ１の背面への放熱フィン１６
の接着、固定を兼ねて樹脂７で接着、被覆する。

【００５８】以上のようにして製造した半導体パッケー
ジ１００内の平均配線長は、約１９ｍｍ、最長配線長は
３４ｍｍであった。また、ＬＳＩを搭載した状態でクロ
ック周波数２００ＭＨｚで正常に動作することを確認し
た。

【００５９】〈実施例５〉図１２は、更に異なる実施例
となる半導体パッケージ１００の断面図を示す。適用し
た半導体チップ１は、実施例１と同一の７．５ｍｍ角の
ＭＰＵである。フィルムパッケージ基板１１０は２４ｍ
ｍ角であり、周辺の四角を折り曲げた２層のフィルム回
路３、５でできている。フィルム回路１２０も実施例１
と殆ど同じであるが、半導体チップ搭載用の接続端子８
の形成をフィルム回路３の裏側とし、また、折り曲げ辺
４の幅を半導体チップ１の厚さを考慮して約０．５ｍｍ
広くした。パッケージ内には半導体チップ１をフェース
アップの状態で接続した。製造方法は実施例１と同様で
ある。

【００６０】以上のようにして製造した半導体パッケー
ジ１００内の平均配線長は、約１７ｍｍ、最長配線長は
３０ｍｍであった。また、ＬＳＩを搭載した状態でクロ
ック周波数２００ＭＨｚで正常に動作することを確認し
た。

【００６１】〈実施例６〉図１３は、実施例１の半導体
パッケージ１００を強度補強のためにセラミック基板１
７に接続支持した構成の断面図を示したものである。適
用した半導体チップ１及びフィルム回路は実施例１と同
一のものである。このフィルム回路５上のはんだバンプ
形成用の接続パッド９にＡｇ／Ｓｎ系のはんだボールを
用いてはんだバンプ６を形成する。

【００６２】また、別途アルミナ系のセラミック基板１
７に１．２７ｍｍピッチ格子でスルホール導体１８を形
成し、かつ導体表面をＮｉ及びＡｕでめっきしたものを
製造し、前記はんだバンプ６を介してセラミック基板１
７と半導体パッケージ１００のフィルム回路５を接続す
る。最後にセラミック基板１７の裏面に基板搭載用のＳ
ｎ／Ｐｂ系のはんだボール１９を接続してセラミック基
板で強度補強された半導体パッケージを製造した。

【００６３】以上のようにして製造した半導体パッケー
ジ１００は、セラミック基板で補強されているため形状
変形が少なく強度に優れている。また、パッケージ内の
平均配線長は約１８ｍｍ、最長配線長は３１ｍｍであっ
た。ＬＳＩを搭載した状態でクロック周波数２００ＭＨ
ｚで正常に動作することを確認した。

【００６４】〈実施例７〉この例は、フィルムパッケー
ジ基板１１０を２枚のフィルム回路１２０を組み合わせ
て構成したもので、フィルム回路３は２枚のフィルム回
路１２０の半導体チップ搭載用接続端子８が形成された
面を折り曲げ辺４に沿ってそれぞれ外側に折り曲げて、
また接続パッド９が形成されたフィルム回路５は、折り
曲げない面同志の組合せで形成されている。以下、図１
４〜図１８にしたがって具体的に説明する。

【００６５】図１４は半導体パッケージ１００の断面図
を、また図１５は裏面から見た平面図を示す。適用した
半導体チップ１は実施例と同一である。フィルムパッケ
ージ基板１１０の構造は、実施例１と似ているが、この
実施例ではフィルム回路３、５が２枚のフィルム回路１
２０ａ、１２０ｂの組合せで構成されている。

【００６６】図１６は、一方のフィルム回路１２０ａの
平面図を示したもので、フィルム回路１２０ａの半分の
面には、折り曲げ辺４を境界として半導体チップ搭載用
の接続端子８を設けたフィルム回路３ａを、残り半分の
面には、はんだバンプ形成用の接続パッド９を設けたフ
ィルム回路５ａを形成する。図中の２０は、切り込みで
あって、２枚のフィルム回路を組み込む際に互いに相手
側のフィルム片を差し入れるために設けられている。な
お、フィルム回路１２０には実施例１と同様に配線部１
１が形成されているが、図面が複雑になるので省略し、
表面に形成されている接続端子８及び接続パッド９のみ
を表示した。

【００６７】また、他方のフィルム回路１２０ｂも、フ
ィルム回路１２０ａと同様の構造であるが、切り込み２
０だけが逆方向に設けられている。これら２枚のフィル
ム回路１２０ａ、１２０ｂを用いてフィルムパッケージ
基板１１０を組立る様子を図１７、図１８により説明す
る。

【００６８】図１７に示すようにこのフィルム回路３
ａ、３ｂの接続端子８が外側になるように、折り曲げ辺
４に沿って折り折り曲げ、さらに図１８に示すようにこ
れら２枚のフィルム回路のフィルム片を相互に切り込み
２０を利用して差し込み、折り曲げ辺４を合わせるよう
にして重ね、フィルム回路３ａ、３ｂ同志及びフィルム
回路５ａ、５ｂ同志が同一平面となるように位置決めし
てこれらを接着、固定する。

【００６９】その後の半導体チップ１をＴＡＢ方式で接
続後（接続端子８上には酸化防止用の金バンプ２が形成
されている）、接続パッド９上にはんだバンブ６を接続
し、樹脂で封止するが、その方法は実施例１と同様であ
る。このようにして図１に示した半導体パッケージ１０
０が製造される。

【００７０】以上のようにして製造した半導体パッケー
ジ１００内の平均配線長は、約１３ｍｍ、最長配線長は
２６ｍｍであった。また、ＬＳＩを搭載した状態でクロ
ック周波数２００ＭＨｚで正常に動作することを確認し
た。

【００７１】〈実施例８〉図１９は、実施例１の半導体
パッケージ１００のフィルム回路１２０の一部を変更し
て、フィルム回路３上（半導体チップ１搭載領域の外
周）の電源用配線間にチップコンデンサー２１を搭載接
続したパッケージの断面図である。平面図を省略してい
るがフィルム回路３には、半導体チップ１搭載用の端子
と同様にチップコンデンサー２１接続用の端子が設けら
れている。

【００７２】製造方法は実施例１と同様である。はんだ
バンプ６を接続後、１２個あるチップコンデンサー２１
を電極２１ａを介してフィルム回路３上に金ペーストで
接続、搭載する。その後パッケージ表面を樹脂７で被
覆、封止する。

【００７３】以上のようにして製造した半導体パッケー
ジ１００内の平均配線長は、約１８ｍｍ、最長配線長は
３１ｍｍであった。また、ＬＳＩを搭載した状態でクロ
ック周波数２００ＭＨｚで正常に動作することを確認し
た。

【００７４】〈実施例９〉図２０は、実施例１の半導体
チップ１と同じものを用い、ただし、接続パッドはエリ
アアレイ状に形成されており、その周縁部に設けられた
接続パッド２４のインナリードの接続を、フィルム回路
５に形成した４個の開口部２３を介してボンディングワ
イヤ２２で裏面の端子８に接続し、半導体チップ１主面
の接続パッドははんだバンプ１５を介しフェースダウン
状態でフィルム回路５の中央部主面の端子８に搭載接続
した半導体パッケージ１００の例を示した断面図であ
る。そして半導体チップ１の背面には放熱フィン１６を
配し、実施例４の図１０、図１１に示した構造に類似し
ている。

【００７５】図２１にはこれに使用したフィルム回路１
２０の平面展開図を示す。実施例４の図１１に示したフ
ィルム回路５では、半導体チップ１の全ての接続端子を
フィルム回路５上の端子８に設けた金バンプ２により搭
載接続したが、この例では周縁部の接続パッド２４につ
いては開口部２３を介してボンディングワイヤ２２でフ
ィルム回路５の背面に設けた端子８に接続し、主面の接
続パッドははんだバンプ１５を介しフェースダウン状態
でフィルム回路５の中央部主面の端子８に接続する。

【００７６】図２２は、半導体パッケージ１００のフィ
ルム回路５上に半導体チップ１を搭載し、フィルム開口
部２３で半導体チップ周縁部の接続パッド２４とフィル
ム回路５の背面の接続端子８（配線部１１に接続）とを
ボンディングワイヤ２２で接続した状態を示した、フィ
ルム開口部２３付近の要部拡大図である。

【００７７】この半導体パッケージ１００の製造手順を
概略説明すると、フィルム回路５の中央部の半導体チッ
プ１搭載位置にチップを搭載、フェースダウン状態では
んだバンプ１５により接続固定し、背面のフィルム開口
部２３で半導体チップ１周縁部の接続パッド２４とフィ
ルム回路５の配線部１１に接続された接続端子８とをボ
ンディングワイヤ２２で接続する。フイルム回路３の接
続パッド９の形成された面を外側にして、折り曲げ辺４
に沿って四角を折り曲げ２重フィルム構造とし、４枚の
折り曲げられたフイルム回路３を互いに折り重ならない
ように同一平面上に集合させる。ボンディングワイヤ２
２による接続部及び２重フィルム層間を樹脂７で被覆、
封止すると共に、半導体チップ１の背面に、放熱フィン
１６を搭載し、樹脂７で固定する。

【００７８】以上のようにして製造した半導体パッケー
ジ１００内の平均配線長は、約１７ｍｍ、最長配線長は
３０ｍｍであった。また、ＬＳＩを搭載した状態でクロ
ック周波数２００ＭＨｚで正常に動作することを確認し
た。

【００７９】なお、この例では、フィルム開口部２３を
半導体チップ１の搭載下周縁部に４個形成したが、これ
ら開口部２３の設定位置及び設定個数は半導体チップ１
の接続パッド２４及びはんだバンプ１５の設計方式にし
たがい任意に変更可能である。例えば半導体チップ１の
中央部に接続パッド２４が、その周縁にはんだバンプ１
５が設けられている場合には、それに対応させて開口部
２３は中央部に設けることになる。

【００８０】〈実施例１０〉図２３に製造したモジュー
ルの外観図を示す。実施例２で製造した半導体パッケー
ジ１００に放熱フィン１６をセットしたＭＰＵ２５を４
個及び樹脂モールドしたＤＲＡＭメモリ２７を８個を、
プリント基板２６上に搭載したモジュール２８を製造し
た。各部品の搭載は全てＳｎ／Ｐｂ系はんだを用いて２
２０℃で実施した。この製造したモジュール２８は、メ
モリ機能を持つＣＰＵボードである。

【００８１】〈実施例１１〉図２３に示すＣＰＵモジュ
ール２８の他に、画像処理、通信、外部メモリ制御等の
機能を持つモジュールを組み合わせて小形計算機を構成
した。

【００８２】

【発明の効果】以上説明したように、本発明により所期
の目的を達成することができた。すなわち、具体的に以
下に記載したような効果を奏する。

【００８３】（１）小形・高密度化 ２枚の絶縁フィルム間に配線部を形成したフィルム回路
の一部を折り曲げて、２重フィルム回路とし、その一方
のフィルム回路を半導体チップの搭載面とし、他方のフ
ィルム回路を外部回路基板への搭載接続面とする。これ
により、半導体パッケージを大幅に小形化できる。ま
た、パッケージの接続端子をエリアアレイ状とした場
合、狭い面積で多数の端子接続が可能になり、パッケー
ジの寸法を一層小形化できる。配線密度から言えば配線
密度は高くなる。このことは、フィルムパッケージ基板
の場合にも言え、基板が小形化、配線の高密度化にな
る。

【００８４】（２）高信頼度化 接続階層の低減により、接続信頼性が高くなる。

【００８５】（３）低コスト化 接続階層の低減により、接続信頼性が高くなると共に工
程低減により、低コスト化になる。フィルム回路を折り
曲げることにより２重化しているため、複雑な回路形成
が不要となり、パッケージ製造の点で低コスト化にな
る。

【００８６】（４）熱応力の緩和 フィルム回路を用いる点で、接続部の応力緩和効果が生
じる。また、ワイヤボンディング部は、ワイヤの変形に
よる応力緩和の効果がある。

【００８７】（５）高速化 パッケージ内または半導体周辺回路の配線が短くて済む
ことから、配線による信号遅延が減少して、高速信号処
理が可能になる。

【００８８】（６）高冷却性 半導体パッケージ内またはフィルムパッケージ基板上に
半導体をフェースダウンで搭載してあり、半導体背面か
らの放熱が容易である。

【図面の簡単な説明】

【図１】本発明の一実施例（実施例１）となるＴＡＢ用
の接続端子部を折曲げて２重フィルム回路構成としたフ
ィルムパッケージ基板に、半導体チップを搭載接続した
半導体パッケージの断面図。

【図２】同じく図１の底面をＰ方向から見た半導体パッ
ケージの平面図。

【図３】同じくフィルム回路を平面展開した拡大図。

【図４】同じく図３に示したフィルム回路の縦断面図。

【図５】本発明の他の実施例（実施例２）となる半導体
パッケージの断面図。

【図６】同じく図５の半導体パッケージを底面から見た
平面図。

【図７】同じくフィルム回路を平面展開した拡大図。

【図８】本発明の他の実施例（実施例３）となる半導体
パッケージの断面図。

【図９】同じく図８のフィルム回路を展開した要部断面
図。

【図１０】本発明の他の実施例（実施例４）となる半導
体パッケージの断面図。

【図１１】同じく図１０のパッケージに用いたフィルム
回路を平面展開した拡大図。

【図１２】本発明の他の実施例（実施例５）となる半導
体パッケージの断面図。

【図１３】本発明の他の実施例（実施例６）となる半導
体パッケージの断面図。

【図１４】本発明の他の実施例（実施例７）となる半導
体パッケージの断面図。

【図１５】同じく図１４の半導体パッケージの底面から
見た平面図。

【図１６】同じく図１４の半導体パッケージを構成する
１フィルム回路の平面展開図。

【図１７】同じく図１６のフィルム回路の半導体接続部
分を折り曲げた状態の平面図。

【図１８】同じく図１７のフィルム回路を２枚組み込ん
でフィルムパッケージ基板を形成する組立関係説明用平
面図。

【図１９】本発明の他の実施例（実施例８）となる半導
体パッケージの断面図。

【図２０】本発明の他の実施例（実施例９）となる半導
体パッケージの断面図。

【図２１】同じく図２０の半導体パッケージに用いたフ
ィルム回路の平面展開図。

【図２２】同じく図２１のフィルム回路における開口部
付近の要部拡大平面図。

【図２３】本発明実施例の半導体パッケージとメモリー
とをプリント基板上に搭載したモジュールの外観図。

【符号の説明】

１…半導体チップ、 ２…金バン
プ、３…折り曲げ対象のフィルム回路、 ４…折り
曲げ辺、５…折り曲げ対象外のフィルム回路、 ６…
はんだバンプ、７…樹脂、
８…半導体チップ接続用の端子、９…はんだバンプ形
成用の接続パッド、１０…バイア配線、１１…銅配線
部、 １２…補強板、１３…フィル
ム回路の開口部、 １４…補強層、１５…半導体
チップのはんだバンプ、 １６…放熱フィン、１７…セ
ラミック基板、 １８…スルホール導体、
１９…基板搭載用はんだバンプ、 ２０…フィルム
回路の切り込み、２１…チップコンデンサー、
２２…ボンディングワイヤ、２３…ワイヤボンディン
グ用開口部、 ２４…半導体上の接続パッド、２５…Ｍ
ＰＵ、 ２６…プリント基板、２
７…メモリ（ＤＲＡＭ）、 １００…半導体パッ
ケージ、１１０…フィルムパッケージ基板、 １２０…
フィルム回路、１２１…絶縁フィルム（ポリイミド
膜）。

Claims (12)

【特許請求の範囲】
1. 【請求項１】配線部を内蔵する絶縁フィルム回路の一部
   を、折り曲げ辺に沿って折り曲げて２重フィルム回路構
   成とし、一方のフィルム回路表面を半導体チップの搭載
   面として接続端子を、他方のフィルム回路表面を他の回
   路基板への搭載面としてその主面にエリアアレイ状に分
   布した接続端子を、それぞれ前記絶縁フィルム回路の配
   線部に接続して形成したフィルムパッケージ基板と、前
   記フィルムパッケージ基板の一方のフィルム回路表面に
   搭載接続された半導体チップと、少なくとも前記半導体
   チップの周辺、接続端子部及びフィルムパッケージ基板
   の表面を被覆、封止した絶縁樹脂層とで構成して成る半
   導体パッケージ。
2. 【請求項２】上記配線部を内蔵する絶縁フィルム回路周
   辺部の複数辺を、折り曲げ辺に沿って折り曲げて同一平
   面内に集合させ一つのフィルム回路面を形成することに
   より２重フィルム回路構成としたフィルムパッケージ基
   板を具備して成る請求項１記載の半導体パッケージ。
3. 【請求項３】上記フィルムパッケージ基板の少なくとも
   折り曲げられた２重フィルム回路の折り合わせ界面に、
   補強板を介挿して成る請求項１もしくは２記載の半導体
   パッケージ。
4. 【請求項４】上記配線部を内蔵する絶縁フィルム回路の
   四角を、折り曲げ辺に沿って折り曲げて同一平面内に集
   合させ一つのフィルム回路面を形成することにより２重
   フィルム回路構成としたフィルムパッケージ基板を具備
   して成る請求項２もしくは３記載の半導体パッケージ。
5. 【請求項５】上記配線部を内蔵する絶縁フィルム回路を
   複数枚組み合わせて折り曲げ辺に沿って折り曲げると共
   に、前記折り曲げ辺同志を近接させて同一平面内に集合
   させ一つのフィルム回路面を形成することにより２重フ
   ィルム回路構成としたフィルムパッケージ基板を具備し
   て成る請求項１記載の半導体パッケージ。
6. 【請求項６】上記フィルムパッケージ基板を構成するフ
   ィルム回路の中央部に開口部を設け、前記開口部周辺に
   半導体チップと接続するための接続端子を設けて半導体
   チップの搭載面とすると共に、折り曲げ辺に沿って折り
   曲げた周辺部同志を同一平面内に近接、集合させて他の
   回路基板への搭載面として接続端子を設けて成る請求項
   １記載の半導体パッケージ。
7. 【請求項７】半導体チップの接続パッドの一部を、その
   搭載面下に配設した複数の開口部を介して背面のフィル
   ム回路上の端子にワイヤボンディングにより電気的に接
   続すると共に、半導体チップの残りの接続パッドをはん
   だバンプを介してフィルム回路上の端子にフェースダウ
   ン状態で接続して半導体チップを固定、保持して成る請
   求項１記載の半導体パッケージ。
8. 【請求項８】請求項７記載の半導体パッケージにおい
   て、フィルム回路の周辺部を折り曲げ辺に沿って折り曲
   げた周辺部同志を、同一平面内に近接、集合させて他の
   回路基板への搭載面として接続端子を設けて成る半導体
   パッケージ。
9. 【請求項９】請求項１乃至８何れか記載の半導体パッケ
   ージの他の回路基板への搭載面に、はんだバンプを介し
   て補強回路板の一方の面を接続し、他方の面を他の回路
   基板への搭載面として成る半導体パッケージ。
10. 【請求項１０】請求項１乃至８何れか記載の半導体パッ
    ケージにおけるフィルム回路上の半導体チップ搭載外周
    領域に、他の電子部品を搭載して成る半導体パッケー
    ジ。
11. 【請求項１１】請求項１乃至１０記載の半導体パッケー
    ジを、他の電子部品と共に同一回路基板上に混載、接続
    して成る電子回路モジュール。
12. 【請求項１２】請求項１１記載の電子回路モジュールを
    組み込んで構成して成る電子機器。