JPH10228733A - データ復号装置 - Google Patents
データ復号装置Info
- Publication number
- JPH10228733A JPH10228733A JP9031826A JP3182697A JPH10228733A JP H10228733 A JPH10228733 A JP H10228733A JP 9031826 A JP9031826 A JP 9031826A JP 3182697 A JP3182697 A JP 3182697A JP H10228733 A JPH10228733 A JP H10228733A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- clock
- phase
- reproduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】 クロック位相（検出タイミング）が常にアイ
パターンの開口部中心に位置するように自動制御し、常
時安定したデータ復号を実現すること。 【解決手段】 記録媒体１からの再生信号を再生等化器
３によりＰＲ（１，０，−１）で等化して再生等化信号
に変換する。クロック再生回路４はデータ識別のタイミ
ングに同期した再生クロックを出力し、位相調整回路５
に与える。位相制御信号生成回路６Ａは、Ａ／Ｄ変換器
７の出力する再生ディジタル信号から特定のパターンを
検出し、サンプリング値の振幅又はばらつきにより、再
生クロックの位相の進み又は遅延量を検出する。そして
この位相ずれ量を位相制御信号として位相調整回路５に
与える。位相調整回路５は遅延クロックをＡ／Ｄ変換器
７に与え、正しいタイミングで再生信号をＡ／Ｄ変換す
るように制御する。
パターンの開口部中心に位置するように自動制御し、常
時安定したデータ復号を実現すること。 【解決手段】 記録媒体１からの再生信号を再生等化器
３によりＰＲ（１，０，−１）で等化して再生等化信号
に変換する。クロック再生回路４はデータ識別のタイミ
ングに同期した再生クロックを出力し、位相調整回路５
に与える。位相制御信号生成回路６Ａは、Ａ／Ｄ変換器
７の出力する再生ディジタル信号から特定のパターンを
検出し、サンプリング値の振幅又はばらつきにより、再
生クロックの位相の進み又は遅延量を検出する。そして
この位相ずれ量を位相制御信号として位相調整回路５に
与える。位相調整回路５は遅延クロックをＡ／Ｄ変換器
７に与え、正しいタイミングで再生信号をＡ／Ｄ変換す
るように制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、磁気テープなどの
記録媒体から信号を再生して映像データや音声データを
得るデータ復号装置に関するものである。
記録媒体から信号を再生して映像データや音声データを
得るデータ復号装置に関するものである。
【０００２】
【従来の技術】磁気記録媒体に記録された信号を再生し
て記録時と同一のデータ列を復号する手段として、パー
シャルレスポンス方式（ＰＲ）がある。これは、再生信
号を所定の符号間干渉を持つように等化し、多値レベル
に対応した信号より、記録時のデータ列を識別するもの
である。以下に、パーシャルレスポンスの一種であり、
周波数特性が磁気記録系に近いＰＲ（１，０，−１）を
用いたデータの復号方法について説明する。
て記録時と同一のデータ列を復号する手段として、パー
シャルレスポンス方式（ＰＲ）がある。これは、再生信
号を所定の符号間干渉を持つように等化し、多値レベル
に対応した信号より、記録時のデータ列を識別するもの
である。以下に、パーシャルレスポンスの一種であり、
周波数特性が磁気記録系に近いＰＲ（１，０，−１）を
用いたデータの復号方法について説明する。
【０００３】磁気記録媒体には図９に示すプリコーダを
経た後のデータ列が記録されている。例えば、入力デー
タ列・・・００１０１０・・・はプリコーダにより・・
・００１０００・・・に変換されて記録されている。Ｄ
をビット周期の遅延演算とすると、磁気記録媒体からの
再生信号は、記録再生を通しての周波数特性が１−Ｄ2
になるように再生等化される。これは孤立パルス・・・
００１０００・・・が記録された磁気記録媒体からの再
生信号を・・・００１０−１０・・・に等化することを
意味している。
経た後のデータ列が記録されている。例えば、入力デー
タ列・・・００１０１０・・・はプリコーダにより・・
・００１０００・・・に変換されて記録されている。Ｄ
をビット周期の遅延演算とすると、磁気記録媒体からの
再生信号は、記録再生を通しての周波数特性が１−Ｄ2
になるように再生等化される。これは孤立パルス・・・
００１０００・・・が記録された磁気記録媒体からの再
生信号を・・・００１０−１０・・・に等化することを
意味している。
【０００４】再生等化後の信号は図１０（ａ）のアイパ
ターンに示すように、データ識別タイミングにおける基
準信号レベルが−１，０，＋１の３値信号に対応した信
号となる。信号のレベルが±１に対応するものをデー
タ" １" に、レベル０に対応するものをデータ" ０" に
識別することで、元のデータ列に復号できる。以上、パ
ーシャルレスポンスを用いたデータの復号について簡単
に説明したが、詳しくは文献（江藤、三田、土居：「デ
ィジタルビデオ記録技術」、日刊工業新聞社、ｐ３６−
３８、ｐ４６−ｐ４８）に記述されている。
ターンに示すように、データ識別タイミングにおける基
準信号レベルが−１，０，＋１の３値信号に対応した信
号となる。信号のレベルが±１に対応するものをデー
タ" １" に、レベル０に対応するものをデータ" ０" に
識別することで、元のデータ列に復号できる。以上、パ
ーシャルレスポンスを用いたデータの復号について簡単
に説明したが、詳しくは文献（江藤、三田、土居：「デ
ィジタルビデオ記録技術」、日刊工業新聞社、ｐ３６−
３８、ｐ４６−ｐ４８）に記述されている。
【０００５】図１０（ａ）に示すようにパーシャルレス
ポンス方式におけるアイパターンの時間軸方向の開口幅
が、図１０（ｂ）に示す従来からの積分検出方式と比べ
て狭い。このため、クロック再生部の温度特性等の影響
で、検出タイミングを示すクロック位相がずれてしまう
と、誤り率が大幅に劣化する。そこで、検出タイミング
がアイパターンの開口中心（以下、アイ中心という）に
安定して位置するように制御したものとして、特開平７
−１９２４０４号に開示された磁気記録装置がある。こ
れは、再生ディジタル信号に含まれる特定パターンよ
り、クロックの位相ずれを検出し、フィードバック制御
するものである。
ポンス方式におけるアイパターンの時間軸方向の開口幅
が、図１０（ｂ）に示す従来からの積分検出方式と比べ
て狭い。このため、クロック再生部の温度特性等の影響
で、検出タイミングを示すクロック位相がずれてしまう
と、誤り率が大幅に劣化する。そこで、検出タイミング
がアイパターンの開口中心（以下、アイ中心という）に
安定して位置するように制御したものとして、特開平７
−１９２４０４号に開示された磁気記録装置がある。こ
れは、再生ディジタル信号に含まれる特定パターンよ
り、クロックの位相ずれを検出し、フィードバック制御
するものである。
【０００６】
【発明が解決しようとする課題】しかしながら、特定パ
ターンのクロック位相の引き込み時間は再生ディジタル
信号に含まれる特定パターンの発生頻度に比例する。こ
のため、上記のような磁気記録装置では特定パターンの
発生頻度を高め、記録信号をエンコード処理することで
クロック位相の引き込み時間の短縮を図っている。この
場合は記録データに含まれる有効データの比率が低下し
てしまう。
ターンのクロック位相の引き込み時間は再生ディジタル
信号に含まれる特定パターンの発生頻度に比例する。こ
のため、上記のような磁気記録装置では特定パターンの
発生頻度を高め、記録信号をエンコード処理することで
クロック位相の引き込み時間の短縮を図っている。この
場合は記録データに含まれる有効データの比率が低下し
てしまう。
【０００７】また、特定パターンの発生頻度を高めるエ
ンコード処理をしなければ有効データの比率は低下しな
いが、クロック位相の引き込み時間が大きくなってしま
う。このためディジタルＶＴＲにおけるヘッド切り換え
部又は記録媒体上の傷に起因するドロップアウト部な
ど、再生信号の不連続部において良好な誤り率に回復す
るまでの復帰時間が大きくなってしまう。また特定パタ
ーンが長時間にわたり発生しないことも有り得るため、
その期間においてはクロック位相がずれてしまい、誤り
率が劣化してしまう。
ンコード処理をしなければ有効データの比率は低下しな
いが、クロック位相の引き込み時間が大きくなってしま
う。このためディジタルＶＴＲにおけるヘッド切り換え
部又は記録媒体上の傷に起因するドロップアウト部な
ど、再生信号の不連続部において良好な誤り率に回復す
るまでの復帰時間が大きくなってしまう。また特定パタ
ーンが長時間にわたり発生しないことも有り得るため、
その期間においてはクロック位相がずれてしまい、誤り
率が劣化してしまう。
【０００８】図４は、アイパターンにおいて検出タイミ
ングと再生等化信号のばらつき度との関係を示す説明図
である。初期クロック位相が図４の点線（ａ）の時刻で
示すようにアイ中心から大きくずれた場合、クロック位
相がアイ中心に引き込まれない可能性があり、引き込ん
だとしてもかなりの時間を要する。
ングと再生等化信号のばらつき度との関係を示す説明図
である。初期クロック位相が図４の点線（ａ）の時刻で
示すようにアイ中心から大きくずれた場合、クロック位
相がアイ中心に引き込まれない可能性があり、引き込ん
だとしてもかなりの時間を要する。
【０００９】本発明は、このような従来の問題点に鑑み
てなされたものであって、再生クロックの検出タイミン
グが常にアイ中心にくるように自動調整し、誤り率の低
いデータを常時安定して得ることができ、かつ記録デー
タを冗長にする必要のないデータ復号装置を実現するこ
とを目的とする。
てなされたものであって、再生クロックの検出タイミン
グが常にアイ中心にくるように自動調整し、誤り率の低
いデータを常時安定して得ることができ、かつ記録デー
タを冗長にする必要のないデータ復号装置を実現するこ
とを目的とする。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に本願の請求項１記載の発明は、記録媒体からの再生信
号をパーシャルレスポンス特性の等化により再生等化信
号に変換する再生等化回路と、前記再生等化回路の再生
等化信号よりデータ識別のタイミングに同期した再生ク
ロックを出力するクロック再生回路と、前記クロック再
生回路の再生クロックを位相制御信号に応じて位相シフ
トを行い、これを遅延クロックとして出力する位相調整
回路と、前記位相調整回路の遅延クロックで前記再生等
化信号をサンプリングして再生ディジタル信号に変換す
るＡ／Ｄ変換器と、前記Ａ／Ｄ変換器から出力される再
生ディジタル信号のレベル変化に基づいてクロック位相
ずれを検出し、前記位相調整回路に対して前記クロック
位相ずれを低減する位相制御信号を出力する位相制御信
号生成回路と、前記Ａ／Ｄ変換器の再生ディジタル信号
をデータに復号する復号器と、を具備することを特徴と
するものである。
に本願の請求項１記載の発明は、記録媒体からの再生信
号をパーシャルレスポンス特性の等化により再生等化信
号に変換する再生等化回路と、前記再生等化回路の再生
等化信号よりデータ識別のタイミングに同期した再生ク
ロックを出力するクロック再生回路と、前記クロック再
生回路の再生クロックを位相制御信号に応じて位相シフ
トを行い、これを遅延クロックとして出力する位相調整
回路と、前記位相調整回路の遅延クロックで前記再生等
化信号をサンプリングして再生ディジタル信号に変換す
るＡ／Ｄ変換器と、前記Ａ／Ｄ変換器から出力される再
生ディジタル信号のレベル変化に基づいてクロック位相
ずれを検出し、前記位相調整回路に対して前記クロック
位相ずれを低減する位相制御信号を出力する位相制御信
号生成回路と、前記Ａ／Ｄ変換器の再生ディジタル信号
をデータに復号する復号器と、を具備することを特徴と
するものである。
【００１１】また本願の請求項２記載の発明では、前記
位相制御信号生成回路は、前記Ａ／Ｄ変換器の再生ディ
ジタル信号のうち、特定のタイミングを折り返し点とし
て信号レベルが前後対称となる符号列を特定パターン符
号として抽出し、前記位相調整回路の遅延クロックでサ
ンプリングした前記特定パターン符号のレベル変化に基
づいて、クロック位相ずれを検出する位相ずれ検出回路
と、前記位相ずれ検出回路で検出された位相ずれを低減
するように前記位相調整回路に対して位相制御信号を出
力する制御信号変換回路と、を有することを特徴とする
ものである。
位相制御信号生成回路は、前記Ａ／Ｄ変換器の再生ディ
ジタル信号のうち、特定のタイミングを折り返し点とし
て信号レベルが前後対称となる符号列を特定パターン符
号として抽出し、前記位相調整回路の遅延クロックでサ
ンプリングした前記特定パターン符号のレベル変化に基
づいて、クロック位相ずれを検出する位相ずれ検出回路
と、前記位相ずれ検出回路で検出された位相ずれを低減
するように前記位相調整回路に対して位相制御信号を出
力する制御信号変換回路と、を有することを特徴とする
ものである。
【００１２】また本願の請求項３記載の発明では、前記
位相制御信号生成回路は、前記Ａ／Ｄ変換器のディジタ
ル再生信号を前記クロック再生回路の再生クロックでサ
ンプリングしたとき、そのサンプリング値から基準信号
レベルに対するばらつき度を算出し、レベルのばらつき
度の大小を判定するばらつき度大小判定回路と、前記Ａ
／Ｄ変換器の再生ディジタル信号のうち、信号レベルが
正弦波状に部分変化する符号列を特定パターン符号とし
て抽出し、前記位相調整回路の遅延クロックでサンプリ
ングした前記特定パターン符号のレベル変化に基づい
て、クロック位相ずれを検出する位相ずれ検出回路と、
位相ずれ量が０°〜３６０°の範囲の掃引信号を発生す
る掃引信号発生回路と、前記ばらつき度大小判定回路で
ばらつき度が大と判定されたとき、前記掃引信号発生回
路の掃引信号を選択し、ばらつき度が小と判定されたと
き、前記位相ずれ検出回路のクロック位相ずれ信号を選
択して出力する切換回路と、前記位相調整回路に対して
前記切換回路で選択された出力を位相制御信号として与
える制御信号変換回路と、を有することを特徴とするも
のである。
位相制御信号生成回路は、前記Ａ／Ｄ変換器のディジタ
ル再生信号を前記クロック再生回路の再生クロックでサ
ンプリングしたとき、そのサンプリング値から基準信号
レベルに対するばらつき度を算出し、レベルのばらつき
度の大小を判定するばらつき度大小判定回路と、前記Ａ
／Ｄ変換器の再生ディジタル信号のうち、信号レベルが
正弦波状に部分変化する符号列を特定パターン符号とし
て抽出し、前記位相調整回路の遅延クロックでサンプリ
ングした前記特定パターン符号のレベル変化に基づい
て、クロック位相ずれを検出する位相ずれ検出回路と、
位相ずれ量が０°〜３６０°の範囲の掃引信号を発生す
る掃引信号発生回路と、前記ばらつき度大小判定回路で
ばらつき度が大と判定されたとき、前記掃引信号発生回
路の掃引信号を選択し、ばらつき度が小と判定されたと
き、前記位相ずれ検出回路のクロック位相ずれ信号を選
択して出力する切換回路と、前記位相調整回路に対して
前記切換回路で選択された出力を位相制御信号として与
える制御信号変換回路と、を有することを特徴とするも
のである。
【００１３】また本願の請求項４記載の発明では、前記
位相ずれ検出回路は、前記クロック再生回路の再生クロ
ックから所定位相範囲のタイミングｔ0 を折り返し点と
して信号レベルが前後対称となる符号列を特定パターン
符号とするとき、前記Ａ／Ｄ変換器の再生ディジタル信
号を入力し、前記特定パターン符号を検出するパターン
検出回路と、前記パターン検出回路で検出された特定パ
ターン符号を、前記タイミングｔ0 の前後に位置する位
相調整回路の遅延クロックでサンプリングした信号レベ
ルを夫々Ｆ（ｔ0-）、Ｆ（ｔ0+）とするとき、前記Ｆ
（ｔ0-）とＦ（ｔ0+）との対称度を比較する比較器と、
前記比較器の比較結果を前記再生クロックの位相ずれ方
向に対応させて集計する集計回路と、を有することを特
徴とするものである。
位相ずれ検出回路は、前記クロック再生回路の再生クロ
ックから所定位相範囲のタイミングｔ0 を折り返し点と
して信号レベルが前後対称となる符号列を特定パターン
符号とするとき、前記Ａ／Ｄ変換器の再生ディジタル信
号を入力し、前記特定パターン符号を検出するパターン
検出回路と、前記パターン検出回路で検出された特定パ
ターン符号を、前記タイミングｔ0 の前後に位置する位
相調整回路の遅延クロックでサンプリングした信号レベ
ルを夫々Ｆ（ｔ0-）、Ｆ（ｔ0+）とするとき、前記Ｆ
（ｔ0-）とＦ（ｔ0+）との対称度を比較する比較器と、
前記比較器の比較結果を前記再生クロックの位相ずれ方
向に対応させて集計する集計回路と、を有することを特
徴とするものである。
【００１４】また本願の請求項５記載の発明では、前記
復号器は、ビタビ復号を行なうことを特徴とするもので
ある。
復号器は、ビタビ復号を行なうことを特徴とするもので
ある。
【００１５】また本願の請求項６記載の発明では、前記
再生等化回路は、パーシャルレスポンス特性がＰＲ
（１，０，−１）であることを特徴とするものである。
再生等化回路は、パーシャルレスポンス特性がＰＲ
（１，０，−１）であることを特徴とするものである。
【００１６】また本願の請求項７記載の発明では、前記
Ａ／Ｄ変換器のディジタル再生信号は、レベル（−１，
０，１）の３値信号に対応した信号であり、前記パター
ン検出回路の検出する特定パターン符号は、４つの連続
した信号レベルが（０，１，１，０）と（０，−１，−
１，０）に対応する符号列であり、前記比較回路は、４
つの信号レベルのうち２番目と３番目との信号レベルを
比較することを特徴とするものである。
Ａ／Ｄ変換器のディジタル再生信号は、レベル（−１，
０，１）の３値信号に対応した信号であり、前記パター
ン検出回路の検出する特定パターン符号は、４つの連続
した信号レベルが（０，１，１，０）と（０，−１，−
１，０）に対応する符号列であり、前記比較回路は、４
つの信号レベルのうち２番目と３番目との信号レベルを
比較することを特徴とするものである。
【００１７】また本願の請求項８記載の発明では、前記
Ａ／Ｄ変換器のディジタル再生信号は、レベル（−１，
０，１）の３値信号に対応した信号であり、前記パター
ン検出回路の検出する特定パターン符号は、２つの連続
した信号レベルが（１，１）と（−１，−１）に対応す
る符号列であり、前記比較回路は、２つの信号レベルを
比較することを特徴とするものである。
Ａ／Ｄ変換器のディジタル再生信号は、レベル（−１，
０，１）の３値信号に対応した信号であり、前記パター
ン検出回路の検出する特定パターン符号は、２つの連続
した信号レベルが（１，１）と（−１，−１）に対応す
る符号列であり、前記比較回路は、２つの信号レベルを
比較することを特徴とするものである。
【００１８】また本願の請求項９記載の発明では、前記
ばらつき度大小判定回路は、前記Ａ／Ｄ変換器の出力す
る再生ディジタル信号のレベルが所定のレベル範囲に存
在する比率により判定することを特徴とするものであ
る。
ばらつき度大小判定回路は、前記Ａ／Ｄ変換器の出力す
る再生ディジタル信号のレベルが所定のレベル範囲に存
在する比率により判定することを特徴とするものであ
る。
【００１９】また本願の請求項１０記載の発明では、前
記特定パターン符号は、前記記録媒体の記録領域に断続
的に記録されていることを特徴とするものである。
記特定パターン符号は、前記記録媒体の記録領域に断続
的に記録されていることを特徴とするものである。
【００２０】また本願の請求項１１記載の発明では、前
記位相制御信号生成回路は、前記記録媒体の記録領域に
不連続部が存在する場合は、前記不連続部を含む所定の
期間では前記位相制御信号のレベルを変化させないこと
を特徴とするものである。
記位相制御信号生成回路は、前記記録媒体の記録領域に
不連続部が存在する場合は、前記不連続部を含む所定の
期間では前記位相制御信号のレベルを変化させないこと
を特徴とするものである。
【００２１】また本願の請求項１２記載の発明では、前
記位相制御信号生成回路は、前記記録媒体の可変速再生
時には通常再生時の位相制御信号のレベルを保持するこ
と特徴とするものである。
記位相制御信号生成回路は、前記記録媒体の可変速再生
時には通常再生時の位相制御信号のレベルを保持するこ
と特徴とするものである。
【００２２】以上ような構成によれば、再生等化信号よ
り高速に引き込むクロック再生を行い、その再生クロッ
クを再生ディジタル信号による位相ずれ検出結果に基づ
いて位相シフトすることで、検出タイミングが常にアイ
中心にくるように自動調整され、常時安定して良好なデ
ータの誤り率を得ることができる。
り高速に引き込むクロック再生を行い、その再生クロッ
クを再生ディジタル信号による位相ずれ検出結果に基づ
いて位相シフトすることで、検出タイミングが常にアイ
中心にくるように自動調整され、常時安定して良好なデ
ータの誤り率を得ることができる。
【００２３】特に請求項３の構成によれば、Ａ／Ｄ変換
されたディジタル再生信号の多値基準レベルに対するば
らつきが大きいとき、つまりクロック位相がアイパター
ンの開口部に入っていない場合には、開口部に入るまで
クロック位相を掃引する。ばらつきが小さいとき、つま
りクロック位相がアイパターンの開口部に入った場合に
は、ディジタル再生信号よりクロック位相ずれを検出
し、クロック位相がアイ中心になるように制御すること
で、常にクロック位相をアイ中心に位置させ、良好なデ
ータの誤り率を得ることができる。
されたディジタル再生信号の多値基準レベルに対するば
らつきが大きいとき、つまりクロック位相がアイパター
ンの開口部に入っていない場合には、開口部に入るまで
クロック位相を掃引する。ばらつきが小さいとき、つま
りクロック位相がアイパターンの開口部に入った場合に
は、ディジタル再生信号よりクロック位相ずれを検出
し、クロック位相がアイ中心になるように制御すること
で、常にクロック位相をアイ中心に位置させ、良好なデ
ータの誤り率を得ることができる。
【００２４】
（実施の形態１）本発明の第１の実施の形態におけるデ
ータ復号装置について図面を用いて説明する。図１は本
実施の形態におけるデータ復号装置の全体構成を示すブ
ロック図である。磁気テープ１にはディジタルデータが
記録されている。この磁気テープ１より再生された再生
信号はヘッドアンプ２を経て再生等化器３に入力され
る。再生等化器３は再生信号をＰＲ（１，０，−１）の
特性になるように等化する。再生等化器３は５〜１０タ
ップ程度のトランスバーサルフィルタで構成できる。再
生等化器３から出力された再生等化信号３１はクロック
再生回路４に入力され、検出タイミングを示す再生クロ
ック４１が生成される。
ータ復号装置について図面を用いて説明する。図１は本
実施の形態におけるデータ復号装置の全体構成を示すブ
ロック図である。磁気テープ１にはディジタルデータが
記録されている。この磁気テープ１より再生された再生
信号はヘッドアンプ２を経て再生等化器３に入力され
る。再生等化器３は再生信号をＰＲ（１，０，−１）の
特性になるように等化する。再生等化器３は５〜１０タ
ップ程度のトランスバーサルフィルタで構成できる。再
生等化器３から出力された再生等化信号３１はクロック
再生回路４に入力され、検出タイミングを示す再生クロ
ック４１が生成される。
【００２５】図２（１）は再生等化信号３１の波形図で
あり、図２（２）は再生クロック４１、遅延クロック５
１の位相関係を示す波形図である。図１のクロック再生
回路４はフェーズドロックループ（ＰＬＬ）回路を含ん
で構成される。このＰＬＬ回路は、図２（１）の点線
（ａ）、（ｂ）で示す閾値レベル（±0.5 ）に再生等化
信号３１がクロスした位相と、内部発振器からの再生ク
ロックの位相とが一致するように再生クロックを制御す
る。再生等化信号３１は閾値レベル（±0.5 ）を平均１
〜２ビット間隔でクロスする信号なので、クロックを高
速に再生することができる。再生クロック４１に同期し
て再生等化信号３１を観測すると、図２（１）に示すよ
うなアイパターンが得られる。
あり、図２（２）は再生クロック４１、遅延クロック５
１の位相関係を示す波形図である。図１のクロック再生
回路４はフェーズドロックループ（ＰＬＬ）回路を含ん
で構成される。このＰＬＬ回路は、図２（１）の点線
（ａ）、（ｂ）で示す閾値レベル（±0.5 ）に再生等化
信号３１がクロスした位相と、内部発振器からの再生ク
ロックの位相とが一致するように再生クロックを制御す
る。再生等化信号３１は閾値レベル（±0.5 ）を平均１
〜２ビット間隔でクロスする信号なので、クロックを高
速に再生することができる。再生クロック４１に同期し
て再生等化信号３１を観測すると、図２（１）に示すよ
うなアイパターンが得られる。
【００２６】再生クロック４１は図１の位相調整回路５
に入力され、位相制御信号生成回路６Ａからの位相制御
信号６１のレベルに対応した位相分だけ遅延した遅延ク
ロック５１が位相調整回路５から出力される。こうして
遅延クロック５１は、図２に示すアイ中心にＡ／Ｄ変換
のタイミングが合うような位相で出力される。なお、位
相調整回路５は遅延量の制御可能な遅延線で構成でき
る。
に入力され、位相制御信号生成回路６Ａからの位相制御
信号６１のレベルに対応した位相分だけ遅延した遅延ク
ロック５１が位相調整回路５から出力される。こうして
遅延クロック５１は、図２に示すアイ中心にＡ／Ｄ変換
のタイミングが合うような位相で出力される。なお、位
相調整回路５は遅延量の制御可能な遅延線で構成でき
る。
【００２７】一方、再生等化器３から出力された再生等
化信号３１はＡ／Ｄ変換器７にも入力される。そしてこ
の再生等化信号３１は遅延クロック５１のタイミングで
Ａ／Ｄ変換される。Ａ／Ｄ変換器７より出力される再生
ディジタル信号７１は、位相制御信号生成回路６と復号
器８とに入力される。位相制御信号生成回路６Ａは、Ａ
／Ｄ変換器７から出力される再生ディジタル信号のレベ
ル変化に基づいてクロック位相ずれを検出し、位相調整
回路５に対してクロック位相ずれを低減する位相制御信
号６１を出力する回路である。具体的にはＡ／Ｄ変換の
タイミングが図２のアイ中心になるように遅延クロック
５１の位相を制御するための位相制御信号６１を生成す
る。
化信号３１はＡ／Ｄ変換器７にも入力される。そしてこ
の再生等化信号３１は遅延クロック５１のタイミングで
Ａ／Ｄ変換される。Ａ／Ｄ変換器７より出力される再生
ディジタル信号７１は、位相制御信号生成回路６と復号
器８とに入力される。位相制御信号生成回路６Ａは、Ａ
／Ｄ変換器７から出力される再生ディジタル信号のレベ
ル変化に基づいてクロック位相ずれを検出し、位相調整
回路５に対してクロック位相ずれを低減する位相制御信
号６１を出力する回路である。具体的にはＡ／Ｄ変換の
タイミングが図２のアイ中心になるように遅延クロック
５１の位相を制御するための位相制御信号６１を生成す
る。
【００２８】次に位相制御信号生成回路６Ａの具体的な
構成とその動作について説明する。図３は位相制御信号
生成回路６Ａの構成を示すブロック図である。本図にお
いて再生ディジタル信号７１は位相ずれ検出回路１０に
入力される。位相ずれ検出回路１０は、パターン検出回
路１０ａ、遅延器１０ｂ，１０ｃ，１０ｄ、比較器１０
ｅ、カウンタ回路１０ｆにより構成される。位相ずれ検
出回路１０は、Ａ／Ｄ変換器７の再生ディジタル信号の
うち、特定のタイミングを折り返し点として信号レベル
が前後対称となる符号列を特定パターン符号として抽出
し、位相調整回路５の遅延クロックでサンプリングした
特定パターン符号のレベル変化に基づいて、クロック位
相ずれを検出する回路である。
構成とその動作について説明する。図３は位相制御信号
生成回路６Ａの構成を示すブロック図である。本図にお
いて再生ディジタル信号７１は位相ずれ検出回路１０に
入力される。位相ずれ検出回路１０は、パターン検出回
路１０ａ、遅延器１０ｂ，１０ｃ，１０ｄ、比較器１０
ｅ、カウンタ回路１０ｆにより構成される。位相ずれ検
出回路１０は、Ａ／Ｄ変換器７の再生ディジタル信号の
うち、特定のタイミングを折り返し点として信号レベル
が前後対称となる符号列を特定パターン符号として抽出
し、位相調整回路５の遅延クロックでサンプリングした
特定パターン符号のレベル変化に基づいて、クロック位
相ずれを検出する回路である。
【００２９】パターン検出回路１０ａは、クロック再生
回路４の再生クロックから所定位相範囲のタイミングｔ
0 を折り返し点として、信号レベルが前後対称となる符
号列を特定パターン符号とするとき、Ａ／Ｄ変換器７の
再生ディジタル信号を入力し、特定パターン符号を検出
する回路である。遅延器１０ｂ，１０ｃ，１０ｄは夫々
１ビット遅延素子で構成される。遅延器１０ｂを介して
１ビット遅延した再生ディジタル信号と、遅延器１０
ｃ，１０ｄを介して２ビット遅延した再生ディジタル信
号とが、比較器１０ｅに与えられる。
回路４の再生クロックから所定位相範囲のタイミングｔ
0 を折り返し点として、信号レベルが前後対称となる符
号列を特定パターン符号とするとき、Ａ／Ｄ変換器７の
再生ディジタル信号を入力し、特定パターン符号を検出
する回路である。遅延器１０ｂ，１０ｃ，１０ｄは夫々
１ビット遅延素子で構成される。遅延器１０ｂを介して
１ビット遅延した再生ディジタル信号と、遅延器１０
ｃ，１０ｄを介して２ビット遅延した再生ディジタル信
号とが、比較器１０ｅに与えられる。
【００３０】比較器１０ｅはパターン検出回路１２ａで
検出された特定パターン符号を、タイミングｔ0 の前後
に位置する位相調整回路５の遅延クロックでサンプリン
グした信号レベルを夫々Ｆ（ｔ0-）、Ｆ（ｔ0+）とする
とき、Ｆ（ｔ0-）とＦ（ｔ0+）との対称度を比較する回
路である。
検出された特定パターン符号を、タイミングｔ0 の前後
に位置する位相調整回路５の遅延クロックでサンプリン
グした信号レベルを夫々Ｆ（ｔ0-）、Ｆ（ｔ0+）とする
とき、Ｆ（ｔ0-）とＦ（ｔ0+）との対称度を比較する回
路である。
【００３１】位相ずれ検出回路１０では、まずパターン
検出回路１０ａにおいて３値信号パターンの特定パター
ンとして（０，＋１，＋１，０）又は（０，−１，−
１，０）が検出されると、位相ずれ量の検出をする。図
５はアイパターンにおいて検出タイミングと再生等化信
号のばらつき度との関係を示す説明図である。パターン
（０，＋１，＋１，０）の場合について考えると、図４
の点線（ｃ）のタイミングで再生ディジタル信号を検出
すると、検出タイミングがアイ中心になり、比較器１０
ｅに入力される再生ディジタル信号の振幅値は図５
（１）の丸印のようになる。図４の点線（ｂ）のように
検出タイミングが早い場合は、比較器１０ｅに入力され
る再生ディジタル信号の振幅値は図５（ｂ）の丸印のよ
うになる。更に図４の点線（ｄ）のように検出タイミン
グが遅い場合は、比較器１０ｅに入力される再生ディジ
タル信号の振幅値は図５（ｄ）の丸印のようになる。
検出回路１０ａにおいて３値信号パターンの特定パター
ンとして（０，＋１，＋１，０）又は（０，−１，−
１，０）が検出されると、位相ずれ量の検出をする。図
５はアイパターンにおいて検出タイミングと再生等化信
号のばらつき度との関係を示す説明図である。パターン
（０，＋１，＋１，０）の場合について考えると、図４
の点線（ｃ）のタイミングで再生ディジタル信号を検出
すると、検出タイミングがアイ中心になり、比較器１０
ｅに入力される再生ディジタル信号の振幅値は図５
（１）の丸印のようになる。図４の点線（ｂ）のように
検出タイミングが早い場合は、比較器１０ｅに入力され
る再生ディジタル信号の振幅値は図５（ｂ）の丸印のよ
うになる。更に図４の点線（ｄ）のように検出タイミン
グが遅い場合は、比較器１０ｅに入力される再生ディジ
タル信号の振幅値は図５（ｄ）の丸印のようになる。
【００３２】図５（２）に示す検出タイミングがアイ中
心の場合にはパターン中の２，３番目の信号レベルが同
一となる。それに対し、検出タイミングが早い場合には
３番目の信号レベルの方が大きくなり、検出タイミング
が遅い場合には２番目の信号レベルの方が大きくなる。
よって、比較器１０ｅは遅延器１０ｄを介して出力され
る２番目と、遅延器１０ｂを介して出力される３番目の
信号レベルとを比較することで、検出タイミングの進み
又は遅れが検出できる。
心の場合にはパターン中の２，３番目の信号レベルが同
一となる。それに対し、検出タイミングが早い場合には
３番目の信号レベルの方が大きくなり、検出タイミング
が遅い場合には２番目の信号レベルの方が大きくなる。
よって、比較器１０ｅは遅延器１０ｄを介して出力され
る２番目と、遅延器１０ｂを介して出力される３番目の
信号レベルとを比較することで、検出タイミングの進み
又は遅れが検出できる。
【００３３】再生ディジタル信号７１には雑音が含まれ
るので、１回毎の比較結果はばらつく。このため、カウ
ンタ回路１０ｆは、比較器１０ｅの比較結果を再生クロ
ックの位相ずれ方向に対応させて集計する集計回路の機
能を有している。具体的には一定期間にわたり比較器１
０ｅから出力されるレベル比較結果を蓄積し、比較結果
の多数決処理により位相の進み又は遅れを検出する。
るので、１回毎の比較結果はばらつく。このため、カウ
ンタ回路１０ｆは、比較器１０ｅの比較結果を再生クロ
ックの位相ずれ方向に対応させて集計する集計回路の機
能を有している。具体的には一定期間にわたり比較器１
０ｅから出力されるレベル比較結果を蓄積し、比較結果
の多数決処理により位相の進み又は遅れを検出する。
【００３４】パターン（０，−１，−１，０）の場合に
ついても同様の方法で位相ずれが検出される。また、Ｐ
Ｒ（１，０，−１）の場合には３値レベルのうち＋１と
−１とがそれぞれ３つ以上連続することは無いので、パ
ターン（＋１，＋１）と（−１，−１）とを検出し、２
つの信号レベルを比較することで位相ずれを検出するこ
ともできる。位相ずれの検出結果は図３のアップダウン
カウンタ回路１３に入力され、位相制御信号６１のレベ
ルを位相ずれを低減する方向に１ステップ変更する。
ついても同様の方法で位相ずれが検出される。また、Ｐ
Ｒ（１，０，−１）の場合には３値レベルのうち＋１と
−１とがそれぞれ３つ以上連続することは無いので、パ
ターン（＋１，＋１）と（−１，−１）とを検出し、２
つの信号レベルを比較することで位相ずれを検出するこ
ともできる。位相ずれの検出結果は図３のアップダウン
カウンタ回路１３に入力され、位相制御信号６１のレベ
ルを位相ずれを低減する方向に１ステップ変更する。
【００３５】アップダウンカウンタ回路１３から出力さ
れたディジタルの制御信号はＤ／Ａ変換器１４によりア
ナログの制御信号に変換される。これにより図１の再生
ディジタル信号７１は、常に安定してアイ中心のタイミ
ングでＡ／Ｄ変換された信号となる。ここでアップダウ
ンカウンタ回路１３とＤ／Ａ変換器１４とは、位相ずれ
検出回路１０で検出された位相ずれを低減するように、
位相調整回路５に対して位相制御信号を出力する制御信
号変換回路の機能を有している。
れたディジタルの制御信号はＤ／Ａ変換器１４によりア
ナログの制御信号に変換される。これにより図１の再生
ディジタル信号７１は、常に安定してアイ中心のタイミ
ングでＡ／Ｄ変換された信号となる。ここでアップダウ
ンカウンタ回路１３とＤ／Ａ変換器１４とは、位相ずれ
検出回路１０で検出された位相ずれを低減するように、
位相調整回路５に対して位相制御信号を出力する制御信
号変換回路の機能を有している。
【００３６】この再生ディジタル信号７１は復号器８に
入力され、ビタビ復号されて復号データが出力される。
ビタビ復号は、ビット毎にデータを識別するのではな
く、再生信号点と各基準信号点とのユークリッド距離を
指標として最も確からしいパス（状態遷移を示す）に対
応したビット列に復号する。ビタビ復号の原理やビタビ
復号器の構成などの詳細については、前述した文献（江
藤、三田、土居：「ディジタルビデオ記録技術」、日刊
工業新聞社、ｐ７２−８４）に記述されている。
入力され、ビタビ復号されて復号データが出力される。
ビタビ復号は、ビット毎にデータを識別するのではな
く、再生信号点と各基準信号点とのユークリッド距離を
指標として最も確からしいパス（状態遷移を示す）に対
応したビット列に復号する。ビタビ復号の原理やビタビ
復号器の構成などの詳細については、前述した文献（江
藤、三田、土居：「ディジタルビデオ記録技術」、日刊
工業新聞社、ｐ７２−８４）に記述されている。
【００３７】このように、高速なクロック再生と、低速
でよい再生ディジタル信号レベルに基づいたクロック位
相調整とを別々に行うことで、記録データを冗長にする
ことなく、かつ信号不連続部での高速なクロック引き込
みと、安定したアイ中心へのクロック位相調整とにより
常時安定した良好な信号の誤り率を確保することができ
る。
でよい再生ディジタル信号レベルに基づいたクロック位
相調整とを別々に行うことで、記録データを冗長にする
ことなく、かつ信号不連続部での高速なクロック引き込
みと、安定したアイ中心へのクロック位相調整とにより
常時安定した良好な信号の誤り率を確保することができ
る。
【００３８】（実施の形態２）次に、本発明の第２の実
施の形態におけるデータ復号装置について図面を用いて
説明する。本実施の形態におけるデータ復号装置の全体
構成は図１と同様である。第１の実施の形態との違いは
位相制御信号生成回路のみである。図６は本実施の形態
における位相制御信号生成回路６Ｂの構成図である。位
相制御信号生成回路６Ｂは、ばらつき度大小判定回路１
５、位相ずれ検出回路１６、掃引信号発生回路１７、切
換スイッチ１８、アップダウンカウンタ回路１９、Ｄ／
Ａ変換器２０により構成される。
施の形態におけるデータ復号装置について図面を用いて
説明する。本実施の形態におけるデータ復号装置の全体
構成は図１と同様である。第１の実施の形態との違いは
位相制御信号生成回路のみである。図６は本実施の形態
における位相制御信号生成回路６Ｂの構成図である。位
相制御信号生成回路６Ｂは、ばらつき度大小判定回路１
５、位相ずれ検出回路１６、掃引信号発生回路１７、切
換スイッチ１８、アップダウンカウンタ回路１９、Ｄ／
Ａ変換器２０により構成される。
【００３９】ばらつき度大小判定回路１５は、Ａ／Ｄ変
換器７のディジタル再生信号をクロック再生回路４の再
生クロックでサンプリングしたとき、そのサンプリング
値から基準信号レベルに対するばらつき度を算出し、レ
ベルのばらつき度の大小を判定する回路である。即ち３
値基準レベルの再生ディジタル信号７１を入力し、図１
の遅延クロック５１により入力信号をサンプリングし、
サンプリング点のレベルを複数回検出し、そのレベルが
所定のレベル範囲に存在する比率によりばらつきの大小
を判定する。位相ずれ検出回路１６は図３に示す位相ず
れ検出回路１０と同一の回路である。掃引信号発生回路
１７は位相ずれ量が０°〜３６０°の範囲の掃引信号を
発生する回路である。
換器７のディジタル再生信号をクロック再生回路４の再
生クロックでサンプリングしたとき、そのサンプリング
値から基準信号レベルに対するばらつき度を算出し、レ
ベルのばらつき度の大小を判定する回路である。即ち３
値基準レベルの再生ディジタル信号７１を入力し、図１
の遅延クロック５１により入力信号をサンプリングし、
サンプリング点のレベルを複数回検出し、そのレベルが
所定のレベル範囲に存在する比率によりばらつきの大小
を判定する。位相ずれ検出回路１６は図３に示す位相ず
れ検出回路１０と同一の回路である。掃引信号発生回路
１７は位相ずれ量が０°〜３６０°の範囲の掃引信号を
発生する回路である。
【００４０】切換スイッチ１８は、ばらつき度大小判定
回路１５でばらつきが大と判定されたとき、掃引信号発
生回路１７の掃引信号を選択し、ばらつきが小と判定さ
れたとき、位相ずれ検出回路１６の位相ずれ信号を選択
する切換回路である。切換スイッチ１８の出力を入力す
るアップダウンカウンタ回路１９と、アップダウンカウ
ンタ回路１９の出力をアナログ信号に変換するＤ／Ａ変
換器２０とは図３に示すものと同一である。
回路１５でばらつきが大と判定されたとき、掃引信号発
生回路１７の掃引信号を選択し、ばらつきが小と判定さ
れたとき、位相ずれ検出回路１６の位相ずれ信号を選択
する切換回路である。切換スイッチ１８の出力を入力す
るアップダウンカウンタ回路１９と、アップダウンカウ
ンタ回路１９の出力をアナログ信号に変換するＤ／Ａ変
換器２０とは図３に示すものと同一である。
【００４１】このような構成の位相制御信号発生回路６
Ｂの動作について説明する。再生ディジタル信号７１が
ばらつき度大小判定回路１５に入力され、再生ディジタ
ル信号７１が３値基準レベル（＋１，０，−１）に対し
てどの程度ばらついているかを測定する。そしてそのば
らつき度が所定の値より大きいか小さいかを判定して判
定結果を出力する。
Ｂの動作について説明する。再生ディジタル信号７１が
ばらつき度大小判定回路１５に入力され、再生ディジタ
ル信号７１が３値基準レベル（＋１，０，−１）に対し
てどの程度ばらついているかを測定する。そしてそのば
らつき度が所定の値より大きいか小さいかを判定して判
定結果を出力する。
【００４２】遅延クロック５１の検出タイミングが、図
４の点線（ａ）のようにアイ開口部の外にある場合に
は、サンプリング点の信号レベルのばらつき度が大きい
ため、「ばらつき度：大」が出力される。それに対し、
図４の点線（ｂ），（ｃ），（ｄ）のようにアイ開口部
の中にある場合にはばらつき度は小さいので、「ばらつ
き度：小」が出力される。「ばらつき度：小」の場合に
は、切換スイッチ１８が位相ずれ検出回路１６に切り換
えられる。位相ずれ検出回路１６が位相が進んでいると
検出した場合、位相制御信号発生回路６Ｂはアップダウ
ンカウンタ回路１９とＤ／Ａ変換器２０とを介して位相
を遅らすように位相制御信号６１のレベルを変更して出
力する。また位相ずれ検出回路１６が位相が遅れている
と検出した場合、位相制御信号発生回路６Ｂはアップダ
ウンカウンタ回路１９とＤ／Ａ変換器２０とを介して位
相を進めるように位相制御信号６１のレベルを変更して
出力する。
４の点線（ａ）のようにアイ開口部の外にある場合に
は、サンプリング点の信号レベルのばらつき度が大きい
ため、「ばらつき度：大」が出力される。それに対し、
図４の点線（ｂ），（ｃ），（ｄ）のようにアイ開口部
の中にある場合にはばらつき度は小さいので、「ばらつ
き度：小」が出力される。「ばらつき度：小」の場合に
は、切換スイッチ１８が位相ずれ検出回路１６に切り換
えられる。位相ずれ検出回路１６が位相が進んでいると
検出した場合、位相制御信号発生回路６Ｂはアップダウ
ンカウンタ回路１９とＤ／Ａ変換器２０とを介して位相
を遅らすように位相制御信号６１のレベルを変更して出
力する。また位相ずれ検出回路１６が位相が遅れている
と検出した場合、位相制御信号発生回路６Ｂはアップダ
ウンカウンタ回路１９とＤ／Ａ変換器２０とを介して位
相を進めるように位相制御信号６１のレベルを変更して
出力する。
【００４３】「ばらつき度：大」の場合には、切換スイ
ッチ１８が掃引信号発生回路１７に切り換えられる。先
に述べた位相ずれ検出回路１６では位相のずれが検出で
きないため、アイ開口部の中に検出タイミングが入るま
で図７に示すような位相制御の全範囲を掃引する位相制
御信号６１を出力する。位相掃引の途中において検出タ
イミングがアイ開口部の中に入ると、「ばらつき度：
小」と判定される。そして遅延クロック５１がアイ開口
部に入ってからは、位相制御信号６１のレベルは位相ず
れ検出回路１６の動作によって制御される。これにより
遅延クロック５１の初期位相がどのようであっても、常
にアイ中心のタイミングに自動調整される。
ッチ１８が掃引信号発生回路１７に切り換えられる。先
に述べた位相ずれ検出回路１６では位相のずれが検出で
きないため、アイ開口部の中に検出タイミングが入るま
で図７に示すような位相制御の全範囲を掃引する位相制
御信号６１を出力する。位相掃引の途中において検出タ
イミングがアイ開口部の中に入ると、「ばらつき度：
小」と判定される。そして遅延クロック５１がアイ開口
部に入ってからは、位相制御信号６１のレベルは位相ず
れ検出回路１６の動作によって制御される。これにより
遅延クロック５１の初期位相がどのようであっても、常
にアイ中心のタイミングに自動調整される。
【００４４】このように、遅延クロック５１から見た再
生ディジタル信号７１のばらつき度が大きいときには、
クロック位相を掃引することでクロック位相をアイパタ
ーン開口部までシフトする。そして再生ディジタル信号
のレベルに基づいてアイ中心に位相を微調整すること
で、どのような初期位相からも迅速にクロック位相をア
イ中心に引き込むことができる。こうすると誤り率の低
い信号を常時安定して得ることができる。
生ディジタル信号７１のばらつき度が大きいときには、
クロック位相を掃引することでクロック位相をアイパタ
ーン開口部までシフトする。そして再生ディジタル信号
のレベルに基づいてアイ中心に位相を微調整すること
で、どのような初期位相からも迅速にクロック位相をア
イ中心に引き込むことができる。こうすると誤り率の低
い信号を常時安定して得ることができる。
【００４５】記録データ列がランダムな場合、３値信号
パターン（０，＋１，＋１，０）あるいは（０，−１，
−１，０）が発生する確率は１／３２であり、３値信号
パターン（＋１，＋１）あるいは（−１，−１）が発生
する確率は１／８である。このパターンの信号の発生頻
度によって、クロック位相をアイパターンの開口中心に
引き込むための応答時間が決定される。よって応答時間
を早めるためには、上述した特定パターンの信号を多く
含む繰り返したデータ部分を断続的に挿入する。そして
このデータ部分を含むデータ列を記録媒体に記録してお
くと良い。例えば図８に示すように再生等化信号とし
て、０，＋１，＋１，０，−１，−１，・・・となる繰
り返しデータ部Ｐを１トラック内の特定箇所に挿入して
おけば良い。
パターン（０，＋１，＋１，０）あるいは（０，−１，
−１，０）が発生する確率は１／３２であり、３値信号
パターン（＋１，＋１）あるいは（−１，−１）が発生
する確率は１／８である。このパターンの信号の発生頻
度によって、クロック位相をアイパターンの開口中心に
引き込むための応答時間が決定される。よって応答時間
を早めるためには、上述した特定パターンの信号を多く
含む繰り返したデータ部分を断続的に挿入する。そして
このデータ部分を含むデータ列を記録媒体に記録してお
くと良い。例えば図８に示すように再生等化信号とし
て、０，＋１，＋１，０，−１，−１，・・・となる繰
り返しデータ部Ｐを１トラック内の特定箇所に挿入して
おけば良い。
【００４６】また、記録媒体が磁気テープであり、磁気
テープの再生時において、ヘッド切り換え時などのよう
に再生信号が不連続となる部分を含む一定期間では、位
相ずれ検出回路１０、１６の動作を休止する。そしてこ
れと同時に位相制御信号６１のレベルを保持すれば、記
録領域の不連続部での悪影響を回避できる。同様な理由
で可変速再生時においても通常再生時の位相制御信号６
１のレベルを保持すれば良い。
テープの再生時において、ヘッド切り換え時などのよう
に再生信号が不連続となる部分を含む一定期間では、位
相ずれ検出回路１０、１６の動作を休止する。そしてこ
れと同時に位相制御信号６１のレベルを保持すれば、記
録領域の不連続部での悪影響を回避できる。同様な理由
で可変速再生時においても通常再生時の位相制御信号６
１のレベルを保持すれば良い。
【００４７】第１及び第２の実施の形態では、記録媒体
として磁気テープを用いた場合について説明したが、磁
気テープ以外の磁気ディスクや光ディスクにおいても同
様のことがいえる。
として磁気テープを用いた場合について説明したが、磁
気テープ以外の磁気ディスクや光ディスクにおいても同
様のことがいえる。
【００４８】
【発明の効果】以上のように請求項１〜１２記載の発明
によれば、高速なクロック再生と低速でよい再生ディジ
タル信号レベルに基づいたクロック位相調整とを別々に
行うことで、記録データを冗長にすることなく、かつ信
号不連続部での高速なクロック引き込みと安定したアイ
中心への引き込みができる。このようなクロック位相調
整により、常時安定した誤り率の低いデータが得られ
る。
によれば、高速なクロック再生と低速でよい再生ディジ
タル信号レベルに基づいたクロック位相調整とを別々に
行うことで、記録データを冗長にすることなく、かつ信
号不連続部での高速なクロック引き込みと安定したアイ
中心への引き込みができる。このようなクロック位相調
整により、常時安定した誤り率の低いデータが得られ
る。
【００４９】特に請求項３記載の発明によれば、再生デ
ィジタル信号のばらつき度が大きいときには、クロック
位相を掃引することで、クロック位相をアイパターン開
口部までシフトした後に再生ディジタル信号のレベルに
基づいてアイ中心に位相調整する。こうすると、どのよ
うな初期位相からも迅速にクロック位相をアイ中心に引
き込むことができ、常時安定した誤り率の低いデータが
得られる。
ィジタル信号のばらつき度が大きいときには、クロック
位相を掃引することで、クロック位相をアイパターン開
口部までシフトした後に再生ディジタル信号のレベルに
基づいてアイ中心に位相調整する。こうすると、どのよ
うな初期位相からも迅速にクロック位相をアイ中心に引
き込むことができ、常時安定した誤り率の低いデータが
得られる。
【図１】本発明の第１及び第２の実施の形態におけるデ
ータ復号装置の構成を示すブロック図である。
ータ復号装置の構成を示すブロック図である。
【図２】パーシャルレスポンスＰＲ（１，０，−１）に
おけるアイパターンである。
おけるアイパターンである。
【図３】第１の実施の形態における位相制御信号生成回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図４】アイパターンにおいて、検出タイミングと再生
等化信号のばらつき度との関係を示す説明図である。
等化信号のばらつき度との関係を示す説明図である。
【図５】第１の実施の形態の位相制御信号生成回路にお
いて、再生ディジタル信号と検出タイミングのずれの関
係を示す説明図である。
いて、再生ディジタル信号と検出タイミングのずれの関
係を示す説明図である。
【図６】第２の実施の形態における位相制御信号生成回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図７】第２の実施の形態の位相制御信号生成回路に用
いられる掃引信号の波形図である。
いられる掃引信号の波形図である。
【図８】特定パターンを挿入した繰り返しデータ部の概
略図である。
略図である。
【図９】ＰＲ（１，０，−１）において記録前のプリコ
ード処理を行うプリコーダーの構成図である。。
ード処理を行うプリコーダーの構成図である。。
【図１０】ＰＲ（１，０，−１）等化での３値信号のア
イパターンと、積分等化での２値信号のアイパターンと
の違いを説明するための説明図である。
イパターンと、積分等化での２値信号のアイパターンと
の違いを説明するための説明図である。
１ 磁気テープ ２ ヘッドアンプ ３ 再生等化器 ４ クロック再生回路 ５ 位相調整回路 ６Ａ，６Ｂ 位相制御信号生成回路 ７ Ａ／Ｄ変換器 ８ 復号器 １０，１６ 位相ずれ検出回路 １０ａ パターン検出回路 １０ｂ〜１０ｄ 遅延器 １０ｅ 比較器 １０ｆ カウンタ回路 １３，１９ アップダウンカウンタ回路 １４，２０ Ｄ／Ａ変換器 １５ ばらつき度大小判定回路 １７ 掃引信号発生回路 １８ 切換スイッチ
フロントページの続き (72)発明者 臼木 直司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (12)
- 【請求項１】 記録媒体からの再生信号をパーシャルレ
スポンス特性の等化により再生等化信号に変換する再生
等化回路と、 前記再生等化回路の再生等化信号よりデータ識別のタイ
ミングに同期した再生クロックを出力するクロック再生
回路と、 前記クロック再生回路の再生クロックを位相制御信号に
応じて位相シフトを行い、これを遅延クロックとして出
力する位相調整回路と、 前記位相調整回路の遅延クロックで前記再生等化信号を
サンプリングして再生ディジタル信号に変換するＡ／Ｄ
変換器と、 前記Ａ／Ｄ変換器から出力される再生ディジタル信号の
レベル変化に基づいてクロック位相ずれを検出し、前記
位相調整回路に対して前記クロック位相ずれを低減する
位相制御信号を出力する位相制御信号生成回路と、 前記Ａ／Ｄ変換器の再生ディジタル信号をデータに復号
する復号器と、を具備することを特徴とするデータ復号
装置。 - 【請求項２】 前記位相制御信号生成回路は、 前記Ａ／Ｄ変換器の再生ディジタル信号のうち、特定の
タイミングを折り返し点として信号レベルが前後対称と
なる符号列を特定パターン符号として抽出し、前記位相
調整回路の遅延クロックでサンプリングした前記特定パ
ターン符号のレベル変化に基づいて、クロック位相ずれ
を検出する位相ずれ検出回路と、 前記位相ずれ検出回路で検出された位相ずれを低減する
ように前記位相調整回路に対して位相制御信号を出力す
る制御信号変換回路と、を有することを特徴とする請求
項１記載のデータ復号装置。 - 【請求項３】 前記位相制御信号生成回路は、 前記Ａ／Ｄ変換器のディジタル再生信号を前記クロック
再生回路の再生クロックでサンプリングしたとき、その
サンプリング値から基準信号レベルに対するばらつき度
を算出し、レベルのばらつき度の大小を判定するばらつ
き度大小判定回路と、 前記Ａ／Ｄ変換器の再生ディジタル信号のうち、信号レ
ベルが正弦波状に部分変化する符号列を特定パターン符
号として抽出し、前記位相調整回路の遅延クロックでサ
ンプリングした前記特定パターン符号のレベル変化に基
づいて、クロック位相ずれを検出する位相ずれ検出回路
と、 位相ずれ量が０°〜３６０°の範囲の掃引信号を発生す
る掃引信号発生回路と、 前記ばらつき度大小判定回路でばらつき度が大と判定さ
れたとき、前記掃引信号発生回路の掃引信号を選択し、
ばらつき度が小と判定されたとき、前記位相ずれ検出回
路のクロック位相ずれ信号を選択して出力する切換回路
と、 前記位相調整回路に対して前記切換回路で選択された出
力を位相制御信号として与える制御信号変換回路と、を
有することを特徴とする請求項１記載のデータ復号装
置。 - 【請求項４】 前記位相ずれ検出回路は、 前記クロック再生回路の再生クロックから所定位相範囲
のタイミングｔ0 を折り返し点として信号レベルが前後
対称となる符号列を特定パターン符号とするとき、前記
Ａ／Ｄ変換器の再生ディジタル信号を入力し、前記特定
パターン符号を検出するパターン検出回路と、 前記パターン検出回路で検出された特定パターン符号
を、前記タイミングｔ0の前後に位置する位相調整回路
の遅延クロックでサンプリングした信号レベルを夫々Ｆ
（ｔ0-）、Ｆ（ｔ0+）とするとき、前記Ｆ（ｔ0-）とＦ
（ｔ0+）との対称度を比較する比較器と、 前記比較器の比較結果を前記再生クロックの位相ずれ方
向に対応させて集計する集計回路と、を有することを特
徴とする請求項２又は３記載のデータ復号装置。 - 【請求項５】 前記復号器は、 ビタビ復号を行なうことを特徴とする請求項１〜４のい
ずれか１項記載のデータ復号装置。 - 【請求項６】 前記再生等化回路は、 パーシャルレスポンス特性がＰＲ（１，０，−１）であ
ることを特徴とする請求項１のデータ復号装置。 - 【請求項７】 前記Ａ／Ｄ変換器のディジタル再生信号
は、レベル（−１，０，１）の３値信号に対応した信号
であり、 前記パターン検出回路の検出する特定パターン符号は、
４つの連続した信号レベルが（０，１，１，０）と
（０，−１，−１，０）に対応する符号列であり、 前記比較回路は、４つの信号レベルのうち２番目と３番
目との信号レベルを比較するものであることを特徴とす
る請求項１〜４のいずれか１項記載のデータ復号装置。 - 【請求項８】 前記Ａ／Ｄ変換器のディジタル再生信号
は、レベル（−１，０，１）の３値信号に対応した信号
であり、 前記パターン検出回路の検出する特定パターン符号は、
２つの連続した信号レベルが（１，１）と（−１，−
１）に対応する符号列であり、 前記比較回路は、２つの信号レベルを比較するものであ
ることを特徴とする請求項１〜４のいずれか１項記載の
データ復号装置。 - 【請求項９】 前記ばらつき度大小判定回路は、 前記Ａ／Ｄ変換器の出力する再生ディジタル信号のレベ
ルが所定のレベル範囲に存在する比率により判定するこ
とを特徴とする請求項３のデータ復号装置。 - 【請求項１０】 前記特定パターン符号は、前記記録媒
体の記録領域に断続的に記録されていることを特徴とす
る請求項２〜４のいずれか１項記載のデータ復号装置。 - 【請求項１１】 前記位相制御信号生成回路は、 前記記録媒体の記録領域に不連続部が存在する場合は、
前記不連続部を含む所定の期間では前記位相制御信号の
レベルを変化させないことを特徴とする請求項２又は３
記載のデータ復号装置。 - 【請求項１２】 前記位相制御信号生成回路は、 前記記録媒体の可変速再生時には通常再生時の位相制御
信号のレベルを保持すること特徴とする請求項２又は３
記載のデータ復号装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9031826A JPH10228733A (ja) | 1997-02-17 | 1997-02-17 | データ復号装置 |
| US09/023,384 US6005507A (en) | 1997-02-17 | 1998-02-13 | Data decoding apparatus |
| EP98301101A EP0859362A3 (en) | 1997-02-17 | 1998-02-16 | A data decoding apparatus |
| CN98105214.2A CN1286274C (zh) | 1997-02-17 | 1998-02-16 | 数据解码装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9031826A JPH10228733A (ja) | 1997-02-17 | 1997-02-17 | データ復号装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10228733A true JPH10228733A (ja) | 1998-08-25 |
Family
ID=12341893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9031826A Pending JPH10228733A (ja) | 1997-02-17 | 1997-02-17 | データ復号装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6005507A (ja) |
| EP (1) | EP0859362A3 (ja) |
| JP (1) | JPH10228733A (ja) |
| CN (1) | CN1286274C (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6922384B2 (en) | 2000-11-30 | 2005-07-26 | Matsushita Electric Industrial Co., Ltd. | Information reproducing apparatus |
| CN100463069C (zh) * | 2003-09-09 | 2009-02-18 | 松下电器产业株式会社 | 适应均衡装置和适应均衡方法 |
| JP2009038422A (ja) * | 2007-07-31 | 2009-02-19 | Nec Electronics Corp | 同期回路、及び、データ受信方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11284674A (ja) * | 1998-03-30 | 1999-10-15 | Nec Shizuoka Ltd | 無線選択呼出受信機及びその同期制御方法 |
| JP2000076805A (ja) * | 1998-09-02 | 2000-03-14 | Fujitsu Ltd | 拡張パーシャルレスポンスの位相同期方法、その方法を使用した位相同期回路及びリードチャネル回路 |
| US6563889B1 (en) * | 1998-10-01 | 2003-05-13 | Lsi Logic Corporation | Method and apparatus for adapting the boost of a read channel filter |
| US6587529B1 (en) * | 1999-02-25 | 2003-07-01 | Texas Instruments Incorporated | Phase detector architecture for phase error estimating and zero phase restarting |
| US6310570B1 (en) * | 1999-06-04 | 2001-10-30 | Thomson Licensing S.A. | System with adjustable ADC clock phase |
| US7009426B2 (en) * | 2002-08-28 | 2006-03-07 | Matsushita Electric Industrial Co., Ltd. | Data transmission/reception system |
| CN1883000B (zh) * | 2003-11-18 | 2010-05-26 | 索尼株式会社 | 再生装置与再生方法 |
| JP4684743B2 (ja) * | 2005-05-27 | 2011-05-18 | ルネサスエレクトロニクス株式会社 | Ａ／ｄ変換回路、ａ／ｄ変換器およびサンプリングクロックのスキュー調整方法 |
| US7573937B2 (en) * | 2005-06-16 | 2009-08-11 | International Business Machines Corporation | Phase rotator control test scheme |
| US7079064B1 (en) * | 2005-09-26 | 2006-07-18 | Motorola, Inc. | Method and apparatus for phase control of a digital-to-analog converter |
| US7571339B2 (en) * | 2006-04-19 | 2009-08-04 | Agilent Technologies, Inc. | Clock recovery system with triggered phase error measurement |
| US7612595B2 (en) * | 2006-09-19 | 2009-11-03 | Melexis Tessenderlo Nv | Sequence independent non-overlapping digital signal generator with programmable delay |
| CN102264026B (zh) * | 2010-05-25 | 2016-06-22 | 晨星软件研发(深圳)有限公司 | 音讯处理装置及音讯处理方法 |
| US8669891B2 (en) * | 2011-07-19 | 2014-03-11 | Lsi Corporation | Systems and methods for ADC based timing and gain control |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61191122A (ja) * | 1985-02-19 | 1986-08-25 | Toshiba Corp | 位相同期回路 |
| JPH02311022A (ja) * | 1989-05-26 | 1990-12-26 | Nec Eng Ltd | 位相同期発振器の安定回路 |
| US5287025A (en) * | 1991-04-23 | 1994-02-15 | Matsushita Electric Industrial Co., Ltd. | Timing control circuit |
| JP2888398B2 (ja) * | 1992-12-10 | 1999-05-10 | 株式会社日立製作所 | ディジタル情報再生装置 |
| JPH07192404A (ja) * | 1993-12-27 | 1995-07-28 | Toshiba Corp | 磁気記録装置 |
| JPH08329620A (ja) * | 1995-05-30 | 1996-12-13 | Toshiba Corp | Ｐｌｌ回路 |
| US5808573A (en) * | 1996-08-01 | 1998-09-15 | Nec Electronics Incorporated | Methods and structure for sampled-data timing recovery with reduced complexity and latency |
-
1997
- 1997-02-17 JP JP9031826A patent/JPH10228733A/ja active Pending
-
1998
- 1998-02-13 US US09/023,384 patent/US6005507A/en not_active Expired - Fee Related
- 1998-02-16 EP EP98301101A patent/EP0859362A3/en not_active Withdrawn
- 1998-02-16 CN CN98105214.2A patent/CN1286274C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6922384B2 (en) | 2000-11-30 | 2005-07-26 | Matsushita Electric Industrial Co., Ltd. | Information reproducing apparatus |
| CN100463069C (zh) * | 2003-09-09 | 2009-02-18 | 松下电器产业株式会社 | 适应均衡装置和适应均衡方法 |
| JP2009038422A (ja) * | 2007-07-31 | 2009-02-19 | Nec Electronics Corp | 同期回路、及び、データ受信方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0859362A3 (en) | 1999-04-21 |
| CN1286274C (zh) | 2006-11-22 |
| EP0859362A2 (en) | 1998-08-19 |
| CN1194429A (zh) | 1998-09-30 |
| US6005507A (en) | 1999-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10228733A (ja) | データ復号装置 | |
| JP4031559B2 (ja) | 入力信号の自動利得制御のための自動利得制御回路 | |
| US5847891A (en) | PRML regenerating apparatus | |
| JP4187811B2 (ja) | サンプル・フィルタ装置 | |
| JP3366389B2 (ja) | 伝送媒体からデジタル信号を入力する可変イコライザ手段を含む入力装置 | |
| EP1039463B1 (en) | Signal processing apparatus | |
| US5796358A (en) | Methods and structure for combined analog and digital automatic gain control in sampled-data receivers | |
| JPH1097705A (ja) | 局部応答チャンネルにおけるノイズ相関を低減する方法および装置 | |
| KR20050072453A (ko) | 주파수 및 위상 제어 장치와 최대 우도 디코더 | |
| JP4433438B2 (ja) | 情報再生装置および位相同期制御装置 | |
| US20030218948A1 (en) | Apparatus for reproducing data from optical storage medium using multiple detector | |
| JP3395734B2 (ja) | 再生装置 | |
| US6654413B2 (en) | Phase synchronization method for extended partial response, and phase synchronization circuit and read channel circuit using this method | |
| JP3428339B2 (ja) | 位相同期制御回路 | |
| JP3481422B2 (ja) | ディジタル記録再生装置 | |
| JP3498333B2 (ja) | データ伝送系におけるタイミング信号再生回路およびディジタルビデオ信号処理装置 | |
| JPH0869672A (ja) | データ処理装置 | |
| JP4072746B2 (ja) | 再生装置 | |
| WO2006100981A1 (ja) | 情報記録媒体、情報再生装置、情報再生方法 | |
| JP4433437B2 (ja) | 再生装置 | |
| JPH08321141A (ja) | 高密度記録向けクロック抽出方式 | |
| JPH09214893A (ja) | ディジタルｐｌｌ回路 | |
| JPH09102172A (ja) | 磁気再生装置 | |
| JP3586877B2 (ja) | 光ディスク再生方法 | |
| JP2011060378A (ja) | 位相誤差検出装置、位相誤差検出方法、再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040622 |