JPH10229246A - リッジ型半導体レーザダイオードとその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 動作電流を増加させることなく高次モードの
発生を抑えることができるリッジ型半導体レーザダイオ
ードとその製造方法を提供する。 【解決手段】 半導体基板上に形成された活性層上に、
上クラッド層を介してｐ型又はｎ型の一方の導電型の半
導体からなるリッジ導波路が形成されたリッジ型半導体
レーザダイオードであって、リッジ導波路の両側面から
内側に、一方の導電型の半導体のキャリヤを減少させる
イオンを注入して、該イオンが注入された領域を高抵抗
化した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体レーザダイ
オード、特にリッジ型半導体レーザダイオードに関す
る。

【０００２】

【従来の技術】半導体レーザダイオードの需要が増大す
るにつれ、半導体レーザダイオードの製造コスト低減が
重要な課題になってきている。特に光ディスク用光源に
用いられるＡlＧaＡs系、ＡlＧaＩnＰ系レーザダイオー
ドでは低コスト化に対する要求が非常に強い。レーザの
製造コスト低減には歩留まり良く製造出来るレーザ構
造、プロセス方法の検討が必要となる。現在一般的に用
いられている埋め込み型ＡlＧaＡs系レーザは、活性層
と電流狭窄層を形成するため２回もしくは３回の結晶成
長を必要とするため製造工程が煩雑で歩留まり向上が困
難であった。一方、リッジ型構造の半導体レーザダイオ
ードは、１回の結晶成長で製造できるため低コスト化に
は適している。

【０００３】従来例のリッジ型半導体レーザダイオード
は、以下に説明する製造方法で製造される。該製造方法
ては、まず、図３（ａ）に示すように、ｎ型ＧａＡｓ基
板１上に、約１．５μｍ厚のｎ−ＡｌＧａＡｓ下クラッ
ド層２、活性層３、約１．５μｍ厚のｐ型ＡｌＧａＡｓ
上クラッド層４、約０．５μｍ厚のｐ型ＧａＡｓ層５を
順次結晶成長することにより形成する。ここで、該結晶
成長には有機金属気相成長（ＭＯＣＶＤ）法は分子線エ
ピタキシー（ＭＢＥ）法等を用いる。続いて、ウェハ全
面に絶縁膜を成膜した後、ストライプ状にパターニング
することにより、ストライプ状の絶縁膜６を形成する
（図３（ｂ））。絶縁膜６の材質としてはＳｉＮ、Ｓｉ
Ｏ_２等が用いられる。この絶縁膜６はリッジエッチング
のマスクとして機能する。

【０００４】次に、ストライプ状の絶縁膜６をマスクに
ウェットエッチング法を用いてｐ型ＧａＡｓコンタクト
層５とｐ型ＡｌＧａＡｓ上クラッド層４の途中までエッ
チングし（リッジエッチング）、リッジ導波路２０を形
成する（図３（ｃ））。リッジエッチング後、ストライ
プ状の絶縁膜６を除去し、再度ウェハ全面に絶縁膜２１
を成膜する（図４（ｄ））。続いてフォトリソグラフィ
ー技術を用いてリッジ導波路２０の上部の平坦部の絶縁
膜を除去しストライプ状に開口部７を設ける（図４
（ｂ））。そして、図４（ｃ）に示すように、絶縁膜２
１の上にｐ型電極８を形成する。これによって、ｐ型電
極８はリッジ導波路２０の上部の絶縁膜２１の開口部７
のみでｐ型ＧａＡｓコンタクト層５と接触して電流が流
れる。最後にｎ型ＧａＡｓ基板の裏面側にｎ型電極９を
形成して、図４（ｃ）に示す従来例のリッジ型半導体レ
ーザダイオードを得る。

【０００５】次に、以上の製造方法に従って製造された
従来例のリッジ型半導体レーザダイオードの動作につい
て説明する。ｐ型電極８が正、ｎ型電極９が負にとなる
ように電圧を印加すると電流はｐ型ＧａＡｓコンタクト
層５からｐ型ＡｌＧａＡｓクラッド層４を経て活性層３
に注入され、活性層３で誘導放出光が生じる。キャリア
の注入量を十分高くして導波路の損失を越える光が発生
すればレーザ発振が生じる。一般に、リッジ型半導体レ
ーザダイオードでは基板に対して垂直方向は活性層とク
ラッド層の屈折率差によってレーザ光を活性領域に閉じ
込めている。よって素子内では垂直方向の閉じ込めは全
導波路にわたって有効に行われる。一方、基板に対して
水平方向ではリッジ導波路直下の部分とそれ以外の領域
での実効的な屈折率差により光を導波させている。原理
的には、高次モードの発生を抑制するためリッジ導波路
２０の幅を十分狭くすることが有効であり、具体的に
は、リッジの底辺部を３μｍ以下にすることが望まし
い。

【０００６】

【発明が解決しようとする課題】しかしながら、一般に
クラッド層の層厚は活性層で発したレーザ光を活性層内
に有効に閉じ込めるため１．５μｍ程度は必要である
が、リッジ導波路２０をウェットエッチングで形成する
場合、リッジの底辺の幅を３μｍにするにはリッジ上部
の幅が１μｍ以下になってしまい、リッジ上部で絶縁膜
の開口部を形成する際の転写が困難になる。このため
に、リッジ導波路２０の底辺の幅を３μｍ又はそれ以下
にすることは困難であり、高次モードを有効に抑えるこ
とができないという問題点があった。また、リッジ導波
路２０の直下の部分とそれ以外の領域での実効的な屈折
率差を小さくすることにより、リッジ導波路の幅を比較
的広く保ったまま、高次モードの発生を抑制することも
可能である。即ち、リッジ導波路２０の幅を広く、活性
層と空気層との距離を大きく取ることでも高次モードが
カットオフされる。しかし、このようにした場合、電流
注入を増加させていくと活性層上部で横方向へ電流が広
がり、動作電流が上昇する等の別の問題が発生し、レー
ザ特性が悪化してしまう問題点があった。

【０００７】本発明の目的は、従来の問題点を解決し、
動作電流を増加させることなく高次モードの発生を抑え
ることができるリッジ型半導体レーザダイオードとその
製造方法を提供することにある。

【０００８】

【課題を解決するための手段】本発明は、リッジ導波路
の幅を比較的広く保ったままでも、活性層上部で横方向
への電流の広がりを防止することができれば、上述の従
来例の問題点を解決することができると考えて、鋭意検
討した結果完成されたものである。すなわち、本発明に
係る第１のリッジ型半導体レーザダイオードは、半導体
基板上に形成された活性層上に、上クラッド層を介して
ｐ型又はｎ型の一方の導電型の半導体からなるリッジ導
波路が形成されたリッジ型半導体レーザダイオードであ
って、上記リッジ導波路の両側面から内側に、上記一方
の導電型の半導体のキャリヤを減少させるイオンを注入
して、該イオンが注入された領域を高抵抗化したことを
特徴とする。これによって、リッジ導波路における電流
の経路を狭くすることができ、上記活性層上部での横方
向の電流の広がりを防止することができる。

【０００９】また、上記第１のリッジ型半導体レーザダ
イオードにおいては、上記クラッド層においても電流の
広がりを防止するために、上記上クラッド層の表面か
ら、該上クラッド層の膜厚より小さい所定の深さまで、
上記イオンを注入して、該イオンを注入した部分を高抵
抗化することが好ましい。

【００１０】また、上記第１のリッジ型半導体レーザダ
イオードにおいては、上記注入するイオンが、ｎ型又は
ｐ型のいずれの導電方の半導体に対しても注入すること
によって高抵抗化がはかれるプロトンであることが好ま
しい。

【００１１】また、上記第１のリッジ型半導体レーザダ
イオードにおいては、上記リッジ導波路を構成する半導
体の導電型がｐ型である場合には、上記注入するイオン
が、ｎ型の不純物であるＳｉであってもよい。

【００１２】また、本発明に係る第２のリッジ型半導体
レーザダイオードは、半導体基板上に形成された活性層
上に、上クラッド層を介してｐ型又はｎ型の一方の導電
型の半導体からなるリッジ導波路が形成されたリッジ型
半導体レーザダイオードであって、上記リッジ導波路の
両側面から内側に、上記リッジ導波路を構成する半導体
を他方の導電型にするイオンを注入して、該イオンが注
入された領域を他方の導電型にしたことを特徴とする。
これによって、ｐｎ接合部で電流を阻止することができ
るので、リッジ導波路における電流の経路を狭くするこ
とができ、上記活性層上部での横方向の電流の広がりを
防止することができる。

【００１３】また、第２のリッジ型半導体レーザダイオ
ードにおいては、上記一方の導電型がｐ型であって、上
記注入するイオンがＳｉであることが好ましい。

【００１４】本発明に係る第１のリッジ型半導体レーザ
ダイオードの製造方法は、半導体基板上に活性層を形成
する第１工程と、上記形成された活性層上にｐ型又はｎ
型の一方の導電型の半導体層を形成する第２工程と、上
記形成された半導体層上に所定の幅のレジスト膜を形成
して、上記半導体層を所定の深さまでエッチングして、
少なくともリッジ導波路の下方の幅が上記レジスト膜の
幅より広くなるようにリッジ導波路を形成しかつリッジ
導波路の両側に上記半導体層を所定の厚さに残すことに
より上クラッド層を形成する第３工程と、上記レジスト
膜をそのまま用いて、上記一方の導電型の半導体のキャ
リヤを減少させるイオンを上方から注入する第４工程と
を含み、上記リッジ導波路の両側面から内側の、上記イ
オンが注入された領域を高抵抗化するものである。

【００１５】また、本発明に係る第２のリッジ型半導体
レーザダイオードの製造方法は、半導体基板上に活性層
を形成する第１工程と、上記形成された活性層上にｐ型
又はｎ型の一方の導電型の半導体層を形成する第２工程
と、上記形成された半導体層上に所定の幅のレジスト膜
を形成して、上記半導体層を所定の深さまでエッチング
して、上記レジスト膜の下に少なくとも下方の幅が上記
レジスト膜の幅より広くなるようにリッジ導波路を形成
しかつリッジ導波路の両側に上記半導体層を所定の厚さ
に残すことにより上クラッド層を形成する第３工程と、
上記レジスト膜をそのまま用いて、上記リッジ導波路を
構成する半導体を他方の導電型にするイオンを上方から
注入する第４工程とを含み、上記リッジ導波路の両側面
から内側の、上記イオンが注入された領域を他方の導電
型にするものである。

【００１６】

【発明の実施の形態】以下、図面を参照して本発明に係
る実施の形態のリッジ型半導体レーザダイオードについ
て説明する。 実施の形態１．図１は、本発明に係る実施の形態１のリ
ッジ型半導体レーザダイオードの構成を示す斜視図であ
る。該レーザダイオードは、図１に示すように、ｐ型Ａ
ｌＧａＡｓ上クラッド層４の上面及びリッジ導波路２０
ａの側面からプロトンが注入されて形成された高抵抗層
１１を備え、以下のような種々の特徴を有する。ここ
で、以下の説明において、高抵抗層１１のうちリッジ導
波路２０ａの側面に沿って形成された部分を特に高抵抗
層１１ａという。

【００１７】まず、実施の形態１のリッジ型半導体レー
ザダイオードの製造方法を図２を参照して説明する。該
製造方法では、まず、図２（ａ）に示すように、ｎ型Ｇ
ａＡｓ基板上１に、約１．５μｍ厚のｎ型ＡｌＧａＡｓ
下クラッド層２、活性層３、約１．５μｍ厚のｐ型Ａｌ
ＧａＡｓ上クラッド層４、約０．５μｍ厚のｐ型ＧａＡ
ｓ層コンタクト層５を順次結晶成長する。この結晶成長
には有機金属気相成長（ＭＯＣＶＤ）法や分子線エピタ
キシー（ＭＢＥ）法等を種々の結晶成長方法を用いるこ
とができる。続いて、図２（ｂ）に示すように、レジス
ト膜をｐ型ＧａＡｓ層コンタクト層５上に形成した後、
ストライプ状にパターニングすることにより、ストライ
プ状のレジスト膜１０を形成する。

【００１８】次に、レジスト膜１０をマスクとしてウェ
ットエッチングで、図２（ｃ）に示すように、リッジ導
波路２０を形成する。ここで、リッジ導波路２０の底辺
の幅は５μｍ程度、活性層３から空気層までの距離は
０．５μｍ程度に設定する。これらの寸法は活性層構造
によってそれぞれ最適な値に設定されるが、少なくとも
高次モードが発生しないカットオフ条件を満足するよう
に設定される。続いて、図２（ｄ）に示すように、レジ
スト１０をマスクにプロトンをｐ型ＡｌＧａＡｓクラッ
ド層４の途中、活性層３の上０．２ミクロン程度の深さ
まで注入し、注入された部分のキャリヤを減少させて、
高抵抗層１１を形成する。この時、リッジ導波路２０の
上部はレジスト１０で覆われているので、プロトンは注
入されず、リッジ導波路２０の傾斜した側面（レジスト
の端より外側に位置する部分）からリッジ導波路２０の
底面部に亘って高抵抗層１１ａが形成される。次に、プ
ロトン注入後、レジスト１０を除去しウェハ全面にｐ型
電極８を蒸着した後、ｎ型ＧａＡｓ基板１の下面にｎ型
電極９を形成し、図１に示す半導体レーザダイオードを
得る。

【００１９】この製造方法を用いて作製された本実施の
形態１のリッジ型半導体レーザダイオードでは、活性層
３と空気層との距離を比較的大きくとることで活性領域
での横方向の実効的な屈折率差を小さくしているので、
リッジ導波路２０の幅を比較的広く（５μｍ程度）設定
してもカットオフ条件を満足させることができる。ま
た、リッジ導波路２０の両側はプロトンを注入すること
により高抵抗層１１ａが形成されているので、ｐ型電極
８から、ｐ型ＧａＡｓコンタクト層５を介して注入され
る電流が、リッジ導波路２０ａのうち高抵抗層１１ａを
除く中央部（以下、電流路という）に集中して流れる。
これによって、活性層３上で横方向に広がる電流成分を
抑制することができるので、動作電流の増大を防止する
ことができる。

【００２０】更に、リッジエッチングにマスクとして用
いたレジスト１０をそのまま用いてプロトン注入を行い
電流路を形成した後、レジスト膜１０を除去して、ｐ型
ＧａＡｓコンタクト層５とのみに導通するｐ型電極８を
形成している。すなわち、いわゆるセルフアラインでｐ
型電極とｐ型ＧａＡｓとのコンタクトが取れ、これによ
って、従来例のように、絶縁膜２１を成膜し、リッジ導
波路２０の上部にｐ型ＧａＡｓコンタクト層５とｐ型電
極８とを導通させるための開口部７を形成するプロセス
が不要となり工程の低減が図れる。このように、本実施
の形態１によれば、５μｍ程度の比較的幅の広いリッジ
導波路２０を用いて、動作電流を増大させることなく高
次モードの発生を防止でき、実用上問題のないリッジ型
半導体レーザダイオードを複雑なプロセスを用いること
無く安価に製造できる。

【００２１】尚、本実施の形態１では、ＧａＡｓ／Ａｌ
ＧａＡｓ系を用いたリッジ型半導体レーザダイオードを
用いて説明したが、本発明はこれに限らず、例えば、Ｇ
ａＩｎＰ／ＡｌＧａＩｎＰ系やＡｌＧａＩｎＮ系等の他
の材料を用いても、本実施の形態１と同様の効果が得ら
れる。

【００２２】また、以上の実施の形態１では、ｐ型Ａｌ
ＧａＡｓクラッド層４とリッジ導波路２０とにプロトン
を注入して高抵抗層１１，１１ａを形成したが、本発明
はこれに限らず、Ｓｉ等のｐ型ＡｌＧａＡｓクラッド層
４とリッジ導波路２０に対してｎ型の不純物を注入して
キャリヤを減少させ、高抵抗層１１，１１ａを形成する
ようにしてもよい。以上のように構成しても、実施の形
態１と同様の効果を有する。

【００２３】また、以上の実施の形態１では、ｎ型Ｇａ
Ａｓ基板１を用いたが、本発明はこれに限らず、ｐ型の
半導体基板を用いて各層の導電型を反転させて（ｐ型を
ｎ型にし、ｎ型をｐ型にする）構成してもよい。この場
合、クラッド層とリッジ導波路に注入するイオンは、プ
ロトン又は該クラッド層及び該リッジ導波路２０に対し
てｐ型の不純物を注入する。以上のように構成しても、
実施の形態１と同様な効果を有する。

【００２４】実施の形態２ 実施の形態１のリッジ型半導体レーザダイオードでは、
ｐ型ＡｌＧａＡｓクラッド層４とリッジ導波路２０とに
プロトン等を注入することにより、キャリヤを減少さ
せ、該注入部分に高抵抗層１１，１１ａを形成した。こ
れに対して、実施の形態２では、該注入部分にＳｉ（ｎ
型不純物）を過剰に注入することにより、高抵抗な高抵
抗層１１，１１ａに代えて、ｎ型層を形成する。以上の
ように構成することにより、ｐｎ接合層で電流を阻止す
ることができるので、実施の形態１に比較してさらに、
リッジ導波路における中央部への電流集中効果を高める
ことができる。従って、本実施の形態２によっても、５
μｍ程度の比較的幅の広いリッジ導波路２０を用いて、
動作電流を増大させることなく高次モードの発生を防止
できる。これによって、、実用上問題のないリッジ型半
導体レーザダイオードを複雑なプロセスを用いること無
く安価に製造できる。

【００２５】

【発明の効果】以上の説明から明らかなように、本発明
の第１のリッジ型半導体レーザダイオードは、半導体基
板上に形成された活性層上に、上クラッド層を介してリ
ッジ導波路が形成され、上記リッジ導波路の両側面の内
側を高抵抗化しているので、リッジ導波路における電流
の経路を狭くすることができるので、リッジ導波路の幅
を比較的広く保ったままでも、活性層上部で横方向への
電流の広がりを防止することができ、動作電流を増加さ
せることなく高次モードの発生を抑えることができる。

【００２６】また、上記第１のリッジ型半導体レーザダ
イオードにおいて、上記上クラッド層の表面から所定の
深さまで、上記イオンを注入して高抵抗化することによ
り、上記クラッド層においても電流の広がりを防止する
ことができ、より効果的に動作電流を増加させることな
く高次モードの発生を抑えることができる。

【００２７】また、上記第１のリッジ型半導体レーザダ
イオードにおいては、プロトンを注入することにより、
容易に高抵抗化することができる。

【００２８】また、上記第１のリッジ型半導体レーザダ
イオードにおいては、Ｓｉを注入することにより、容易
に高抵抗化することができる。

【００２９】また、本発明に係る第２のリッジ型半導体
レーザダイオードは、半導体基板上に形成された活性層
上に、一方の導電型の半導体からなるリッジ導波路が形
成されたリッジ型半導体レーザダイオードであって、上
記リッジ導波路の両側面から内側に、上記リッジ導波路
を構成する半導体を他方の導電型にするイオンを注入し
て、領域を他方の導電型にしているので、ｐｎ接合部で
電流を阻止することができる。これによって、リッジ導
波路における電流の経路を狭くすることができるので、
リッジ導波路の幅を比較的広く保ったままでも、活性層
上部で横方向への電流の広がりを防止することができ、
動作電流を増加させることなく高次モードの発生を抑え
ることができる。

【００３０】また、第２のリッジ型半導体レーザダイオ
ードにおいては、上記一方の導電型がｐ型である場合に
は、Ｓｉを注入することにより、容易に他方の導電型に
することができる。

【００３１】本発明に係る第１のリッジ型半導体レーザ
ダイオードの製造方法は、上記半導体層上に所定の幅の
レジスト膜を形成して、上記半導体層を所定の深さまで
エッチングして、少なくともリッジ導波路の下方の幅が
上記レジスト膜の幅より広くなるようにリッジ導波路を
形成しかつリッジ導波路の両側に上記半導体層を所定の
厚さに残すことにより上クラッド層を形成する工程と、
上記レジスト膜をそのまま用いて、上記一方の導電型の
半導体のキャリヤを減少させるイオンを上方から注入す
る工程とを含んでいるので、上記リッジ導波路の両側面
から内側に上記イオンを容易に注入することができ、容
易に高抵抗化することができる。

【００３２】また、本発明に係る第２のリッジ型半導体
レーザダイオードの製造方法は、上記半導体層上に所定
の幅のレジスト膜を形成して、上記半導体層を所定の深
さまでエッチングして、上記レジスト膜の下に少なくと
も下方の幅が上記レジスト膜の幅より広くなるようにリ
ッジ導波路を形成しかつリッジ導波路の両側に上記半導
体層を所定の厚さに残すことにより上クラッド層を形成
する工程と、上記レジスト膜をそのまま用いて、上記リ
ッジ導波路を構成する半導体を他方の導電型にするイオ
ンを上方から注入する工程とを含んでいるので、上記リ
ッジ導波路の両側面から内側に、容易に上記イオンを注
入することができ、容易に他方の導電型にすることがで
きる。

【図面の簡単な説明】

【図１】 本発明に係る実施の形態１のリッジ型半導体
レーザダイオードの構成を模式的に示す斜視図である。

【図２】 図１の実施の形態１の製造工程における、主
要な工程後のウエハを模式的に示す斜視図である。

【図３】 従来例のリッジ型半導体レーザダイオードの
製造工程における、主要な工程後のウエハを模式的に示
す斜視図（その１）である。

【図４】 従来例のリッジ型半導体レーザダイオードの
製造工程における、主要な工程後のウエハを模式的に示
す斜視図（その２）である。

【符号の説明】

１ ｎ型ＧａＡｓ基板上、２ ｎ型ＡｌＧａＡｓ下クラ
ッド層、３ 活性層、４ ｐ型ＡｌＧａＡｓ上クラッド
層、５ ｐ型ＧａＡｓ層コンタクト層、８ ｐ型電極、
９ ｎ型電極、１０ レジスト膜、２０ リッジ導波
路、１１，１１ａ高抵抗層。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に形成された活性層上に、
   上クラッド層を介してｐ型又はｎ型の一方の導電型の半
   導体からなるリッジ導波路が形成されたリッジ型半導体
   レーザダイオードであって、 上記リッジ導波路の両側面から内側に、上記一方の導電
   型の半導体のキャリヤを減少させるイオンを注入して、
   該イオンが注入された領域を高抵抗化したことを特徴と
   するリッジ型半導体レーザダイオード。
2. 【請求項２】 上記リッジ型半導体レーザダイオードに
   おいてさらに、上記上クラッド層の表面から、該上クラ
   ッド層の膜厚より小さい所定の深さまで、上記イオンを
   注入して、該イオンを注入した部分を高抵抗化した請求
   項１記載のリッジ型半導体レーザダイオード。
3. 【請求項３】 上記注入するイオンが、プロトンである
   請求項１又は２記載のリッジ型半導体レーザダイオー
   ド。
4. 【請求項４】 上記リッジ導波路を構成する半導体の導
   電型がｐ型であって、上記注入するイオンがＳｉである
   請求項１又は２記載のリッジ型半導体レーザダイオー
   ド。
5. 【請求項５】 半導体基板上に形成された活性層上に、
   上クラッド層を介してｐ型又はｎ型の一方の導電型の半
   導体からなるリッジ導波路が形成されたリッジ型半導体
   レーザダイオードであって、 上記リッジ導波路の両側面から内側に、上記リッジ導波
   路を構成する半導体を他方の導電型にするイオンを注入
   して、該イオンが注入された領域を他方の導電型にした
   ことを特徴とするリッジ型半導体レーザダイオード。
6. 【請求項６】 上記一方の導電型がｐ型であって、上記
   注入するイオンがＳｉである請求項５記載のリッジ型半
   導体レーザダイオード。
7. 【請求項７】 半導体基板上に活性層を形成する第１工
   程と、 上記形成された活性層上にｐ型又はｎ型の一方の導電型
   の半導体層を形成する第２工程と、 上記形成された半導体層上に所定の幅のレジスト膜を形
   成して、上記半導体層を所定の深さまでエッチングし
   て、少なくともリッジ導波路の下方の幅が上記レジスト
   膜の幅より広くなるようにリッジ導波路を形成しかつリ
   ッジ導波路の両側に上記半導体層を所定の厚さに残すこ
   とにより上クラッド層を形成する第３工程と、 上記レジスト膜をそのまま用いて、上記一方の導電型の
   半導体のキャリヤを減少させるイオンを上方から注入す
   る第４工程とを含み、 上記リッジ導波路の両側面から内側の、上記イオンが注
   入された領域を高抵抗化したリッジ型半導体レーザダイ
   オードの製造方法。
8. 【請求項８】 半導体基板上に活性層を形成する第１工
   程と、 上記形成された活性層上にｐ型又はｎ型の一方の導電型
   の半導体層を形成する第２工程と、 上記形成された半導体層上に所定の幅のレジスト膜を形
   成して、上記半導体層を所定の深さまでエッチングし
   て、上記レジスト膜の下に少なくとも下方の幅が上記レ
   ジスト膜の幅より広くなるようにリッジ導波路を形成し
   かつリッジ導波路の両側に上記半導体層を所定の厚さに
   残すことにより上クラッド層を形成する第３工程と、 上記レジスト膜をそのまま用いて、上記リッジ導波路を
   構成する半導体を他方の導電型にするイオンを上方から
   注入する第４工程とを含み、 上記リッジ導波路の両側面から内側の、上記イオンが注
   入された領域を他方の導電型にしたリッジ型半導体レー
   ザダイオードの製造方法。