JPH10229491A - 画素密度変換装置 - Google Patents

画素密度変換装置

Info

Publication number
JPH10229491A
JPH10229491A JP9032105A JP3210597A JPH10229491A JP H10229491 A JPH10229491 A JP H10229491A JP 9032105 A JP9032105 A JP 9032105A JP 3210597 A JP3210597 A JP 3210597A JP H10229491 A JPH10229491 A JP H10229491A
Authority
JP
Japan
Prior art keywords
line
output
line memory
input
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9032105A
Other languages
English (en)
Inventor
Yuichi Kawada
祐一 河田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP9032105A priority Critical patent/JPH10229491A/ja
Publication of JPH10229491A publication Critical patent/JPH10229491A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Editing Of Facsimile Originals (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【課題】 2本のラインメモリを用いるだけで構成で
き、しかも小さな倍率にも対応できる画素密度変換装置
を提供する。 【解決手段】 ある出力1ラインを求めるための最初の
参照ラインは、セレクタ9が入力画像信号1を選択して
ラインメモリ8に蓄積される。次に入ってくる参照ライ
ンから最後に入ってくる参照ラインの1ライン手前まで
のラインは、加算器6によりラインメモリ7の内容と加
算され、再びラインメモリ7に出力されることですべて
加算され、ラインメモリ7に蓄積される。参照する最後
のラインが入力画像信号1として入力されたとき、この
入力画像信号1、ラインメモリ7およびラインメモリ8
の出力が濃度算出部5に入力される。濃度算出部5は、
これらのデータをもとに投影法による濃度補間の演算を
行なう。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、投影法による画素
密度変換を行なう画素密度変換装置に関するものであ
る。
【0002】
【従来の技術】まず最初に、投影法による画素密度変換
のアルコリズムについて説明する。図7は、71%縮小
の場合の投影法による画素密度変換の概念図である。図
7(A)には入力画素の並びを示しており、1画素の幅
は1とする。また、入力画素の濃度は1画素目から順に
d0,d1,d2,・・・とする。図7(B)には出力
画素の並びを示しており、出力画素の幅は倍率0.71
の逆数で1.41とする。また、出力画素の濃度はO
0,O1,O2,・・・とする。
【0003】このとき、出力画素の濃度O0,O1,O
2,・・・の求め方は、図7に示すように入力画素と出
力画素を一次元の座標のように並べたときに、出力画素
と対応する部分の入力画素濃度の平均となる。例えば、
最初の出力画素O0は、入力画素の最初の画素d0に幅
1と、次の2番目の画素d1に幅0.41だけ跨ってい
る。これから、最初の出力画素の濃度O0は、 O0={(1×d0)+(0.41×d1)}×0.7
1 として求めることができる。同様にして3番目の出力画
素の濃度O2を求めると、3番目の出力画素は、3〜5
番目の入力画素に跨っているので、 O2={(0.18×d2)+(1×d3)+(0.2
3×d4)}×0.71 として求めることができる。
【0004】このような処理を、出力画像の各ライン中
の画素について行なうことにより、行方向の拡大または
縮小を行なうことができる。もちろん、列方向の画素に
ついて上述のような演算を行なうことによって、列方向
の拡大または縮小を行なうことができる。
【0005】図8は、従来の画素密度変換装置の一例を
示す構成図である。図中、41は入力画像信号、42は
ページ同期信号、43はライン同期信号、44は倍率、
45は濃度算出部、46〜50はラインメモリ、51は
出力画像信号である。ここでは説明のため、ラインメモ
リを5本用いた例を示している。
【0006】入力画像信号41は、濃度算出部45に入
力されるとともに、1段目のラインメモリ46に入力さ
れている。ラインメモリ46〜49の出力は、濃度算出
部45と次段のラインメモリ47〜50に入力され、ラ
インメモリ50の出力は濃度算出部45に入力されてい
る。ラインメモリ46〜50は、それぞれ1ライン分の
画素を保持できるだけの容量を有している。そのため、
ラインメモリ46〜50からは入力画像信号41よりも
1〜5ライン前の画像信号がそれぞれ出力される。
【0007】濃度算出部45は、入力画像信号41、各
ラインメモリ46〜50から与えられる1〜5ライン遅
延した画像信号、ページ同期信号42、ライン同期信号
43、倍率44を受け取り、上述した投影法により画素
密度変換を行なって出力画像信号50を出力する。
【0008】従来の画素密度変換装置の一例における動
作を説明する。まず、ページ同期信号42がアクティブ
になり、その後、ライン同期信号43に同期して入力画
像信号41が送られてくる。入力画像信号41は、直
接、濃度算出部45に入力されるとともに、ラインメモ
リ46〜50から1〜5ライン遅れた画像信号が入力さ
れる。このように、濃度算出部5には副走査方向に連続
した6画素が入力される。濃度算出部45では、これら
のページ同期信号42、ライン同期信号43および倍率
44をもとに、入力画像信号41、ラインメモリ46〜
50の出力を演算して、投影法による濃度演算を行なっ
て出力画像信号51として出力する。
【0009】図9は、従来の画素密度変換装置の一例に
おける濃度算出部の一例の詳細を示すブロック構成図で
ある。図中、図8と同様の部分には同じ符号を付してあ
る。21はイネーブル付加算器、22はライン同期信号
カウンタ、23は整数/小数分離部、24はイクスクル
ーシブオアノット、25は係数選択部、26はan算出
部、27−1〜27−5は係数選択セレクタ、28−1
〜28−6,30は乗算器、29は加算器である。
【0010】イネーブル付加算器21は、倍率44の逆
数を加算して行くための加算器であり、倍率44と、こ
のイネーブル付加算器21の出力がフィードバックされ
て入力されている。タイミング信号としてページ同期信
号42とライン同期信号43の論理積の信号が入力され
ており、入力画像信号41に同期して加算が行なわれ
る。また、後述するエクスクルーシブオアノット24の
出力がイネーブル信号として入力されており、加算値の
整数部とライン数が等しくないとき、加算動作が抑制さ
れるように構成されている。これは、濃度の算出に必要
とする画素数が変化する際に発生する。整数/小数分離
部23は、イネーブル付加算器21からの加算値を受
け、加算値を整数部と小数部に分離する。そして、整数
部はエクスクルーシブオアノット24へ、小数部bnは
an算出部26および乗算器28−1へ出力される。
【0011】カウンタ22は、ページ同期信号42とラ
イン同期信号43の論理積の信号が入力され、ライン同
期信号43をカウントする。これにより、入力画像信号
41のライン番号がカウンタ22から出力される。エク
スクルーシブオアノット24は、整数/小数分離部23
から出力される倍率44の逆数の積算値の整数部分と、
カウンタ22でカウントされているライン番号とを比較
するものである。比較の結果が一致していれば、イネー
ブル付加算器21のイネーブル信号をアクティブにし、
不一致ならばインアクティブにする。
【0012】係数選択部25は、イネーブル付加算器2
1からの倍率の逆数の積算値を受け取り、その値からラ
インメモリ46〜50の出力に乗算するための係数を、
それぞれ0、1、anのうちから選択する選択信号を生
成し、セレクタ27−1〜27−5に出力する。an算
出部26は、整数/小数分離部23から倍率の逆数の積
算値のうちの小数部bnを受け取るとともに、倍率44
を受け取り、(倍率−bn)を計算してその小数部an
を出力する。この小数部anは、乗算係数として用いら
れる。セレクタ27−1〜27−5は、それぞれ、係数
選択部25からの選択信号に従って、乗算器28−2〜
28−6に供給する乗算係数を選択出力する。選択する
乗算係数は、1、0、anのいずれかである。
【0013】乗算器28−1は、整数/小数分離部23
で分離された倍率の逆数の積算値の小数部分と、入力画
像信号41との積を計算する。また、乗算器28−2〜
28−6は、それぞれ、ラインメモリ46〜50の出力
と、セレクタ27−1〜27−5から出力される乗算係
数との積を計算する。加算器29は、乗算器28−1〜
28−6から出力される乗算結果を加算する。乗算器3
0は、加算器29による加算結果に倍率44を乗算し、
出力画像信号51として出力する。
【0014】ここで、入力画像信号41の値をp0、ラ
インメモリ46〜50からの遅延した画像信号の値をp
1〜p5とすると、乗算器28−1〜28−6、加算器
29、乗算器30によって、 (bn・p0+an・p1)×倍率 (bn・p0+1・p1+an・p2)×倍率 (bn・p0+1・p1+1・p2+an・p3)×倍
率 (bn・p0+1・p1+1・p2+1・p3+an・
p4)×倍率 (bn・p0+1・p1+1・p2+1・p3+1・p
4+an・p5)×倍率 のいずれかが計算されて出力される。いずれの計算が行
なわれるかは倍率44に依存し、係数選択部25が乗算
係数を制御することによって実現される。
【0015】図10は、従来の画素密度変換装置の動作
の一例を説明するためのタイミングチャートである。図
10に示すタイミングチャートを用い、図9に示す濃度
算出部の動作の一例を説明する。なお、図10において
は、21%縮小時の動作を示している。図10(A)は
ページ同期信号42を示し、図10(B)はライン同期
信号43を示している。図10(C)はカウンタ22の
内容を示し、図10(D)は、イネーブル付加算器21
から出力される倍率44の逆数の積算値を示している。
図10(E)は、エクスクルーシブオアノット24から
出力され、イネーブル付加算器21に入力されるイネー
ブル信号を示している。この信号はHレベルでアクティ
ブである。図10(F),(G)は、それぞれ小数b
n,anの値を示している。
【0016】図10(H)は入力画像信号41を示し、
図10(I)〜(M)は、それぞれ、ラインメモリ46
〜50の出力を示している。ここで、d0〜d9はそれ
ぞれのラインにおけるある画素の濃度を示している。図
10(N)は、出力画像信号50を示している。なお、
説明のため、図10の最下部に括弧付数字を付してお
り、タイミングはこの数字によって特定することにす
る。
【0017】図9のイネーブル付加算器21は、ページ
同期信号42がアクティブになってからのライン同期信
号43の立ち上がりに同期して、イネーブル信号がアク
ティブならば倍率44の逆数を図10(D)に示すよう
に加算して行く。ここでは倍率44が0.21であるの
で、その逆数である4.76が加算されて行く。また、
同時にカウンタ22において、ページ同期信号42がア
クティブになってからのライン同期信号43の数を、図
10(C)に示すようにカウントする。
【0018】イネーブル付加算器21の出力を、整数/
小数分離部23により整数部と小数部bnに分離する。
例えば、タイミング(1)では、倍率44の逆数の加算
値4.76を4と0.76に分離する。整数部はカウン
タ22の出力とともにエクスクルーシブオアノット24
により比較して、比較結果をイネーブル付加算部21へ
のイネーブル信号とする。イネーブル信号は、図10
(E)に示すように比較結果が一致していればアクティ
ブ、不一致ならばインアクティブにする。例えば、タイ
ミング(1)では整数部が4、カウンタ22の出力が1
であるので、イネーブル信号はインアクティブとなる。
また、タイミング(4)では、整数部が4、カウンタ2
2の出力が4であるので、イネーブル信号はアクティブ
となる。
【0019】整数/小数分離部23で分離された小数部
bnは図10(F)に示すように変化する。この小数部
bnおよび倍率44から、an算出部26により(倍率
−bn)の小数部anを求める。この値が図10(G)
に示されている。
【0020】カウンタ22の出力および倍率44から、
係数選択部25により乗算器28−2〜28−6への係
数を選択する信号をセレクタ27−1〜27−5に入力
し、セレクタの出力をan、1、0の中から選択する。
この係数の選択は、図10(D)に示す倍率44の逆数
の積算値によって決める。もし、図10(D)の整数部
の増加が4ならば、出力画素濃度を求めるのに必要な入
力画素数は5つになり、図10(D)の整数部の増加が
5ならば、出力画素濃度を求めるのに必要な入力画素数
は6つになる。もし、必要な入力画素数が5つであれ
ば、入力画像信号41への乗算係数は図10(F)に示
す小数部bnであり、ラインメモリ46〜48の出力へ
の乗算係数は1であり、ラインメモリ49の出力への乗
算係数は図10(G)に示す小数anとなり、残りのラ
インメモリ50への乗算係数は0である。もし必要な入
力画素数が6つであれば、入力画像信号41への乗算係
数は図10(F)に示す小数部bnであり、ラインメモ
リ46〜49の出力への乗算係数は1となり、ラインメ
モリ50の出力への乗算係数は図10(G)に示す小数
anとなる。
【0021】乗算器28−1は、入力画像信号41と小
数bnの乗算を、乗算器28−2〜28−6は、それぞ
れラインメモリ46〜48の出力とセレクタ27−1〜
27−5の出力の乗算を行なう。乗算器28−1〜28
−6の出力結果を加算器29により加算して、その加算
結果と倍率44を乗算器30により乗算することによ
り、投影法による濃度算出を行なう。
【0022】例えば、タイミング(5)では、係数選択
部25はセレクタ27−1〜27−3に対して1を選択
する選択信号を出力し、セレクタ27−4に対してan
算出部26の出力を選択する選択信号を出力し、セレク
タ27−5に対しては0を選択する選択信号を出力す
る。これにより、乗算器28−1で入力画像信号1の値
d4と小数bnの乗算を行ない、乗算器28−2〜28
−4でラインメモリ46〜48の出力であるd3〜d1
と1との乗算を行なう。さらに乗算器28−5でライン
メモリ49の出力であるd0と小数anとの乗算を行な
う。乗算器28−6では、係数が0であるので演算結果
は0である。そのため、加算器29で実質的に乗算器2
8−1〜28−5の演算結果が加算され、乗算器30で
倍率44が乗算されて、 {(bn・d4+d3+d2+d1+an・d0)×倍
率} の計算が行なわれ、出力画像信号O0が生成される。
【0023】また、例えば、タイミング(10)では、
係数選択部25はセレクタ27−1〜27−4に対して
1を選択する選択信号を出力し、セレクタ27−5に対
してan算出部26の出力を選択する選択信号を出力す
る。これにより、乗算器28−1で入力画像信号41の
値d9と小数bnの乗算を行ない、乗算器28−2〜2
8−5では係数が1であるので実質的にラインメモリ4
6〜49の出力d8〜d5がそのまま演算結果となり、
乗算器28−6ではラインメモリ50の出力d4と小数
anとの乗算を行なう。加算器29で乗算器28−1〜
28−6の演算結果が加算され、乗算器30で倍率が乗
算されて、 {(bn・d9+d8+d7+d6+d5+an・d
4)×倍率} の計算が行なわれ、図10(N)に示すように出力画像
信号O2が生成される。
【0024】上述の例では21%の縮小処理であるの
で、入力画像信号41のラインを含め、必要とするライ
ン数は5〜6ラインである。ところが、投影法により画
素密度変換を行なう場合、倍率が小さくなればなるほ
ど、参照するライン数が多くなり、参照するラインを保
持しておくための多くのラインメモリが必要となる。そ
のため、装置が大規模になるという問題があった。ある
いは、従来の投影法を用いた画素密度変換装置ではあま
り小さな倍率が許容されていなかった。例えば特開平3
−11475号公報などでは、小さな倍率の場合には投
影法以外の他の方法を用いて対応していた。
【0025】
【発明が解決しようとする課題】本発明は、上述した事
情に鑑みてなされたもので、2本のラインメモリを用い
るだけで構成でき、しかも小さな倍率にも対応できる画
素密度変換装置を提供することを目的とするものであ
る。
【0026】
【課題を解決するための手段】請求項1に記載の発明
は、入力される複数ラインの画素を参照して投影法によ
り画素密度変換を行なう画素密度変換装置において、参
照するラインのうちはじめに入力されるラインを蓄積す
る第1のラインメモリと、濃度算出時には参照するライ
ンのうち2番目に入力されるラインから最後に入力され
るラインの1ライン手前までの積算値を蓄積する第2の
ラインメモリと、参照するラインのうちの最後に入力さ
れるラインと前記第1のラインメモリから出力されるラ
インと前記第2のラインメモリから出力される積算値を
もとにページ同期信号およびライン同期信号および倍率
に従って出力画素の濃度を求める濃度算出手段を有して
いることを特徴とするものである。
【0027】請求項2に記載の発明は、請求項1に記載
の画素密度変換装置において、さらに、入力されるライ
ンと前記第2のラインメモリの出力を加算する加算手段
を有し、該加算手段の出力を前記第2のラインメモリに
蓄積させることによって、濃度算出時までに参照するラ
インのうち2番目に入力されるラインから最後に入力さ
れるラインの1ライン手前までの積算値を第2のライン
メモリに蓄積させることを特徴とするものである。
【0028】請求項3に記載の発明は、請求項2に記載
の画素密度変換装置において、前記第2のラインメモリ
は、前記積算値の最大有効桁数よりも少ない桁数で構成
されており、前記加算手段の加算結果の桁数を前記第2
のラインメモリの桁数に調整して前記第2のラインメモ
リに入力する第1の桁数調整手段と、前記第2のライン
メモリからの出力を正規の桁数に戻す第2の桁数調整手
段を有していることを特徴とするものである。
【0029】請求項4に記載の発明は、請求項3に記載
の画素密度変換装置において、前記第1の桁数調整手段
および前記第2の桁数調整手段は、加算するライン数に
応じて調整する桁数を変化させることを特徴とするもの
である。
【0030】
【発明の実施の形態】図1は、本発明の画素密度変換装
置の第1の実施の形態を示す構成図である。図中、1は
入力画像信号、2はページ同期信号、3はライン同期信
号、4は倍率、5は濃度算出部、6は加算器、7,8は
ラインメモリ、9はセレクタ、10は出力画像信号であ
る。上述の例のように、例えば21%縮小を行なう際に
は、出力画素の値は入力画素d0〜d4あるいはd0〜
d5および倍率を用いて、 {(bn・d4+d3+d2+d1+an・d0)×倍
率} {(bn・d5+d4+d3+d2+d1+an・d
0)×倍率} のように計算される。ここで、(d3+d2+d1)お
よび(d4+d3+d2+d1)の部分は単なる加算を
行なっているのみである。この加算部分の計算を加算器
6およびラインメモリ7によって実現している。また、
d0をラインメモリ8に保持するように構成している。
なお、d4またはd5は、入力画像信号1として入力さ
れるラインである。
【0031】加算器6は、ラインメモリ7の出力と入力
画像信号1とを加算し、再びラインメモリ7に格納す
る。このとき、ある1ラインを求めるための参照ライン
のうち2番目に入ってくる参照ラインから最後に入って
くる参照ラインの1ライン手前までを足しこんだものを
ラインメモリ7に蓄積するように制御を行なう。例え
ば、濃度算出部5で出力画像信号の計算を行なっている
タイミングではラインメモリ7の出力との加算はしな
い。
【0032】加算器6による加算の過程で、加算するラ
イン数によって桁数が変化する。例えば入力画像信号が
8bitのデータである場合、2ラインの加算を行なう
と最大で9bit、4ラインの加算では最大で10bi
tの数値となる。加算器6は、許容する最小の倍率に応
じた桁数の数値の演算が可能なように構成されている。
また、この第1の実施の形態ではラインメモリ7は許容
する最小の倍率に応じたライン数の加算結果が格納でき
るだけのbit幅を有しているものとする。
【0033】ラインメモリ8は、係数anが掛けられる
d0のラインを保持する。しかし、このd0のライン
は、例えば21%縮小の場合には4ライン前あるいは5
ライン前のデータである。セレクタ9は、ある出力1ラ
インを求めるための参照ラインのうち最も早く入ってく
るラインをセレクトしラインメモリ2に格納する。例え
ば濃度算出部5で出力画像信号の計算を行なっているタ
イミングで入力画像信号1を選択してラインメモリ8に
出力し、その他のタイミングではラインメモリ8の出力
を選択してそのままラインメモリ8に格納させることが
できる。なお、ラインメモリ8に係数anが掛けられる
ラインが保持され、その後濃度算出部5で利用されるま
での間、シフト動作が停止できる場合にはセレクタ9は
不要である。
【0034】本発明の画素密度変換装置の第1の実施の
形態における動作の一例の概略を説明する。まずページ
同期信号2がアクティブになり、その後ライン同期信号
3に同期して入力画像信号1が入ってくる。ある出力1
ラインを求めるための最初の参照ラインはセレクタ9に
よりラインメモリ8に蓄積される。次に入ってくる参照
ラインから最後に入ってくる参照ラインの1ライン手前
までのラインは、加算器6によりラインメモリ7の内容
と加算され、再びラインメモリ7に出力される。これに
よって、ラインメモリ8に蓄積されたラインの次のライ
ンから参照する最後のラインの1ライン手前までのライ
ンをすべて足しこんだ値がラインメモリ7に蓄積され
る。
【0035】参照する最後のラインが入力画像信号1と
して入力されたとき、この入力画像信号1、前記2つの
ラインメモリ7およびラインメモリ8の出力が濃度算出
部5に入力される。濃度算出部5は、送られてきたこれ
らのデータをもとに投影法による濃度補間の演算を行な
う。この間、セレクタ9は入力画像信号1を選択してラ
インメモリ8に送る。またラインメモリ7では加算値の
出力とともにクリアしてゆく。ラインメモリ7のクリア
は例えば加算器6から0を送ったり、あるいはラインメ
モリ7の入力に0が与えられるように制御することによ
って行なうことができる。
【0036】図2は、本発明の画素密度変換装置の第1
の実施の形態における濃度算出部の一例を示す構成図で
ある。図中、図1および図9と同様の部分には同じ符号
を付して説明を省略する。本発明の第1の実施の形態に
示した構成では、係数anを乗算するラインはラインメ
モリ8から送られ、係数として1を乗算していたライン
についてはすべて加算されてラインメモリ7から送られ
てくる。そのため、ラインメモリ7の出力には乗算器は
設けていない。また、ラインメモリ8には常に係数an
を供給すればよいため、セレクタ27およびセレクタに
係数を選択させていた係数選択部25を不要とし、an
算出部26の出力を直接、乗算器28−2に入力して、
ラインメモリ8の出力と係数anとの乗算を行なってい
る。加算器29は、乗算器28−1の出力、ラインメモ
リ7の出力、および、乗算器28−2の出力を加算し、
乗算器30に送る。乗算器30では、加算器29の出力
と倍率4とを乗算し、出力画素信号10として出力す
る。これによって、例えばp0〜pmのmラインの画素
から出力画素を計算する場合、ラインメモリ7の出力は
Σi=2 m-1pi、ラインメモリ8の出力はp0、入力画像
信号1はpmであるので、 (bn・pm+Σi=2 m-1pi+an・p0)×倍率 が計算されて出力画像信号10として出力される。
【0037】このように、本発明では、入力されるデー
タが常に3つしかなく、乗算器は2つでよく、また、各
乗算器に乗算係数を送っていたセレクタやセレクタに係
数を選択させるための係数選択部が不要である。そのた
め、例えば従来の図9に示した構成と比較して格段に構
成を簡素化することができる。しかも小さい倍率につい
ても対応でき、ハードウェアの変更などは不要である。
【0038】図3は、本発明の画素密度変換装置の第1
の実施の形態における動作の一例を説明するためのタイ
ミングチャートである。図3に示すタイミングチャート
を用い、図2に示す濃度算出部の動作の一例を説明す
る。なお、図3においては、上述の図10と同様、21
%縮小時の動作を示している。図3(A)〜(H)は図
10(A)〜(H)と同様である。図3(I)はライン
メモリ7の出力を示し、図3(J)はラインメモリ8の
出力を示す。図3(K)は図10(N)と同様、出力画
像信号を示している。
【0039】イネーブル付加算器21においてページ同
期信号2がアクティブになってからのライン同期信号3
の立ち上がりに同期して、イネーブル信号がアクティブ
ならば倍率4の逆数を図3(D)に示すように加算して
いく。また同時にカウンタ22において、ページ同期信
号2がアクティブになってからのライン同期信号3の数
を、図3(C)に示すようにカウントする。イネーブル
付加算器21の出力を整数/小数分離部23により整数
部と小数部bnに分離する。整数部とカウンタ22の出
力とをイクスクルーシブオアノット24により比較し
て、一致していればイネーブル付加算器21へのイネー
ブル信号をアクティブに、一致していなければインアク
ティブにする。イネーブル付加算器21へのイネーブル
信号は図3(E)に示されている。また、整数/小数分
離部23で分離された小数部bnはan算出部26に入
力され、an算出部26においてこの小数部bnおよび
倍率4から(倍率−bn)の小数部anを求める。
【0040】まずタイミング(1)において入力画像信
号1としてd0が入力されると、セレクタ9はこれを選
択してラインメモリ8に蓄積させる。また、ラインメモ
リ7についてはクリア動作が行なわれる。タイミング
(2)では入力画像信号1としてd1が入力される。こ
の時にはラインメモリ8からはd0が出力されるが、セ
レクタ9は入力画像信号1を選択せず、ラインメモリ8
の出力を選択してラインメモリ8に戻す。これによって
ラインメモリ8にはd0がそのまま保持される。また、
加算器6はラインメモリ7の出力と入力画像信号1とを
加算してラインメモリ7に保持させるが、この時点での
ラインメモリ7の内容はクリアされているので、ライン
メモリにはd1が格納される。
【0041】タイミング(3)ではラインメモリ8はそ
のままd0を保持する。また、ラインメモリ7はd1を
出力するので、加算器6は入力画像信号1として入力さ
れるd2と加算してd1+d2をラインメモリ7に格納
する。
【0042】次のタイミング(4)においてもラインメ
モリ8はそのままd0を保持するとともに、加算器6は
入力画像信号1として入力されるd3とラインメモリ7
の出力であるd1+d2を加算してd1+d2+d3を
ラインメモリ7に格納する。また、このタイミングで整
数/小数分離部23から出力される倍率の逆数の加算値
の整数部とラインカウンタ22の値とが等しくなる。そ
のため加算イネーブル信号がアクティブとなり、イネー
ブル付加算器21、整数/小数分離部23、an算出部
26が上述のように動作するが、更新前のbn,anが
それぞれ加算器28−1,28−2に保持される。
【0043】タイミング(5)において、入力画像信号
1としてd4が、ラインメモリ7からd1+d2+d3
が、ラインメモリ8からd0がそれぞれ入力される。入
力画像信号1が入力される乗算器28−1には、乗算係
数として整数/小数分離部23で分離された小数部bn
が入力されており、bn・d4が計算される。また、ラ
インメモリ2の出力が入力される乗算器28−2には、
乗算係数としてan算出部26で算出された(倍率−b
n)の小数部anが入力されており、an・d0が計算
される。加算器29では、乗算器28−1の出力である
bn・d4と、乗算器28−2の出力であるan・d0
と、参照ラインの2番目から最後の参照ラインの1ライ
ン手前までを足しこんだラインメモリ7の出力であるd
1+d2+d3を全て加算する。最後に加算器29によ
る加算結果を乗算器30で倍率4と乗算することにより
投影法による濃度算出を行なう。すなわち、 (an・d0+d1+d2+d3+bn・d4)×倍率 が計算されて出力画像信号10としてO0が出力され
る。
【0044】また、タイミング(5)では、次の濃度算
出のための先頭ラインとなるd4をセレクタ9が選択し
てラインメモリ8に蓄積させるとともに、ラインメモリ
7のクリアが行なわれる。同様にしてタイミング(6)
〜(9)ではラインメモリ8はd4をそのまま保持し、
ラインメモリ7は加算器6による加算結果を順次保持す
る。そしてタイミング(9)で加算イネーブル信号がア
クティブとなるので、タイミング(10)において入力
画像信号1として入力されるd9とbnの乗算、ライン
メモリ8から出力されるd4とanの乗算が行なわれる
とともに、これらの乗算結果とラインメモリ7から出力
されるd5+d6+d7+d8の積算値との和が加算器
29で計算され、さらに乗算器30で倍率4との乗算が
行なわれ、出力画像信号10としてO1が出力される。
以下、同様に処理が行なわれてゆき、画素密度変換が行
なわれる。
【0045】このように、同じ倍率で参照するラインが
異なっても、加算するライン数が異なるだけで同じ構成
によって画素密度変換が行なわれる。同様に、倍率が異
なっても加算するライン数が違うだけで、同様の構成に
よって画素密度変換を行なうことができる。従来では小
さい倍率では参照するライン数が多くなるので多くのラ
インメモリが必要とされたが、本発明では倍率が小さく
ても同じ構成で画素密度変換を行なうことができる。
【0046】図4は、本発明の画素密度変換装置の第2
の実施の形態を示す構成図である。図中、図1と同様の
部分には同じ符号を付して説明を省略する。11、12
はビット調整部である。上述の第1の実施の形態におい
て説明したように、加算器6による演算結果は入力画像
信号1の桁数よりも多くなる可能性がある。上述の第1
の実施の形態では増加する桁数を見越してラインメモリ
7を構成した。このような構成では、小さい倍率にも適
用可能に構成しようとするとラインメモリ7のビット幅
を大きくしなければならない。そのため、装置が大型化
したり、市販されている製品を利用することができない
などの不具合がある。この第2の実施の形態ではライン
メモリ7として例えばラインメモリ8と同じビット幅の
ラインメモリを用いることができる。例えば入力画像信
号1が8ビットのとき、2ラインの加算では9ビット、
4ラインの加算では10ビットが必要となる。この実施
の形態では、ラインメモリ7として8ビット幅のものを
用いる。
【0047】上述のように加算器6の演算結果は入力画
像信号1のビット幅よりも多くなる可能性がある。ビッ
ト調整部11は、加算器6の演算結果をラインメモリ7
のビット幅に調整する機能を有する。例えばラインメモ
リ7に4ライン分の積算値まで格納する場合には、下位
2ビットを切り捨てる。これによって例えば最大10ビ
ットの演算結果を8ビットに調整し、ラインメモリ7に
蓄積させることができる。
【0048】一方、ラインメモリ7に蓄積されているビ
ット調整されたデータは、そのまま加算器6や図2に示
す加算器29に入力したのでは桁数が合っていないため
に有効な加算が行なえない。そのため、ビット調整部1
2は、ラインメモリ7に蓄積されているビット調整され
たデータをもとの桁数に戻す。例えばビット調整部11
で下位2ビットを切り捨てた場合には、下位2ビットを
付加し、もとのビット数に戻して加算器6や図2に示す
加算器29に入力する。これによって、加算器6や加算
器29において有効な加算演算を行なうことができる。
【0049】具体例として入力画像信号1が8ビット、
ラインメモリ7も8ビット幅であるものとし、4ライン
まで積算を許すものとしてビット調整部11,12では
2ビットの調整を行なうとする。加算器6は、8ビット
の入力画像信号1と、ビット調整部12で調整された1
0ビット以内の画像信号とを加算する。4ラインまでの
積算では、加算結果は10ビット以内である。ビット調
整部11では、加算器6による加算結果から下位2ビッ
トを切り捨て、ラインメモリ7に蓄積させる。ラインメ
モリ7から出力される8ビットの画像信号は、ビット調
整部12で下位に2ビット付加され、10ビットの画像
信号として加算器6および濃度算出部5に出力される。
このようにして8ビット幅のラインメモリ7を用いて最
大10ビットの積算値を近似的に保持させている。
【0050】ビット調整部11において調整するビット
数は、この第2の実施の形態では固定としている。その
ビット数は取り扱う最小の倍率によって決定される参照
ライン数に応じて設定すればよい。また、調整方法は、
結線時に切り捨てるビット数の配線を省略したり、ビッ
トシフト演算を行なったり、あるいは除算によって調整
してもよい。ビット調整部12は、ビット調整部11に
おける調整方法の逆の調整を行なえばよい。単なるビッ
トの付加を行なう場合、付加するビットの値は任意であ
る。なお、このようなビット調整によって複数ラインの
積算値の精度が低下するが、下位の数ビットであれば画
質上それほど問題になることはない。
【0051】図5は、本発明の画素密度変換装置の第3
の実施の形態を示す構成図、図6は、同じく濃度算出部
の一例を示す構成図である。図中の符号は図1、図2、
図4と同様である。31はデコーダである。上述の第2
の実施の形態では、ビット調整部11,12において調
整するビット数は固定としたが、この第3の実施の形態
では、調整するビット数を可変とした例を示す。
【0052】例えば21%縮小時には、図3に示したタ
イミングチャートからもわかるように、濃度算出の際に
は5ラインあるいは6ラインが参照される。このうちの
1ラインは入力画像信号1であり、もう1ラインはライ
ンメモリ8の出力である。ラインメモリ7による積算は
3〜4ラインである。このライン数は、加算イネーブル
が出力されるまでの間隔、すなわち倍率4の逆数の加算
値の整数部の前回の値との差分から求めることができ
る。例えばタイミング(10)で濃度を算出する際に
は、タイミング(5)〜(9)の時の倍率の逆数の加算
値「9.52」の整数部「9」と、その前の倍率の逆数
の加算値「4.76」の整数部「4」との差分「5」
が、ラインメモリ7およびラインメモリ8から供給され
るライン数である。ラインメモリ7に蓄積される積算ラ
イン数は1を減じた「4」ラインとなる。すなわちタイ
ミング(9)までにラインメモリ7には4ライン分の画
像信号が積算されて蓄積されることになる。4ラインの
加算では、加算結果は最大で2ビット増加するので、ビ
ット調整部11,12では2ビットの調整を行なえばよ
いことになる。
【0053】図6に示すデコーダ31は、整数/小数分
離部23から出力される整数部の値をラッチし、値が変
化した際に上述のようにして調整すべきビット数を算出
して出力する。このデコーダ31から出力される調整ビ
ット数は、図5に示すようにビット調整部11,12に
入力されている。ビット調整部11,12は、濃度算出
部5内のデコーダ31から出力される調整ビット数に応
じたビット調整を行なう。すなわちビット調整部11で
は、デコーダ31から渡される調整ビット数だけ、加算
器6から出力される加算結果の下位ビットを切り捨て
る。また、ビット調整部12では、デコーダ31から渡
される調整ビット数だけ、シフトレジスタ7からの出力
に対して下位にビットを付加して加算器6および加算器
29に渡す。このようにして、加算するライン数に応じ
たビット調整が可能になる。
【0054】例えば35%の縮小を行なう場合、濃度算
出のために参照するライン数は3〜4ラインであり、シ
フトレジスタ7に積算されるライン数は1〜2ラインで
ある。この場合には、例えば加算を要しない1ラインの
画像信号のみをシフトレジスタ7に蓄積する際にはビッ
ト調整を行なわず、2ラインの画像信号の積算値をシフ
トレジスタ7に蓄積する際にはビット調整部11,12
は1ビットの調整を行なうように動作する。また、21
%の縮小を行なう場合には、濃度算出のための参照ライ
ン数は5〜6ラインであり、シフトレジスタ7に積算さ
れるライン数は3〜4ラインである。この場合には、ビ
ット調整部11,12は2ビットの調整を行なうように
動作する。
【0055】このように、積算するライン数が少ない場
合には調整ビット数を少なくして積算値の精度をなるべ
く保ち、逆に積算するライン数が多い場合には調整ビッ
ト数を多くすることで小さい倍率にも対応することがで
き、倍率に応じて可能な精度で適応的に積算値を保持す
ることが可能になる。
【0056】
【発明の効果】以上の説明から明らかなように、本発明
によれば、投影法を用いて画素密度変換を行なう場合、
倍率にかかわらず、用いるラインメモリは2本のみなの
で、回路規模を小さくすることができる。また、濃度算
出前に投影法の加算を行なっているため、濃度算出手段
の中の乗算器および加算器の回路規模の削減もできる。
このように全体として回路規模を小さくすることがで
き、しかも小さい倍率についても対応可能な画素密度変
換装置を得ることができるという効果がある。
【図面の簡単な説明】
【図1】 本発明の画素密度変換装置の第1の実施の形
態を示す構成図である。
【図2】 本発明の画素密度変換装置の第1の実施の形
態における濃度算出部の一例を示す構成図である。
【図3】 本発明の画素密度変換装置の第1の実施の形
態における動作の一例を説明するためのタイミングチャ
ートである。
【図4】 本発明の画素密度変換装置の第2の実施の形
態を示す構成図である。
【図5】 本発明の画素密度変換装置の第3の実施の形
態を示す構成図である。
【図6】 本発明の画素密度変換装置の第3の実施の形
態における濃度算出部の一例を示す構成図である。
【図7】 71%縮小の場合の投影法による画素密度変
換の概念図である。
【図8】 従来の画素密度変換装置の一例を示す構成図
である。
【図9】 従来の画素密度変換装置の一例における濃度
算出部の一例の詳細を示すブロック構成図である。
【図10】 従来の画素密度変換装置の動作の一例を説
明するためのタイミングチャートである。
【符号の説明】
1…入力画像信号、2…ページ同期信号、3…ライン同
期信号、4…倍率、5…濃度算出部、6…加算器、7,
8…ラインメモリ、9…セレクタ、10…出力画像信
号、11,12…ビット調整部、21…イネーブル付加
算器、22…ライン同期信号カウンタ、23…整数/小
数分離部、24…イクスクルーシブオアノット、25…
係数選択部、26…an算出部、27−1〜27−5…
係数選択セレクタ、28−1〜28−6,30…乗算
器、29…加算器、31…デコーダ。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 入力される複数ラインの画素を参照して
    投影法により画素密度変換を行なう画素密度変換装置に
    おいて、参照するラインのうちはじめに入力されるライ
    ンを蓄積する第1のラインメモリと、濃度算出時には参
    照するラインのうち2番目に入力されるラインから最後
    に入力されるラインの1ライン手前までの積算値を蓄積
    する第2のラインメモリと、参照するラインのうちの最
    後に入力されるラインと前記第1のラインメモリから出
    力されるラインと前記第2のラインメモリから出力され
    る積算値をもとにページ同期信号およびライン同期信号
    および倍率に従って出力画素の濃度を求める濃度算出手
    段を有していることを特徴とする画素密度変換装置。
  2. 【請求項2】 さらに、入力されるラインと前記第2の
    ラインメモリの出力を加算する加算手段を有し、該加算
    手段の出力を前記第2のラインメモリに蓄積させること
    によって、濃度算出時までに参照するラインのうち2番
    目に入力されるラインから最後に入力されるラインの1
    ライン手前までの積算値を第2のラインメモリに蓄積さ
    せることを特徴とする請求項1に記載の画素密度変換装
    置。
  3. 【請求項3】 前記第2のラインメモリは、前記積算値
    の最大有効桁数よりも少ない桁数で構成されており、前
    記加算手段の加算結果の桁数を前記第2のラインメモリ
    の桁数に調整して前記第2のラインメモリに入力する第
    1の桁数調整手段と、前記第2のラインメモリからの出
    力を正規の桁数に戻す第2の桁数調整手段を有している
    ことを特徴とする請求項2に記載の画素密度変換装置。
  4. 【請求項4】 前記第1の桁数調整手段および前記第2
    の桁数調整手段は、加算するライン数に応じて調整する
    桁数を変化させることを特徴とする請求項3に記載の画
    素密度変換装置。
JP9032105A 1997-02-17 1997-02-17 画素密度変換装置 Pending JPH10229491A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9032105A JPH10229491A (ja) 1997-02-17 1997-02-17 画素密度変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9032105A JPH10229491A (ja) 1997-02-17 1997-02-17 画素密度変換装置

Publications (1)

Publication Number Publication Date
JPH10229491A true JPH10229491A (ja) 1998-08-25

Family

ID=12349629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9032105A Pending JPH10229491A (ja) 1997-02-17 1997-02-17 画素密度変換装置

Country Status (1)

Country Link
JP (1) JPH10229491A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7305219B2 (en) 2001-01-24 2007-12-04 Nec Corporation Portable radio terminal and AFC control method
JP2012120026A (ja) * 2010-12-02 2012-06-21 Nippon Telegr & Teleph Corp <Ntt> 変換装置および変換方法
JP2012165237A (ja) * 2011-02-08 2012-08-30 Nippon Telegr & Teleph Corp <Ntt> 変換装置および変換方法
JP2017509961A (ja) * 2014-01-29 2017-04-06 レイセオン カンパニー サブピクセルオフセットを有する電子ズーム方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7305219B2 (en) 2001-01-24 2007-12-04 Nec Corporation Portable radio terminal and AFC control method
US7606545B2 (en) 2001-01-24 2009-10-20 Nec Corporation Portable radio terminal and AFC control method
JP2012120026A (ja) * 2010-12-02 2012-06-21 Nippon Telegr & Teleph Corp <Ntt> 変換装置および変換方法
JP2012165237A (ja) * 2011-02-08 2012-08-30 Nippon Telegr & Teleph Corp <Ntt> 変換装置および変換方法
JP2017509961A (ja) * 2014-01-29 2017-04-06 レイセオン カンパニー サブピクセルオフセットを有する電子ズーム方法

Similar Documents

Publication Publication Date Title
US5444835A (en) Apparatus and method for forming a composite image pixel through pixel blending
JP2945487B2 (ja) 行列乗算器
US20020082716A1 (en) Image processing apparatus
EP0508476B1 (en) Apparatus for detecting relative motion between contents of successive fields of a video signal
JPH10229491A (ja) 画素密度変換装置
US4750144A (en) Real time pipelined system for forming the sum of products in the processing of video data
US6304133B1 (en) Moving average filter
US20050013505A1 (en) Shading correction apparatus, shading correction method, interpolation operation apparatus and interpolation operation method for use in shading correction apparatus and an applied apparatus thereof
US5812203A (en) Deflickering and scaling scan converter circuit
US5739871A (en) Automatic high-luminance compression method and circuit adopting the same
JP4156538B2 (ja) 行列演算装置
JPH1117931A (ja) 画素密度変換装置
US5905660A (en) Discrete cosine transform circuit for processing an 8×8 block and two 4×8 blocks
JPH09200503A (ja) 画素密度変換装置
JP4766288B2 (ja) 情報処理装置
JPH10210255A (ja) 画像処理装置
JP3261729B2 (ja) 直線補間方法及びその回路
JP3120435B2 (ja) ディジタル演算回路
JP2633165B2 (ja) 分散算術を用いる演算装置
KR100484158B1 (ko) 영상신호 처리 시스템에 있어서 수직 다운 스케일링 장치및 방법
US20030174250A1 (en) Digital signal processor and digital signal processing method
JPH06152330A (ja) ディジタルフィルター
JPS60254372A (ja) 積和演算装置
CN119107220A (zh) 图像数据处理方法、系统、芯片和存储介质
JPH0883167A (ja) 乱数発生回路