JPH1023024A

JPH1023024A - Ａｔｍ交換装置およびその方法

Info

Publication number: JPH1023024A
Application number: JP8173598A
Authority: JP
Inventors: Yoshiyuki Kunito; 義之國頭
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-07-03
Filing date: 1996-07-03
Publication date: 1998-01-23
Also published as: US6075786A; EP0817438A2; KR980013125A

Abstract

(57)【要約】【課題】連続的なＡＴＭセルの列に制御用のデータを挿
入することなく、ルーティング処理等を実行する。【解決手段】入力コントロール部４２０は、入出力イン
ターフェース４４０ａ〜４４０ｄが受け入れたＡＴＭセ
ルに、このＡＴＭセルがいずれの入出力インターフェー
スから入力されたかを示す入力ポート識別子をＨＥＣと
して付加する。アドレス翻訳メモリ部４２４は、ＡＴＭ
セルのＶＰＩ／ＶＣＩおよび入力ポート識別子に基づい
てテーブルを検索し、新たなＶＰＩ’／ＶＣＩ’および
ルーティング情報を生成する。ＶＰＩ’／ＶＣＩ’は元
のＶＰＩ／ＶＣＩに入れ替えられ、ルーティング情報は
ＡＴＭセルにＨＥＣとして付加される。出力コントロー
ル部４２６は、ルーティング情報に基づいて、ＡＴＭセ
ルを入出力インターフェース４４０ａ〜４４０ｄに割り
当てる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＡＴＭ交換装置、
および、ＡＴＭ交換装置におけるＡＴＭ交換方法に関す
る。

【０００２】

【従来の技術および発明が解決しようとする課題】映像
データ、音声データおよび情報処理用データ等、複数の
種類のデータを所定のパケットに収容し、一括して交換
・伝送する通信方式として、非同期伝送モード(ATM ; a
synchronous transfer mode)方式がある。このＡＴＭ方
式でマルチメディア情報を伝送する情報ネットワークと
一般家庭内の複数のマルチメディア機器とを、各家庭に
導入した安価なＡＴＭ方式の交換機（ＡＴＭ交換機）を
介して接続し、高度なマルチメディア情報サービスを提
供することが考えられている。

【０００３】ＡＴＭ方式においては、データは５３バイ
トのＡＴＭセルを単位として伝送され、交換処理もＡＴ
Ｍセルに行われることが多い。ここで、ＡＴＭ交換機に
おいて、例えば、ＡＴＭ交換機のルーティング処理部に
ＡＴＭセルを受け入れた入力ポートを通知するために、
ＡＴＭセルに入力ポートの識別子を付加する場合、ある
いは、輻輳制御・優先制御処理部に、これらの制御の対
象となるＡＴＭセルを通知するために、ＡＴＭセルに輻
輳制御・優先制御用の識別子を付加する場合には、ＡＴ
Ｍセルの間に制御用のデータをシリアルに挿入する必要
が生じることがある。

【０００４】また、例えば、映像データを収容したＡＴ
Ｍセルの交換といった、実時間的かつ高速な交換処理を
行う場合、ＡＴＭ交換機は、ＡＴＭセルを連続的に処理
することを要求される場合がある。しかしながら、連続
的なＡＴＭセルの列に、さらに、制御用のデータを挿入
すると、データ長が長くなって処理が難しくなる、ある
いは、処理に余分な時間が必要になるという問題があ
る。

【０００５】例えば、制御用のデータをＡＴＭセルの列
に挿入して生じる余分な処理時間を補償する方法とし
て、ＡＴＭ交換機のクロックの周波数を上げる、あるい
は、バス幅を増やすなどの方法が考えられるが、この方
法を採ると、処理装置に用いるＬＳＩの製造プロセスが
難しくなったり、ＬＳＩの規模が大きくなるたりする等
の問題が生じる。

【０００６】また、例えは、ＬＳＩの内部処理において
は、制御用のデータを格納するレジスタを設けることに
より、ＡＴＭセル列に対する制御用のデータの挿入を回
避することができる。従って、実際には、例えば、ＬＳ
Ｉ間のデータの受渡し、あるいは、メモリへのＡＴＭセ
ルの格納といったＡＴＭ交換機の一部の処理においての
み、ＡＴＭセルに制御用のデータを挿入する必要が生じ
る。つまり、ＡＴＭ交換機の一部の処理において、ＡＴ
Ｍセル列に対する制御用のデータの挿入が必要となるた
めに、ＡＴＭ交換機全体の処理能力が低下してしまうこ
とになる。

【０００７】本発明は、上述した従来技術の問題点に鑑
みてなされたものであり、連続的なＡＴＭセルの列に制
御用のデータを挿入することなく、ルーティング処理お
よび輻輳制御・優先制御処理等を行うことができ、しか
も、容易・高速にこれらの処理を行うことができるＡＴ
Ｍ交換装置およびその方法を提供することを目的とす
る。また、本発明は、映像データ等の実時間的で高速な
交換処理を要求されるデータを収容したＡＴＭセルを交
換する場合であっても、ＡＴＭ交換機のクロックの周波
数を上げたり、バス幅を増やしたりする必要がないＡＴ
Ｍ交換装置およびその方法を提供することを目的とす
る。また、本発明は、ＡＴＭ交換機の一部における処理
のために、ＡＴＭ交換機全体の処理能力を低下させるこ
とがないＡＴＭ交換装置およびその方法を提供すること
を目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係るＡＴＭ交換装置は、ＡＴＭセルそれぞ
れに、所定の制御用データをヘッダ誤り制御データ（Ｈ
ＥＣ）として付加する制御用データ付加手段と、ＨＥＣ
として付加した前記所定の制御用データに基づいて、Ａ
ＴＭセルに対して交換処理を行う交換処理手段とを有す
る。好適には、制御用データ付加手段は、複数の入力ポ
ートから入力されるＡＴＭセルそれぞれに、入力された
入力ポートを示す入力ポート識別子を、前記ＡＴＭセル
のＨＥＣとして付加し、前記交換処理手段は、ＡＴＭセ
ルそれぞれのヘッダのアドレス、および、ＨＥＣとして
付加した前記入力ポート識別子に基づいて、ＡＴＭセル
それぞれを出力ポートにルーティングするルーティング
手段と、ルーティングしたＡＴＭセルそれぞれに、この
ＡＴＭセルを出力する出力ポートを示す出力ポート識別
子を、前記ＡＴＭセルのＨＥＣとして付加する出力ポー
ト制御用データ付加手段と、前記ＡＴＭセルのＨＥＣと
して付加した前記出力ポート識別子に基づいて、ＡＴＭ
セルそれぞれを交換し、前記出力ポート識別子が示す出
力ポートから出力するＡＴＭセル交換手段とを有する。

【０００９】好適には、前記制御用データ付加手段は、
前記複数の入力ポートから入力されるＡＴＭセルそれぞ
れに、輻輳処理および優先処理またはこれらのいずれか
に用いられる所定の識別子をＨＥＣとしてさらに付加
し、前記交換処理手段は、ＨＥＣに付加した前記所定の
識別子に基づいて、前記ルーティングしたＡＴＭセルに
対する輻輳処理および優先処理またはこれらのいずれか
を行う輻輳・優先処理手段をさらに有する。

【００１０】本発明に係るＡＴＭ交換装置において、制
御用データ付加手段は、複数の入力ポートから入力され
るＡＴＭセルそれぞれに、ＡＴＭセルがいずれの入力ポ
ートから入力されたかを示し、ルーティング処理に用い
られる入力ポート識別子、および、輻輳制御および優先
制御の対象となるＡＴＭセルを示す識別子を、ＡＴＭセ
ルのヘッダのヘッダ誤り制御データ(HEC ; header erro
r control)として付加する。これらの識別子をＡＴＭセ
ルのＨＥＣに含めることにより、連続的なＡＴＭセルの
列に、データをさらに挿入する必要がなくなり、データ
長が変化せず、処理も容易になる。

【００１１】ルーティング手段は、ＡＴＭセルそれぞれ
のヘッダのアドレス、および、ＨＥＣとして付加した入
力ポート識別子に基づいて、例えば、呼設定処理により
張られたコネクションごとに仮想パス識別子／仮想チャ
ネル識別子（ＶＰＩ／ＶＣＩ）および入力ポート識別子
と、新たな仮想パス識別子／仮想チャネル識別子（ＶＰ
Ｉ’／ＶＣＩ’）、および、ＡＴＭセルを出力する出力
ポートを示すルーティング情報（出力ポート識別子）と
を対応付けたテーブルを検索して、ルーティングを行
う。輻輳・優先処理手段は、ＡＴＭセルのＨＥＣに付加
された識別子に基づき、ルーティング後のＡＴＭセルそ
れぞれに対して輻輳処理および優先処理を行う。

【００１２】出力ポート制御用データ付加手段は、ルー
ティングしたＡＴＭセルそれぞれに、ルーティング手段
が生成したルーティング情報およびＶＰＩ’／ＶＣＩ’
を、ＡＴＭセルのＨＥＣとして付加する。ＶＰＩ’／Ｖ
ＣＩ’およびルーティング情報をＨＥＣに含めることに
より、ＡＴＭセルの列へのデータの挿入が不要になり、
処理が容易になる。ＡＴＭセル交換手段は、ＡＴＭセル
のＨＥＣに付加されたルーティング情報に基づいて、Ａ
ＴＭセルそれぞれに対して交換処理を行い、ルーティン
グされた出力ポートから出力する

【００１３】また、本発明に係るＡＴＭ交換装置は、Ａ
ＴＭセルそれぞれに、所定の制御用データをヘッダ誤り
制御データ（ＨＥＣ）として付加し、ＨＥＣとして付加
した前記所定の制御用データに基づいて、ＡＴＭセルに
対して交換処理を行う。

【００１４】

【発明の実施の形態】第１実施形態以下、本発明の第１の実施形態を説明する。図１は、第
１の実施形態における本発明に係るＡＴＭ交換機１の構
成を示す図である。図１に示すように、ＡＴＭ交換機１
は、入力ポート部１４、交換部８０および出力ポート部
４６から構成され、入力ポート部１４は、入力インター
フェース１６ａ〜１６ｄ（入力ＩＦ−Ａ〜ＩＦ−Ｄ）、
および、入力インターフェース１６ａ〜１６ｄそれぞれ
に対応して設けられた翻訳メモリ１８ａ〜１８ｄから構
成され、出力ポート部４６は、出力インターフェース４
８ａ〜４８ｄ（出力ＩＦ−Ａ〜ＩＦ−Ｄ）から構成され
る。ＡＴＭ交換機１は、これらの構成部分により、入力
ポート部１４の入力インターフェース１６ａ〜１６ｄに
入力されるＡＴＭセルをルーティングし、交換して出力
インターフェース４８ａ〜４８ｄから出力する。

【００１５】ＡＴＭ交換機１において、入力ポート部１
４の入力インターフェース１６ａ〜１６ｄはそれぞれ、
ＡＴＭ方式の通信回線（図示せず）から入力されるＡＴ
Ｍセルを受け入れて、翻訳メモリ１８ａ〜１８ｄに対し
て出力する。翻訳メモリ１８ａ〜１８ｄにはそれぞれ、
図２に示すように、呼設定によって設定されたコネクシ
ョンの仮想パス識別子／仮想チャネル識別子（ＶＰＩ／
ＶＣＩ）と、新たな仮想パス識別子／仮想チャネル識別
子（ＶＰＩ’／ＶＣＩ’）およびルーティング情報との
組が、テーブル形式に記憶（エントリ）される。

【００１６】翻訳メモリ１８ａ〜１８ｄはそれぞれ、入
力インターフェース１６ａ〜１６ｄから入力されたＡＴ
Ｍセルのヘッダに含まれるアドレス（ＶＰＩ／ＶＣＩ）
を参照して、翻訳処理を行う。つまり、翻訳メモリ１８
ａ〜１８ｄはそれぞれ、ＶＰＩ／ＶＣＩに基づいてテー
ブルを検索し、図３に示すように、検索の結果として新
たに得られたＶＰＩ’／ＶＣＩ’と、ＡＴＭセルの元の
ＶＰＩ／ＶＣＩとを入れ替え、ルーティング情報をＡＴ
Ｍセルに付加して交換部８０に対して出力する。交換部
８０は、翻訳メモリ１８ａ〜１８ｄから入力されるＡＴ
Ｍセルそれぞれを、ルーティング情報が示す出力インタ
ーフェース４８ａ〜４８ｄを介して出力する。

【００１７】第２実施形態以下、本発明の第２の実施形態を説明する。図４は、第
２の実施形態における本発明に係るＡＴＭ交換機２の構
成を示す図である。なお、図４においては、ＡＴＭ交換
機１（図１）と同じ構成部分に同一の符号を付してあ
る。第１の実施形態に示したＡＴＭ交換機１（図１）の
翻訳メモリ１８ａ〜１８ｄは、ＶＰＩ／ＶＣＩの比較機
能を有する特殊なメモリ素子を用いて構成されるため、
高価である。また、大規模なＡＴＭ交換機においては、
翻訳メモリそれぞれの記憶容量は充分に大きい必要があ
る一方、例えば、家庭に導入される小容量・小型ＡＴＭ
交換機においては、翻訳メモリそれぞれの記憶容量は必
要なく、むしろＡＴＭ交換機全体としてのコネクション
数が交換処理上の問題になることが多い。

【００１８】例えば、小容量・小型ＡＴＭ交換機におい
て、全体で設定されるコネクションが最大２５６である
一方、入力ポートごとに最大１２８のコネクションが設
定される場合には、ＡＴＭ交換機１では、翻訳メモリ１
８ａ〜１８ｄそれぞれが１２８コネクション分の容量を
有する必要があることになり、ＡＴＭ交換機１全体とし
て、２５６（＝１２８×４−２５６）コネクションの分
の記憶容量が無駄になってしまう。

【００１９】かかる観点から、第２の実施形態において
説明するＡＴＭ交換機２は、第１の実施形態に示したＡ
ＴＭ交換機１を改良し、翻訳メモリを各入力ポートに共
通に設け、その記憶容量および数量を減らして無駄を省
きながら効率的な交換処理が可能であり、しかも、小型
・安価に製造可能としたものである。図４に示すよう
に、ＡＴＭ交換機２は、入力ポート部６０、翻訳メモリ
６４、交換部４２および出力ポート部４６から構成され
ており、入力ポート部６０は、入力インターフェース６
２ａ〜６２ｄから構成される。

【００２０】入力ポート部６０の入力インターフェース
６２ａ〜６２ｄはそれぞれ、ＡＴＭ方式の通信回線（図
示せず）から入力されるＡＴＭセルを受け入れて、受け
入れたＡＴＭそれぞれに、入力ポートを示す入力ポート
識別子を、例えば、ＡＴＭセルのヘッダのヘッダ誤り制
御情報(HEC ; headder error control) の位置に付加す
る。

【００２１】翻訳メモリ６４には、図５に示すように、
呼設定によって設定されたコネクションのＶＰＩ／ＶＣ
Ｉおよび入力ポート識別子と、ＶＰＩ’／ＶＣＩ’およ
びルーティング情報とを対応付けたテーブルがエントリ
される。翻訳メモリ６４はそれぞれ、入力インターフェ
ース６２ａ〜６２ｄから入力されたＡＴＭセルのヘッダ
に含まれるＶＰＩ／ＶＣＩと入力ポート識別子とを参照
して、翻訳処理を行う。つまり、翻訳メモリ６４は、Ｖ
ＰＩ／ＶＣＩおよび入力ポート識別子に基づいてテーブ
ルを検索し、検索の結果として新たに得られたＶＰＩ’
／ＶＣＩ’と、元のＶＰＩ／ＶＣＩとを入れ替え、さら
に、ルーティング情報をユーザ情報としてＡＴＭセルに
付加し、交換部８０に対して出力する。

【００２２】以上説明したようにＡＴＭ交換機２を構成
することにより、翻訳メモリの容量・数量を削減するこ
とができる。上記例に基づいて、具体的に説明すると、
ＡＴＭ交換機２全体で設定されるコネクションが最大２
５６である場合、入力ポートそれぞれに最大１２８のコ
ネクションが設定される場合であっても、翻訳メモリ６
４は、２５６コネクション分の容量があればよい。従っ
て、ＡＴＭ交換機１（図１）において生じていた２５６
コネクション分の記憶容量の無駄は解消されることにな
る。

【００２３】なお、ＡＴＭ交換機２において、入力ポー
トおよび出力ポートの数は４に限らず、また、入力ポー
トの数と出力ポートの数とは同じでなくもよい。また、
入力ポートおよび出力ポートが入出力するＡＴＭセルの
伝送レートは、それぞれ異なっていてもよい。また、本
発明は、翻訳メモリを参照してＡＴＭセルのルーティン
グを行う、図４に示した構成以外のＡＴＭ交換機にも広
く応用することができる。

【００２４】第３実施形態以下、本発明の第３の実施形態として、本発明に係るＡ
ＴＭ交換機の詳細な構成および動作を説明する。図６
は、第３の実施形態における本発明に係るＡＴＭ交換機
３の構成を示す図である。なお、図６においては、ＡＴ
Ｍ交換機１，２（図１，４）と同じ構成部分に同一の符
号を付してある。

【００２５】図６に示すように、ＡＴＭ交換機３は、交
換部４２、および、第２の実施形態に示したＡＴＭ交換
機２（図４）の入力ポート部６０と出力ポート部４６と
を一体化した入出力ポート部４４から構成される。入出
力ポート部４４は、入出力インターフェース４４０ａ〜
４４０ｄから構成され、入出力インターフェース４４０
ａ〜４４０ｄはそれぞれ、物理メディアデバイス（ＰＭ
Ｄ）４４２および物理層デバイス４４４から構成され
る。なお、図６においては、入出力インターフェース４
４０ｂ〜４４０ｄの物理メディアデバイス４４２および
物理層デバイス４４４の符号は、図示の簡略化のために
省略してある。

【００２６】交換部４２は、入力コントロール部４２
０、ヘッダー抽出・アドレス変換メモリインターフェー
ス部４２２、アドレス翻訳メモリ部４２４、出力コント
ロール部４２６、輻輳処理・優先処理部４２８、シグナ
リングセルバッファ４３０，４３４、ＣＰＵインターフ
ェース４３２、マイクロプロセッサ（ＣＰＵ）、メモリ
およびこれらの周辺回路から構成される制御部４３６お
よび出力バッファ４３８から構成される。ＡＴＭ交換機
３は、これらの構成部分により、ＡＴＭ交換機２（図
４）と同様に、入出力ポート部４４に接続された端末装
置（通信ノード）相互間でＡＴＭセルの交換処理を行
う。

【００２７】以下、ＡＴＭ交換機３の各構成部分を説明
する。入出力ポート部４４の入出力インターフェース４
４０ａ〜４４０ｄそれぞれにおいて、物理メディアデバ
イス４４２には、例えば、伝送レート２５．６Ｍｂｐ
ｓ，５２Ｍｂｐｓ，１５５ＭｂｐｓのＡＴＭ方式の端末
装置（ＡＴＭ端末）がシールドなしツイストペアケーブ
ル(UTP ; unshielded twisted pair cable) 等、所定の
通信媒体を介して接続されている。

【００２８】物理メディアデバイス４４２は、接続され
ている端末装置から入力される伝送信号からＡＴＭセル
を再生し、物理層デバイス４４４に対して出力する。ま
た、物理メディアデバイス４４２は、物理層デバイス４
４４から入力されるＡＴＭセルを、通信媒体に適合した
伝送信号に変換して送出する。

【００２９】物理層デバイス４４４は、交換部４２と物
理メディアデバイス４４２との間で入出力されるＡＴＭ
セルに対する入出力処理を行う。つまり、物理層デバイ
ス４４４は、物理メディアデバイス４４２から入力され
るビットストリームからＡＴＭセルを抽出し、パラレル
変換して、入出力ポート部４４の入力コントロール部４
２０に対して出力する。また、物理層デバイス４４４
は、出力バッファ４３８から入力される多重化されたＡ
ＴＭセルを分離し、パラレル／シリアル変換して物理メ
ディアデバイス４４２に対して出力する。

【００３０】交換部４２において、入力コントロール部
４２０は、入出力ポート部４４の物理層デバイス４４４
から入力されたＡＴＭセルをバッファリングし、バッフ
ァリングしたＡＴＭセルが、いずれの入出力インターフ
ェース４４０ａ〜４４０ｄ（入出力ポート）により受け
入れられたかを示す入力ポート識別子をＡＴＭセルのヘ
ッダのヘッダ誤り制御情報(HEC ; headder error contr
ol) の位置にユーザ情報として付加し、ヘッダー抽出・
アドレス変換メモリインターフェース部４２２に対して
出力する。

【００３１】ヘッダー抽出・アドレス変換メモリインタ
ーフェース部４２２は、入力コントロール部４２０から
入力されたＡＴＭセルのヘッダ部分に含まれる仮想パス
識別子（ＶＰＩ；virtual path identifier ）、仮想チ
ャネル識別子（ＶＣＩ；virtual channel identifier）
および入力ポート識別子を抽出し、アドレス翻訳メモリ
部４２４に対して出力する。また、ヘッダー抽出・アド
レス変換メモリインターフェース部４２２は、アドレス
翻訳メモリ部４２４から入力される新たな仮想パス識別
子および仮想チャネル識別子（ＶＰＩ’／ＶＣＩ’）を
元のＶＰＩ／ＶＣＩと入れ替え、さらに、ＡＴＭセルを
出力する入出力インターフェース４４０ａ〜４４０ｄを
示すルーティング情報（図５）、および、輻輳制御・優
先制御等の識別子をＡＴＭセルのヘッダの位置に付加
し、出力コントロール部４２６に対して出力する。

【００３２】アドレス翻訳メモリ部４２４は、ＡＴＭ交
換機２（図４）の翻訳メモリ６４に対応し、ＡＴＭセル
のルーティング処理を行う。つまり、アドレス翻訳メモ
リ部４２４は、ヘッダー抽出・アドレス変換メモリイン
ターフェース部４２２から入力されたＶＰＩ／ＶＣＩお
よび入力ポート識別子に基づいて、コネクションごとに
エントリされているＶＰＩ／ＶＣＩおよび入力ポート識
別子と、ＶＰＩ’／ＶＣＩ’およびルーティング情報と
を対応付けたテーブル（図５）を検索することによりＶ
ＰＩ／ＶＣＩを翻訳し、新たな仮想パス識別子、仮想チ
ャネル識別子（ＶＰＩ’／ＶＣＩ’）およびルーティン
グ情報を生成し、ヘッダー抽出・アドレス変換メモリイ
ンターフェース部４２２に対して出力する。

【００３３】また、アドレス翻訳メモリ部４２４に対し
ては、呼設定に応じて、ＣＰＵインターフェース４３２
を介して制御部４３６により、新たな変換テーブルの追
加・削除および更新が行われる。なお、アドレス翻訳メ
モリ部４２４は、入出力制御部２０から呼設定処理に用
いられるシグナリングセルが入力された場合には、シグ
ナリングセルがシグナリングセルバッファ４３０にルー
ティングされるようにＶＰＩ’／ＶＣＩ’を生成する。

【００３４】出力コントロール部４２６は、ヘッダー抽
出・アドレス変換メモリインターフェース部４２２から
入力されたＡＴＭセルを、ＨＥＣの位置に含まれるルー
ティング情報に基づいて入出力インターフェース４４０
ａ〜４４０ｄに割り当てることにより交換処理を行う。
さらに、出力コントロール部４２６は、ＡＴＭセルに付
加された識別子に基づいて優先制御および輻輳制御を行
い、出力バッファ４３８を介して入出力制御部２０の入
力制御部３４に対して出力する。なお、ヘッダー抽出・
アドレス変換メモリインターフェース部４２２から呼設
定処理用のシグナリングセルが入力された場合には、出
力コントロール部４２６は、シグナリングセルをシグナ
リングセルバッファ４３０およびＣＰＵインターフェー
ス４３２を介して制御部４３６に対して出力する。

【００３５】制御部４３６は、シグナリングセルバッフ
ァ４３０およびＣＰＵインターフェース４３２を介して
入力されたシグナリングセルに含まれる呼設定情報に基
づいて、アドレス翻訳メモリ部４２４の記憶内容（エン
トリー）の追加、削除および更新を行う。また、制御部
４３６は、必要に応じて、呼設定用のシグナリングセル
を生成し、ＣＰＵインターフェース４３２およびシグナ
リングセルバッファ４３４を介して出力コントロール部
４２６に対して出力する。

【００３６】以下、ＡＴＭ交換機３の動作を説明する。
入出力ポート部４４（図６）の入出力インターフェース
４４０ａ〜４４０ｄに接続されたＡＴＭ端末から呼設定
要求および終了要求等があるたびに、交換部４２の制御
部４３６は、呼設定処理を行い、アドレス翻訳メモリ部
４２４のエントリ（図５）の追加・更新を行う。入出力
インターフェース４４０ａ〜４４０ｄはそれぞれ、ＡＴ
Ｍ端末からＡＴＭセルを受け入れ、交換部４２に対して
出力する。

【００３７】交換部４２において、入力コントロール部
４２０は、入出力インターフェース４４０ａ〜４４０ｄ
から入力されたＡＴＭセルをバッファリングし、さら
に、入力ポート識別子をＡＴＭセルのユーザ情報の位置
に付加する。ヘッダー抽出・アドレス変換メモリインタ
ーフェース部４２２は、ＡＴＭセルのＶＰＩ／ＶＣＩお
よび入力ポート識別子を抽出し、アドレス翻訳メモリ部
４２４に対して出力する。

【００３８】アドレス翻訳メモリ部４２４は、ヘッダー
抽出・アドレス変換メモリインターフェース部４２２か
ら入力されたＶＰＩ／ＶＣＩおよび入力ポート識別子に
基づいてテーブル（図５）を検索し、さらに、ＶＰＩ’
／ＶＣＩ’およびルーティング情報を生成する。出力コ
ントロール部４２６は、ＡＴＭセルを、ＨＥＣに含まれ
るルーティング情報に基づいて入出力インターフェース
４４０ａ〜４４０ｄに割り当て、出力バッファ４３８を
介して入出力インターフェース４４０ａ〜４４０ｄに対
して出力する。入出力インターフェース４４０ａ〜４４
０ｄは、出力コントロール部４２６から入力されたＡＴ
Ｍセルを、ＡＴＭ端末に対して出力する。

【００３９】以上説明したようにＡＴＭ交換機３を構成
することにより、第２の実施形態に示したＡＴＭ交換機
２（図４）と同様に、翻訳メモリの容量・数量を削減す
ることができる。従って、ＡＴＭ交換機３は、安価に製
造することができ、小容量・家庭用のＡＴＭ交換機とし
て好適である。また、ＡＴＭ交換機３における交換方法
は、ＡＴＭ方式と同様に、翻訳メモリを用いて交換処理
を行う他の交換方式、例えば、翻訳メモリを用いたパケ
ット交換方式にも応用することができる。また、ＡＴＭ
交換機３は、ＡＴＭ交換機２（図４）と同様に、入力ポ
ートと出力ポートを分離して構成可能であり、また、Ａ
ＴＭ交換機２に対してと同様の変形が可能である。

【００４０】第４実施形態以下、本発明の第４実施形態を説明する。図７は、ＡＴ
Ｍセルの構成を示す図である。図７に示すように、ＡＴ
Ｍセルは５３バイトから構成され、先頭の５バイトはヘ
ッダとして、続く４８バイトはペイロードとして用いら
れ、ヘッダの５バイト目は、ヘッダ誤り制御(HEC ; hea
der error control)用のデータとして用いられる。

【００４１】ＨＥＣは、通常、１バイトのＣＲＣ（巡回
冗長符号）を収容し、他のヘッダデータの誤り制御、お
よび、データ列中のＡＴＭセルの位置の特定のために用
いられる。しかしながら、ＡＴＭ交換機内部、特に、Ａ
ＴＭ交換機に用いられるＬＳＩの内部では、ヘッダデー
タに誤りが生じる確率は、事実上、無視することができ
る。また、データ列中のＡＴＭセルの位置も特定されて
いる。従って、実際には、ＡＴＭ交換機内部において
は、ＨＥＣは用いられないことが多い。

【００４２】第２の実施形態および第３の実施形態に示
したＡＴＭ交換機２，３（図４，図６）におけるよう
に、翻訳メモリを各入力ポートに対して共通に設けた場
合、コネクションごとにＶＰＩ／ＶＣＩおよび入力ポー
ト識別子と、ＶＰＩ’／ＶＣＩ’およびルーティング情
報とを対応付けたテーブルを検索するために、ＡＴＭセ
ルと入力ポート識別子とを対応付けて翻訳メモリに入力
する必要がある。

【００４３】この場合、図８（Ａ）に示す連続的なＡＴ
Ｍセルの間に、図８（Ｂ）に符号ａを付して示すよう
に、制御用のデータ（入力ポート識別子）を挿入する
と、データ長が長くなり、しかも、処理に余分な時間が
生じることになる。このような問題は、輻輳制御・優先
制御用の識別子をＡＴＭセルの列に挿入する場合も同様
に生じる。以下、第４の実施形態においては、入力ポー
ト識別子および輻輳制御・優先制御用の識別子等をＨＥ
ＣとしてＡＴＭセルに付加することにより、これらの制
御用のデータを連続的なＡＴＭセルの列に挿入した場合
（図８（Ｂ））に生じる弊害を防止したＡＴＭ交換機３
の動作の変形例を説明する。

【００４４】入出力ポート部４４（図６）の入出力イン
ターフェース４４０ａ〜４４０ｄに接続されたＡＴＭ端
末から呼設定要求および終了要求等があるたびに、交換
部４２の制御部４３６は、呼設定処理を行い、アドレス
翻訳メモリ部４２４のエントリ（図５）の追加・更新を
行う。入出力インターフェース４４０ａ〜４４０ｄはそ
れぞれ、ＡＴＭ端末からＡＴＭセルを受け入れ、交換部
４２に対して出力する。

【００４５】交換部４２において、入力コントロール部
４２０は、図８（Ａ）に示したように、入出力インター
フェース４４０ａ〜４４０ｄから連続的に入力されたＡ
ＴＭセルをバッファリングし、さらに、図８（Ｃ）に符
号ｃを付して示すように、ＡＴＭセルに入力ポート識別
子をＨＥＣとして付加する。ヘッダー抽出・アドレス変
換メモリインターフェース部４２２は、ＡＴＭセルのヘ
ッダからＶＰＩ／ＶＣＩ、および、ヘッダのＨＥＣから
入力ポート識別子を抽出し、アドレス翻訳メモリ部４２
４に対して出力する。

【００４６】アドレス翻訳メモリ部４２４は、ヘッダー
抽出・アドレス変換メモリインターフェース部４２２か
ら入力されたＶＰＩ／ＶＣＩおよび入力ポート識別子に
基づいてテーブル（図５）を検索し、さらに、ＶＰＩ’
／ＶＣＩ’およびルーティング情報を生成する。ヘッダ
ー抽出・アドレス変換メモリインターフェース部４２２
は、アドレス翻訳メモリ部４２４が生成したＶＰＩ’／
ＶＣＩ’と元のＶＰＩ／ＶＣＩとを入れ替え、さらに、
ルーティング情報をＡＴＭセルにＨＥＣとして付加す
る。

【００４７】出力コントロール部４２６は、ＡＴＭセル
にＨＥＣとして付加されたルーティング情報に基づい
て、ＡＴＭセルを入出力インターフェース４４０ａ〜４
４０ｄに割り当て、出力バッファ４３８を介して入出力
インターフェース４４０ａ〜４４０ｄに対して出力す
る。なお、出力バッファ４３８は、出力コントロール部
４２６からのＡＴＭセルを、入出力ポートごとの優先順
位別にバッファリングするので、ＨＥＣに特別な制御用
のデータを付加する必要はない。入出力インターフェー
ス４４０ａ〜４４０ｄは、図８（Ａ）に示したような出
力コントロール部４２６から入力された連続的なＡＴＭ
セルを、ＡＴＭ端末に対して出力する。

【００４８】以上説明したように、第４の実施形態にお
けるＡＴＭ交換機３（図６）の動作の変形例によれば、
ＡＴＭ交換機において、冗長な通信処理時間を除くこと
ができ、高速にＡＴＭセルの交換を行うことができる。
なお、第４の実施形態においては、ＡＴＭ交換機３の動
作の変形例を示したが、ＡＴＭ交換機２（図４）の動作
も、同様に変形することができる。また、入力ポート識
別子等の他、最大１バイトの任意のデータをＨＥＣに付
加することができる。

【００４９】第５実施形態第１の実施形態〜第４の実施形態において説明したＡＴ
Ｍ交換機１〜３（図１，図４，図６）は、同一の通信媒
体を介して複数の伝送レートの通信ノードが接続可能で
あることを要する。しかしながら、ＡＴＭ交換機１〜３
に、通信媒体としてシールドなしツイストペア線(UTP ;
unshielded twisted pair cable) を用いて接続されう
る通信ノードの伝送レートには、１５５．５２Ｍｂｐ
ｓ，５１．８４Ｍｂｐｓ，２５．６Ｍｂｐｓ（但し、通
信媒体上では３２Ｍｂｐｓ）の３種類がある。

【００５０】また、ＡＴＭ交換機１〜３を家庭内に導入
する場合、ＡＴＭ交換機１〜３に伝送レートが異なるだ
けでなく、ＡＴＭ方式の他の通信方式のプロトコルで通
信を行う通信ノードが、同一の通信媒体を介して接続さ
れる可能性がある。しかしながら、ＡＴＭ交換機１〜３
を家庭に導入した場合、ＡＴＭ交換機の取り扱いに習熟
していない一般家庭の利用者が、通信ノードとＡＴＭ交
換機とを接続する必要があり、誤配線が発生する可能性
が高い。第５の実施形態においては、かかる観点から、
ＡＴＭ交換機１〜３を改良し、ＡＴＭ交換機の取り扱い
に習熟していない利用者が通信ノードを接続しても、誤
配線が発生しないように構成したＡＴＭ交換機４を説明
する。

【００５１】図９は、本発明に係るＡＴＭ交換機４の構
成を示す図である。なお、図９等においては、ＡＴＭ交
換機１〜３（図１，図４，図６）と同じ構成部分に同一
の符号を付してある。ＡＴＭ交換機４は、例えば、ＡＴ
Ｍ交換機１〜３と同様に、家庭内に備えつけられること
を予定した小規模な装置であって、図９に示すように、
入出力ポート部（ＩＯＰ）１０、入出力制御部２０、交
換部４３および非ＡＴＭ入出力ポート（Ｐ）３８から構
成され、非ＡＴＭ端末（ＩＥＥＥ１３４９）４０が接続
される。

【００５２】ＡＴＭ交換機４は、これらの構成部分によ
り、入出力ポート部１０に、同じケーブル〔例えばＵＴ
ＰおよびＰＯＦ(plastic optical fiber) 〕および同じ
コネクタで物理的に接続された伝送レート１５５．５２
（１５５）Ｍｂｐｓ，５１．８４（５２）Ｍｂｐｓ，２
５．６Ｍｂｐｓの端末装置（通信ノード）相互間でＡＴ
Ｍセルの交換処理を行い、さらに、ＡＴＭ方式以外の通
信方式、例えば、ＩＥＥＥ１３９４によりデータ伝送を
行う非ＡＴＭ通信ノード相互間を接続する。

【００５３】図１０は、図９に示したＡＴＭ交換機４の
入出力ポート部１０および入出力制御部２０の構成を例
示する図である。図１０に示すように、入出力ポート部
１０は、入出力ポート（Ｐ）１２ａ〜１２ｊから構成さ
れ、入出力制御部２０は、伝送レート検出部２２、接続
スイッチ２６、インターフェース部２８、出力制御部３
２、入力制御部３４および接続制御部３６から構成さ
れ、伝送レート検出部２２は、伝送レート検出回路２４
ａ〜２４ｊから構成され、インターフェース部２８は、
インターフェース（ＩＦ）回路３０ａ〜３０ｊから構成
される。

【００５４】図１１は、図１０に示した伝送レート検出
回路２４ａ〜２４ｊの内、伝送レートを検出する部分の
構成を示す図である。図１１に示すように、伝送レート
検出回路２４ａ〜２４ｊはそれぞれ、ＰＬＬ回路２４
０、分周器２４２、基準発振器２４４、カウンタ回路２
４６および比較器２４８から構成される。

【００５５】図１２は、図９に示したＡＴＭ交換機４の
交換部４３の構成を示す図である。なお、図１２におい
ては、ＡＴＭ交換機１〜３（図１，図４，図６）と同じ
構成部分に同一の符号を付してある。図１２に示すよう
に、交換部４３は、第３の実施形態において説明した交
換部４２（図６）に変更を加えたものであって、入力コ
ントロール部４２０、ヘッダー抽出・アドレス変換メモ
リインターフェース部４２２、アドレス翻訳メモリ部４
２４、出力コントロール部４２６、輻輳処理・優先処理
部４２８、シグナリングセルバッファ４３０，４３４、
ＣＰＵインターフェース４３２、マイクロプロセッサ
（ＣＰＵ）、メモリおよびこれらの周辺回路等を含む制
御部４３６および出力バッファ４３８から構成される。

【００５６】以下、ＡＴＭ交換機４の各構成部分を説明
する。入出力ポート部１０（図９，図１０）において、
入出力ポート１２ａ〜１２ｊ（図１０）には、同じ通信
媒体およびコネクタにより、例えば、伝送レート２５．
６Ｍｂｐｓ，２５．６Ｍｂｐｓ，１５５Ｍｂｐｓ，２
５．６Ｍｂｐｓ，２５．６ＭｂｐｓのＡＴＭ方式の端末
装置（ＡＴＭ端末）、ＩＥＥＥ１３９４方式の非ＡＴＭ
方式の端末装置（非ＡＴＭ端末）、および、伝送レート
１５５Ｍｂｐｓ，１５５Ｍｂｐｓ，２５．６Ｍｂｐｓ，
５２ＭｂｐｓのＡＴＭ端末がそれぞれ接続されている。

【００５７】入出力ポート１２ａ〜１２ｊは、接続され
ている端末装置から入力される伝送信号からＡＴＭセル
および非ＡＴＭ方式の伝送データを再生し、伝送レート
検出部２２および接続スイッチ２６の入力端子ａ〜ｊに
対して出力する。また、入出力ポート１２ａ〜１２ｊ
は、接続スイッチ２６の入力端子ａ〜ｊから入力される
ＡＴＭセルおよび非ＡＴＭ方式の伝送データを、通信媒
体に適合した伝送信号に変換して送出する。

【００５８】入出力制御部２０の伝送レート検出部２２
において、伝送レート検出回路２４ａ〜２４ｊはそれぞ
れ、入出力ポート１２ａ〜１２ｊから入力されるデータ
の伝送レートを識別することにより、入出力ポート１２
ａ〜１２ｊから入力されるデータの通信方式を検出して
接続制御部３６に通知する。つまり、ＩＥＥＥ１３９４
方式の伝送レートは１２５Ｍｂｐｓであるのに対し、Ａ
ＴＭ方式の伝送レートは、２５．６Ｍｂｐｓ，５２Ｍｂ
ｐｓ，１５５Ｍｂｐｓであるので、伝送レート検出回路
２４ａ〜２４ｊは、伝送レートを検出することにより、
入力されるデータがＡＴＭ方式のデータであるかＩＥＥ
Ｅ１３９４方式であるかを識別することができる。な
お、伝送レート検出回路２４ａ〜２４ｊは、以下に説明
するように、入出力ポート１２ａ〜１２ｊから入力され
るデータの伝送レートを検出して接続制御部３６に通知
する。

【００５９】ＰＬＬ回路２４０（図１１）は、入出力ポ
ート１２ａ〜１２ｊから入力されたデータに同期したク
ロック信号を生成し、分周器２４２に対して出力する。
分周器２４２は、ＰＬＬ回路２４０が生成したクロック
信号をｍ分周（ｍは整数）して分周信号を生成し、カウ
ンタ回路２４６に対して出力する。

【００６０】基準発振器２４４は、一定周期の基準クロ
ック信号を生成し、カウンタ回路２４６に対して出力す
る。カウンタ回路２４６は、基準発振器２４４から入力
される基準クロック信号、１周期ごとに、分周器２４２
から入力される分周信号を計数して計数値を比較器２４
８に対して出力する。

【００６１】比較器２４８は、カウンタ回路２４６の計
数値を所定の基準値Ｓ₁，Ｓ₂，Ｓ ₃と比較し、カウン
タ回路２４６の計数値が基準値Ｓ₁，Ｓ₂，Ｓ₃それぞ
れと所定の誤差範囲内にある場合、入出力ポート１２ａ
〜１２ｊから入力されるデータがそれぞれ伝送レート１
５５Ｍｂｐｓ，５２Ｍｂｐｓ，２５．６Ｍｂｐｓである
と判断し、判断結果を接続制御部３６に対して通知し、
カウンタ回路２４６の計数値が基準値Ｓ₁，Ｓ₂，Ｓ₃
それぞれと所定の誤差範囲外にある場合、その旨を接続
制御部３６に通知する。

【００６２】インターフェース部２８において、インタ
ーフェース回路３０ａ〜３０ｊはそれぞれ、伝送レート
２５．６Ｍｂｐｓ，２５．６Ｍｂｐｓ，２５．６Ｍｂｐ
ｓ，２５．６Ｍｂｐｓ，２５．６Ｍｂｐｓ，５２Ｍｂｐ
ｓ，２５．６Ｍｂｐｓ，２５．６Ｍｂｐｓ，１５５Ｍｂ
ｐｓ，１５５ＭｂｐｓのＡＴＭ方式の、いわゆる伝送コ
ンバージェンスサブレイヤを処理するデバイスである。
インターフェース回路３０ａ〜３０ｊは、例えば、接続
スイッチ２６の入出力端子ｂ’〜ｋ’と出力制御部３２
および入力制御部３４との間で入出力されるＡＴＭセル
に対する入出力処理を行い、シリアルビットストリーム
からＡＴＭセル単位のデータへの変換処理を行う。

【００６３】つまり、インターフェース回路３０ａ〜３
０ｊはそれぞれ、入力制御部３４を介して交換部４２か
ら入力されるセル単位のＡＴＭセルを、伝送レート２
５．６Ｍｂｐｓ，２５．６Ｍｂｐｓ，２５．６Ｍｂｐ
ｓ，２５．６Ｍｂｐｓ，２５．６Ｍｂｐｓ，５２Ｍｂｐ
ｓ，２５．６Ｍｂｐｓ，２５．６Ｍｂｐｓ，１５５Ｍｂ
ｐｓ，１５５Ｍｂｐｓのシリアル形式のＡＴＭデータに
変換して、接続スイッチ２６の入出力端子ｂ’〜ｋ’に
対して出力する。

【００６４】また、インターフェース回路３０ａ〜３０
ｊはそれぞれ、接続スイッチ２６の入出力端子ｂ’〜
ｋ’から、それぞれ伝送レート２５．６Ｍｂｐｓ，２
５．６Ｍｂｐｓ，２５．６Ｍｂｐｓ，２５．６Ｍｂｐ
ｓ，２５．６Ｍｂｐｓ，５２Ｍｂｐｓ，２５．６Ｍｂｐ
ｓ，２５．６Ｍｂｐｓ，１５５Ｍｂｐｓ，１５５Ｍｂｐ
ｓで入力されるシリアル形式のＡＴＭセルを、セル単位
のＡＴＭセルに変換し、出力制御部３２を介して交換部
４３に対して出力する。

【００６５】非ＡＴＭ端末４０は、例えは、ＩＥＥ１３
９４方式の端末装置であって、ＡＴＭ以外の通信方式で
データ伝送を行う。非ＡＴＭ入出力ポート３８は、入出
力ポート１２ａ〜１２ｊと同様に、非ＡＴＭ端末４０と
接続スイッチ２６の入出力端子ａ’との間でインターフ
ェース処理を行い、非ＡＴＭの伝送データを入出力す
る。

【００６６】接続スイッチ２６は、接続制御部３６の制
御に従って、入出力端子ａ〜ｊと入出力端子ａ’〜ｊ’
との間を接続し、入出力端子ａ〜ｊと入出力端子ａ’〜
ｊ’ＡＴＭセルおよび非ＡＴＭ方式の伝送データを双方
向に伝送する。接続制御部３６は、伝送レート検出回路
２４ａ〜２４ｊからそれぞれ通知された、入出力ポート
１２ａ〜１２ｊから入力されるデータの伝送レートおよ
び通信方式に基づいて、接続スイッチ２６を制御して入
出力ポート１２ａ〜１２ｊとインターフェース回路３０
ａ〜３０ｊとを接続させる。

【００６７】なお、図１０に示した例においては、入出
力ポート１２ａ〜１２ｊにはそれぞれ、伝送レート２
５．６Ｍｂｐｓ，２５．６Ｍｂｐｓ，１５５Ｍｂｐｓ，
２５．６Ｍｂｐｓ，２５．６ＭｂｐｓのＡＴＭ端末、Ｉ
ＥＥＥ１３９４方式の非ＡＴＭ端末、および、伝送レー
ト１５５Ｍｂｐｓ，１５５Ｍｂｐｓ，２５．６Ｍｂｐ
ｓ，５２ＭｂｐｓのＡＴＭ端末が接続されているので、
接続制御部３６は接続スイッチ２６を制御し、入出力端
子ａ〜ｊと入出力端子ｂ’，ｃ’，ｊ’，ｄ’，ｅ’，
ａ’，ｋ’，ＮＣ，ｆ’，ｇ’とを接続させる〔但し、
ＮＣ(no contact)は、どこにも接続されていないことを
示す〕。

【００６８】入出力ポート１２ａ〜１２ｊに接続される
端末装置と適合するインターフェース回路３０ａ〜３０
ｊが存在しない（入出力ポート１２ｈを参照）あるいは
故障して使用できない場合には、接続制御部３６は、そ
の旨を交換部４３の制御部４３６に通知し、さらに、例
えば、ＡＴＭ交換機４に接続された操作用端末（図示せ
ず）に表示する、あるいは、ＡＴＭ交換機４の筐体に設
けられた警告ランプ（図示せず）を点灯する等により、
ＡＴＭ交換機４の利用者に通知する。

【００６９】出力制御部３２は、インターフェース回路
３０ａ〜３０ｊから入力されたＡＴＭセルを多重化して
交換部４３に対して出力し、さらに、インターフェース
回路３０ａ〜３０ｊからのＡＴＭセルを出力する旨を交
換部４３の入力コントロール部４２０（図１２）に対し
て通知する。入力制御部３４は、交換部４３の出力コン
トロール部４２６からＡＴＭセルを出力する旨の通知が
あった場合に、出力コントロール部４２６により多重化
され、出力バッファ４３８を介して入力されたＡＴＭセ
ルを分離して、インターフェース回路３０ａ〜３０ｊに
対して出力する。

【００７０】交換部４３（図１２）において、入力コン
トロール部４２０は、入出力制御部２０の出力制御部３
２（図１０）からＡＴＭセルを出力する旨の通知があっ
た場合に、出力制御部３２により多重化されたＡＴＭセ
ルを分離してバッファリングし、分離したＡＴＭセルを
受け入れた入出力ポート１２ａ〜１２ｊを示す識別子
（ＩＦ識別子）とともに、ヘッダー抽出・アドレス変換
メモリインターフェース部４２２に対して出力する。な
お、ＡＴＭ交換機４におけるＩＦ識別子は、第２の実施
形態および第３の実施形態に示したＡＴＭ交換機２，３
（図４，図６）における入力ポート識別子に対応する。

【００７１】ヘッダー抽出・アドレス変換メモリインタ
ーフェース部４２２は、入力コントロール部４２０から
入力されたＡＴＭセルのヘッダ部分に含まれる仮想パス
識別子（ＶＰＩ；virtual path identifier ）、仮想チ
ャネル識別子（ＶＣＩ；virtual channel identifier）
およびＩＦ識別子を抽出し、アドレス翻訳メモリ部４２
４に対して出力する。また、ヘッダー抽出・アドレス変
換メモリインターフェース部４２２は、アドレス翻訳メ
モリ部４２４から入力される新たな仮想パス識別子およ
び仮想チャネル識別子（ＶＰＩ’／ＶＣＩ’）を元のＶ
ＰＩ／ＶＣＩと入れ替え、さらに、ルーティング情報お
よび優先制御の識別子等を例えば、ＡＴＭセルのヘッダ
のヘッダ誤り制御情報(HEC ; headder error control)
として付加して、出力コントロール部４２６に対して出
力する。

【００７２】アドレス翻訳メモリ部４２４は、ＡＴＭ交
換機３（図６）においてと同様に、ヘッダー抽出・アド
レス変換メモリインターフェース部４２２から入力され
たＶＰＩ／ＶＣＩとＩＦ識別子とを翻訳し、新たなＶＰ
Ｉ’／ＶＣＩ’およびルーティング情報を生成し、ヘッ
ダー抽出・アドレス変換メモリインターフェース部４２
２に対して出力する。

【００７３】また、アドレス翻訳メモリ部４２４は、必
要に応じて、ＣＰＵインターフェース４３２を介して制
御部４３６から入力され、ＡＴＭセルに対する優先制御
および輻輳制御に用いられる識別子、および、ＡＴＭセ
ルを受け入れた入出力ポート１２ａ〜１２ｊを示す識別
子等を生成し、ヘッダー抽出・アドレス変換メモリイン
ターフェース部４２２に対して出力する。なお、アドレ
ス翻訳メモリ部４２４は、入出力制御部２０から呼設定
処理に用いられるシグナリングセルが入力された場合に
は、シグナリングセルがシグナリングセルバッファ４３
０にルーティングされるようにＶＰＩ’／ＶＣＩ’を生
成する。

【００７４】出力コントロール部４２６は、ヘッダー抽
出・アドレス変換メモリインターフェース部４２２から
入力されたＡＴＭセルを、ルーティング情報に基づいて
入出力ポート１２ａ〜１２ｊに割り当て、さらに、ＡＴ
Ｍセルに付加された識別子に基づいて優先制御および輻
輳制御を行い、多重化して、出力バッファ４３８を介し
て入出力制御部２０の入力制御部３４に対して出力す
る。なお、ヘッダー抽出・アドレス変換メモリインター
フェース部４２２から呼設定処理用のシグナリングセル
が入力された場合には、出力コントロール部４２６は、
シグナリングセルをシグナリングセルバッファ４３０お
よびＣＰＵインターフェース４３２を介して制御部４３
６に対して出力する。

【００７５】制御部４３６は、シグナリングセルバッフ
ァ４３０およびＣＰＵインターフェース４３２を介して
入力されたシグナリングセルに含まれる呼設定情報に基
づいて、アドレス翻訳メモリ部４２４の記憶内容（エン
トリー）の追加、削除および更新を行う。また、制御部
４３６は、必要に応じて、呼設定用のシグナリングセル
を生成し、ＣＰＵインターフェース４３２およびシグナ
リングセルバッファ４３４を介して出力コントロール部
４２６に対して出力する。

【００７６】以下、ＡＴＭ交換機４の動作を説明する。
入出力ポート部１０（図１０）の入出力ポート１２ａ〜
１２ｊに、ＵＴＰあるいはＰＯＦを介して、例えば、伝
送レート２５．６Ｍｂｐｓ，２５．６Ｍｂｐｓ，１５５
Ｍｂｐｓ，２５．６Ｍｂｐｓ，２５．６ＭｂｐｓのＡＴ
Ｍ端末、ＩＥＥＥ１３９４方式の非ＡＴＭ端末、およ
び、伝送レート１５５Ｍｂｐｓ，１５５Ｍｂｐｓ，２
５．６Ｍｂｐｓ，５２ＭｂｐｓのＡＴＭ端末がそれぞれ
接続されると、入出力制御部２０の伝送レート検出回路
２４ａ〜２４ｊはそれぞれ、入出力ポート１２ａ〜１２
ｊを介して端末装置からのデータを受け、各端末装置の
伝送レートを検出する。

【００７７】接続制御部３６は、伝送レート検出回路２
４ａ〜２４ｊが検出した各端末装置の伝送レートに基づ
いて接続スイッチ２６を制御し、図１０中に示したよう
に、各端末装置を伝送レートが適合するインターフェー
ス回路３０ａ〜３０ｊおよび非ＡＴＭ入出力ポート３８
に接続する。インターフェース回路３０ａ〜３０ｊはそ
れぞれ、入出力ポート１２ａ〜１２ｊから入力されるＡ
ＴＭセルを受け入れ、出力制御部３２を介して交換部４
３（図１２）に対して出力する。交換部４３は、ＡＴＭ
セルのヘッダのＶＰＩ／ＶＣＩとＩＦ識別子とに基づい
てルーティング情報を生成し、ＡＴＭセルをインターフ
ェース回路３０ａ〜３０ｊに割り当てて交換処理を行
い、入出力制御部２０の入力制御部３４に対して出力す
る。

【００７８】入力制御部３４（図１０）は、交換部４３
から入力されたＡＴＭセルを分離して、インターフェー
ス回路３０ａ〜３０ｊに対して出力する。インターフェ
ース回路３０ａ〜３０ｊは、入力制御部３４から入力さ
れたＡＴＭセルを接続スイッチ２６および入出力ポート
１２ａ〜１２ｊを介して各ＡＴＭ端末に対して送出す
る。一方、入出力ポート１２ｆに接続された非ＡＴＭ端
末は、入出力ポート１２ｈ、接続スイッチ２６および非
ＡＴＭ入出力ポート３８を介して非ＡＴＭ端末４０との
間で伝送データを送受信する。

【００７９】以上説明したように、本発明に係るＡＴＭ
交換装置１は、伝送レートが異なる複数の端末を接続し
ても、交換機側の配線を変える必要がない。また、本発
明に係るＡＴＭ交換機４は、接続される端末装置に適合
したインターフェース回路３０ａ〜３０ｊが使用できな
い場合には、使用者にその旨を通知し、速やかな対応を
促すことができる。また、本発明に係るＡＴＭ交換機４
に、通信方式が異なる端末装置を接続しても、ＡＴＭ交
換機４内部の配線を変更する必要がない。

【００８０】なお、伝送レート検出回路２４ａ〜２４ｊ
においては、各端末装置の伝送レートの差が充分にある
場合、伝送レートの検出処理に高い精度は要らないの
で、ＰＬＬ回路２４０に代えて、より簡便なｆ−Ｖ変換
回路等の他の回路を用いることができる。また、ＡＴＭ
交換機４においては、通信端末を入出力ポートに接続し
たが、例えば、図１３に示すＡＴＭ交換機５のように、
入出力ポート部５０の入力ポート５２ａ〜５２ｊを出力
ポートと別に設け、さらに、インターフェース回路３０
ａ〜３０ｊを入力用と出力用とに別々に設けて構成して
もよい。また、この場合、入力ポートの数と出力ポート
の数とが異なっていてもよい。

【００８１】また、入出力ポート１２ａ〜１２ｊの数
（ｎ）とインターフェース回路３０ａ〜３０ｊの数
（ｍ）は必ずしも同じでなくともよく、入出力ポート数
を増やすために、同時にはすべてのポートが動作しない
という前提の下、ｎ＞ｍとすることができる。反対に、
全ての入出力ポートがいろいろな伝送レートに対応可能
とするため、ｎ＜ｍとすることもできる。また、公衆網
に接続されるインターフェース回路等、予め定まった目
的に用いられるインターフェース回路は、接続スイッチ
２６を経由しない専用のパスを設け、直接接続可能に構
成してもよい。

【００８２】また、ＡＴＭ交換機１（図１）と同様に、
入出力ポート１２ａ〜１２ｊそれぞれに対応する翻訳メ
モリを設けてルーティングを行うようにＡＴＭ交換機４
を構成してもよい。また、第４の実施形態に示したよう
に、入力ポート識別子等をＨＥＣとしてＡＴＭセルのヘ
ッダに付加するようにＡＴＭ交換機４を構成してもよ
い。

【００８３】

【発明の効果】以上説明したように、本発明に係るＡＴ
Ｍ交換装置およびその方法によれば、連続的なＡＴＭセ
ルの列に制御用のデータを挿入することなく、ルーティ
ング処理および輻輳制御・優先制御処理等を行うことが
でき、しかも、容易・高速にこれらの処理を行うことが
できる。また、本発明に係るＡＴＭ交換装置およびその
方法によれば、映像データ等の実時間的で高速な交換処
理を要求されるデータを収容したＡＴＭセルを交換する
場合であっても、ＡＴＭ交換機のクロックの周波数を上
げたり、バス幅を増やしたりする必要がない。また、本
発明に係るＡＴＭ交換装置およびその方法によれば、Ａ
ＴＭ交換機の一部における処理のために、ＡＴＭ交換機
全体の処理能力を低下させることがなく、効率的なＡＴ
Ｍセルの交換を行うことができる。

【図面の簡単な説明】

【図１】第１の実施形態における本発明に係るＡＴＭ交
換機の構成を示す図である。

【図２】翻訳メモリ（図１）にエントリされるＶＰＩ／
ＶＣＩとＶＰＩ’／ＶＣＩ’とを対応付けたテーブルを
示す図である。

【図３】翻訳メモリ（図１）によるＶＰＩ’／ＶＣＩ’
とＶＰＩ／ＶＣＩとの入れ替え処理を示す図である。

【図４】第２の実施形態における本発明に係るＡＴＭ交
換機の構成を示す図である。

【図５】翻訳メモリ（図４）にエントリされるＶＰＩ／
ＶＣＩおよび入力ポート識別子と、ＶＰＩ’／ＶＣＩ’
およびルーティング情報とを対応付けたテーブルを示す
図である。

【図６】第３の実施形態における本発明に係るＡＴＭ交
換機の構成を示す図である。

【図７】ＡＴＭセルの構成を示す図である。

【図８】（Ａ）〜（Ｃ）は、連続的なＡＴＭセル、およ
び、ＡＴＭセルに制御用のデータを付加する方法を示す
図である。

【図９】本発明に係るＡＴＭ交換装置の構成を示す図で
ある。

【図１０】図９に示したＡＴＭ交換機の入出力ポート部
および入出力制御部の構成を例示する図である。

【図１１】図１０に示した伝送レート検出回路の内、伝
送レートを検出する部分の構成を示す図である。

【図１２】図９に示したＡＴＭ交換機の交換部の構成を
示す図である。

【図１３】本発明に係るＡＴＭ交換機の変形例を示す図
である。

【符号の説明】

１，２，３，４，５…ＡＴＭ交換機、１４，６０…入力
ポート部、１６ａ〜１６ｄ，６２ａ〜６２ｄ…入力イン
ターフェース、１８ａ〜１８ｄ，６４…翻訳メモリ、８
０…交換部、４６…出力ポート部、４８ａ〜４８ｄ…出
力インターフェース、４４…入出力ポート部４４、４４
０ａ〜４４０ｄ…入出力インターフェース、４４２…物
理メディアデバイス、４４４…物理層デバイス、４２，
４３…交換部、４２０…入力コントロール部、４２２…
ヘッダー抽出・アドレス変換メモリインターフェース
部、４２４…アドレス翻訳メモリ部、４２６…出力コン
トロール部、４２８…輻輳処理・優先処理部、４３０，
４３４…シグナリングセルバッファ、４３２…ＣＰＵイ
ンターフェース、４３６…制御部、４３８…出力バッフ
ァ、１０…入出力ポート部、１２ａ〜１２ｊ…入出力ポ
ート、２０…入出力制御部、２２…伝送レート検出部、
２４ａ〜２４ｊ…伝送レート検出回路、２４０…ＰＬＬ
回路、２４２…分周器、２４４…基準発振器、２４６…
カウンタ回路、２４８…比較器、２６…接続スイッチ、
２８…インターフェース部、３０ａ〜３０ｊ…インター
フェース回路、３２…出力制御部、３４…入力制御部、
３６…接続制御部、３８…非ＡＴＭ入出力ポート、４０
…非ＡＴＭ端末。

Claims

【特許請求の範囲】

【請求項１】ＡＴＭセルそれぞれに、所定の制御用デー
タをヘッダ誤り制御データ（ＨＥＣ）として付加する制
御用データ付加手段と、ＨＥＣとして付加した前記所定の制御用データに基づい
て、ＡＴＭセルに対して交換処理を行う交換処理手段と
を有するＡＴＭ交換装置。
【請求項２】制御用データ付加手段は、複数の入力ポー
トから入力されるＡＴＭセルそれぞれに、入力された入
力ポートを示す入力ポート識別子を、前記ＡＴＭセルの
ＨＥＣとして付加し、前記交換処理手段は、ＡＴＭセルそれぞれのヘッダのアドレス、および、ＨＥ
Ｃとして付加した前記入力ポート識別子に基づいて、Ａ
ＴＭセルそれぞれを出力ポートにルーティングするルー
ティング手段と、ルーティングしたＡＴＭセルそれぞれに、このＡＴＭセ
ルを出力する出力ポートを示す出力ポート識別子を、前
記ＡＴＭセルのＨＥＣとして付加する出力ポート制御用
データ付加手段と、前記ＡＴＭセルのＨＥＣとして付加した前記出力ポート
識別子に基づいて、ＡＴＭセルそれぞれを交換し、前記
出力ポート識別子が示す出力ポートから出力するＡＴＭ
セル交換手段とを有する請求項１に記載のＡＴＭ交換装
置。
【請求項３】前記制御用データ付加手段は、前記複数の
入力ポートから入力されるＡＴＭセルそれぞれに、輻輳
処理および優先処理またはこれらのいずれかに用いられ
る所定の識別子をＨＥＣとしてさらに付加し、前記交換処理手段は、ＨＥＣに付加した前記所定の識別子に基づいて、前記ル
ーティングしたＡＴＭセルに対する輻輳処理および優先
処理またはこれらのいずれかを行う輻輳・優先処理手段
をさらに有する請求項２に記載のＡＴＭ交換装置。
【請求項４】ＡＴＭセルそれぞれに、所定の制御用デー
タをヘッダ誤り制御データ（ＨＥＣ）として付加し、ＨＥＣとして付加した前記所定の制御用データに基づい
て、ＡＴＭセルに対して交換処理を行うＡＴＭ交換方
法。
【請求項５】複数の入力ポートから入力されるＡＴＭセ
ルそれぞれに、入力された入力ポートを示す入力ポート
識別子を、前記ＡＴＭセルのＨＥＣとして付加し、ＡＴＭセルそれぞれのヘッダのアドレス、および、ＨＥ
Ｃとして付加した前記入力ポート識別子に基づいて、Ａ
ＴＭセルそれぞれを出力ポートにルーティングし、ルーティングしたＡＴＭセルそれぞれに、このＡＴＭセ
ルを出力する出力ポートを示す出力ポート識別子を、前
記ＡＴＭセルのＨＥＣとして付加し、前記ＡＴＭセルのＨＥＣとして付加した前記出力ポート
識別子に基づいて、ＡＴＭセルそれぞれを交換し、前記
出力ポート識別子が示す出力ポートから出力する請求項
４に記載のＡＴＭ交換方法。
【請求項６】前記複数の入力ポートから入力されるＡＴ
Ｍセルそれぞれに、輻輳処理および優先処理またはこれ
らのいずれかに用いられる所定の識別子をＨＥＣとして
さらに付加し、ＨＥＣに付加した前記所定の識別子に基づいて、前記ル
ーティングしたＡＴＭセルに対する輻輳処理および優先
処理またはこれらのいずれかを行う請求項５に記載のＡ
ＴＭ交換方法。