JPH1023246A

JPH1023246A - 画像形成装置

Info

Publication number: JPH1023246A
Application number: JP8178169A
Authority: JP
Inventors: Masato Obata; 正人小幡
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1996-07-08
Filing date: 1996-07-08
Publication date: 1998-01-23

Abstract

(57)【要約】【課題】縮小する際に細線の消失やつぶれを無くし、
高画質な画像を得ることができる画像形成装置を得る。【解決手段】画像をデジタル的に読み取る読み取り処
理部１０、この読み取り処理部１０により読み取った画
像データを出力する際の縮小率を設定する操作部４、読
み取り処理部１０が読み取った画像データを操作部４に
より設定された倍率に基づいて縮小処理する縮小処理部
２０、この縮小処理部２０により縮小処理された画像デ
ータに基づいてパルス幅変調を行い、デジタル的に書き
込む書き込み処理部３０、そしてを書き込む手段によっ
て書き込まれた画像データに基づいて画像を形成する手
段を備えた画像形成装置において、縮小処理部２０は、
書き込み処理部３０によりパルス幅変調した各パルス幅
に対応して出力画素を複数の微画素に分割する際に、各
微画素をそれぞれ読み取り処理部１０により読み取った
画素と対応させて、複数の画素の画像データを１画素の
画像データにまとめることにより縮小処理する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＰＷＭ変調を用い
て画像を再現するデジタル画像形成装置に係り、さらに
詳しくは１画素あたりの出力階調数を下げることによっ
て間引かれるデータと残すデータとを１画素内にまとめ
て記録する画像形成装置に関する。

【０００２】

【従来の技術】デジタル的に処理された画像をパスル幅
変調により再生する画像形成装置は、デジタル複写機、
プリンタ、ファクシミリ、イメージスキャナ等に広く使
用されており、また読み取った画像を所望の大きさに縮
小して再生したり、保存することも広く行われている。

【０００３】従来のこのような画像形成装置にあって
は、縮小画像を生成する場合に、画像データを所定の間
隔で単純に間引く方法が知られている。

【０００４】一方、特開平２−３０２１７０号公報に
は、縮小を行う際に間引く画素が孤立画素である場合
に、その画素を１画素シフトして間引くことにより１ド
ットラインが消失してしまうことを防ぐようにした画像
形成装置が提案されている。また、特開平５−９４５２
２号公報には、２ｎ個の画素の内２個以上が黒画素の時
に１／ｎの単純間引きを行い、黒画素が１つしか無い時
は各画素のオアをとって１／ｎに間引くことにより１ド
ッドラインの消失を防ぐようにした画像形成装置が提案
されている。更に、特開平７−８７３０８号公報には、
間引く画素と隣接する画素の関係を見て、間引く対象と
なっている２つの画素が白、黒の組合せの時、左隣の画
素が黒であれば白として間引き、白であれば黒として間
引くようにした画像形成装置が提案されている。

【０００５】

【発明が解決しようとする課題】しかしながら、単純間
引きを行って画像を縮小して出力する方法は、１画素程
度の細い線が間引きによって消失したり、逆に白い部分
が無くなり、細かい部分がつぶれてしまう不具合があっ
た。

【０００６】また、前記特開平２−３０２１７０号公報
に開示された画像形成装置は、単純間引きではないが、
間引き位置の画像データが孤立画素の時に自動的に１ビ
ットシフトさせて孤立画素が間引かれないようにして、
文字の消失や細かい部分のつぶれを防ぐものであるが、
細かい文字のように白黒が連続した時にどうしても文字
の消失やつぶれを防ぐことはできないという不具合があ
った。また、前記特開平５−９４５２２号公報に開示さ
れた画像形成装置は、２ｎ個の画素の中に２個以上黒画
素があるときに１／ｎの単純間引きを行い、１つしか無
いときはｎ個の画素のオアをとることにより黒画素の消
失を防ぐものであるが、これも細かい文字部での白黒が
連続した場合には、文字の消失やつぶれを防ぐことがで
きないという不具合があった。更に、前記特開平７−８
７３０８号公報に開示された画像形成装置は、間引く対
象の注目する２画素が白黒の組合せのときには、左側の
画素を参照し、参照した画素が黒ならば間引き結果を白
とし、参照した画素が白のときは間引き結果を黒をする
ことにより文字の消失やつぶれを防ごうとするものであ
るが、これも前二者の公報記載の発明と同様に、細かい
文字部での白黒が連続するような場合には満足した結果
が得られないという不具合があった。

【０００７】本発明はこのような従来技術の実情に鑑み
てなされたもので、その目的は、縮小する際に細線の消
失やつぶれを無くし、高画質な画像を得ることができる
画像形成装置を提供することである。

【０００８】

【課題を解決するための手段】前記目的を達成するた
め、第１の手段は、画像をデジタル的に読み取る手段、
この読み取る手段により読み取った画像データを出力す
る際の縮小率を設定する手段、前記読み取る手段が読み
取った画像データを前記縮小率を設定する手段により設
定された倍率に基づいて縮小処理する手段、この縮小処
理する手段により縮小処理された画像データに基づいて
パルス幅変調を行い、デジタル的に書き込む手段、およ
びこの書き込む手段によって書き込まれた画像データに
基づいて画像を形成する手段を備えた画像形成装置にお
いて、前記縮小処理する手段は、前記書き込む手段によ
りパルス幅変調した各パルス幅に対応して出力画素を複
数の微画素に分割する際に、各微画素をそれぞれ前記読
み取る手段により読み取った画素と対応させて、複数の
画素の画像データを１画素の画像データにまとめること
により縮小処理することを特徴としている。

【０００９】前記目的を達成するため、第２の手段は、
第１の手段におけるの縮小処理する手段が複数の画素の
画像データを各画素の出力階調数を落とすことにより１
画素内の画像データにまとめるようにしたことを特徴と
している。

【００１０】前記目的を達成するため、第３の手段は、
第２の手段において出力可能な階調数が１画素当たりの
出力階調数より大きいときは、複数の画素データを各画
素の出力階調数を落とすことなく１画素内にまとめるよ
うにしたことを特徴としている。

【００１１】第４の手段は、第１ないし第３の手段にお
いて、前記縮小処理された画像データの所定ビット位置
に縮小処理れたデータであることを示す信号を付加する
ことを特徴としている。

【００１２】第５の手段は、第４の手段における前記信
号は、画像データの最上位ビットに付加されることを特
徴としている。

【００１３】

【発明の実施の形態】以下、本発明の一実施の形態をデ
ジタル複写機に適用した場合を例にとって図面を参照し
ながら説明する。

【００１４】図２はデジタル複写機の外観を示す斜視図
である。同図において、デジタル複写機１は、上部に原
稿を載置し読み取るための原稿台２および原稿を押える
ための圧板３が設けられ、また圧板３が原稿台２上に位
置した時に圧板３で覆われることのない操作部４がデジ
タル複写機１の上部に設けられている。操作部４では、
原稿を読み取る際のモードや複写倍率の設定、オペレー
タに対する表示などが行われる。デジタル複写機１本体
の下部には給紙部５が、左側面側には排紙部６が備えら
れている。デジタル複写機１の内部は、露光光学系、給
紙搬送系、現像系、定着系、排紙系（共に図示しない）
などの公知の機構や制御装置が設けられており、複写機
としての動作を実現している。

【００１５】すなわち、図示しない原稿を原稿台２の上
に載置し、圧板３により原稿を原稿台２上に密着させた
後、操作部４からの指示にしたがい、図示しない照明
系、結像光学系によって原稿の読み取りを行う。そし
て、読み取った画像データに対して様々な補正を行った
後、その画像データに基づいて図示しない書き込み系で
レーザビームの変調を行い、図示しない感光体へ静電潜
像を形成する。その後はいわゆる電子写真のプロセスを
経て、給紙部５から給紙された用紙にコピー画像を形成
する。

【００１６】このようなデジタル複写機１に用いられる
本発明の一実施の形態における画像データの処理部分の
概略構成を図１に基づいて説明する。図１は画像データ
の処理部の構成を示すブロック図である。

【００１７】画像データの処理部は、読み取り処理部１
０、縮小処理部２０、書き込み処理部３０、制御部４０
および上記の操作部４により構成されている。読み取り
処理部１０では、図示しないＣＣＤラインセンサで例え
ば４００ｄｐｉで読み取った画像データを、シェーディ
ング補正などの様々な補正を行い、画像データＤとして
１画素毎に６ビット（６４階調：０／６３〜６３／６
３）で縮小処理部２０に出力する。縮小処理部２０では
後述するようにして間引き、データ補正などを行った縮
小画像データと、どの位置で間引き処理を行ったかを示
す間引き信号を書き込み処理部３０に出力する。書き込
み処理部３０では、縮小処理部２０から入力された縮小
画像データや間引き信号に基づいてレーザダイオードを
ＰＷＭ（パルス幅変調、以下「ＰＷＭ変調」と称する）
で変調した信号により動作制御して感光体への書き込み
を行う。制御部４０は、操作部４と接続されており、操
作部４で設定された原稿を読み取る際のモード、縮小率
の設定などに基づき、読み取り処理部１０、縮小処理部
２０および書き込み処理部３０を制御する。なお、読み
取り処理部１０については、公知の技術をそのまま使用
できるので、詳細な説明は省略する。

【００１８】次に、図１の縮小処理部２０の詳細な構成
を図３から図９に基づいて説明する。図３は縮小処理部
２０の構成を示すブロック図、図４は図３におけるデー
タ補正部の構成を詳細に示すブロック図、図５は図４の
データ補正部におけるクロックパルスと画像データとの
関係を説明するためのタイムチャート、図６は図１にお
ける間引き処理部の構成を詳細に示すブロック図、図７
は図６の間引き処理部におけるクロックパルスと画像デ
ータとの関係を説明するためのタイムチャート、図８は
図１におけるリード／ライトクロック発生部の構成を詳
細に示すブロック図、図９は図８における組み合わせ回
路の詳細な構成を示すブロック図である。

【００１９】縮小処理部２０は、図３に示すように、デ
ータ補正部２１、間引き処理部２２およびリード／ライ
トクロック発生部２３により構成されている。データ補
正部２１には、読み取り処理部１０から画像データＤが
入力され、該データ補正部２１において操作部４で設定
された縮小率に応じて間引かれる予定の画像データとこ
の画像データに隣接した画像データの１画素当たりの階
調数（ビット数）を落として１画素にまとめる補正処理
が行われる。間引き処理部２２では、データ補正部２１
から入力された補正処理後の画像データを設定された縮
小率に基づいて間引くことにより縮小画像データを生成
する。リード／ライトクロック発生部２３では、データ
補正部２１で使用する間引き信号および間引き処理部２
２で使用するリード／ライトクロックを発生する。

【００２０】次に、データ補正部２１の詳細な構成およ
び動作を図４および図５に基づいて説明する。データ補
正部２１は、読み取り処理部１０から出力される６ビッ
トの画像データＤおよび後述のリード／ライトクロック
発生部２３により発生された間引き信号に基づいて、間
引き処理部２２で画像データを間引いてしまう前に複数
の画素を階調数（ビット数）を落として１画素にまとめ
ることによりデータを保存するものである。このデータ
補正部２１は、図４に示すように３つのフリップ・フロ
ップ（以下、Ｆ／Ｆと称する）２１１，２１２，２１３
と、セレクタ２１４により構成されている。

【００２１】以下、このデータ補正部２１の動作を図５
のタイムチャートを参照し、詳細に説明する。読み取り
処理部１０からの図５の（ｂ）に示すような画像データ
ＤはＦ／Ｆ２１１により図５の（ａ）に示す基本クロッ
クパルスの立ち上がりでラッチされ、同一時間上に隣接
した２画素の画像データがそろえられ、図５の（ｃ）で
示すような出力となる。このＦ／Ｆ２１１の出力は、更
にＦ／Ｆ２１２においてラッチされ、図５の（ｄ）に示
すような出力となる。同時にＦ／Ｆ２１３では同一時間
上にそろえられた隣接した２画素の画像データの各上位
３ビットがラッチされて出力される。すなわち、Ｆ／Ｆ
２１３の出力は、図５の（ｅ）に示すような、隣接した
２画素の階調数を６ビットから３ビットに落して１画素
にまとめた画像データとなる。セレクタ２１４では，間
引き信号に基づいてＦ／Ｆ２１２から出力された図５の
（ｄ）に示すような通常の画像データと、Ｆ／Ｆ２１３
から出力された２画素を１画素にまとめる補正がされた
図５の（ｅ）に示すような画像データとが選択され出力
される。この実施の形態においては、図５の（ｆ）に示
すように、間引き信号を５０％としており、この場合は
セレクタ２１４からは、図５の（ｇ）に示すように、通
常の画像データ、２画素を１画素にまとめた画像データ
が交互に出力される。

【００２２】次に縮小処理、すなわち間引き処理部２２
による間引き処理について説明する。間引き処理部２２
は、図６に示すように、メモリ２２１，２２２、ライト
アドレスカウンタ２２３、リードアドレスカウンタ２２
４、アドレス切り換え手段２２５，２２６、データ切り
換え手段２２７，２２８およびＦ／Ｆ２２９，２３０と
から構成されている。縮小処理はメモリ２２１，２２２
に対するライトアドレスのインクリメントを間欠制御す
ることにより実現する。つまり、ライトアドレスカウン
タ２２３のライトクロックパルスを間引くことによりラ
イトアドレスのインクリメントを間欠制御して、同じラ
イトアドレスに２回、データ補正部２１より出力された
画像データおよびリード／ライトクロック発生部２３か
ら出力された間引き信号をメモリ２２１あるいは２２３
に書き込む。これにより、何画素かに１画素データが上
書きされるので、上書きされたデータが間引かれて画像
が縮小される。また、間引き信号も同様に縮小される。

【００２３】間引き処理部２２の動作を図７を参照して
更に詳しく説明すると、図７の（ａ）は図５の（ａ）と
同様な基本クロック、図７の（ｂ）はデータ補正部２１
からの画像データで図５の（ｇ）に相当する。縮小率は
上述したように５０％であるので、間引き信号は図７の
（ｃ）に示すようになる。すなわち、この場合は、図７
の（ｄ）に示すように、ライトクロックパルスを２クロ
ックパルス当たり１クロックパルス間引いてライトアド
レスを図７の（ｅ）のように間欠制御し、結果的に２画
素について１画素を間引くことにより、画像データの量
を１／２に減らし、間引き信号もそれにあわせて減らし
ている。そして、メモリ２２１がリードを行っていると
きには、メモリ２２３はライトを行うようにアドレス切
り換え手段２２５，２２６でライトアドレスカウンタ２
２３、リードアドレスカウンタ２２４の出力を切り換え
てメモリ２２１，２２２にアドレスを供給する。また、
画像データ、間引き信号もデータ切り換え手段２２７，
２２８で切り換えて入力され、メモリ２２１，２２２か
ら読み出された画像データ、間引き信号はＦ／Ｆ２２
９，２３０でラッチされ、図７の（ｈ）に示すような縮
小画像データとなって書き込み処理部３０に出力され
る。リードクロックパルスは、図７の（ｆ）のような波
形であり、リードクロックパルスに同期して図７の
（ｇ）に示すようにリードアドレスが供給される。この
時、メモリ２２１あるいは２２３から出力された画像デ
ータとデータ補正部２１からの入力データがぶつからな
いように、メモリ２２１がライトの時はＦ／Ｆ２２９お
よびデータ切り換え手段２２８の出力がハイ・インピー
ダンスになるように、そしてメモリ２２１がリードの時
はＦ／Ｆ２３０およびデータ切り換え手段２２７の出力
がハイ・インピーダンスになるように構成されている。

【００２４】リード／ライトクロック発生部２３は、図
８に示すように、Ｆ／Ｆ２３１，２３７、加算器２３
２、比較器２３３、減算器２３４、セレクタ２２５、組
み合わせ回路２３６とから構成されている。このリード
／ライトクロック発生部２３による間引き制御方法につ
いて次に説明する。

【００２５】リード／ライトクロック発生部２３の加算
器２３２の一方の入力端子ＡにはＦ／Ｆ２３１の出力が
入力されており、もう一方の入力端子Ｂには図１の制御
部４０から縮小率に応じて設定された値が入力されてい
る。いま、設定されている倍率が例えば５０％の場合に
は、制御部４０からの設定値は、（設定値）÷１０００＝０．５（＝５０％）より５００（１６進数で表すと１Ｆ４となる。以下、１
６進数で表す場合は最後にＨを記し、２進数の場合は最
後にＢを記す。）が設定される。

【００２６】Ｆ／Ｆ２３１の出力端子Ｑは、データ有効
信号により最初はクリアされているので、入力端子Ｄの
値とは無関係に０００Ｈとなっており、加算器２３２の
一方の入力端子Ａにはこの０００Ｈが、そして他方の入
力端子Ｂには倍率に応じた設定値である１Ｆ４Ｈが制御
部４０から加えられる。したがって、加算器２３２の出
力端子〔Ａ＋Ｂ〕は１Ｆ４Ｈとなる。加算器２３２のこ
の出力端子〔Ａ＋Ｂ〕は、比較器２３３の一方の入力端
子Ａに接続され、比較器２３３のもう一方の入力端子Ｂ
には固定値で３Ｅ８Ｈ（１０００）が入力されているた
め、比較器２３３の出力端子〔Ａ＜Ｂ〕はハイレベルと
なる。加算器２３２の出力端子〔Ａ＋Ｂ〕は、セレクタ
２３５の入力端子Ｂおよび減算器２３４の入力端子Ｂに
も接続されている。セレクタ２３５のもう一方の入力端
子Ａには減算器２３４の出力端子〔Ｂ−Ａ〕が接続され
ており、セレクタ２３５の選択入力端子Ｓには比較器２
３３の出力端子〔Ａ＜Ｂ〕が接続されている。したがっ
て、セレクタ２３５の選択入力端子Ｓはハイレベルの場
合には、セレクタ２３５の入力端子Ｂに入力された値
（１Ｆ４Ｈ）を出力する。セレクタ２３５の出力端子Ｙ
は、Ｆ／Ｆ２３１の入力端子Ｄに接続されており、セレ
クタ２３５の出力は、Ｆ／Ｆ２３１で基準のクロックパ
ルスによりラッチされて、次のサイクルでの加算器２３
２での加算に使用される。

【００２７】次のサイクルでは、加算器２３２の出力端
子〔Ａ＋Ｂ〕の出力は３Ｅ８Ｈ（１Ｆ４Ｈ＋１Ｆ４Ｈ）
になるので、比較器２３３の出力端子〔Ａ＜Ｂ〕はロー
レベルとなる。これにより、セレクタ２３５の出力は、
入力端子Ａに入力されたものが出力されるので、減算器
２３４の出力がセレクタ２３５の出力となる。減算器２
３４の入力端子Ａは、固定値である３Ｅ８Ｈに固定され
ているので、入力は両方とも３Ｅ８Ｈとなり、その結
果、減算器２３４の出力端子〔Ｂ−Ａ〕は０００Ｈとな
り、セレクタ２３５の出力は０００Ｈとなる。以下、こ
の動作を続けていくことにより、比較器２３３の出力
は、１クロックパルス毎に交互にハイレベル、ローレベ
ルを繰り返して、これを間引き信号とする。この間引き
信号は、Ｆ／Ｆ２３７により基本クロックでラッチさ
れ、データ補正部２１に出力される。

【００２８】つまり、このリード／ライトクロック発生
部２３では、制御部４０により倍率に応じて設定された
設定値を次々と加算し、その値が１０００未満の間は比
較器２３３からハイレベルの信号を出力し、１０００以
上になるとローレベルの信号を出力する。そして、加算
器２３２の出力が１０００以上になると、その値から減
算器２３４により、１０００を引いて再度設定値を加算
する。

【００２９】比較器２３３に出力である間引き信号と基
本クロックパルスにより、間引き処理部２２にライトク
ロックパルスおよびリードクロックパルスを出力する組
み合わせ回路２３６は、図９に示すように、ディレイラ
イン回路２４１と、アンドゲート２４２とから構成され
ている。すなわち、間引き信号をディレイライン回路２
４１によりタイミングをずらして基本クロックパルスと
の位相をあわせ、アンドゲート２４２で論理積を取るこ
とにより、クロックパルスに対して間引かれたクロック
パルスを得ることができる。後は、間引かれたクロック
パルスをライトクロックパルスとして、そして基本クロ
ックパルスをリードクロックパルスとして、出力端子Ｗ
Ｃ，ＲＣから間引き処理部２２に出力すればよい。な
お、ライトクロックパルスとリードクロックパルスは図
７の（ｄ）と（ｆ）に示されている。

【００３０】次に、図１の書き込み処理部３０の詳細な
構成を、図１０から図１５を参照して説明する。図１０
は書き込み処理部の構成を詳細に示すブロック図、図１
１は図１０における書き込みレベル変換部の詳細な構成
を示すブロック図、図１２は図１１の書き込みレベル変
換部における縮小画像データと階調レベルデータとの関
係を示す図、図１３は図１１のパルス発生部により発生
するパルスと画素との関係を示す波形図、図１４は図１
１のパルス選択部により選択されたパルスと画素との関
係を説明するための図である。

【００３１】まず、図１０に基づき、書き込み処理部３
０の構成について説明する。書き込み処理部３０は、書
き込みレベル変換部３０１、レーザダイオード（以下、
「ＬＤ」と称する）制御部３０２、およびＬＤ３０３と
から構成されており、書き込みレベル変換部３０１は縮
小処理部２０において縮小処理された画像データに基づ
いてＬＤ３０３により図示しない感光体上に静電潜像を
形成するために、縮小間引きデータをＰＷＭ信号に変換
する。ＬＤ制御部３２では、書き込みレベル変換部３１
により変換されたＰＷＭ信号に基づいてＬＤ３３をＰＷ
Ｍ変調するものであるが、この部分は本発明特有のもの
ではないので、詳細な説明は省略する。

【００３２】書き込みレベル変換部３１は、図１１にそ
の詳細な構成を示すように、データ変換ＲＯＭ３１１、
パルス選択部３１２およびパスル発生部３１３とから構
成されている。

【００３３】データ変換ＲＯＭ３１１は、縮小処理部２
０内の間引き処理部２２によって縮小処理された画像デ
ータを縮小間引き信号に基づいて階調レベルデータに変
換するものである。つまり縮小画像データおよび縮小間
引き信号をアドレスとして、そのアドレスで示される所
に予め設定された階調レベルが書き込まれており、対応
する階調レベルに変化させられる。その具体的な例を図
１２を参照して説明すると、図１２の（ａ）は縮小間引
き信号がローレベルの時の縮小画像データと階調レベル
データの対応関係を示し、図１２の（ｂ）は縮小間引き
信号がハイレベルの時の縮小画像データと階調レベルデ
ータの対応関係を示している。これらの図から、いま仮
に縮小画像データが４８（１１００００Ｂ）の時を考え
てみると、縮小間引き信号のレベルがローレベルの場合
には、図１２の（ａ）から、階調レベルが０６Ｈ（００
００１１０Ｂ）となるようにデータは書き込まれてい
る。また、縮小間引き信号がハイレベルの場合には、図
１２の（ｂ）から縮小画像データの上下３ビットづつ
（各画像データ毎に）を見る。なお、間引き信号がハイ
レベルのときの階調レベルデータは１で始まり、縮小画
像データの上下３ビットに対応する階調レベルデータ３
ビットがそれぞれつく。したがって、この例では、７
（１１１Ｂ）と、０（０００Ｂ）となるため、各画像デ
ータに対応する階調レベルデータは４Ｈ、０Ｈとなる。
したがって、データ変換ＲＯＭ３１１には、全体で６０
Ｈ（１１０００００Ｂ）が出力されるようにデータが書
き込まれている。ここで最上位ビットは、１画素のデー
タなのか、２画素を１画素にまとめたデータなのかを区
別するために使用され、最上位ビットが０ならば１画素
のデータ、１ならば２画素を１画素にまとめたデータと
区別できるようにしている。すなわち、間引き信号がＨ
のとき階調レベルデータは１で始まり、縮小画像データ
の上下３ビットに対応する階調レベルデータが、それに
続くことになる。

【００３４】次にパルス発生部３１３について図１３に
基づいて説明する。パルス発生部３１３は、基本クロッ
クおよびその反転信号をディレイラインなどにシフトす
ることにより、まずａ〜ｈに示す信号を生成する。そし
てこれらａ〜ｈの信号のうちの２つの信号を、オアゲー
トやアンドゲートにより組み合わせて、（イ）〜（ワ）
のような１３種類の信号を発生させている。パルス発生
部３１３において、このようなＰＷＭ信号を発生させる
のは、図１３の最下部に示すように、１画素を８分割し
て、出力階調として９階調得るためのである。

【００３５】パルス選択部３１２は、パルス発生部３１
３で発生したＰＷＭ信号をデータ変換ＲＯＭ３１１で変
換した階調レベルデータにより選択する。図１４は上述
した縮小画像データが４８の場合のＰＷＭ信号の選択を
示しており、（ａ）は縮小間引き信号がローレベルのと
き、（ｂ）は縮小間引き信号がハイレベルのときを示し
ている。すなわち、縮小画像データが４８で、縮小間引
き信号がローレベルの場合は、階調レベルデータは０６
Ｈとなるため、ＰＷＭ信号は図１３の（ト）の信号が選
択されるように構成されている。また、縮小間引き信号
がハイレベルのは、階調レベルデータは６０Ｈとなるの
で、この時は図１３の（イ）と（ホ）のオアを取った信
号が選択されるように構成される。

【００３６】以上説明した本発明の実施の形態における
効果を、図１５を参照し、単純に間引いた場合や従来の
方法での不具合と対比させながら、実際の画像上で説明
する。図１５は、従来方法の間引きと本実施形態による
間引きを具体的に説明するための説明図である。

【００３７】図１５の（ａ）は読み取り処理部１０で読
み取った画像データを表している。この（ａ）の画像デ
ータを５０％縮小を行う場合、単純に１つおきに間引い
た場合には、（ｂ）の右側のような結果にも、左側のよ
うな結果にもなりうる。この（ｂ）を階調レベルデータ
に変換した結果は、左側の結果の場合には（ｃ）の左側
ようになり、これをＰＷＭ変調して実際に出力すると、
（ｄ）の左側のようになり、白部がなくなってしまうた
め、文字のつぶれが発生してしまう。逆に、間引いた結
果が（ｂ）の右側のようになった場合は、階調レベルデ
ータに変換した結果は（ｃ）の右側のようになり、それ
をＰＷＭ変調して実際に出力すると、（ｄ）の右側のよ
うになり、データが消失してしまう。

【００３８】図１５の右側に示すような文字の消失を防
ぐため、従来から黒の孤立点の消失を防ぐことが提案さ
れているが、間引いた結果は図１５の（ｂ）の左側のよ
うになり、ＰＷＭ変調して実際に出力すると（ｄ）の左
側のようになり、文字のつぶれを防ぐことはできない。

【００３９】これに対し、本実施の形態においては、同
様に５０％縮小して間引きを行った結果は、各データの
上位３ビットづつを１画素にまとめるため、図１５の
（ｅ）のようになる。すなわち、（ａ）の左端の「０」
を６ビットで表すと「００００００」であり、その右隣
の「６」を６ビットで表すと「０００１１０」である。
これら２つの上位３ビットはいずれも「０００」であ
り、１０進数ではいずれも「０」となる。また（ａ）の
左から３番目の「５６」を６ビットで表すと「１１１０
００」であり、その右隣の「５」を６ビットで表すと
「０００１０１」となり、それらの上位３ビットは「１
１１」と「０００」となり、１０進数では「７」と
「０」となる。このようにして求めた縮小画像データの
結果が（ｅ）に示すように、「０と０」、「７と０」、
「７と０」というようになる。この（ｅ）の結果を階調
レベルを最上位（７ビット目）ビットを１として１６進
数で表すと、図１５の（ｆ）の右側のようになるが、わ
かり易くするために最上位ビットを除き、上位下位３ビ
ットに分けると、左側に示すようになる。そして、その
結果をＰＷＭ変調し、実際に画像出力した結果は（ｇ）
のようになる。

【００４０】この（ｇ）から明らかなように、従来の方
法で発生したような文字のつぶれ、消失は発生しない上
に、更に変倍した結果得られる線幅も元々の線幅に倍率
５０％をかけたものとおおよそ等しくなるので、濃度の
再現性も向上させることはできるという利点も生じる。

【００４１】

【発明の効果】これまでの説明から明らかなように、請
求項１記載の発明によれば、従来のように読み取る手段
により読み取った画像データを間引くことにより縮小す
るのではなく、複数の画素の画像データを１画素の画像
データにまとめて記録しているので、縮小する際に細線
の消失やつぶれを無くし、高画質な画像を得ることがで
きる。また、縮小率もおおよそ比例した線幅を得ること
もできるので、濃度再現性も向上させることができる。

【００４２】請求項２記載の発明によれば、各画素の出
力階調数を部分的に減らして複数の画像データを１画素
にまとめているので、縮小する際に細線の消失やつぶれ
を無くし、高画質な画像を得ることが可能になる。

【００４３】請求項３記載の発明によれば、各画素の出
力階調数よりも出力可能な階調数が大きければ、各画素
の出力階調数はそのままで、複数の画像データを１画素
にまとめて縮小することができるので、細線の消失やつ
ぶれを無くし、高画質な画像を得ることが可能になる。

【００４４】請求項４および５記載の発明によれば、縮
小された画像データであるかどうかを階調レベルを示す
データに組み込んだので、当該画像データを再現するだ
けで良好な濃度再現性を発揮することができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態における画像データの処
理部の構成を示すブロック図である。

【図２】本発明が適用されるデジタル複写機の外観を示
す斜視図である。

【図３】図１における縮小処理部の構成を示すブロック
図である。

【図４】図３におけるデータ補正部の構成を詳細に示す
ブロック図である。

【図５】図４のデータ補正部におけるクロックパルスと
画像データとの関係を説明するためのタイムチャートで
ある。

【図６】図３における間引き処理部の構成を詳細に示す
ブロック図である。

【図７】図６の間引き処理部におけるクロックパルスと
画像データとの関係を説明するためのタイムチャートで
ある。

【図８】図３におけるリード／ライトクロック発生部の
構成を詳細に示すブロック図である。

【図９】図８における組み合わせ回路の詳細な構成を示
すブロック図である。

【図１０】図１における書き込み処理部の構成を詳細に
示すブロック図である。

【図１１】図１０における書き込みレベル変換部の詳細
な構成を示すブロック図である。

【図１２】図１１の書き込みレベル変換部における縮小
画像データと階調レベルデータとの関係を示す図であ
る。

【図１３】図１１のパルス発生部により発生するパルス
と画素との関係を示す波形図である。

【図１４】図１１のパルス選択部により選択されたパル
スと画素との関係を説明するための図である。

【図１５】従来方法の間引きと本実施形態による間引き
を具体的に説明するための説明図である。

【符号の説明】

４操作部１０読み取り処理部２０縮小処理部２１データ補正部２２間引き処理部２３リード／ライトクロック発生部３０書き込み処理部４０制御部３１書き込みレベル変換部３２ＬＤ制御部３３ＬＤ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｎ 1/409 Ｈ０４Ｎ 1/40 １０１Ｄ

Claims

【特許請求の範囲】

【請求項１】画像をデジタル的に読み取る手段、この
読み取る手段により読み取った画像データを出力する際
の縮小率を設定する手段、前記読み取る手段が読み取っ
た画像データを前記縮小率を設定する手段により設定さ
れた倍率に基づいて縮小処理する手段、この縮小処理す
る手段により縮小処理された画像データに基づいてパル
ス幅変調を行い、デジタル的に書き込む手段、およびこ
の書き込む手段によって書き込まれた画像データに基づ
いて画像を形成する手段を備えた画像形成装置におい
て、前記縮小処理する手段は、前記書き込む手段によりパル
ス幅変調した各パルス幅に対応して出力画素を複数の微
画素に分割する際に、各微画素をそれぞれ前記読み取る
手段により読み取った画素と対応させて、複数の画素の
画像データを１画素の画像にまとめることにより縮小処
理することを特徴とする画像形成装置。
【請求項２】前記縮小処理する手段は、複数の画素の
画像データを各画素の出力階調数を落とすことにより１
画素内の画像データにまとめることを特徴とする請求項
１記載の画像形成装置。
【請求項３】前記縮小処理する手段は、出力可能な階
調数が１画素当たりの出力階調数より大きいときは、複
数の画素の画像データを各画素の出力階調数を落とすこ
となく１画素内の画像データにまとめることを特徴とす
る請求項２記載の画像形成装置。
【請求項４】前記縮小処理された画像データの所定ビ
ット位置に縮小処理れたデータであることを示す信号を
付加することを特徴とする請求項１ないし３のいずれか
１項に記載の画像形成処理。
【請求項５】前記信号は、画像データの最上位ビット
に付加されることを特徴とする請求項４記載の画像形成
装置。