JPH1023332A

JPH1023332A - 合成信号処理回路

Info

Publication number: JPH1023332A
Application number: JP16914996A
Authority: JP
Inventors: Shinichi Koyama; 信一小山
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-06-28
Filing date: 1996-06-28
Publication date: 1998-01-23

Abstract

(57)【要約】【課題】信号処理による情報の欠落が生じないように
して合成境界線がはっきりと見えるようにする。【解決手段】複数のデジタル映像を合成する合成手段
１０３と、前記合成手段１０３によって合成されたデジ
タル映像の１画面を複数のブロックに分割する分割手段
１０４とを具備し、前記分割手段１０４で分割されたブ
ロックごとの境界線の位置に合わせて合成境界線を設定
して合成するようにすることにより、前記合成境界線が
ブロック内にこないようにして、間引き処理等の信号処
理によって情報の欠落が生じないようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は合成信号処理回路に
係わり、例えば、２つの映像を合成する合成システムに
関するものであり、編集機や合成ビデオレコーダ等、ま
たはビデオカメラにおけるシーンチェンジ機能等に利用
される合成信号処理回路に関する。

【０００２】

【従来の技術】従来のビデオ合成システムを、図５に示
す。図５において、５０１は合成装置、５０２、５０３
はビデオ入力端子、５０４、５０５はＡＤ変換器、５０
６は合成回路、５０７はＤＡ変換器、５０８はビデオ出
力端子、５０９はモニタである。

【０００３】前記ビデオ入力端子５０１、５０２には、
コンポジットビデオ信号または輝度信号Ｙがそれぞれ入
力される。そして、入力された信号はＡＤ変換器５０
４、５０５によってデジタル信号に変換され、合成回路
５０６へ送られる。

【０００４】図６に、前記合成回路５０６の構成を示
す。図６において、６０１、６０２はビデオ入力端子、
６０３、６０４はメモリ、６０５はスイッチ回路、６０
６は切換制御回路、６０７はビデオ出力端子である。

【０００５】ＡＤ変換器５０４、５０５から出力される
２つの映像信号はビデオ入力端子６０１、６０２を介し
て入力され、メモリ６０３、６０４にそれぞれ保管され
る。そして、サンプリングクロックによってこれらのメ
モリ６０３、６０４から読みだされ、それぞれスイッチ
回路６０５に送られる。

【０００６】切換制御回路６０６は、サンプリングクロ
ックを数えてスイッチ回路６０５を切り換え、２つの映
像信号を１フレームの中で交互に選択して１つの映像信
号に合成した形でビデオ出力端子６０７へ出力する。

【０００７】例えば、１つの画面を左右半分ずつ合成す
る場合、切換回路６０６は１水平同期期間の前半半分ま
では、スイッチ回路６０５をメモリ６０３側へつなぎ、
後半半分はメモリ６０４側へつなぐ。また、次のライン
では再びメモリ６０３側へつなぎ、これを繰り返すこと
によって左右に違う映像を１つに合成していく。もちろ
ん、左右半分ずつでない場合も、また、上下に合成する
場合もスイッチ回路６０５を切り換えることによって合
成することができる。

【０００８】図５に戻り、合成回路５０６から出力され
た映像信号は、ＤＡ変換器５０７によってアナログ信号
に変換され、ビデオ出力端子５０８から出力される。編
集者は、モニタ５０９でその時の映像を確認する。この
時の概念図を図７に示す。

【０００９】

【発明が解決しようとする課題】しかしながら、上記従
来例では、２つの映像の合成境界線は画面の中央、もし
くは任意の位置であったが、圧縮処理を行うデジタル記
録、再生システムでは合成境界線を任意の位置にした場
合、圧縮ブロックの中に合成境界線がくることがある。
前記合成境界線は高周波成分になるため、圧縮ブロック
の中に合成境界線がくると間引き処理等の信号処理によ
って情報の欠落がおき、合成境界線がボケてしまうとい
う欠点があった。

【００１０】本発明は前述の問題点にかんがみ、信号処
理による情報の欠落を防止して合成境界線がはっきりと
見えるようにすることを目的とする。

【００１１】

【課題を解決するための手段】本発明の合成信号処理回
路は、複数のデジタル映像を合成する合成手段と、前記
合成手段によって合成されたデジタル映像の１画面を複
数のブロックに分割する分割手段とを具備し、前記合成
手段は、前記分割手段で分割されたブロックごとの境界
線の位置に合わせて合成境界線を設定して合成すること
を特徴としている。

【００１２】また、本発明の他の特徴とするところは、
複数のデジタル映像を合成する合成手段と、前記合成手
段によって合成されたデジタル映像の１画面を複数のブ
ロックに分割する分割手段と、前記分割手段で分割され
た前記デジタル映像に所定の信号処理を施す信号処理手
段とを具備し、前記合成手段は、前記分割手段で分割さ
れたブロックごとの境界線の位置に合わせて合成境界線
を設定して合成し、前記信号処理手段で所定の信号処理
を施すことを特徴としている。

【００１３】また、本発明のその他の特徴とするところ
は、請求項２に記載の合成信号処理回路において、前記
合成手段はメモリ回路と、合成回路と、制御回路とで構
成され、前記制御回路は前記合成回路の合成動作を制御
して、各ブロックごとの任意の境界線位置に合成境界線
を設定することを特徴としている。

【００１４】また、本発明のその他の特徴とするところ
は、請求項２に記載の合成信号処理回路において、前記
分割手段によって複数に分割されるブロックはＤＣＴブ
ロックであることを特徴としている。

【００１５】また、本発明のその他の特徴とするところ
は、請求項２に記載の合成信号処理回路において、前記
信号処理手段はデジタルＶＴＲの圧縮手段と記録再生手
段とを具備することを特徴としている。

【００１６】また、本発明のその他の特徴とするところ
は、請求項２に記載の合成信号処理回路において、前記
信号処理手段はＪＰＥＧの圧縮手段と記録再生手段とを
具備することを特徴としている。

【００１７】また、本発明のその他の特徴とするところ
は、請求項２に記載の合成信号処理回路において、前記
信号処理手段はＭＰＥＧの圧縮手段と記録再生手段とを
具備することを特徴としている。

【００１８】また、本発明のその他の特徴とするところ
は、請求項２に記載の合成信号処理回路において、前記
信号処理手段はＨ．２６１の圧縮手段と記録再生手段と
を具備することを特徴としている。

【００１９】また、本発明のその他の特徴とするところ
は、請求項３に記載の合成信号処理回路において、前記
合成手段は複数のデジタル映像の境界線を前記制御回路
により徐々に移動させて合成するワイプ合成手段である
ことを特徴としている。

【００２０】本発明は上記技術手段を有するので、分割
手段により分割されたブロックごとの境界線の位置に合
わせて合成境界線が設定されてデジタル映像の合成が行
われるので、合成境界線がブロック内に位置することが
なくなり、これにより、間引き処理等の信号処理におい
て情報の欠落が生じないようにすることができる。

【００２１】

【発明の実施の形態】以下、本発明の合成信号処理回路
の実施の形態を図面を参照して説明する。〔第１の実施の形態〕現在、現行テレビ信号をデジタル
化して磁気テープに記録するようにする民生用デジタル
ＶＴＲが出現してきた。これらの基本フォーマットは、
「ＮＩＫＫＥＩＥＬＥＣＴＲＯＮＩＣＳＢＯＯＫ
Ｓ」（１９９３．１０．１．発行）の「データ圧縮技
術、家庭用デジタルＶＴＲまず現行テレビ信号用規格を
固める」で紹介されている。この信号処理を参考にし
て、本発明の合成信号処理回路の第１の実施の形態の説
明をする。

【００２２】まず、映像信号のうち輝度信号Ｙを処理す
るブロックの構成を、図１のブロック図に示す。図１に
おいて、１０１、１０２はＡＤ変換器であり、１０３は
前記ＡＤ変換器１０１、１０２から出力される信号を合
成する合成回路である。

【００２３】１０４はＤＣＴブロック分割回路、１０５
は圧縮回路、１０６は誤り訂正符号付加回路、１０７は
記録符号化回路である。また、１０８は磁気テープ、１
０９は検出回路、１１０は誤り訂正回路、１１１は伸
張、復号回路、１１２はＤＡ変換器である。

【００２４】前述の構成において、２つのＹ信号（輝度
信号）が各ＡＤ変換器１０１、１０２に入力されると、
デジタル信号にそれぞれ変換されて合成回路１０３に送
られる。合成回路１０３では、ＤＣＴブロック分割回路
１０４から送られるブロック情報Ｓ１に合わせて合成境
界線を決定し、各ＡＤ変換器１０１、１０２から送られ
る２つのＹ信号を１つに合成し、ＤＣＴブロック分割回
路１０４へ出力する。

【００２５】ここで、ＤＣＴブロック分割とブロック情
報Ｓ１について、図２のＤＣＴブロック分割の説明図を
用いて説明する。図２において、一番上の波形がＹ信号
を表している。これをＡＤ変換器１０１、１０２におい
て、１３．５ＭＨｚでサンプリングし、同期信号から同
期信号までの１水平同期期間をＮＴＳＣ信号の場合、８
５８画素（ＰＡＬでは８６４画素）のデータにする。

【００２６】このうち、有効画素（記録に用いる）は前
後１２２、１６画素を除いて７２０画素である。また、
垂直方向は５２５ラインのうち、有効ラインは４８０ラ
インとなっている。つまり、１フレームは７２０×４８
０画素である。図２に示すように、ＤＣＴブロックは、
８×８画素で１ブロックを構成する。

【００２７】したがって、ＮＴＳＣ信号の場合、１フレ
ームが水平方向に９０ブロック、垂直方向に６０ブロッ
クに分割される。ＤＣＴブロック分割回路１０４から合
成回路１０３へのブロック情報Ｓ１は、ＤＣＴブロック
が前記８画素ごとに構成されていることを示す情報であ
る。

【００２８】次に、このブロック情報Ｓ１に基づいて、
映像を合成する方法について説明する。図３は、合成回
路１０３の構成を表したブロック図である。図３におい
て、３０１、３０２は２つのビデオ入力端子、３０３、
３０４はメモリ、３０５はスイッチ回路、３０６は切換
制御回路、３０７はビデオ出力端子である。ＡＤ変換さ
れてきたＹ信号は、第１および第２のビデオ入力端子３
０１、３０２から入力され、第１および第２のメモリ３
０３、３０４にそれぞれ記憶される。

【００２９】そして、前記第１および第２のメモリ３０
３、３０４に記憶されたＹ信号は、サンプリングクロッ
クによって読みだされ、スイッチ回路３０５にそれぞれ
送られる。

【００３０】切換制御回路３０６は、ＤＣＴブロック分
割回路１０４から送られるブロック情報Ｓ１に合わせて
サンプリングクロックを数える。ここでは、８画素に分
割しているので、８の倍数に合わせてスイッチ回路３０
５の切換え端子の切り換え制御を行い、２つの映像信号
を１フレームの中で交互に選択して合成した形でビデオ
出力端子３０７へ送出する。

【００３１】例えば、画面を左右半分ずつ合成する場
合、切換回路３０６は図２の同期信号の１２３番目を０
として数え始め、４５ＤＣＴブロック分の３５９番目ま
では、スイッチ回路３０５を第１のメモリ３０３側へつ
なぎ、３６０番目からは第２のメモリ３０４側へつなぐ
ようにする。

【００３２】そして、次のラインでは、再び第１のメモ
リ３０３側へつなぎ、これを繰り返すことによって、左
右に違う映像を１つの映像に合成して行く。もちろん、
左右半分ずつでないように合成することも可能であり、
いずれの場合においても８の倍数のクロック数で切り換
える。また、上下に合成する場合は、８の倍数のライン
ごとにスイッチ回路３０５を切り換える。

【００３３】ここで、本実施の形態の前提条件は、２つ
の映像の同期がとれていることである。２つの映像の同
期のとり方は、信号源がＶＴＲの場合は一方の信号に同
期して、もう一方の信号を再生する。また、他の信号源
の場合には、メモリを用いて同期を合わせたりするが、
これらの技術は周知のため、詳しい説明は省略すること
にする。

【００３４】図１に再び戻り、上記のようにＤＣＴブロ
ック分割された信号を圧縮回路１０６においてＤＣＴ変
換し、周波数の成分ごとに重み付けして量子化し、さら
に、可変長符号化を行って圧縮する。

【００３５】次に、誤り訂正符号付加回路１０６におい
て、再生時の誤り訂正を行うための符号を付加し、記録
符号化回路１０７にて記録のための変調を施して、磁気
テープ１０８に記録する。

【００３６】再生処理は、磁気テープ１０８より再生さ
れた信号中のパイロット信号を検出回路１０９によって
検出し、トラッキング制御を行いながら再生する。そし
て、誤り訂正回路１１０において誤りを補正した後、伸
張、復号回路１１１にて、圧縮されたデータを伸張し
て、もとのビデオ信号に復元する。次に、前記復元した
ビデオ信号をＤＡ変換器１１２によりアナログ信号に変
換して出力する。

【００３７】図４に、本実施の形態の合成信号処理回路
の概念図を示す。なお、本実施の形態においては、理解
を容易にするために輝度信号Ｙの処理のみについて説明
したが、当然、色信号処理についてもフォーマットが規
定されており、本実施の形態と同様にカラービデオ信号
の処理する回路としても良好に用いることができる。

【００３８】また、民生用デジタルＶＴＲのフォーマッ
トでは、８×８のＤＣＴブロックが既知のため、特に、
ＤＣＴブロック分割回路１０４からのブロック情報Ｓ１
の伝達なしに、合成回路１０３で切り換えタイミングを
自動的に設定するようにしても同様の動作が得られる。

【００３９】〔第２の実施の形態〕また、第１の実施の
形態では、現行放送に対する民生用デジタルＶＴＲの規
格で説明してきたが、ハイビジョン放送に対するＤＣＴ
ブロックも同様の処理で行われるため、本発明を良好に
適用することができる。

【００４０】また、他の圧縮方式、例えばＪＰＥＧ、Ｍ
ＰＥＧも同様に８×８画素のＤＣＴブロックを用いてお
り、Ｈ．２６１では１６×１６画素のマクロブロックを
用いているが、合成方式は第１の実施の形態と同様の処
理で行えばよい。

【００４１】〔第３の実施の形態〕第１の実施の形態で
は、左右もしくは上下の画面の合成について説明した
が、編集器やビデオカメラのシーンチェンジ等に使われ
る技術で、合成画面の合成比率が徐々に変化していく、
いわゆるワイプがある。つまり、合成境界線が移動して
いくものである。この場合も同様に、ブロック情報Ｓ１
に合わせて合成境界線を徐々に変化させていけばよい。

【００４２】すなわち、図１において、合成回路１０３
はＤＣＴブロック分割回路１０４からブロック情報Ｓ１
（８画素ごとにブロック化）をもらう。合成回路１０３
は、図３において、まず、最初のフレームでは、切換制
御回路３０６が８画素で第１のメモリ３０３から第２の
メモリ３０４へスイッチ回路３０５を切り換えるように
する。

【００４３】そして、次のフレームでは１６画素で切り
換え、次のフレームでは２４画素で切り換えるように、
切り換えタイミングを次々とずらしていき、９０フレー
ムで切り換えるのを終了する。これは、１秒間のフレー
ム数が３０なので、左から右へ３秒でワイプしていく動
作である。

【００４４】

【発明の効果】本発明は上述したように、本発明によれ
ば、複数のデジタル映像を合成する合成手段と、前記合
成手段によって合成されたデジタル映像の１画面を複数
のブロックに分割する分割手段とを設け、前記分割手段
で分割されたブロックごとの境界線の位置に合わせて前
記合成手段の合成境界線を設定して合成するようにした
ので、合成境界線がブロック内にこないようにすること
ができ、間引き処理等の信号処理において情報の欠落が
生じないようにすることができる。

【００４５】したがって、本発明の合成信号処理回路に
よれば、映像信号を合成してマルチ画面の映像を表示し
たり、ワイプなどのシーンチェンジでデジタルエフェク
ト機能などを動作させるようにしたときに、情報の欠落
が生じないようにすることができ、合成境界線をはっき
りと見えるようにすることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態を最もよく表す合成
信号処理回路の構成を示すブロック図である。

【図２】ＤＣＴブロック分割の概要を説明する図であ
る。

【図３】合成回路ブロックの構成を示すブロック図であ
る。

【図４】第１の実施の形態の概念を示す図である。

【図５】従来のシステムの構成を示すブロック図であ
る。

【図６】従来の合成回路の構成を示すブロック図であ
る。

【図７】従来のシステムの概念を示す図である。

【符号の説明】

１０１、１０２ＡＤ変換器１０３合成回路１０４ＤＣＴブロック分割回路１０５圧縮回路１０６誤り訂正符号付加回路１０７記録符号化回路１０８磁気テープ１０９検出回路１１０誤り訂正回路１１１伸張、復号回路１１２ＤＡ変換器３０１、３０２２つのビデオ入力端子３０３、３０４メモリ３０５スイッチ回路３０６切換制御回路３０７ビデオ出力端子５０１合成装置５０２、５０３ビデオ入力端子５０４、５０５ＡＤ変換器５０６合成回路５０７ＤＡ変換器５０８ビデオ出力端子５０９モニタ６０１、６０２ビデオ入力端子６０３、６０４メモリ６０５スイッチ６０６切換制御回路６０７ビデオ出力端子

Claims

【特許請求の範囲】

【請求項１】複数のデジタル映像を合成する合成手段
と、前記合成手段によって合成されたデジタル映像の１画面
を複数のブロックに分割する分割手段とを具備し、前記合成手段は、前記分割手段で分割されたブロックご
との境界線の位置に合わせて合成境界線を設定して合成
することを特徴とする合成信号処理回路。
【請求項２】複数のデジタル映像を合成する合成手段
と、前記合成手段によって合成されたデジタル映像の１画面
を複数のブロックに分割する分割手段と、前記分割手段で分割された前記デジタル映像に所定の信
号処理を施す信号処理手段とを具備し、前記合成手段は、前記分割手段で分割されたブロックご
との境界線の位置に合わせて合成境界線を設定して合成
し、前記信号処理手段で所定の信号処理を施すことを特
徴とする合成信号処理回路。
【請求項３】請求項２に記載の合成信号処理回路にお
いて、前記合成手段はメモリ回路と、合成回路と、制御
回路とで構成され、前記制御回路は前記合成回路の合成
動作を制御して、各ブロックごとの任意の境界線位置に
合成境界線を設定することを特徴とする合成信号処理回
路。
【請求項４】請求項２に記載の合成信号処理回路にお
いて、前記分割手段によって複数に分割されるブロック
はＤＣＴブロックであることを特徴とする合成信号処理
回路。
【請求項５】請求項２に記載の合成信号処理回路にお
いて、前記信号処理手段はデジタルＶＴＲの圧縮手段と
記録再生手段とを具備することを特徴とする合成信号処
理回路。
【請求項６】請求項２に記載の合成信号処理回路にお
いて、前記信号処理手段はＪＰＥＧの圧縮手段と記録再
生手段とを具備することを特徴とする合成信号処理回
路。
【請求項７】請求項２に記載の合成信号処理回路にお
いて、前記信号処理手段はＭＰＥＧの圧縮手段と記録再
生手段とを具備することを特徴とする合成信号処理回
路。
【請求項８】請求項２に記載の合成信号処理回路にお
いて、前記信号処理手段はＨ．２６１の圧縮手段と記録
再生手段とを具備することを特徴とする合成信号処理回
路。
【請求項９】請求項３に記載の合成信号処理回路にお
いて、前記合成手段は複数のデジタル映像の境界線を前
記制御回路により徐々に移動させて合成するワイプ合成
手段であることを特徴とする合成信号処理回路。