JPH10233365A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JPH10233365A
JPH10233365A JP9053843A JP5384397A JPH10233365A JP H10233365 A JPH10233365 A JP H10233365A JP 9053843 A JP9053843 A JP 9053843A JP 5384397 A JP5384397 A JP 5384397A JP H10233365 A JPH10233365 A JP H10233365A
Authority
JP
Japan
Prior art keywords
film
metal element
silicon film
semiconductor device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9053843A
Other languages
English (en)
Other versions
JPH10233365A5 (ja
JP3983334B2 (ja
Inventor
Hisashi Otani
久 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP05384397A priority Critical patent/JP3983334B2/ja
Priority to US09/026,888 priority patent/US6093587A/en
Priority to KR10-1998-0005251A priority patent/KR100472159B1/ko
Publication of JPH10233365A publication Critical patent/JPH10233365A/ja
Priority to US09/621,943 priority patent/US6764928B1/en
Publication of JPH10233365A5 publication Critical patent/JPH10233365A5/ja
Application granted granted Critical
Publication of JP3983334B2 publication Critical patent/JP3983334B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0225—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using crystallisation-promoting species, e.g. using a Ni catalyst
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2921—Materials being crystalline insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3806—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation-enhancing elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H10P14/3816—Pulsed laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/016—Catalyst

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 結晶性の良好な結晶性珪素膜の作製方法を提
供する。 【構成】非晶質珪素膜の結晶化を助長する金属元素とし
てニッケル等の元素を用いる際に、非晶質珪素膜の表面
で弾かれる溶液にニッケルを含有させる。そして、非晶
質珪素膜の一部を除去し、その部分だけに１５０で示さ
れるように溶液を保持させる。こうして、選択的にニッ
ケル元素を非晶質珪素膜の一部に導入し、さらに加熱処
理を行うことにより、そこから基板に平行な方向への結
晶成長を進行させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本明細書で開示する発明は結
晶性を有する半導体を用いた半導体装置の作製方法に関
する。
【０００２】
【従来の技術】薄膜半導体を用いた薄膜トランジスタ
（以下ＴＦＴ等）が知られている。このＴＦＴは、基板
上に薄膜半導体を形成し、この薄膜半導体を用いて構成
されるものである。このＴＦＴは、各種集積回路に利用
されているが、特に電気光学装置特にアクティブマトリ
ックス型の液晶表示装置の各画素の設けられたスイッチ
ング素子、周辺回路部分に形成されるドライバー素子と
して注目されている。
【０００３】従来、ＴＦＴに利用される薄膜半導体とし
ては、非晶質珪素膜を用いられていたが、より高性能を
得るために結晶性を有する珪素膜（結晶性珪素膜）を用
いることが試みられている。
【０００４】結晶性珪素膜を用いたＴＦＴは、非晶質珪
素膜を用いたものに比較して２桁以上の高速動作が可能
となり、これまで外付けのＩＣ回路によって構成されて
いた液晶表示装置の周辺駆動回路を、アクティブマトリ
クス回路と同一基板上に作製できる。
【０００５】従来の結晶性珪素膜は、非晶質珪素膜をプ
ラズマＣＶＤ法や減圧熱ＣＶＤ法で成膜した後、加熱処
理又はレーザー光の照射を行うことで結晶化させること
により得られている。
【０００６】しかしながら、加熱により結晶化する方法
は、広い面積にわたって結晶性珪素薄膜を得ることがで
きるという特徴を有していながら、 （１）高い加熱温度が必要とされる。（ガラス基板の利
用が困難である） （２）得られる結晶性が十分でない。 といった問題を有している。
【０００７】他方、レーザー光の照射による方法は、基
板にガラス基板を利用できるという優位性があるもの
の、生産性や大面積に対する処理が困難であるという問
題がある。
【０００８】〔本発明の背景〕そこで、本発明人等は、
非晶質珪素膜にニッケルやパラジウム、さらには鉛等の
結晶化を助長する金属元素を添加し、従来よりも低い温
度の加熱処理で結晶性珪素膜を得る技術を開発した。
（特開平７−１３０６５２号公報参照）
【０００９】この方法によって、結晶化の速度を上げ、
短時間で結晶化できるだけでなく、従来の加熱のみによ
る結晶化の方法やレーザー光の照射のみによる非晶質膜
の結晶化に比較すると、広い面積にわたり、高い結晶性
を均一に得ることができるようになった。
【００１０】
【発明が解決しようとする課題】上述した金属元素を利
用した結晶化の方法の概略を以下に示す。まず図５
（Ａ）に示すようにガラス基板５０１上に下地膜として
酸化珪素膜５０２を成膜し、さらに非晶質珪素膜５０３
を成膜する。
【００１１】次に酸素雰囲気中においてＵＶ光を照射
し、非晶質珪素膜の表面に極薄い酸化膜を形成する。こ
れは、後に導入されるニッケルを含んだ溶液が非晶質珪
素膜の表面から弾かれてしまうことを防ぐためである。
【００１２】次に酸化珪素膜でなるマスク５０４を形成
する。そしてマスク５０４に開口５０５を形成する。次
にニッケルを含んだ溶液を塗布し、さらにスピンコータ
によって、余分な溶液を吹き飛ばすことにより、５０６
で示されるように溶液が微量に保持された状態を得る。
（図５（Ｂ））
【００１３】次に加熱処理を施し、５０８で示されるよ
うな基板に平行な方向への結晶成長を行わせる。
【００１４】この際、酸化珪素膜でなるマスク５０４が
存在している関係で成長が阻害されれてしまう。
【００１５】これは、マスク５０４と珪素膜との間に働
く応力が関係する考えられるが詳細は不明である。
【００１６】この問題を回避するために、図５（Ｂ）の
状態の後、マスク５０４を除去し、その後に加熱処理を
行うことが考えられる。しかしその場合、ニッケルも同
時に除去されてしまい、その後の結晶化に影響が出る。
【００１７】本明細書で開示する発明は、上述した基板
に平行な方向への結晶成長における障害を取り除いた技
術を提供することを課題とする。
【００１８】
【課題を解決するための手段】
【００１９】本明細書で開示する発明の一つは、絶縁表
面を有する基板上に形成された非晶質珪素膜の一部を除
去し、珪素の結晶化を助長する金属元素を導入するため
の領域を形成する工程と、前記金属元素を添加するため
の領域に当該金属元素を選択的に保持させる工程と、加
熱処理を施し、前記金属元素添加領域から基板に平行な
方向への結晶成長を行わす工程と、を有することを特徴
とする。
【００２０】また上記構成において、当該金属元素の導
入は、金属元素を含む溶液を塗布することにより行わ
れ、当該金属元素の選択的な保持は、珪素膜の前記溶液
に対する撥水性を利用して行われることを特徴とする。
【００２１】また上記構成において、結晶成長の際、結
晶成長が行われる領域は、その表面が露呈していること
を特徴とする。
【００２２】また他の発明として、非晶質珪素膜の表面
にから珪素の結晶化を助長する金属元素を導入する方法
であって、非晶質珪素膜の表面における疎水性を選択的
に制御することのより、当該金属元素の導入量を位置的
に制御することを特徴とする。
【００２３】これは、非晶質珪素膜の表面の疎水性を位
置的に制御することにより、金属元素の導入を選択的に
行うものである。
【００２４】例えば、非晶質珪素膜の一部に酸化膜を形
成する。すると、その領域の濡れ性が向上する。そし
て、その状態で金属元素を含んだ溶液塗布することによ
り、その領域だけに当該金属元素を導入したり、その領
域だけ当該金属元素の導入量を多くすることができる。
【００２５】珪素の結晶化を助長する金属元素しては、
Ｎｉを利用することがその効果や再現性の点から最も好
ましい。
【００２６】またこの金属元素としては、Ｆｅ、Ｃｏ、
Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａ
ｕから選ばれた一種または複数種類の元素を利用するこ
とができる。
【００２７】出発膜としては、非晶質珪素膜の代わりに
珪素化合物でなる非晶質膜を利用することができる。例
えば、Ｓｉx Ｇｅ1-x （０＜ｘ＜１）で示される非晶質
膜を用いることができる。
【００２８】
【発明の実施の形態】
【００２９】まず、非晶質珪素膜２０３を成膜する。
〔図２（Ａ）〕
【００３０】そして、非晶質珪素膜２０３の一部を除去
し、２０５で示される金属元素を導入するための領域を
形成する。〔図２（Ｂ）〕
【００３１】次に非晶質珪素膜２０３に対して撥水性
（疎水性）を示すニッケル元素を含んだ溶液（例えばニ
ッケル酢酸塩溶液）を全面に塗布する。
【００３２】溶液に含ませる金属元素の量は、その溶液
の種類にも依存するが、概略の傾向としてはニッケル量
として溶液に対して２００ｐｐｍ〜１ｐｐｍ、好ましく
は５０ｐｐｍ〜１ｐｐｍ（重量換算）とすることが望ま
しい。これは、結晶化終了後における膜中のニッケル濃
度や耐フッ酸性に鑑みて決められる値である。
【００３３】図２（Ｂ）の状態においては、塗布された
溶液は非晶質珪素膜の表面において弾かれる。
【００３４】そして、図２（Ｃ）に示すように非晶質珪
素膜の一部が除去された領域（この領域では下地膜２０
２が露呈している）のみに溶液が存在する状態となる。
【００３５】この状態では、図１（ａ）に示すように非
晶質珪素膜１０３の側面に溶液１５０が存在した状態と
なる。ここで、１００はガラス基板、１０２は下地の酸
化珪素膜である。
【００３６】この状態で加熱処理を施すことにより、ニ
ッケル元素が拡散し１０７（図２の場合は２０７）で示
されるような基板に平行な方向への結晶成長が進行す
る。（図１（ａ），（図２（Ｄ））
【００３７】この結晶成長の際、珪素膜の表面には何も
形成されていない（少なくとも人為的な成膜や処理は行
われていない）ので、結晶成長がスムーズに進行する。
【００３８】上記の結晶化のための加熱処理の温度は、
５５０℃〜６５０℃の温度から選択することが好まし
い。
【００３９】これは、５５０℃よりも温度が低いと結晶
化が進行せず、また６５０℃よりも温度が高いとニッケ
ルの作用によらない結晶化が進行し、ニッケルの作用に
よる結晶化を阻害するからである。
【００４０】非晶質珪素膜の一部を除去して得られる図
２（Ｂ）２０５で示される形状（長さ、深さ、幅等の寸
法）は、珪素膜の結晶性及び金属元素の量を制御する上
で重要となる。
【００４１】また、図２に示す工程においては、図１
（ａ）及び図２（Ｂ）で示す工程の以前に、非晶質珪素
膜２０３を酸化させたり、非晶質珪素膜２０３上に他の
膜を積層させないことが重要となる。
【００４２】図１（ｂ）に示すように非晶質珪素膜１０
３を酸化させ、酸化珪素膜１０４を形成した場合、酸化
珪素膜では、十分な疎水性（撥水性）が得られないた
め、非晶質珪素膜上面に、溶液が残ってしまい、金属元
素添加領域のみに金属元素を保持することが困難にな
る。
【００４３】更に、その後の工程である結晶化処理を行
った場合、図１（ｂ）のように、酸化膜と非晶質珪素膜
の界面の影響により、結晶化が妨げられ、良好な結晶性
を得ることができない。
【００４４】また図１（ｃ）に示すように非晶質表面の
意図しない領域からの結晶成長が進行し、特定の領域か
らの基板に平行な方向への結晶成長を阻害する状態が生
じてしまう。（異なる領域からの結晶成長がぶつかる
と、そこで粒界が形成され結晶成長は停止する）
【００４５】以上のことから、金属元素を含んだ溶液を
塗布する前に非晶質珪素膜表面の汚れ及び自然酸化膜を
フッ酸処理等で除去することで、十分な撥水性を有する
珪素膜表面を形成することが望ましい。
【００４６】また、非晶質珪素膜表面の汚れ及び自然酸
化膜をフッ酸処理等で除去した後に酸化性雰囲気（例え
ば空気）に触れさせずに溶液を塗布し、さらに加熱処理
する工程とすることが好ましい。
【００４７】
【実施例】
〔実施例１〕図２〜図４に本実施例の薄膜トランジスタ
の作製工程を示す。
【００４８】まず、石英基板２００上に下地膜２０２と
して酸化珪素膜を３０ｎｍÅの厚さに成膜する。なお、
石英基板の表面の平滑性が良く、また洗浄を十分にする
のであれば、この下地膜２０２は特に必要ない。
【００４９】なお、絶縁基板としては石英基板を用いた
が、その他に、ガラス基板、表面に絶縁膜膜を成膜した
単結晶シリコン基板や多結晶シリコン基板を用いてもよ
い。
【００５０】次に結晶性珪素膜の出発膜となる非晶質珪
素膜２０３を減圧熱ＣＶＤ法でもって、６０ｎｍの厚さ
に成膜する。（図２（Ａ））
【００５１】この非晶質珪素膜の厚さは、２００ｎｍ以
下とすることが好ましい。
【００５２】次に非晶質珪素膜に２０５で示されるよう
な開口を形成する。開口２０５は、図面の奥行及び手前
方向に長手方向を有する細長い長方形を有している。こ
の開口２０５の幅は１０μｍ以上とするのが適当であ
る。またその端部は、後の工程で形成しようとする活性
層の島領域よりも離れるように設計する。
【００５３】この開口において、下地膜である酸化珪素
膜２０２が露呈する。
【００５４】次に、非晶質珪素膜表面の汚れ及び自然酸
化膜をフッ酸処理等で除去する。
【００５５】そして重量換算で１０ｐｐｍのニッケル元
素を含んだ酢酸ニッケル溶液を塗布する。そして図示し
ないスピナーを用いてスピンドライを行い非晶質珪素膜
上面に存在する余分な溶液を除去する。
【００５６】酢酸ニッケル塩溶液は、非晶質珪素膜に対
して十分な撥水性を有している。こうして、ニッケル元
素が図２（Ｃ）の点線２０６で示されるような状態で存
在した状態が得られる。
【００５７】この状態では、開口２０５以外の領域で
は、ニッケル酢酸塩溶液は非晶質珪素膜の表面から弾か
れている。そして、ニッケル元素が開口２０５の側壁に
おいて、非晶質珪素膜の一部に選択的に接して保持され
た状態が得られる。
【００５８】次に水素を３％含有した極力酸素を含まな
い窒素雰囲気中において、６００℃、８時間の加熱処理
を行う。すると、図２（Ｄ）の２０７で示されるように
基板２００に平行な方向への結晶成長が進行する。
【００５９】この結晶成長は、ニッケル元素が導入され
た開口２０５の領域（金属元素添加口）から基板に平行
な方向へと進行する。
【００６０】この結晶成長により得られる横成長した結
晶性珪素膜の表面は、従来の低温ポリシリコンや高温ポ
リシリコンに比較して非常に平滑性の良いものが得られ
る。これは、結晶粒界の延在する方向が概略そろってい
ることに起因すると考えられる。
【００６１】一般の多結晶珪素やポリシリコンと呼ばれ
る珪素膜は、その表面の凹凸は±１０ｎｍ以上ある。し
かし、本実施例で示すような横成長をさせた場合は、そ
の表面の凹凸は±３ｎｍ以下であることが観察されてい
る。この凹凸は、ゲイト絶縁膜との間の界面特性を悪化
させるものであり、極力小さいものであることが好まし
い。
【００６２】上記の結晶化のために加熱処理条件におい
ては、この横成長を１００μｍ以上にわたって行わすこ
とができる。
【００６３】図２（Ｄ）に示す状態を得た後、レーザー
光の照射を行なってもよい。即ち、レーザー光の照射に
より、さらに結晶化を助長させてもよい。このレーザー
光の照射は、膜中に存在するニッケル元素の固まりを分
散させ、後にニッケル元素を除去し易くする効果を有し
ている。なお、この段階でレーザー光の照射を行って
も、さらに横成長が進行することはない。
【００６４】レーザー光としては、紫外領域の波長を有
するエキシマレーザーを利用することができる。例え
ば、ＫｒＦエキシマレーザー（波長２４８ｎｍ）やＸｅ
Ｃｌエキシマレーザー（波長３０８ｎｍ）を利用するこ
とができる。
【００６５】次にハロゲン元素を含有した酸素雰囲気、
例えばＨＣｌを３体積％含んだ酸素雰囲気中において、
９５０℃の加熱処理を行い、図示しない熱酸化膜を２０
０Åの厚さに成膜する。この熱酸化膜の形成に従い、珪
素膜の膜厚は１００Å程度その膜厚が減少する。即ち、
珪素膜の膜厚は、５００Å程度となる。
【００６６】この工程においては、熱酸化膜の形成に従
い、膜中の不安定な結合状態を有する珪素元素が熱酸化
膜の形成に利用される。そして、膜中の欠陥が減少し、
より高い結晶性を得ることができる。
【００６７】また同時に熱酸化膜の形成および塩素の作
用により膜中よりニッケル元素のゲッタリングが行われ
る。
【００６８】熱酸化膜を形成したら、図示しない熱酸化
膜を除去する。こうして、ニッケル元素の含有濃度を減
少させた結晶性珪素膜を得る。こうして得られた結晶性
珪素膜は、一方向に結晶構造が延在した（この方向は結
晶成長方向に一致する）構造を有している。即ち、細長
い円柱状の結晶体が複数の一方向に延在した結晶粒界を
介して、複数平行に並んでいるような構造を有してい
る。
【００６９】次にパターニングを行うことにより、横成
長領域でなるパターンを形成する。この島状の領域３０
１が後にＴＦＴの活性層となる。（図３（Ｅ））
【００７０】ここでは、ソース領域とドレイン領域とを
結ぶ方向と結晶成長方向とが一致または概略一致するよ
うにパターンの位置取りを行う。こうすることで、キャ
リアの移動する方向と結晶格子が連続して延在する方向
とを合わせることができ、結果として高い特性のＴＦＴ
を得ることができる。
【００７１】そして、３０１でなるパターンを形成後に
プラズマＣＶＤ法で酸化珪素膜３１５を５００Åの厚さ
に成膜する。（図３（Ｆ））
【００７２】さらに熱酸化法により熱酸化膜３１１を３
００Åの厚さに成膜する。こうしてＣＶＤ酸化珪素膜３
１５と熱酸化膜３１１とでなる厚さ８００Åのゲイト絶
縁膜を得る。（図３（Ｇ））
【００７３】ゲイト絶縁膜を形成することにより、活性
層となるパターン３０１の膜厚は、３５０Åとなる。こ
れは、３００Å厚の熱酸化膜３１１の成膜により、さら
に活性層パターンの表面が１５０Åの厚さでもって目減
りするからである。
【００７４】次にゲイト電極を形成するためのアルミニ
ウム膜をスパッタ法で４０００Åの厚さに成膜する。こ
のアルミニウム膜中には、スカンジウムを0.2 重量％含
有させる。
【００７５】アルミニウム膜中にスカンジウムを含有さ
せるのは、後の工程において、ヒロックやウィスカーが
発生することを抑制するためである。ヒロックやウィス
カーというのは、加熱の際のアルミニウムの異常成長に
起因する針状あるいは刺状の突起部のことである。
【００７６】ゲイト電極を形成するための材料として、
アルミウニム以外にタンタル（Ｔａ）、高濃度にリン
（Ｐ）がドープされた多結晶シリコン、タングステンの
シリサイド（ＷＳｉ）、またはリンドープされた多結晶
シリコンとタングステンのシリサイドの積層また混成し
た構造を利用することもできる。
【００７７】アルミニウム膜を成膜したら、図示しない
緻密な陽極酸化膜を形成する。この陽極酸化膜は、３％
の酒石酸を含んだエチレングルコール溶液を電解溶液と
し、アルミニウム膜を陽極、白金を陰極として行う。こ
の工程においては、アルミニウム膜上に緻密な膜質を有
する陽極酸化膜を１００Åの厚さに成膜する。
【００７８】この図示しない陽極酸化膜は、後に形成さ
れるレジストマスクとの密着性を向上させる役割を有し
ている。
【００７９】この陽極酸化膜の膜厚は、陽極酸化時の印
加電圧によって制御することができる。
【００８０】次にレジストマスク３２２を形成する。そ
してこのレジストマスクを利用して、アルミニウム膜を
３１８で示されるパターンにパターニングする。こうし
て図３（Ｈ）に示す状態を得る。
【００８１】ここで再度の陽極酸化を行う。ここでは、
３％のシュウ酸水溶液を電解溶液として用いる。この電
解溶液中において、アルミニウムのパターン３１８を陽
極とした陽極酸化を行うことにより、多孔質状の陽極酸
化膜が形成される。
【００８２】この工程においては、上部に密着性の高い
レジストマスク３２２が存在する関係で、アルミニウム
パターンの側面に選択的に陽極酸化膜４１９が形成され
る。（図４（Ｉ））
【００８３】この陽極酸化膜は、その膜厚を数μｍまで
成長させることができる。ここでは、その膜厚を６００
０Åとする。なお、その成長距離は、陽極酸化時間によ
って制御することができる。
【００８４】そしてレジストマスク３２２を除去する。
次に再度の緻密な陽極酸化膜の形成を行う。即ち、前述
した３％の酒石酸を含んだエチレングルコール溶液を電
解溶液とした陽極酸化を再び行う。
【００８５】この工程においては、多孔質状の陽極酸化
膜４１９中に電解溶液が進入する関係から、４２０で示
されるように緻密な膜質を有する陽極酸化膜が形成され
る。
【００８６】この緻密な陽極酸化膜４２０の膜厚は１０
００Åとする。この膜厚の制御は印加電圧によって行
う。
【００８７】ここで、露呈した酸化珪素膜３１５をエッ
チングする。またＣＶＤ酸化酸化珪素膜３１５及び熱酸
化膜３１１とでなるゲイト絶縁膜をエッチングする。こ
のエッチングはドライエッチングを利用する。
【００８８】こうして図４（Ｊ）に示す状態を得る。そ
して酢酸と硝酸とリン酸とを混合した混酸を用いて多孔
質状の陽極酸化膜４１９を除去する。
【００８９】図４（Ｊ）に示す状態を得たら、不純物イ
オンの注入を行う。ここでは、Ｎチャネル型の薄膜トラ
ンジスタを作製するためにＰ（リン）イオンの注入をプ
ラズマドーピング法でもって行う。
【００９０】この工程においては、ヘビードープがされ
る４３０と４３４の領域とライトドープがされる４３１
と４３３の領域が形成される。これは、残存した酸化珪
素膜３１５が半透過なマスクとして機能し、注入された
イオンの一部がそこで遮蔽されるからである。
【００９１】そしてレーザー光（またはランプを用いた
強光）の照射を行うことにより、不純物イオンが注入さ
れた領域の活性化を行う。こうして、ソース領域４３
０、チャネル形成領域４３２、ドレイン領域４３４、低
濃度不純物領域４３１と４３３が自己整合的に形成され
る。
【００９２】ここで、４３３で示されるのが、ＬＤＤ
（ライトドープドレイン）領域と称される領域である。
（図４（Ｊ））
【００９３】なお、緻密な陽極酸化膜４２０の膜厚を２
０００Å以上というように厚くした場合、その膜厚でも
ってチャネル形成領域４３２の外側にオフセットゲイト
領域を形成することができる。
【００９４】本実施例においてもオフットゲイト領域は
形成されているが、その寸法が小さいのでその存在によ
る寄与が小さく、また図面が煩雑になるので図中には記
載していない。
【００９５】次に層間絶縁膜４４０として酸化珪素膜、
または窒化珪素膜、またはその積層膜を形成する。層間
絶縁膜としては、酸化珪素膜または窒化珪素膜上に樹脂
材料でなる層を用いてもよい。
【００９６】そしてコンタクトホールの形成を行い、ソ
ース電極４４１とドレイン電極４４２の形成を行う。こ
うして図４（Ｋ）に示す薄膜トランジスタが完成する。
【００９７】〔実施例２〕本実施例は、非晶質珪素膜の
表面の疎水性を選択的に制御することのより、化粧性の
異なるＴＦＴを選択的に作製する例を示す。
【００９８】即ち、非晶質珪素膜の一部に酸化膜を形成
することにより、その領域の濡れ性を向上させ（即ち、
疎水性を低下させる）、その領域のみに選択的に多くの
ニッケル元素を導入する場合の例を示す。
【００９９】一般的に金属元素の濃度を高くした場合、
高い結晶性が得られ、得られるＴＦＴの移動度は大きな
ものとなる。しかし、特性不安定性やＯＦＦ電流の値は
大きなものとなる。
【０１００】また、一般論としてＰチャネル型のＴＦＴ
（ＰＴＦＴ）は、特性が安定しているが、移動度が小さ
い。他方、Ｎチャネル型のＴＦＴ（ＮＴＦＴ）は、移動
度が大きいが、ホットキャリア効果のために特性が不安
定であるという傾向がある。
【０１０１】そこで、本実施例では、Ｐチャネル型のＴ
ＦＴを構成する結晶性珪素膜は、高い濃度での金属元素
を利用して作製し、他方Ｎチャネル型のＴＦＴを構成す
る結晶性珪素膜は、低い濃度での金属元素を利用して作
製する。
【０１０２】図６に本実施例の作製工程を示す。まずガ
ラス基板６０１（または石英基板）上に下地膜として酸
化珪素膜６０２を成膜する。
【０１０３】次に非晶質珪素膜６０３を減圧熱ＣＶＤ法
で成膜する。
【０１０４】次に選択的に極薄い酸化膜（図示せず）を
全体に成膜、さらに選択的に酸化膜６０４を成膜する。
ここでは、酸化雰囲気中でのＵＶ光の照射により酸化膜
を成膜する。酸化膜を成膜方法としては、オゾン水等の
酸化作用の溶液を用いてもよい。
【０１０５】こうして図６（Ａ）に示す状態を得る。次
にニッケル酢酸塩溶液を塗布する。この時、酸化膜６０
４が成膜されている領域は、その表面の疎水性が低下し
ているので、そこには他の領域に比較してより多くのニ
ッケル元素が接して保持される状態となる。（図６
（Ｂ））
【０１０６】即ち、酸化膜６０４が成膜された領域は、
選択的により多くのニッケル元素が導入されることとな
る。
【０１０７】次に加熱処理を施す。この加熱処理は、窒
素雰囲気中において、６００℃、４時間行う。
【０１０８】この際、膜の全体が結晶化する。この結晶
化の際、非晶質珪素膜の表面に接して存在しているニッ
ケル元素の量（密度）は、酸化膜６０５が成膜されてい
る領域では多く、他の領域ではそれに比較して少ない。
【０１０９】そして、それに対応して、得られる結晶性
も異なるものとなる。こうして他界結晶性を有する領域
６０６と、それに比較して結晶性が低い領域６０７とを
得る。（図６（Ｃ））
【０１１０】次にパターニングを行い、６０８と６０９
で示される領域を形成する。ここで、領域６０８の結晶
性は、領域６０９の結晶性よりも高い。これらの領域
は、後にＴＦＴの活性層となる。（図６（Ｄ））
【０１１１】次にゲイト絶縁膜６００を形成する。そし
て、アルミニウムでなるゲイト電極６１０、６１２を形
成する。ゲイト電極の周囲には陽極酸化膜６１１、６１
３を形成する。
【０１１２】次に選択的にリンおよびボロンのドーピン
グを行うことにより、ＰＴＦＴのソース領域６１４、チ
ャネル領域６１５、ドレイン領域６１６を自己整合的に
形成する。（図６（Ｅ））
【０１１３】また同時にＮＴＦＴのソース領域６１７、
チャネル領域６１８、ドレイン領域６１９を自己整合的
に形成する。（図６（Ｅ））
【０１１４】次に層間絶縁膜６２０を成膜し、さらにコ
ンタクトホールを形成して、ＰＴＦＴのソース電極６２
１、ドレイン電極６２２を形成する。また、ＮＴＦＴの
ソース電極６２３、ドレイン電極６２４を形成する。
【０１１５】こうして、ＰＴＦＴとＮＴＦＴとを得る。
この構成においては、ＰＴＦＴを構成する活性層の結晶
性がＮＴＦＴを構成する活性層の結晶性よりも高い。
【０１１６】従って、相対的にＰＴＦＴの移動度を高く
することができる。ＰＴＦＴの特性はＮＴＦＴに比較す
れば安定しているので、ニッケル元素濃度が多少高くな
っても総合的には問題とはならない。
【０１１７】他方、ＮＴＦＴにおいては、活性層中にお
けるニッケル元素の濃度を減らし、特性の安定性を高め
ることができる。
【０１１８】こうして、ＰＴＦＴとＮＴＦＴの移動度の
違いを是正し、さらに特性の安定の違いを是正すること
ができる。
【０１１９】
【発明の効果】本明細書で開示する発明は、珪素膜が有
する撥水性を利用することにより、珪素の結晶化を助長
する金属元素を含有する溶液を塗布する際に、選択的な
塗布を実現し、そのことにより、基板に平行な方向への
結晶成長を行わせることができる。このような構成は、
結晶成長領域の上部に結晶成長を阻害するマスクが形成
されていないので、結晶成長が妨げられず、質の高い結
晶性領域を得ることができる。
【０１２０】この技術を利用すると、高い特性を有する
ＴＦＴを高い再現性でもって、また特性をそろえて得る
ことができる。
【０１２１】本明細書で開示した発明は、透過型、反射
型のアクティブマトリクス型の液晶表示装置の、アクテ
ィブマトリクス回路と同一基板に形成される周辺回路を
構成するのみでなく、他にＥＬ（エレクトロルミネセン
ス）素子を用いた表示装置、その他薄膜トランジスタを
用いた種々の回路にて利用することができる。
【０１２２】また、本明細書で開示した発明は、薄膜ト
ランジスタを利用した各種集積回路、及びその各種集積
回路を利用した装置の作製に利用することができる。こ
のような装置としては、例えば携帯型の情報処理端末や
ビデオカメラを挙げることができる。
【図面の簡単な説明】
【図１】 本発明の結晶化時における金属元素の添加
を行う開口付近を示す断面図
【図２】 薄膜トランジスタの作製工程を示す図
【図３】 薄膜トランジスタの作製工程を示す図
【図４】 薄膜トランジスタの作製工程を示す図
【図５】 従来の技術における結晶化方法を示す図。
【図６】 薄膜トランジスタの作製工程を示す図。
【符号の説明】
１００ 絶縁基板 １０２ 下地膜 １０３ 非晶質珪素膜 １０４ 酸化珪素膜 １０７ 結晶成長方向 １５０ 金属元素添加口に保持された化合物溶液 １５１ 非晶質珪素膜上面に残留した化合物溶液 ２００ 石英基板 ２０２ 下地膜 ２０３ 非晶質珪素膜 ２０５ 非晶質珪素膜の開口（金属元素添加口） ２０６ 基板に接して保持されたニッケル元素 ３０１ 活性層（半導体）の島領域 ３１１ 熱酸化膜 ３１５ 酸化珪素膜（ゲイト絶縁膜） ３１８ アルミニウム膜 ３２２ レジストマスク ４１９ 多孔質な酸化膜 ４２０ 緻密な酸化膜 ４３０ ソース領域 ４３１ 低濃度不純物領域 ４３２ チャネル領域 ４３３ 低濃度不純物領域（ＬＤＤ領域） ４３４ ドレイン領域 ４４０ 層間絶縁膜 ４４１ ソース電極 ４４２ ドレイン電極

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】絶縁表面を有する基板上に形成された非晶
    質珪素膜の一部を除去し、珪素の結晶化を助長する金属
    元素を導入するための領域を形成する工程と、 前記金属元素を添加するための領域に当該金属元素を選
    択的に保持させる工程と、 加熱処理を施し、前記金属元素添加領域から基板に平行
    な方向への結晶成長を行わす工程と、 を有することを特徴とする半導体装置の作製方法。
  2. 【請求項２】請求項１において、 当該金属元素の導入は、金属元素を含む溶液を塗布する
    ことにより行われ、 当該金属元素の選択的な保持は、珪素膜の前記溶液に対
    する撥水性を利用して行われることを特徴とする半導体
    装置の作製方法。
  3. 【請求項３】請求項１において、 結晶成長の際、結晶成長が行われる領域は、その表面が
    露呈していることを特徴とする半導体装置の作製方法。
  4. 【請求項４】請求項１において、 金属元素として、Ｎｉを利用することを特徴とする半導
    体装置の作製方法。
  5. 【請求項５】請求項１において、 金属元素として、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐ
    ｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種ま
    たは複数種類の元素が利用されることを特徴とする半導
    体装置の作製方法。
  6. 【請求項６】請求項１において、非晶質珪素膜の代わり
    に珪素化合物でなる非晶質膜を形成することを特徴とす
    る半導体装置の作製方法。
  7. 【請求項７】請求項６において、珪素化合物として、Ｓ
    ｉx Ｇｅ1-x （０＜ｘ＜１）で示される材料を用いるこ
    とを特徴とする半導体装置の作製方法。
  8. 【請求項８】非晶質珪素膜の表面にから珪素の結晶化を
    助長する金属元素を導入する方法であって、 非晶質珪素膜の表面における疎水性を選択的に制御する
    ことのより、当該金属元素の導入量を位置的に制御する
    ことを特徴とする半導体装置の作製方法。
  9. 【請求項９】請求項８において、 金属元素として、Ｎｉを利用することを特徴とする半導
    体装置の作製方法。
  10. 【請求項１０】請求項８において、 金属元素として、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐ
    ｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種ま
    たは複数種類の元素が利用されることを特徴とする半導
    体装置の作製方法。
  11. 【請求項１１】請求項８において、非晶質珪素膜の代わ
    りに珪素化合物でなる非晶質膜を形成することを特徴と
    する半導体装置の作製方法。
  12. 【請求項１２】請求項１１において、珪素化合物とし
    て、Ｓｉx Ｇｅ1-x （０＜ｘ＜１）で示される材料を用
    いることを特徴とする半導体装置の作製方法。
JP05384397A 1997-02-20 1997-02-20 半導体装置の作製方法 Expired - Fee Related JP3983334B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP05384397A JP3983334B2 (ja) 1997-02-20 1997-02-20 半導体装置の作製方法
US09/026,888 US6093587A (en) 1997-02-20 1998-02-19 Crystallization of amorphous silicon film using a metal catalyst
KR10-1998-0005251A KR100472159B1 (ko) 1997-02-20 1998-02-20 반도체장치의제작방법
US09/621,943 US6764928B1 (en) 1997-02-20 2000-07-24 Method of manufacturing an El display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05384397A JP3983334B2 (ja) 1997-02-20 1997-02-20 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JPH10233365A true JPH10233365A (ja) 1998-09-02
JPH10233365A5 JPH10233365A5 (ja) 2004-12-24
JP3983334B2 JP3983334B2 (ja) 2007-09-26

Family

ID=12954069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05384397A Expired - Fee Related JP3983334B2 (ja) 1997-02-20 1997-02-20 半導体装置の作製方法

Country Status (3)

Country Link
US (1) US6093587A (ja)
JP (1) JP3983334B2 (ja)
KR (1) KR100472159B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100461155B1 (ko) * 2002-02-05 2004-12-13 한국과학기술원 다결정 실리콘 박막 제조방법
JP2010515280A (ja) * 2007-01-09 2010-05-06 エルジー エレクトロニクス インコーポレイティド 水平金属誘導結晶化を利用する低温多結晶シリコン光起電力装置の製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331457B1 (en) * 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
JP3844566B2 (ja) * 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3980159B2 (ja) * 1998-03-05 2007-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6312979B1 (en) * 1998-04-28 2001-11-06 Lg.Philips Lcd Co., Ltd. Method of crystallizing an amorphous silicon layer
US7153729B1 (en) * 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7294535B1 (en) 1998-07-15 2007-11-13 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7282398B2 (en) * 1998-07-17 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same
US7084016B1 (en) * 1998-07-17 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US6559036B1 (en) 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6312999B1 (en) * 2001-03-29 2001-11-06 Chartered Semiconductor Manufacturing Ltd. Method for forming PLDD structure with minimized lateral dopant diffusion
JP4854866B2 (ja) * 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW550648B (en) * 2001-07-02 2003-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6939754B2 (en) * 2003-08-13 2005-09-06 Sharp Laboratories Of America, Inc. Isotropic polycrystalline silicon and method for producing same
US7964925B2 (en) * 2006-10-13 2011-06-21 Hewlett-Packard Development Company, L.P. Photodiode module and apparatus including multiple photodiode modules

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975387A (en) * 1989-12-15 1990-12-04 The United States Of America As Represented By The Secretary Of The Navy Formation of epitaxial si-ge heterostructures by solid phase epitaxy
TW295703B (ja) * 1993-06-25 1997-01-11 Handotai Energy Kenkyusho Kk
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
US5869362A (en) * 1993-12-02 1999-02-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TW279275B (ja) * 1993-12-27 1996-06-21 Sharp Kk
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US5915174A (en) * 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
JP3138169B2 (ja) * 1995-03-13 2001-02-26 シャープ株式会社 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100461155B1 (ko) * 2002-02-05 2004-12-13 한국과학기술원 다결정 실리콘 박막 제조방법
JP2010515280A (ja) * 2007-01-09 2010-05-06 エルジー エレクトロニクス インコーポレイティド 水平金属誘導結晶化を利用する低温多結晶シリコン光起電力装置の製造方法

Also Published As

Publication number Publication date
JP3983334B2 (ja) 2007-09-26
KR100472159B1 (ko) 2005-07-21
KR19980071529A (ko) 1998-10-26
US6093587A (en) 2000-07-25

Similar Documents

Publication Publication Date Title
CN101393858B (zh) 半导体器件、场致发光器件及场致发光显示装置的制法
KR100440083B1 (ko) 반도체박막제작방법
JP3645380B2 (ja) 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US5843833A (en) Method for producing semiconductor device
JP2860869B2 (ja) 半導体装置およびその作製方法
JP3645379B2 (ja) 半導体装置の作製方法
KR100285020B1 (ko) 반도체장치 제작방법
JP3431033B2 (ja) 半導体作製方法
JP3645378B2 (ja) 半導体装置の作製方法
JP3983334B2 (ja) 半導体装置の作製方法
JPH0869967A (ja) 半導体装置の作製方法
US6323070B1 (en) Semiconductor device and its manufacturing method
JP4162727B2 (ja) 半導体装置の作製方法
US6764928B1 (en) Method of manufacturing an El display device
JP3645381B2 (ja) 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、カーナビゲーション、携帯電話、ビデオカメラ、投写型表示装置
JP3394406B2 (ja) 結晶性珪素膜の作製方法
JP4321828B2 (ja) 半導体装置の作製方法
JP4055831B2 (ja) 半導体装置の作製方法
JPH10200112A (ja) 半導体回路
JPH11261077A (ja) 半導体装置
JPH09312406A (ja) 半導体装置の作製方法
JP4222900B2 (ja) 薄膜半導体装置の作製方法
JP3265297B2 (ja) 半導体装置の作製方法
JP3734582B2 (ja) アナログスイッチ回路の作製方法
JP4067752B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040127

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070518

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070704

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130713

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees