JPH10233407A - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法

Info

Publication number
JPH10233407A
JPH10233407A JP10027165A JP2716598A JPH10233407A JP H10233407 A JPH10233407 A JP H10233407A JP 10027165 A JP10027165 A JP 10027165A JP 2716598 A JP2716598 A JP 2716598A JP H10233407 A JPH10233407 A JP H10233407A
Authority
JP
Japan
Prior art keywords
tape
semiconductor package
molding
rewinding
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10027165A
Other languages
English (en)
Other versions
JP2961529B2 (ja
Inventor
Furu Kiiroku
フル キ−ロク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH10233407A publication Critical patent/JPH10233407A/ja
Application granted granted Critical
Publication of JP2961529B2 publication Critical patent/JP2961529B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/415—Leadframe inner leads serving as die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

(57)【要約】 【課題】 本発明は、成形工程中に発生する鋳ばりを防
止し、ディフラッシュ工程を省いて製造工程を単純化
し、原価を節減し得る半導体パッケージの製造方法を提
供しようとするものである。 【解決手段】 半導体チップの付着された内部リード及
び外部リードとを下部金型の各成形用空間部内に位置さ
せる工程と、該下部金型の上面に巻返テープ及び上部金
型を順次位置させる工程と、上記外部リードの上面と巻
返テープとが密着されるように上記各上、下部金型をク
ランプさせる工程と、上記各成形用空間部内に、溶融さ
れた成形樹脂を注入し硬化させてパッケージ本体を成形
する工程と、上記パッケージ本体から上記各上、下部金
型及び巻返テープを除去する工程と、を順次行って半導
体パッケージを製造する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体パッケージの
製造方法に関し、詳しくは、パッケージ本体を成形した
後、該成形の際、生じた鋳ばり（Ｄｅｆｌａｓｈ）を切
取る工程を省いた半導体パッケージの製造方法に関する
ものである。
【０００２】
【従来の技術】従来、ディフラッシュ（鋳ばりを切り取
る）工程を省いた半導体パッケージの構造においては、
図５に示したように、半導体チップ１の上面両側に内部
リード３ａ及び外部リード３ｂが夫々絶縁性接着剤２に
より接着され、上記半導体チップ１上のチップパッド
（図示されず）と上記 各内部リード３ａとが導電性ワ
イヤ４により電気的連結され、それら半導体チップ１、
内部リード３ａ、外部リード３ｂ、及びワイヤ４を含ん
だ所定部分が成形樹脂５により成形された後、上記外部
リード３ｂの上面が外部に露出されるようにパッケージ
本体６が形成され該パッケージ本体６の上面には成形の
際、生じた鋳ばり７が形成されて構成されていた。
【０００３】このように構成された従来半導体パッケー
ジの製造方法を図を用いて説明する。先ず、図６（Ａ）
に示したように、各半導体チップ１の上面両側に接着材
２により接着された内部リード３ａ及び外部リード３ｂ
を下部金型８の各成形用空間部１０内に夫々挿合させ、
上記半導体チップ１のチップパッド（図示されず）と上
記リードフレーム３の内部リード３ａと前記各導電性ワ
イヤ４とを夫々位置合わせる。
【０００４】次いで、図６（Ｂ）に示したように、前記
下部金型８の上記外部リード３ｂの上面が上部金型９の
下面に密着されるよう所定圧力で上記各上、下部金型
８、９をクランプ（ｃｌａｍｐ）させた後、成形を行う
ため溶融された成形樹脂５を上記各成形用空間部１０内
に注入して所定時間硬化させると、各成形用空間部１０
当り１個のパッケージ本体６が成形される。
【０００５】次いで、図６（Ｃ）に示したように、上記
各パッケージ本体６から上記各上、下部金型８、９を分
離させ、従来半導体パッケージの製造を終了するが、こ
のとき、露出された上記外部リード３ｂの上面には成形
樹脂５の一部が漏れて鋳ばり７が生成される。
【０００６】
【発明が解決しようとする課題】然るに、このような従
来半導体パッケージにおいては、各上、下部金型８、９
のクランプの際、外部リード３ｂが一部屈曲（ｂｅｎｄ
ｉｎｇ）されて成形の際、成形樹脂５が上部金型９と外
部リード３ｂ間にの隙間から漏出して鋳ばり７が形成さ
れ、該鋳ばり７を除去するため機械的、又は化学的ディ
フラッシュ工程を再び行うようになるという不都合な点
があった。
【０００７】本発明の目的は、パッケージ本体の成形工
程時に、巻返型（ｒｅｅｌ−ｔｏ−ｒｅｅｌｔｙｐｅ）
テープを用いて鋳ばりの発生を防止及び除去し、ディフ
ラッシュ工程を省いた半導体パッケージの製造方法を提
供しようとするものである。
【０００８】
【課題を解決するための手段】このような目的を達成す
るため、請求項１に係る発明は、半導体パッケージの製
造方法であって、半導体チップ（１）の付着された内部
リード（３ａ）及び外部リード（３ｂ）と、それら半導
体チップ（１）のパッドと内部リード（３ａ）とに連結
された導電ワイヤ（４）とを下部金型（８）の各成形用
空間部（１０）内に挿合して位置合わせる工程と、上記
下部金型（８）の上方に巻返テープ（１１）及び上部金
型（９）を順次位置合わせる工程と、上記外部リード
（３ｂ）の上面と巻返テープ（１１）とが密着されるよ
うに上記各上、下部金型（８）（９）をクランプさせる
工程と、上記各成形用空間部（１０）内に溶融状の成形
樹脂（５）を注入して硬化させた後パッケージ本体
（６）を成形する工程と、上記パッケージ本体（６）か
ら上記各上、下部金型（８）（９）及び巻返テープ（１
１）を除去する工程と、を順次行うことを特徴とする。
【０００９】請求項２に係る発明は、上記巻返テープ
（１１）は、上記外部リード（３ｂ）と接着する面に接
着部材を有することを特徴とする。請求項３に係る発明
は、上記巻返テープ（１１）は、紫外線硬化テープであ
り、該巻返テープ（１１）を除去する工程以前に、紫外
線を照査する工程を更に包含したことを特徴とする。
【００１０】請求項４に係る発明は、上記巻返テープ
（１１）は、強耐熱性のテープであることを特徴とす
る。請求項５に係る発明は、上記巻返テープ（１１）
は、上記各上、下部金型（８）（９）の両側にリールが
位置され、成形を行うサイクル毎にテープ（１１）が供
給巻返されるリールツーリール型であることを特徴とす
る。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態に対
し、図面を用いて説明する。本発明の半導体パッケージ
の製造方法においては、先ず、図２（Ａ）に示したよう
に、半導体チップ１の上面両側に接着材２により接着さ
れた内部リード３ａ及び外部リード３ｂと該内部リード
３ａと半導体チップ１間の導電ワイヤ４とを下部金型８
の各成形用空間部１０内に夫々挿合させた後、上記下部
金型８の上方に巻返テープ１１及び上部金型９を順次位
置させる。この時、上記巻返テープ１１は、上記外部リ
ード３ｂと接着する面に接着部材（接着層１１ａ）のあ
る強耐熱性のテープ、或いは、上記外部リード３ｂと接
着する面に接着部材のない強耐熱性のテープであって、
上記外部リード３ｂの上面の鋳ばり７の発生を防止、又
は除去するため使用され、上記金型の両側にリールが位
置されてテープが成形のサイクル（ｃｙｃｌｅ）毎に供
給巻返されるようになっている。
【００１２】次いで、図２（Ｂ）に示したように、上記
巻返型テープ１１が上記外部リード３ｂの上面に密着さ
れるよう上記各上、下部金型８、９を所定圧力でクラン
プさせた後、溶融された成形樹脂５を上記各成形用空間
部１０内に注入させ所定時間硬化させて、各成形用空間
部１０当り１個のパッケージ本体６を成形する。このと
き、上記巻返テープ１１の接着層１１ａの形成の有無に
従い上記外部リード３ｂとテープ１１との密着度が異な
る。
【００１３】次いで、図２（Ｃ）に示したように、上記
各上、下部金型８、９を上記パッケージ本体６から脱着
させると、上記外部リード３ｂの上面に上記巻返型テー
プ１１が密着される。次いで、図２（Ｄ）に示したよう
に、上記パッケージ本体６から上記テープ１１をリール
側に巻返え除去させることにより、上記外部リード３ｂ
の上面に鋳ばり７のない本発明の半導体パッケージの製
造が終了する。
【００１４】尚、上記巻返テープ１１は、鋳ばり７が発
生されたときに鋳ばり７の除去を容易に行い得るよう
に、紫外線を照射することにより硬化する紫外線硬化テ
ープを使用することができる。この場合、本発明の方法
は、上記巻返テープ（１１）を除去する工程以前に、紫
外線を照査する工程を更に包含したものとする。
【００１５】巻返テープ１１は、鋳ばり７が発生された
ときに鋳ばり７の除去を容易に行い得る点で、上記のよ
うな接着層１１ａが設けられた（接着剤の塗布された）
テープや紫外線硬化テープを使用することが望ましい
が、製造費の節減のため、通常の巻返テープを使用する
ことも出来る。図３は、図２（Ｂ）の製造工程中、パッ
ケージ本体の成形時に接着層１１ａが形成されたテープ
１１の接着層１１ａに上記外部リード３ｂの上面が陥没
されている状態を示した図面である。
【００１６】且つ、図４は、上記巻返テープ１１により
鋳ばり７が除去され、外部リード３ｂの上面がパッケー
ジ本体６の上面に突出された本発明の半導体パッケージ
の外観を示した斜視図である。以上説明したように、本
発明に係る半導体パッケージの製造方法においては、パ
ッケージの成形工程中に外部リード３ｂの上面に形成さ
れる鋳ばり７の発生を防止、又は除去し別途のディフラ
ッシュ工程を省くようになっているため、半導体パッケ
ージの製造工程が単純になり、且つ、製造費用を低減し
得るという効果がある。
【００１７】
【発明の効果】以上説明したように、請求項１に係る発
明によれば、パッケージ本体の成形工程時に、巻返型
（ｒｅｅｌ−ｔｏ−ｒｅｅｌｔｙｐｅ）テープを用いて
鋳ばりの発生を防止及び除去し、ディフラッシュ工程を
省いた半導体パッケージの製造方法を提供でき、半導体
パッケージの製造工程の単純化並びに製造費用の低減化
を図れる。
【００１８】請求項２に係る発明によれば、外部リード
と接着する面に接着部材を有する巻返テープの使用によ
り、鋳ばりが発生されたときに鋳ばりの除去を容易に行
い得る。請求項３に係る発明によれば、紫外線硬化テー
プを有する巻返テープの使用により、鋳ばりが発生され
たときに鋳ばりの除去を容易に行い得る。
【００１９】請求項４に係る発明によれば、強耐熱性の
テープの使用により、耐熱性に優れる。請求項５に係る
発明によれば、パッケージ本体の成形工程時に、巻返型
テープを用いて鋳ばりの発生を効果的に防止及び除去で
きる。
【図面の簡単な説明】
【図１】 本発明に係る半導体パッケージを示した縦断
面図である。
【図２】 （Ａ）〜（Ｄ）、本発明に係る半導体パッケ
ージの製造方法を示した工程断面図である。
【図３】 本発明に係るパッケージ本体の成形時に露出
された外部リードがテープの接着層に陥没された状態を
示した断面図である。
【図４】 本発明に係る鋳ばりの除去されたパッケージ
本体の外観を示した斜視図である。
【図５】 従来半導体パッケージを示した縦断面図であ
る。
【図６】 （Ａ）〜（Ｃ）、従来半導体パッケージの製
造方法を示した工程断面図である。
【符号の説明】 １：半導体チップ ２：接着材 ３ａ：内部リード ３ｂ：外部リード ４：ワイヤ ５：成形樹脂 ６：パッケージ本体 ７：鋳ばり ８：下部金型 ９：上部金型 １０：成形用空間部（キャビティ） １１：巻返し型テープ（ｒｅｅｌ−ｔｏ−ｒｅｅｌｔｙ
ｐｅｔａｐｅ） １１ａ：接着層

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】半導体パッケージの製造方法であって、 半導体チップ（１）の付着された内部リード（３ａ）及
    び外部リード（３ｂ）と、それら半導体チップ（１）の
    パッドと内部リード（３ａ）とに連結された導電ワイヤ
    （４）とを下部金型（８）の各成形用空間部（１０）内
    に挿合して位置合わせる工程と、 上記下部金型（８）の上方に巻返テープ（１１）及び上
    部金型（９）を順次位置合わせる工程と、 上記外部リード（３ｂ）の上面と巻返テープ（１１）と
    が密着されるように上記各上、下部金型（８）（９）を
    クランプさせる工程と、 上記各成形用空間部（１０）内に溶融状の成形樹脂
    （５）を注入して硬化させた後パッケージ本体（６）を
    成形する工程と、 上記パッケージ本体（６）から上記各上、下部金型
    （８）（９）及び巻返テープ（１１）を除去する工程
    と、 を順次行うことを特徴とする半導体パッケージの製造方
    法。
  2. 【請求項２】上記巻返テープ（１１）は、上記外部リー
    ド（３ｂ）と接着する面に接着部材を有することを特徴
    とする請求項１記載の半導体パッケージの製造方法。
  3. 【請求項３】上記巻返テープ（１１）は、紫外線硬化テ
    ープであり、該巻返テープ（１１）を除去する工程以前
    に、紫外線を照査する工程を更に包含したことを特徴と
    する請求項１又は２記載の半導体パッケージの製造方
    法。
  4. 【請求項４】上記巻返テープ（１１）は、強耐熱性のテ
    ープであることを特徴とする請求項１〜３のうちいずれ
    か１つに記載の半導体パッケージの製造方法。
  5. 【請求項５】上記巻返テープ（１１）は、上記各上、下
    部金型（８）（９）の両側にリールが位置され、成形を
    行うサイクル毎にテープ（１１）が供給巻返されるリー
    ルツーリール型であることを特徴とする請求項１〜４の
    うちいずれか１つに記載の半導体パッケージの製造方
    法。
JP10027165A 1997-02-14 1998-02-09 半導体パッケージの製造方法 Expired - Fee Related JP2961529B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR4406/1997 1997-02-14
KR1019970004406A KR100214555B1 (ko) 1997-02-14 1997-02-14 반도체 패키지의 제조방법

Publications (2)

Publication Number Publication Date
JPH10233407A true JPH10233407A (ja) 1998-09-02
JP2961529B2 JP2961529B2 (ja) 1999-10-12

Family

ID=19497001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10027165A Expired - Fee Related JP2961529B2 (ja) 1997-02-14 1998-02-09 半導体パッケージの製造方法

Country Status (3)

Country Link
US (1) US6033933A (ja)
JP (1) JP2961529B2 (ja)
KR (1) KR100214555B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1113490A3 (en) * 1999-12-27 2004-01-02 Nitto Denko Corporation Resin sealing method for semiconductors and release film used therefor
JP2013525145A (ja) * 2011-03-23 2013-06-20 新韓鑽石工業股▲ふん▼有限公司 封止材成形方法
US9997293B2 (en) 2013-01-29 2018-06-12 Murata Manufacturing Co., Ltd. Ceramic electronic component and manufacturing method therefor

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130473A (en) * 1998-04-02 2000-10-10 National Semiconductor Corporation Lead frame chip scale package
US7169643B1 (en) * 1998-12-28 2007-01-30 Seiko Epson Corporation Semiconductor device, method of fabricating the same, circuit board, and electronic apparatus
JP3897478B2 (ja) * 1999-03-31 2007-03-22 松下電器産業株式会社 樹脂封止型半導体装置の製造装置及びその製造方法
NL1011929C2 (nl) * 1999-04-29 2000-10-31 3P Licensing Bv Werkwijze voor het inkapselen van elektronische componenten, in het bijzonder geintegreerde schakelingen.
DE10012880A1 (de) * 2000-03-16 2001-09-27 Infineon Technologies Ag Verfahren und Vorrichtung zur Herstellung einer Halbleiterchip-Umhüllung
JP4619486B2 (ja) * 2000-06-01 2011-01-26 日東電工株式会社 リードフレーム積層物および半導体部品の製造方法
US6368886B1 (en) * 2000-09-15 2002-04-09 The Charles Stark Draper Laboratory, Inc. Method of recovering encapsulated die
US6358773B1 (en) * 2000-12-27 2002-03-19 Vincent Lin Method of making substrate for use in forming image sensor package
NL1020594C2 (nl) 2002-05-14 2003-11-17 Fico Bv Werkwijze voor het met behulp van een folielaag omhullen van een elektronische component.
US7061077B2 (en) 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
KR100478859B1 (ko) * 2002-09-18 2005-03-24 주식회사 이오테크닉스 반도체 패키징공정에서 레이저를 이용하여 리드프레임 배면으로부터 테이프 점착제를 제거하는 방법
KR100651562B1 (ko) * 2005-06-14 2006-11-29 삼성전기주식회사 전자부품 내장형 회로기판의 제조방법
US20080251901A1 (en) * 2006-01-24 2008-10-16 Zigmund Ramirez Camacho Stacked integrated circuit package system
US9711343B1 (en) 2006-12-14 2017-07-18 Utac Thai Limited Molded leadframe substrate semiconductor package
US9761435B1 (en) 2006-12-14 2017-09-12 Utac Thai Limited Flip chip cavity package
US7981698B2 (en) * 2007-03-09 2011-07-19 The Charles Stark Draper Laboratory, Inc. Removal of integrated circuits from packages
US8058098B2 (en) * 2007-03-12 2011-11-15 Infineon Technologies Ag Method and apparatus for fabricating a plurality of semiconductor devices
US9947605B2 (en) 2008-09-04 2018-04-17 UTAC Headquarters Pte. Ltd. Flip chip cavity package
US8205766B2 (en) * 2009-05-20 2012-06-26 The Bergquist Company Method for packaging thermal interface materials
US8430264B2 (en) * 2009-05-20 2013-04-30 The Bergquist Company Method for packaging thermal interface materials
KR101352814B1 (ko) * 2012-01-26 2014-01-20 주식회사 아이티엠반도체 멀티 칩 스택 패키지
US9397031B2 (en) 2012-06-11 2016-07-19 Utac Thai Limited Post-mold for semiconductor package having exposed traces
US10032645B1 (en) 2015-11-10 2018-07-24 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple molding routing layers and a method of manufacturing the same
JP2017130575A (ja) * 2016-01-21 2017-07-27 株式会社ディスコ 治具及び治具を用いた加工方法
US10276477B1 (en) 2016-05-20 2019-04-30 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple stacked leadframes and a method of manufacturing the same
CN109291342A (zh) * 2017-07-25 2019-02-01 深圳市美好创亿医疗科技有限公司 去披锋方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6290213A (ja) * 1985-10-17 1987-04-24 Mitsubishi Metal Corp 集積回路素子ケ−シングの射出成形による成形方法
JPS63283136A (ja) * 1987-05-15 1988-11-21 Seiko Epson Corp 回路基板の実装方法
DE3740293A1 (de) * 1987-11-27 1989-06-01 Hoechst Ag Verfahren zur herstellung von alpha-alkylacroleinen
FR2659157B2 (fr) * 1989-05-26 1994-09-30 Lemaire Gerard Procede de fabrication d'une carte dite carte a puce, et carte obtenue par ce procede.
JP2781018B2 (ja) * 1989-09-06 1998-07-30 新光電気工業株式会社 半導体装置およびその製造方法
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
US5366933A (en) * 1993-10-13 1994-11-22 Intel Corporation Method for constructing a dual sided, wire bonded integrated circuit chip package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1113490A3 (en) * 1999-12-27 2004-01-02 Nitto Denko Corporation Resin sealing method for semiconductors and release film used therefor
JP2013525145A (ja) * 2011-03-23 2013-06-20 新韓鑽石工業股▲ふん▼有限公司 封止材成形方法
US9997293B2 (en) 2013-01-29 2018-06-12 Murata Manufacturing Co., Ltd. Ceramic electronic component and manufacturing method therefor

Also Published As

Publication number Publication date
JP2961529B2 (ja) 1999-10-12
KR100214555B1 (ko) 1999-08-02
KR19980068001A (ko) 1998-10-15
US6033933A (en) 2000-03-07

Similar Documents

Publication Publication Date Title
JP2961529B2 (ja) 半導体パッケージの製造方法
KR20110079799A (ko) 반도체 장치의 제조 방법
US5508232A (en) Method of manufacturing a semiconductor device
JPH06275764A (ja) リードフレーム及びそのリードフレームを用いた半導体装置の製造方法
JPH05299530A (ja) 樹脂封止半導体装置及びその製造方法
CN1979789A (zh) 影像感测晶片封装制程
JP3129660B2 (ja) Ｓｏｎパッケージの樹脂封止方法及び樹脂封止装置
CN101866867A (zh) 无外引脚半导体封装构造的导线架制造方法
JPH0574999A (ja) 半導体装置及びその製造方法
JPH1092856A (ja) チップサイズパッケージの樹脂封止方法及び樹脂封止装置
JPH02184040A (ja) 半導体装置の製造方法
JP3540185B2 (ja) 樹脂封止用金型
JPH06252188A (ja) 樹脂封止型半導体素子の製造方法および製造装置
JP2522304B2 (ja) 半導体素子収納パッケ−ジの製造方法
JPS5841661B2 (ja) 樹脂封止形半導体装置の製造方法
JP3226015B2 (ja) リードフレーム
JP3127104B2 (ja) 樹脂封止型半導体装置の封止用金型およびこれを用いた製造方法
JP3008015B2 (ja) 半導体装置およびその製造方法
JPH05335442A (ja) 半導体装置の樹脂モールド方法
CN119170528A (zh) 通用型封装冶具及功率模块封装方法
JPH088363A (ja) リードフレームおよびそれを用いた半導体装置ならびに半導体製造方法およびその製造に用いるモールド金型
JPS60111432A (ja) 半導体装置用樹脂封止金型
JP2917556B2 (ja) 絶縁物封止型電子部品の製造方法
JPH08162596A (ja) リードフレーム及び半導体装置
JPH03133146A (ja) 集積回路装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080806

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080806

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090806

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090806

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100806

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100806

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110806

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120806

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees