JPH10233442A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH10233442A JPH10233442A JP3402997A JP3402997A JPH10233442A JP H10233442 A JPH10233442 A JP H10233442A JP 3402997 A JP3402997 A JP 3402997A JP 3402997 A JP3402997 A JP 3402997A JP H10233442 A JPH10233442 A JP H10233442A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- wiring layer
- insulating film
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 本発明は、配線層の金属蓄積部の長さを長く
することなく、配線層のエレクトロマイグレーション耐
性を向上させることができる半導体装置及びその製造方
法を提供することを課題とする。 【解決手段】 層間絶縁膜１４上に、層間絶縁膜１４を
貫通するコンタクト部１５ａ、１５ｂを介して第１配線
層１３ａ、１３ｂに接続している第２配線層１６が形成
されている。この第２配線層１６は、コンタクト部１５
ａ、１５ｂに挟まれた電流経路部１７及びコンタクト部
１５ａ、１５ｂに対して電流経路部１７の反対側に位置
する金属蓄積部１８ａ、１８ｂを有している。金属蓄積
部１８ａ、１８ｂ直下の層間絶縁膜１４には深さ３００
ｎｍの凹みが形成されているため、金属蓄積部１８ａ、
１８ｂは下方に突き出した形状となり、金属蓄積部１８
ａ、１８ｂの厚さが電流経路部１７の厚さよりも３００
ｎｍ程度厚くなっている。
することなく、配線層のエレクトロマイグレーション耐
性を向上させることができる半導体装置及びその製造方
法を提供することを課題とする。 【解決手段】 層間絶縁膜１４上に、層間絶縁膜１４を
貫通するコンタクト部１５ａ、１５ｂを介して第１配線
層１３ａ、１３ｂに接続している第２配線層１６が形成
されている。この第２配線層１６は、コンタクト部１５
ａ、１５ｂに挟まれた電流経路部１７及びコンタクト部
１５ａ、１５ｂに対して電流経路部１７の反対側に位置
する金属蓄積部１８ａ、１８ｂを有している。金属蓄積
部１８ａ、１８ｂ直下の層間絶縁膜１４には深さ３００
ｎｍの凹みが形成されているため、金属蓄積部１８ａ、
１８ｂは下方に突き出した形状となり、金属蓄積部１８
ａ、１８ｂの厚さが電流経路部１７の厚さよりも３００
ｎｍ程度厚くなっている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係り、特に半導体集積回路の配線構造及びそ
の形成方法に関するものである。
製造方法に係り、特に半導体集積回路の配線構造及びそ
の形成方法に関するものである。
【０００２】
【従来の技術】近年の半導体集積回路の高集積化に伴
い、配線層のパターン寸法が微細化することにより、特
にＡｌ（アルミニウム）系配線層におけるエレクトロマ
イグレーション（electromigration）の発生が顕著にな
ってきた。そしてＡｌ系配線層におけるエレクトロマイ
グレーション耐性は、リザーバー（ｒｅｓｅｒｖｏｉ
ｒ）と呼ばれる配線層のコンタクト部との接触部におけ
る電流経路と反対側に位置する端部（以下、本願明細書
においては「金属蓄積部」という）の長さによって大き
く影響されることが報告されている（M.Fujii et al.
“Reservoir lengthdependence of EM lifetime for tu
ngsten via chains under current stress",(June 18-2
0,1966 VMIC Conference) 1966 ISMIC-106/96/0312(c)
参照）。
い、配線層のパターン寸法が微細化することにより、特
にＡｌ（アルミニウム）系配線層におけるエレクトロマ
イグレーション（electromigration）の発生が顕著にな
ってきた。そしてＡｌ系配線層におけるエレクトロマイ
グレーション耐性は、リザーバー（ｒｅｓｅｒｖｏｉ
ｒ）と呼ばれる配線層のコンタクト部との接触部におけ
る電流経路と反対側に位置する端部（以下、本願明細書
においては「金属蓄積部」という）の長さによって大き
く影響されることが報告されている（M.Fujii et al.
“Reservoir lengthdependence of EM lifetime for tu
ngsten via chains under current stress",(June 18-2
0,1966 VMIC Conference) 1966 ISMIC-106/96/0312(c)
参照）。
【０００３】以下、Ａｌ系配線層におけるエレクトロマ
イグレーション耐性と金属蓄積部の長さとの関係を、図
２０及び図２１を用いて説明する。図２０に示されるよ
うに、下層配線層５１ａ、５１ｂにコンタクト部５２
ａ、５２ｂを介して上層配線層５３が接続されている多
層配線構造の半導体装置において、上層配線層５３はコ
ンタクト部５２ａ、５２ｂに挟まれた電流経路部５４と
コンタクト部５２ａ、５２ｂに対して電流経路部５４の
反対側に位置する金属蓄積部５５ａ、５５ｂとを有して
いる。
イグレーション耐性と金属蓄積部の長さとの関係を、図
２０及び図２１を用いて説明する。図２０に示されるよ
うに、下層配線層５１ａ、５１ｂにコンタクト部５２
ａ、５２ｂを介して上層配線層５３が接続されている多
層配線構造の半導体装置において、上層配線層５３はコ
ンタクト部５２ａ、５２ｂに挟まれた電流経路部５４と
コンタクト部５２ａ、５２ｂに対して電流経路部５４の
反対側に位置する金属蓄積部５５ａ、５５ｂとを有して
いる。
【０００４】ここで、下層配線層５１ａ、５１ｂ及び上
層配線層５３は、それぞれＴｉ（チタン）／ＴｉＮ（チ
タンナイトライド）／Ｔｉ層からなる下層バリアメタル
層とＴｉ／ＴｉＮ／Ｔｉ層からなる上層バリアメタル層
とに挟まれた厚さ５００ｎｍのＡｌに０．５％のＣｕ
（銅）を添加したＡｌ−０．５％Ｃｕ層から構成されて
いる。そして両者は、プラズマＴＥＯＳ（tetraethoxys
ilane:(C2 H 5 O)4 Si)法を用いて形成したＳｉＯ2 膜
（図示せず）によって分離されている。また、コンタク
ト部５２ａ、５２ｂは、それぞれ直径０．４５μｍのＷ
（タングステン）プラグから構成されている。
層配線層５３は、それぞれＴｉ（チタン）／ＴｉＮ（チ
タンナイトライド）／Ｔｉ層からなる下層バリアメタル
層とＴｉ／ＴｉＮ／Ｔｉ層からなる上層バリアメタル層
とに挟まれた厚さ５００ｎｍのＡｌに０．５％のＣｕ
（銅）を添加したＡｌ−０．５％Ｃｕ層から構成されて
いる。そして両者は、プラズマＴＥＯＳ（tetraethoxys
ilane:(C2 H 5 O)4 Si)法を用いて形成したＳｉＯ2 膜
（図示せず）によって分離されている。また、コンタク
ト部５２ａ、５２ｂは、それぞれ直径０．４５μｍのＷ
（タングステン）プラグから構成されている。
【０００５】そして上層配線層５３の電流経路部５４の
長さを５０μｍとし、上層配線層５３の金属蓄積部５５
ａ、５５ｂの長さを０．２μｍ、２．０μｍ、５．０μ
ｍと変化させてエレクトロマイグレーション耐性を調べ
ると、図２１のグラフに示されるような結果になる。即
ち、電流値Ｉ＝６．４ｍＡ、雰囲気温度Ｔ＝１７５℃と
いう実際の動作条件に近い低ストレス条件において、抵
抗値が増大するまでのいわゆるインキュベーション（in
cubation）時間を劣化基準として用いると、上層配線層
５３の金属蓄積部５５ａ、５５ｂの長さが長くなるにつ
れてインキュベーション時間は長くなる傾向を示してい
る。従って、上層配線層５３の金属蓄積部５５ａ、５５
ｂの長さが長くなるにつれ、上層配線層５３のエレクト
ロマイグレーション耐性が向上することが確認されたと
いえる。
長さを５０μｍとし、上層配線層５３の金属蓄積部５５
ａ、５５ｂの長さを０．２μｍ、２．０μｍ、５．０μ
ｍと変化させてエレクトロマイグレーション耐性を調べ
ると、図２１のグラフに示されるような結果になる。即
ち、電流値Ｉ＝６．４ｍＡ、雰囲気温度Ｔ＝１７５℃と
いう実際の動作条件に近い低ストレス条件において、抵
抗値が増大するまでのいわゆるインキュベーション（in
cubation）時間を劣化基準として用いると、上層配線層
５３の金属蓄積部５５ａ、５５ｂの長さが長くなるにつ
れてインキュベーション時間は長くなる傾向を示してい
る。従って、上層配線層５３の金属蓄積部５５ａ、５５
ｂの長さが長くなるにつれ、上層配線層５３のエレクト
ロマイグレーション耐性が向上することが確認されたと
いえる。
【０００６】このことは、次のようなメカニズムによっ
て説明されると考えられている。例えば下層配線層５１
ａからコンタクト部５２ａを介して上層配線層５３の電
流経路部５４に電子が流れると、エレクトロマイグレー
ションによりコンタクト部５２ａ近傍における上層配線
層５３を構成するＡｌ原子が移動して、その痕に空孔
（vacancy ）を生じる。こうして生じた空孔が集合して
ボイド（void）が形成されると、上層配線層５３の電流
経路部５４の断面積は減少し、抵抗値が増大する。そし
て電流密度が増加すると共にジュール熱による発熱も加
わり、更にマイグレーションを加速し、やがては上層配
線層５３の断線を招くことになる。
て説明されると考えられている。例えば下層配線層５１
ａからコンタクト部５２ａを介して上層配線層５３の電
流経路部５４に電子が流れると、エレクトロマイグレー
ションによりコンタクト部５２ａ近傍における上層配線
層５３を構成するＡｌ原子が移動して、その痕に空孔
（vacancy ）を生じる。こうして生じた空孔が集合して
ボイド（void）が形成されると、上層配線層５３の電流
経路部５４の断面積は減少し、抵抗値が増大する。そし
て電流密度が増加すると共にジュール熱による発熱も加
わり、更にマイグレーションを加速し、やがては上層配
線層５３の断線を招くことになる。
【０００７】ここで、上層配線層５３に金属蓄積部５５
ａが設けられている場合には、コンタクト部５２ａ近傍
の上層配線層５３に生じた空孔により機械的なストレス
が発生し、この機械的なストレスを緩和するために、空
孔は上層配線層５３の金属蓄積部５５ａ方向に拡散して
いく。このため、こうした空孔は金属蓄積部５５ａの端
部に集合し、この金属蓄積部５５ａの端部にボイドが形
成される。即ち、コンタクト部５２ａ近傍の上層配線層
５３に生じた空孔には、金属蓄積部５５ａからＡｌ原子
が供給され、コンタクト部５２ａ近傍の上層配線層５３
にボイドが形成されることを抑制する。
ａが設けられている場合には、コンタクト部５２ａ近傍
の上層配線層５３に生じた空孔により機械的なストレス
が発生し、この機械的なストレスを緩和するために、空
孔は上層配線層５３の金属蓄積部５５ａ方向に拡散して
いく。このため、こうした空孔は金属蓄積部５５ａの端
部に集合し、この金属蓄積部５５ａの端部にボイドが形
成される。即ち、コンタクト部５２ａ近傍の上層配線層
５３に生じた空孔には、金属蓄積部５５ａからＡｌ原子
が供給され、コンタクト部５２ａ近傍の上層配線層５３
にボイドが形成されることを抑制する。
【０００８】そして金属蓄積部５５ａの端部に形成され
たボイドは更に空孔を捕獲してコンタクト部５２ａ近傍
にまで拡がっていくが、その間、金属蓄積部５５ａの長
さが長いほど、コンタクト部５２ａ近傍の上層配線層５
３に生じた空孔へのＡｌ原子の供給量は多くなるため、
コンタクト部５２ａ近傍の上層配線層５３にボイドが形
成されることを抑制する効果は大きくなる。従って、上
層配線層５３の金属蓄積部５５ａの長さが長くなるにつ
れ、上層配線層５３のエレクトロマイグレーション耐性
が向上することになる。
たボイドは更に空孔を捕獲してコンタクト部５２ａ近傍
にまで拡がっていくが、その間、金属蓄積部５５ａの長
さが長いほど、コンタクト部５２ａ近傍の上層配線層５
３に生じた空孔へのＡｌ原子の供給量は多くなるため、
コンタクト部５２ａ近傍の上層配線層５３にボイドが形
成されることを抑制する効果は大きくなる。従って、上
層配線層５３の金属蓄積部５５ａの長さが長くなるにつ
れ、上層配線層５３のエレクトロマイグレーション耐性
が向上することになる。
【０００９】
【発明が解決しようとする課題】上記のように上層配線
層に金属蓄積部を設け、その長さを長くするほど、上層
配線層のエレクトロマイグレーション耐性を向上させる
ことができるが、その反面、金属蓄積部の長さが長くな
ると、配線層のパターン寸法の微細化による半導体集積
回路の高集積化という要請に反することになる。即ち、
配線層のパターン寸法を微細化するためには、上層配線
層の金属蓄積部の長さを長くすることができないどころ
か、逆にできるだけ短くすることが要求される。従っ
て、配線層のエレクトロマイグレーション耐性の向上と
いう観点からは、上層配線層の金属蓄積部の長さを長く
することが望ましく、半導体集積回路の高集積化という
観点からは、上層配線層の金属蓄積部の長さを短くする
ことが望ましく、両者はトレードオフの関係にあった。
層に金属蓄積部を設け、その長さを長くするほど、上層
配線層のエレクトロマイグレーション耐性を向上させる
ことができるが、その反面、金属蓄積部の長さが長くな
ると、配線層のパターン寸法の微細化による半導体集積
回路の高集積化という要請に反することになる。即ち、
配線層のパターン寸法を微細化するためには、上層配線
層の金属蓄積部の長さを長くすることができないどころ
か、逆にできるだけ短くすることが要求される。従っ
て、配線層のエレクトロマイグレーション耐性の向上と
いう観点からは、上層配線層の金属蓄積部の長さを長く
することが望ましく、半導体集積回路の高集積化という
観点からは、上層配線層の金属蓄積部の長さを短くする
ことが望ましく、両者はトレードオフの関係にあった。
【００１０】そこで本発明は、上記事情を鑑みてなされ
たものであり、配線層の金属蓄積部の長さを長くするこ
となく、配線層のエレクトロマイグレーション耐性を向
上させることができる半導体装置及びその製造方法を提
供することを目的とする。
たものであり、配線層の金属蓄積部の長さを長くするこ
となく、配線層のエレクトロマイグレーション耐性を向
上させることができる半導体装置及びその製造方法を提
供することを目的とする。
【００１１】
【課題を解決するための手段】上記課題は、以下の本発
明に係る半導体装置及びその製造方法によって達成され
る。即ち、請求項１に係る半導体装置は、下部導電部
と、この下部導電部上に層間絶縁膜を介して形成された
配線層と、下部導電部と配線層とを接続するコンタクト
部とを有する半導体装置であって、配線層のコンタクト
部との接触部における電流経路と反対側に位置する端部
に金属蓄積部を有し、配線層の金属蓄積部の厚さが、コ
ンタクト部に対して金属蓄積部の反対側に位置する配線
層の電流経路部の厚さよりも厚くなっていることを特徴
する。
明に係る半導体装置及びその製造方法によって達成され
る。即ち、請求項１に係る半導体装置は、下部導電部
と、この下部導電部上に層間絶縁膜を介して形成された
配線層と、下部導電部と配線層とを接続するコンタクト
部とを有する半導体装置であって、配線層のコンタクト
部との接触部における電流経路と反対側に位置する端部
に金属蓄積部を有し、配線層の金属蓄積部の厚さが、コ
ンタクト部に対して金属蓄積部の反対側に位置する配線
層の電流経路部の厚さよりも厚くなっていることを特徴
する。
【００１２】このように請求項１に係る半導体装置にお
いては、配線層の金属蓄積部の厚さが配線層の電流経路
部の厚さよりも厚くなっていることにより、エレクトロ
マイグレーションによってコンタクト部近傍の配線層に
生じた空孔に対して、金属蓄積部の長さを長くすること
なく、厚さの厚い金属蓄積部から十分な量の金属原子を
供給することができる。従って、配線層の寸法パターン
の微細化を図りつつ、配線層のエレクトロマイグレーシ
ョン耐性を向上させることが可能になる。
いては、配線層の金属蓄積部の厚さが配線層の電流経路
部の厚さよりも厚くなっていることにより、エレクトロ
マイグレーションによってコンタクト部近傍の配線層に
生じた空孔に対して、金属蓄積部の長さを長くすること
なく、厚さの厚い金属蓄積部から十分な量の金属原子を
供給することができる。従って、配線層の寸法パターン
の微細化を図りつつ、配線層のエレクトロマイグレーシ
ョン耐性を向上させることが可能になる。
【００１３】また、請求項２に係る半導体装置は、上記
の請求項１に係る半導体装置において、前記下部導電部
が半導体基板表面の不純物層又は下層配線層である構成
とすることにより、半導体基板上に形成されている配線
層が１層である場合のみならず、２層以上の多層配線構
造である場合にも本発明を適用して上記の請求項１に係
る場合と同様の作用を奏することができる。
の請求項１に係る半導体装置において、前記下部導電部
が半導体基板表面の不純物層又は下層配線層である構成
とすることにより、半導体基板上に形成されている配線
層が１層である場合のみならず、２層以上の多層配線構
造である場合にも本発明を適用して上記の請求項１に係
る場合と同様の作用を奏することができる。
【００１４】また、請求項３に係る半導体装置は、上記
の請求項１に係る半導体装置において、前記配線層が層
間絶縁膜に埋め込まれており、配線層の表面と層間絶縁
膜の表面とが平坦面をなしている構成とすることによ
り、この配線層上方に別の層間絶縁膜を介して別の配線
層を形成して多層配線構造とするのに適した構造となっ
ている。こうして多層配線構造にした場合にも、前述し
たように、本発明を適用して上記の請求項１に係る場合
と同様の作用を奏することができる。
の請求項１に係る半導体装置において、前記配線層が層
間絶縁膜に埋め込まれており、配線層の表面と層間絶縁
膜の表面とが平坦面をなしている構成とすることによ
り、この配線層上方に別の層間絶縁膜を介して別の配線
層を形成して多層配線構造とするのに適した構造となっ
ている。こうして多層配線構造にした場合にも、前述し
たように、本発明を適用して上記の請求項１に係る場合
と同様の作用を奏することができる。
【００１５】また、請求項４に係る半導体装置は、上記
の請求項１に係る半導体装置において、前記配線層がＡ
ｌ膜又はＡｌ合金膜を有している構成とすることによ
り、特にエレクトロマイグレーションが発生し易いＡｌ
系金属からなる配線層又はＡｌ系金属膜を含む多層構造
の配線層の場合に本発明を適用して上記の請求項１に係
る場合と同様の作用を奏することができる。但し、本発
明はＡｌ系配線層の場合に限定されるものではなく、エ
レクトロマイグレーションが発生する全ての金属膜から
なる配線層の場合に適用することが可能である。
の請求項１に係る半導体装置において、前記配線層がＡ
ｌ膜又はＡｌ合金膜を有している構成とすることによ
り、特にエレクトロマイグレーションが発生し易いＡｌ
系金属からなる配線層又はＡｌ系金属膜を含む多層構造
の配線層の場合に本発明を適用して上記の請求項１に係
る場合と同様の作用を奏することができる。但し、本発
明はＡｌ系配線層の場合に限定されるものではなく、エ
レクトロマイグレーションが発生する全ての金属膜から
なる配線層の場合に適用することが可能である。
【００１６】また、請求項５に係る半導体装置の製造方
法は、下部導電部と、この下部導電部上に層間絶縁膜を
介して形成された配線層と、下部導電部と配線層とを接
続するコンタクト部とを有する半導体装置の製造方法で
あって、下部導電部上に層間絶縁膜を形成する第１の工
程と、コンタクト部形成予定領域の層間絶縁膜に下部導
電部に達する開口部を形成すると共に、配線層の端部に
位置する金属蓄積部形成予定領域の層間絶縁膜に凹みを
形成する第２の工程と、基体全面に金属膜を堆積する第
３の工程と、金属膜を所定の形状にパターニングして、
層間絶縁膜の開口部を充填する金属膜からなるコンタク
ト部と形成すると共に、層間絶縁膜の凹み上の金属膜か
らなる金属蓄積部及び層間絶縁膜上の金属膜からなる電
流経路部を有する前記配線層を形成する第４の工程とを
具備し、層間絶縁膜の凹み上に形成された配線層の端部
の金属蓄積部の厚さを、配線層の前記電流経路部の厚さ
よりも厚くすることを特徴する。
法は、下部導電部と、この下部導電部上に層間絶縁膜を
介して形成された配線層と、下部導電部と配線層とを接
続するコンタクト部とを有する半導体装置の製造方法で
あって、下部導電部上に層間絶縁膜を形成する第１の工
程と、コンタクト部形成予定領域の層間絶縁膜に下部導
電部に達する開口部を形成すると共に、配線層の端部に
位置する金属蓄積部形成予定領域の層間絶縁膜に凹みを
形成する第２の工程と、基体全面に金属膜を堆積する第
３の工程と、金属膜を所定の形状にパターニングして、
層間絶縁膜の開口部を充填する金属膜からなるコンタク
ト部と形成すると共に、層間絶縁膜の凹み上の金属膜か
らなる金属蓄積部及び層間絶縁膜上の金属膜からなる電
流経路部を有する前記配線層を形成する第４の工程とを
具備し、層間絶縁膜の凹み上に形成された配線層の端部
の金属蓄積部の厚さを、配線層の前記電流経路部の厚さ
よりも厚くすることを特徴する。
【００１７】このように請求項５に係る半導体装置の製
造方法においては、層間絶縁膜に凹みを形成した後、基
体全面に金属膜を堆積することにより、層間絶縁膜の凹
み上に形成された金属膜からなる配線層の端部の金属蓄
積部の厚さを、層間絶縁膜の平坦な部分上に形成された
金属膜からなる配線層の電流経路部の厚さよりも厚くす
ることが可能となり、上記の請求項１に係る半導体装置
を容易に製造することができる。
造方法においては、層間絶縁膜に凹みを形成した後、基
体全面に金属膜を堆積することにより、層間絶縁膜の凹
み上に形成された金属膜からなる配線層の端部の金属蓄
積部の厚さを、層間絶縁膜の平坦な部分上に形成された
金属膜からなる配線層の電流経路部の厚さよりも厚くす
ることが可能となり、上記の請求項１に係る半導体装置
を容易に製造することができる。
【００１８】なお、上記の請求項５に係る半導体装置の
製造方法において、前記第２の工程は、コンタクト部形
成予定領域の層間絶縁膜に下部導電部に達する開口部を
形成した後、配線層の端部に位置する金属蓄積部形成予
定領域の層間絶縁膜に凹みを形成する工程であってもよ
いし、或いはまた、配線層の端部に位置する金属蓄積部
形成予定領域の層間絶縁膜に凹みを形成した後、コンタ
クト部形成予定領域の層間絶縁膜に前記下部導電部に達
する開口部を形成する工程であってもよい。
製造方法において、前記第２の工程は、コンタクト部形
成予定領域の層間絶縁膜に下部導電部に達する開口部を
形成した後、配線層の端部に位置する金属蓄積部形成予
定領域の層間絶縁膜に凹みを形成する工程であってもよ
いし、或いはまた、配線層の端部に位置する金属蓄積部
形成予定領域の層間絶縁膜に凹みを形成した後、コンタ
クト部形成予定領域の層間絶縁膜に前記下部導電部に達
する開口部を形成する工程であってもよい。
【００１９】また、上記の請求項５に係る半導体装置の
製造方法において、前記第３の工程が、スパッタ法を用
いて温度４５０℃以上５５０℃以下の条件により基体全
面にＡｌ膜又はＡｌ合金膜を堆積する工程を有している
ことが望ましい。この場合、温度４５０℃以上５５０℃
以下のいわゆる高温リフロー（ｒｅｆｌｏｗ）スパッタ
法を用いることにより、下地の層間絶縁膜に凹みが形成
されている場合に、一定の流動性が生じて、成膜された
Ａｌ膜又はＡｌ合金膜の表面が平坦化されるため、層間
絶縁膜の凹み上に形成されたＡｌ膜又はＡｌ合金膜を有
している配線層の金属蓄積部の厚さを、層間絶縁膜の平
坦な部分上に形成されたＡｌ膜又はＡｌ合金膜を有して
いる配線層の電流経路部の厚さよりも厚くすることが容
易に可能となる。
製造方法において、前記第３の工程が、スパッタ法を用
いて温度４５０℃以上５５０℃以下の条件により基体全
面にＡｌ膜又はＡｌ合金膜を堆積する工程を有している
ことが望ましい。この場合、温度４５０℃以上５５０℃
以下のいわゆる高温リフロー（ｒｅｆｌｏｗ）スパッタ
法を用いることにより、下地の層間絶縁膜に凹みが形成
されている場合に、一定の流動性が生じて、成膜された
Ａｌ膜又はＡｌ合金膜の表面が平坦化されるため、層間
絶縁膜の凹み上に形成されたＡｌ膜又はＡｌ合金膜を有
している配線層の金属蓄積部の厚さを、層間絶縁膜の平
坦な部分上に形成されたＡｌ膜又はＡｌ合金膜を有して
いる配線層の電流経路部の厚さよりも厚くすることが容
易に可能となる。
【００２０】また、上記の請求項５に係る半導体装置の
製造方法において、前記第３の工程は、上記の高温リフ
ロースパッタ法を用いる代わりに、ＣＶＤ（Chemical V
aporDeposition ；化学的気相成長）法を用いて、基体
全面にＡｌ膜又はＡｌ合金膜を堆積する工程であっても
よい。この場合も、上記高温リフロースパッタ法を用い
る場合と同様の作用を奏することが可能である。
製造方法において、前記第３の工程は、上記の高温リフ
ロースパッタ法を用いる代わりに、ＣＶＤ（Chemical V
aporDeposition ；化学的気相成長）法を用いて、基体
全面にＡｌ膜又はＡｌ合金膜を堆積する工程であっても
よい。この場合も、上記高温リフロースパッタ法を用い
る場合と同様の作用を奏することが可能である。
【００２１】また、請求項１０に係る半導体装置の製造
方法は、下部導電部と、この下部導電部上に層間絶縁膜
を介して形成された配線層と、下部導電部と配線層とを
接続するコンタクト部とを有する半導体装置の製造方法
であって、下部導電部上に層間絶縁膜を形成する第１の
工程と、配線層形成予定領域の層間絶縁膜に溝を形成す
る第２の工程と、溝内のコンタクト部形成予定領域の層
間絶縁膜に下部導電部に達する開口部を形成すると共
に、溝内の配線層の端部に位置する金属蓄積部形成予定
領域の層間絶縁膜に凹みを形成する第３の工程と、基体
全面に金属膜を堆積する第４の工程と、金属膜を層間絶
縁膜表面が露出するまで除去して、溝内の開口部を充填
する金属膜からなるコンタクト部と形成すると共に、溝
内の凹み上の金属膜からなる金属蓄積部及び溝内の金属
膜からなる電流経路部を有する配線層を形成する第５の
工程とを具備し、層間絶縁膜の溝内の凹み上に形成され
た配線層の端部の金属蓄積部の厚さを、層間絶縁膜の溝
内に形成された配線層の前記電流経路部の厚さよりも厚
くすることを特徴する。
方法は、下部導電部と、この下部導電部上に層間絶縁膜
を介して形成された配線層と、下部導電部と配線層とを
接続するコンタクト部とを有する半導体装置の製造方法
であって、下部導電部上に層間絶縁膜を形成する第１の
工程と、配線層形成予定領域の層間絶縁膜に溝を形成す
る第２の工程と、溝内のコンタクト部形成予定領域の層
間絶縁膜に下部導電部に達する開口部を形成すると共
に、溝内の配線層の端部に位置する金属蓄積部形成予定
領域の層間絶縁膜に凹みを形成する第３の工程と、基体
全面に金属膜を堆積する第４の工程と、金属膜を層間絶
縁膜表面が露出するまで除去して、溝内の開口部を充填
する金属膜からなるコンタクト部と形成すると共に、溝
内の凹み上の金属膜からなる金属蓄積部及び溝内の金属
膜からなる電流経路部を有する配線層を形成する第５の
工程とを具備し、層間絶縁膜の溝内の凹み上に形成され
た配線層の端部の金属蓄積部の厚さを、層間絶縁膜の溝
内に形成された配線層の前記電流経路部の厚さよりも厚
くすることを特徴する。
【００２２】このように請求項１０に係る半導体装置の
製造方法においては、配線層形成予定領域の層間絶縁膜
に溝を形成した後、基体全面に堆積した金属膜を層間絶
縁膜表面が露出するまで除去することにより、溝内の金
属膜からなる配線層を形成する、いわゆるダマシン（Ｄ
ａｍａｓｃｅｎｅ）配線プロセスを用いると共に、この
溝内の層間絶縁膜に凹みを形成しておくことにより、層
間絶縁膜の溝内の凹み上に形成された配線層の金属蓄積
部の厚さを、層間絶縁膜の溝内に形成された配線層の電
流経路部の厚さよりも厚くすることが可能となり、上記
の請求項３に係る半導体装置を容易に製造することがで
きる。
製造方法においては、配線層形成予定領域の層間絶縁膜
に溝を形成した後、基体全面に堆積した金属膜を層間絶
縁膜表面が露出するまで除去することにより、溝内の金
属膜からなる配線層を形成する、いわゆるダマシン（Ｄ
ａｍａｓｃｅｎｅ）配線プロセスを用いると共に、この
溝内の層間絶縁膜に凹みを形成しておくことにより、層
間絶縁膜の溝内の凹み上に形成された配線層の金属蓄積
部の厚さを、層間絶縁膜の溝内に形成された配線層の電
流経路部の厚さよりも厚くすることが可能となり、上記
の請求項３に係る半導体装置を容易に製造することがで
きる。
【００２３】なお、上記の請求項１０に係る半導体装置
の製造方法において、前記第３の工程は、溝内のコンタ
クト部形成予定領域の層間絶縁膜に下部導電部に達する
開口部を形成した後、溝内の配線層の端部に位置する金
属蓄積部形成予定領域の層間絶縁膜に凹みを形成する工
程であってもよいし、或いはまた、溝内の配線層の端部
に位置する金属蓄積部形成予定領域の層間絶縁膜に凹み
を形成した後、溝内のコンタクト部形成予定領域の層間
絶縁膜に前記下部導電部に達する開口部を形成する工程
であってもよい。
の製造方法において、前記第３の工程は、溝内のコンタ
クト部形成予定領域の層間絶縁膜に下部導電部に達する
開口部を形成した後、溝内の配線層の端部に位置する金
属蓄積部形成予定領域の層間絶縁膜に凹みを形成する工
程であってもよいし、或いはまた、溝内の配線層の端部
に位置する金属蓄積部形成予定領域の層間絶縁膜に凹み
を形成した後、溝内のコンタクト部形成予定領域の層間
絶縁膜に前記下部導電部に達する開口部を形成する工程
であってもよい。
【００２４】また、上記の請求項１０に係る半導体装置
の製造方法において、前記第４の工程は、スパッタ法を
用いて温度４５０℃以上５５０℃以下の条件により基体
全面にＡｌ膜又はＡｌ合金膜を堆積する工程を有してい
ることが望ましい。こうした高温スパッタ法を用いるこ
とにより、溝等の凹部内を完全に覆うＡｌ膜又はＡｌ合
金膜が形成される。或いはまた、この高温リフロースパ
ッタ法を用いる代わりに、ＣＶＤ法を用いて基体全面に
Ａｌ膜又はＡｌ合金膜を堆積する工程であってもよい。
の製造方法において、前記第４の工程は、スパッタ法を
用いて温度４５０℃以上５５０℃以下の条件により基体
全面にＡｌ膜又はＡｌ合金膜を堆積する工程を有してい
ることが望ましい。こうした高温スパッタ法を用いるこ
とにより、溝等の凹部内を完全に覆うＡｌ膜又はＡｌ合
金膜が形成される。或いはまた、この高温リフロースパ
ッタ法を用いる代わりに、ＣＶＤ法を用いて基体全面に
Ａｌ膜又はＡｌ合金膜を堆積する工程であってもよい。
【００２５】また、上記の請求項１０に係る半導体装置
の製造方法において、前記第５の工程で金属膜を層間絶
縁膜表面が露出するまで除去する際に、研磨法を用いて
研磨する方法を採用してもよいし、或いはまた、エッチ
バック法を用いてエッチングする方法を採用してもよ
い。
の製造方法において、前記第５の工程で金属膜を層間絶
縁膜表面が露出するまで除去する際に、研磨法を用いて
研磨する方法を採用してもよいし、或いはまた、エッチ
バック法を用いてエッチングする方法を採用してもよ
い。
【００２６】なお、本発明に関連する先行技術として、
特開平１−２９６６４０号の「半導体装置及びその製造
方法」、特開平４−２５８１７０号の「半導体装置」、
及び特開平６−８９８９６号の「半導体装置の製造方
法」がある。以下、本発明とこれらの先行技術との本質
的な差異について述べておく。
特開平１−２９６６４０号の「半導体装置及びその製造
方法」、特開平４−２５８１７０号の「半導体装置」、
及び特開平６−８９８９６号の「半導体装置の製造方
法」がある。以下、本発明とこれらの先行技術との本質
的な差異について述べておく。
【００２７】特開平１−２９６６４０号の「半導体装置
及びその製造方法」は、「金属配線の電流の流れる方向
の断面が凹凸状を有している」（請求項１）ことを特徴
とするものであり、この金属配線断面の凹凸形状によ
り、従来の角柱状の配線に比べて配線の表面積を増加さ
せることができるため、その表皮効果による電流密度を
小さくすることが可能となり、電流密度を一定とすれば
配線幅を狭くすることが可能となるようにしたものであ
る。即ち、この先行技術は、電流が流れる配線層の電流
経路部の断面形状を問題とするものである。
及びその製造方法」は、「金属配線の電流の流れる方向
の断面が凹凸状を有している」（請求項１）ことを特徴
とするものであり、この金属配線断面の凹凸形状によ
り、従来の角柱状の配線に比べて配線の表面積を増加さ
せることができるため、その表皮効果による電流密度を
小さくすることが可能となり、電流密度を一定とすれば
配線幅を狭くすることが可能となるようにしたものであ
る。即ち、この先行技術は、電流が流れる配線層の電流
経路部の断面形状を問題とするものである。
【００２８】しかし、本発明に係る半導体装置は、電流
が流れる配線層の電流経路部を問題とするのではなく、
コンタクト部に対して電流経路部の反対側に位置する配
線層の端部である金属蓄積部の厚さを問題とするもので
ある。従って、本発明に係る半導体装置は、その構造に
おいて、特開平１−２９６６４０号に係る半導体装置と
本質的に異なり、そのため、それぞれの製造方法も本質
的に異なることが明らかである。
が流れる配線層の電流経路部を問題とするのではなく、
コンタクト部に対して電流経路部の反対側に位置する配
線層の端部である金属蓄積部の厚さを問題とするもので
ある。従って、本発明に係る半導体装置は、その構造に
おいて、特開平１−２９６６４０号に係る半導体装置と
本質的に異なり、そのため、それぞれの製造方法も本質
的に異なることが明らかである。
【００２９】また、特開平４−２５８１７０号の「半導
体装置」は、「半導体基板上に形成した絶縁膜のコンタ
クト開口を覆う金属配線が形成された半導体装置におい
て、前記コンタクト開口近傍の前記金属配線直下の前記
絶縁膜に貫通しない凹みが設けられている」（請求項
１）ことを特徴とするものであり、本発明に係る半導体
装置の構造と類似する構造を有している。
体装置」は、「半導体基板上に形成した絶縁膜のコンタ
クト開口を覆う金属配線が形成された半導体装置におい
て、前記コンタクト開口近傍の前記金属配線直下の前記
絶縁膜に貫通しない凹みが設けられている」（請求項
１）ことを特徴とするものであり、本発明に係る半導体
装置の構造と類似する構造を有している。
【００３０】しかし、この特開平４−２５８１７０号に
係る半導体装置における凹みは、この凹み部分における
Ａｌ配線の結晶上の乱れが大きいことを利用して、下地
のＳｉ基板からのＳｉ析出の核とすることにより、Ａｌ
配線とＳｉ基板とが接触するコンタクトにおけるＳｉ析
出を抑制しようとするものである。このため、この半導
体装置面においては、下部導電部としては半導体基板、
実質的にはＳｉ基板に限定され、配線層としてはＡｌ系
配線層に限定されるものである。また、凹みが形成され
る位置も、２つの実施例に係る半導体装置を示す添付図
面である図１及び図４から明らかなように、配線の電流
経路部であり、そもそも金属蓄積部自体が設けられてい
ない。
係る半導体装置における凹みは、この凹み部分における
Ａｌ配線の結晶上の乱れが大きいことを利用して、下地
のＳｉ基板からのＳｉ析出の核とすることにより、Ａｌ
配線とＳｉ基板とが接触するコンタクトにおけるＳｉ析
出を抑制しようとするものである。このため、この半導
体装置面においては、下部導電部としては半導体基板、
実質的にはＳｉ基板に限定され、配線層としてはＡｌ系
配線層に限定されるものである。また、凹みが形成され
る位置も、２つの実施例に係る半導体装置を示す添付図
面である図１及び図４から明らかなように、配線の電流
経路部であり、そもそも金属蓄積部自体が設けられてい
ない。
【００３１】従って、下部導電部が半導体基板、まして
Ｓｉ基板に限定されるものではなく、配線層もＡｌ系配
線層に限定されるものではない本発明に係る半導体装置
は、特開平４−２５８１７０号に係る半導体装置と本質
的に異なるものである。また、本発明に係る半導体装置
は、配線層において電流経路部以外の電流経路部を有
し、この電流経路部の位置に電流経路部の厚さを厚くす
るために凹みが形成されているものであり、この点にお
いても特開平４−２５８１７０号に係る半導体装置と本
質的に異なる。
Ｓｉ基板に限定されるものではなく、配線層もＡｌ系配
線層に限定されるものではない本発明に係る半導体装置
は、特開平４−２５８１７０号に係る半導体装置と本質
的に異なるものである。また、本発明に係る半導体装置
は、配線層において電流経路部以外の電流経路部を有
し、この電流経路部の位置に電流経路部の厚さを厚くす
るために凹みが形成されているものであり、この点にお
いても特開平４−２５８１７０号に係る半導体装置と本
質的に異なる。
【００３２】また、特開平６−８９８９６号の「半導体
装置の製造方法」は、「半導体基板上に形成された下層
配線を覆って層間絶縁膜を被着し、該層間絶縁膜表面に
上層配線パターンの凹部を形成する工程と、該層間絶縁
膜の該凹部内に上層配線と下層配線を形成するコンタク
トホールを形成する工程と、該凹部および該コンタクト
ホールを埋め込んでアルミニウム（Ａｌ）合金からなる
配線金属膜を該半導体基板上全面に被着し、該層間絶縁
膜上の該配線金属膜を除去し、該層間絶縁膜内に該配線
金属膜を残して上層配線を形成する工程とを有する」
（請求項１）ことを特徴とするものであり、配線層とコ
ンタクト部を構成する金属膜を層間絶縁膜内に同時に埋
め込む、いわゆるデュアルダマシン配線プロセス技術を
提案したものである。従って、配線層において、その電
流経路部と区別される金属蓄積部を特に問題とするもの
ではない。
装置の製造方法」は、「半導体基板上に形成された下層
配線を覆って層間絶縁膜を被着し、該層間絶縁膜表面に
上層配線パターンの凹部を形成する工程と、該層間絶縁
膜の該凹部内に上層配線と下層配線を形成するコンタク
トホールを形成する工程と、該凹部および該コンタクト
ホールを埋め込んでアルミニウム（Ａｌ）合金からなる
配線金属膜を該半導体基板上全面に被着し、該層間絶縁
膜上の該配線金属膜を除去し、該層間絶縁膜内に該配線
金属膜を残して上層配線を形成する工程とを有する」
（請求項１）ことを特徴とするものであり、配線層とコ
ンタクト部を構成する金属膜を層間絶縁膜内に同時に埋
め込む、いわゆるデュアルダマシン配線プロセス技術を
提案したものである。従って、配線層において、その電
流経路部と区別される金属蓄積部を特に問題とするもの
ではない。
【００３３】本発明に係る半導体装置の製造方法におい
ても、請求項１０〜１６に係る半導体装置の製造方法は
デュアルダマシン配線プロセス技術を利用してはいる
が、この技術は本発明に付帯するものに過ぎない。そし
て本発明に係る半導体装置の製造方法の最大のポイント
は、コンタクト部形成予定領域の層間絶縁膜に下部導電
部に達する開口部を形成すると共に、配線層の端部に位
置する金属蓄積部形成予定領域の層間絶縁膜に凹みを形
成することにより、この凹み上に形成された配線層の金
属蓄積部の厚さを電流経路部の厚さよりも厚くすること
にある。従って、本発明に係る半導体装置の製造方法
は、特開平６−８９８９６号に係る半導体装置の製造方
法とは本質的に異なるものである。
ても、請求項１０〜１６に係る半導体装置の製造方法は
デュアルダマシン配線プロセス技術を利用してはいる
が、この技術は本発明に付帯するものに過ぎない。そし
て本発明に係る半導体装置の製造方法の最大のポイント
は、コンタクト部形成予定領域の層間絶縁膜に下部導電
部に達する開口部を形成すると共に、配線層の端部に位
置する金属蓄積部形成予定領域の層間絶縁膜に凹みを形
成することにより、この凹み上に形成された配線層の金
属蓄積部の厚さを電流経路部の厚さよりも厚くすること
にある。従って、本発明に係る半導体装置の製造方法
は、特開平６−８９８９６号に係る半導体装置の製造方
法とは本質的に異なるものである。
【００３４】
【発明の実施の形態】以下、添付図面を参照しながら、
本発明の実施の形態を説明する。 （第１の実施形態）図１（ａ）は本発明の第１の実施形
態に係る半導体装置を示す断面図であり、図１（ｂ）は
その平面断面図である。例えばＳｉ（シリコン）基板１
１上に、厚さ５００ｎｍのプラズマＴＥＯＳＳｉＯ2 膜
１２を介して第１配線層１３ａ、１３ｂ、１３ｃが形成
されている。そしてこれらの第１配線層１３ａ、１３
ｂ、１３ｃは、それぞれ厚さ３０ｎｍのＴｉ下層バリア
メタル層と厚さ６００ｎｍのＡｌ−０．５％Ｃｕ層と厚
さ３０ｎｍのＴｉＮ上層バリアメタル層が順に積層され
た金属膜から構成されている。
本発明の実施の形態を説明する。 （第１の実施形態）図１（ａ）は本発明の第１の実施形
態に係る半導体装置を示す断面図であり、図１（ｂ）は
その平面断面図である。例えばＳｉ（シリコン）基板１
１上に、厚さ５００ｎｍのプラズマＴＥＯＳＳｉＯ2 膜
１２を介して第１配線層１３ａ、１３ｂ、１３ｃが形成
されている。そしてこれらの第１配線層１３ａ、１３
ｂ、１３ｃは、それぞれ厚さ３０ｎｍのＴｉ下層バリア
メタル層と厚さ６００ｎｍのＡｌ−０．５％Ｃｕ層と厚
さ３０ｎｍのＴｉＮ上層バリアメタル層が順に積層され
た金属膜から構成されている。
【００３５】また、プラズマＴＥＯＳ ＳｉＯ2 膜１２
上及び第１配線層１３ａ、１３ｂ、１３ｃ上には、厚さ
８００ｎｍの層間絶縁膜１４が形成されている。また、
この層間絶縁膜１４上には、層間絶縁膜１４を貫通する
コンタクト部１５ａ、１５ｂを介して第１配線層１３
ａ、１３ｂに接続している第２配線層１６が形成されて
いる。そしてこれらの第２配線層１５及びコンタクト部
１５ａ、１５ｂも、それぞれＴｉ下層バリアメタル層／
Ａｌ−０．５％Ｃｕ層／ＴｉＮ上層バリアメタル層が順
に積層された金属膜から構成されている。
上及び第１配線層１３ａ、１３ｂ、１３ｃ上には、厚さ
８００ｎｍの層間絶縁膜１４が形成されている。また、
この層間絶縁膜１４上には、層間絶縁膜１４を貫通する
コンタクト部１５ａ、１５ｂを介して第１配線層１３
ａ、１３ｂに接続している第２配線層１６が形成されて
いる。そしてこれらの第２配線層１５及びコンタクト部
１５ａ、１５ｂも、それぞれＴｉ下層バリアメタル層／
Ａｌ−０．５％Ｃｕ層／ＴｉＮ上層バリアメタル層が順
に積層された金属膜から構成されている。
【００３６】また、この第２配線層１６は、コンタクト
部１５ａ、１５ｂに挟まれた電流経路部１７及びコンタ
クト部１５ａ、１５ｂに対して電流経路部１７の反対側
に位置する金属蓄積部１８ａ、１８ｂを有している。そ
して金属蓄積部１８ａ、１８ｂ直下の層間絶縁膜１４に
は深さ３００ｎｍの凹みが形成されているため、金属蓄
積部１８ａ、１８ｂは下方に突き出した形状となり、金
属蓄積部１８ａ、１８ｂの厚さが電流経路部１７の厚さ
よりも３００ｎｍ程度厚くなっている点に本実施形態の
特徴がある。即ち、第２配線層１５の電流経路部１７が
厚さ３０ｎｍのＴｉ下層バリアメタル層と厚さ６００ｎ
ｍのＡｌ−０．５％Ｃｕ層と厚さ３０ｎｍのＴｉＮ上層
バリアメタル層が順に積層された金属膜から構成されて
いるのに対して、第２配線層１５の金属蓄積部１８ａ、
１８ｂは厚さ３０ｎｍのＴｉ下層バリアメタル層と厚さ
９００ｎｍのＡｌ−０．５％Ｃｕ層と厚さ３０ｎｍのＴ
ｉＮ上層バリアメタル層が順に積層された金属膜から構
成されている。
部１５ａ、１５ｂに挟まれた電流経路部１７及びコンタ
クト部１５ａ、１５ｂに対して電流経路部１７の反対側
に位置する金属蓄積部１８ａ、１８ｂを有している。そ
して金属蓄積部１８ａ、１８ｂ直下の層間絶縁膜１４に
は深さ３００ｎｍの凹みが形成されているため、金属蓄
積部１８ａ、１８ｂは下方に突き出した形状となり、金
属蓄積部１８ａ、１８ｂの厚さが電流経路部１７の厚さ
よりも３００ｎｍ程度厚くなっている点に本実施形態の
特徴がある。即ち、第２配線層１５の電流経路部１７が
厚さ３０ｎｍのＴｉ下層バリアメタル層と厚さ６００ｎ
ｍのＡｌ−０．５％Ｃｕ層と厚さ３０ｎｍのＴｉＮ上層
バリアメタル層が順に積層された金属膜から構成されて
いるのに対して、第２配線層１５の金属蓄積部１８ａ、
１８ｂは厚さ３０ｎｍのＴｉ下層バリアメタル層と厚さ
９００ｎｍのＡｌ−０．５％Ｃｕ層と厚さ３０ｎｍのＴ
ｉＮ上層バリアメタル層が順に積層された金属膜から構
成されている。
【００３７】次に、図１に示す半導体装置の第１の製造
方法を、図２〜図５を用いて説明する。ここで、図２〜
図５はそれぞれ図１に示す半導体装置の第１の製造方法
を説明するための工程断面図である。Ｓｉ基板１１上
に、プラズマＴＥＯＳ法を用いて、厚さ５００ｎｍのプ
ラズマＴＥＯＳ ＳｉＯ2 膜１２を形成する。このとき
のプラズマＴＥＯＳ ＳｉＯ2膜１２の成膜条件は、例
えば、 ガ ス：ＴＥＯＳ／Ｏ2 流量＝８００／６００ｓｃｃｍ 圧 力：１１３３．２Ｐａ 基板 温度：４００℃ ＲＦパワー：７００Ｗ とする。
方法を、図２〜図５を用いて説明する。ここで、図２〜
図５はそれぞれ図１に示す半導体装置の第１の製造方法
を説明するための工程断面図である。Ｓｉ基板１１上
に、プラズマＴＥＯＳ法を用いて、厚さ５００ｎｍのプ
ラズマＴＥＯＳ ＳｉＯ2 膜１２を形成する。このとき
のプラズマＴＥＯＳ ＳｉＯ2膜１２の成膜条件は、例
えば、 ガ ス：ＴＥＯＳ／Ｏ2 流量＝８００／６００ｓｃｃｍ 圧 力：１１３３．２Ｐａ 基板 温度：４００℃ ＲＦパワー：７００Ｗ とする。
【００３８】続いて、このプラズマＴＥＯＳ ＳｉＯ2
膜１２上に、スパッタ法を用いて、厚さ３０ｎｍのＴｉ
下層バリアメタル層、厚さ６００ｎｍのＡｌ−０．５％
Ｃｕ層、厚さ３０ｎｍのＴｉＮ上層バリアメタル層を順
に堆積する。このときのＴｉ下層バリアメタル層の成膜
条件は、例えば、 ガ ス：Ａｒ流量＝１００ｓｃｃｍ 圧 力：０．４Ｐａ ＤＣ 電力：５ｋＷ 基板 温度：４７５℃ とする。また、Ａｌ−０．５％Ｃｕ層の成膜条件は、例
えば、 ガ ス：Ａｒ流量＝１００ｓｃｃｍ 圧 力：０．２６Ｐａ ＤＣ 電力：１５ｋＷ 基板 温度：４７５℃ とする。また、ＴｉＮ上層バリアメタル層の成膜条件
は、例えば、 ガ ス：Ａｒ／Ｎ2 流量＝３０／８０ｓｃｃｍ 圧 力：０．４Ｐａ ＤＣ 電力：５ｋＷ 基板 温度：４７５℃ とする。
膜１２上に、スパッタ法を用いて、厚さ３０ｎｍのＴｉ
下層バリアメタル層、厚さ６００ｎｍのＡｌ−０．５％
Ｃｕ層、厚さ３０ｎｍのＴｉＮ上層バリアメタル層を順
に堆積する。このときのＴｉ下層バリアメタル層の成膜
条件は、例えば、 ガ ス：Ａｒ流量＝１００ｓｃｃｍ 圧 力：０．４Ｐａ ＤＣ 電力：５ｋＷ 基板 温度：４７５℃ とする。また、Ａｌ−０．５％Ｃｕ層の成膜条件は、例
えば、 ガ ス：Ａｒ流量＝１００ｓｃｃｍ 圧 力：０．２６Ｐａ ＤＣ 電力：１５ｋＷ 基板 温度：４７５℃ とする。また、ＴｉＮ上層バリアメタル層の成膜条件
は、例えば、 ガ ス：Ａｒ／Ｎ2 流量＝３０／８０ｓｃｃｍ 圧 力：０．４Ｐａ ＤＣ 電力：５ｋＷ 基板 温度：４７５℃ とする。
【００３９】続いて、基体全面にレジスト（図示せず）
を塗布した後、リソグラフィ技術を用いてレジストパタ
ーニングを行う。そしてこのパターニングしたレジスト
をマスクとする反応性エッチング法を用いて、積層した
Ｔｉ下層バリアメタル層／Ａｌ−０．５％Ｃｕ層／Ｔｉ
Ｎ上層バリアメタル層からなる金属膜を選択的にエッチ
ングすることにより加工し、第１配線層１３ａ、１３
ｂ、１３ｃを形成する。このときのエッチング条件は、
例えば、 ガ ス：ＢＣｌ3 ／Ｃｌ2 流量＝６０／９０ｓｃｃｍ 圧 力：２Ｐａ ＲＦ 電力：１２００Ｗ とする。
を塗布した後、リソグラフィ技術を用いてレジストパタ
ーニングを行う。そしてこのパターニングしたレジスト
をマスクとする反応性エッチング法を用いて、積層した
Ｔｉ下層バリアメタル層／Ａｌ−０．５％Ｃｕ層／Ｔｉ
Ｎ上層バリアメタル層からなる金属膜を選択的にエッチ
ングすることにより加工し、第１配線層１３ａ、１３
ｂ、１３ｃを形成する。このときのエッチング条件は、
例えば、 ガ ス：ＢＣｌ3 ／Ｃｌ2 流量＝６０／９０ｓｃｃｍ 圧 力：２Ｐａ ＲＦ 電力：１２００Ｗ とする。
【００４０】続いて、レジストを除去した後、プラズマ
ＴＥＯＳ法を用いて、基体全面に厚さ２００ｎｍのプラ
ズマＴＥＯＳ ＳｉＯ2 膜を形成する。このときのプラ
ズマＴＥＯＳ ＳｉＯ2 膜の成膜条件は、例えば、 ガ ス：ＴＥＯＳ／Ｏ2 流量＝８００／６００ｓｃｃｍ 圧 力：１１３３．２Ｐａ 基板 温度：４００℃ ＲＦパワー：７００Ｗ とする。更に、このプラズマＴＥＯＳ ＳｉＯ2 膜上
に、Ｏ3 −ＴＥＯＳ法を用いて、厚さ６００ｎｍのＯ3
−ＴＥＯＳ ＮＳＧ（Non-doped Silica Glass）膜を形
成する。このときのＯ3 −ＴＥＯＳ ＮＳＧ膜の成膜条
件は、例えば、 ガ ス：ＴＥＯＳ流量＝１０ｓｃｃｍ Ｏ3 流量＝７５０ｍｇ／分 圧 力：常圧 基板 温度：３８０℃ とする。こうして厚さ２００ｎｍのプラズマＴＥＯＳ
ＳｉＯ2 膜及び厚さ６００ｎｍのＯ3 −ＴＥＯＳ ＮＳ
Ｇ膜が順に積層された厚さ８００ｎｍの層間絶縁膜１４
を形成する（図２参照）。
ＴＥＯＳ法を用いて、基体全面に厚さ２００ｎｍのプラ
ズマＴＥＯＳ ＳｉＯ2 膜を形成する。このときのプラ
ズマＴＥＯＳ ＳｉＯ2 膜の成膜条件は、例えば、 ガ ス：ＴＥＯＳ／Ｏ2 流量＝８００／６００ｓｃｃｍ 圧 力：１１３３．２Ｐａ 基板 温度：４００℃ ＲＦパワー：７００Ｗ とする。更に、このプラズマＴＥＯＳ ＳｉＯ2 膜上
に、Ｏ3 −ＴＥＯＳ法を用いて、厚さ６００ｎｍのＯ3
−ＴＥＯＳ ＮＳＧ（Non-doped Silica Glass）膜を形
成する。このときのＯ3 −ＴＥＯＳ ＮＳＧ膜の成膜条
件は、例えば、 ガ ス：ＴＥＯＳ流量＝１０ｓｃｃｍ Ｏ3 流量＝７５０ｍｇ／分 圧 力：常圧 基板 温度：３８０℃ とする。こうして厚さ２００ｎｍのプラズマＴＥＯＳ
ＳｉＯ2 膜及び厚さ６００ｎｍのＯ3 −ＴＥＯＳ ＮＳ
Ｇ膜が順に積層された厚さ８００ｎｍの層間絶縁膜１４
を形成する（図２参照）。
【００４１】次いで、基体全面にレジスト（図示せず）
を塗布した後、リソグラフィ技術を用いてレジストパタ
ーニングを行う。そしてこのパターニングしたレジスト
をマスクとする反応性エッチング法を用いて、層間絶縁
膜１４を選択的にエッチングし、第１配線層１３ａ、１
３ｂに達するヴィアホール（ｖｉａ ｈｏｌｅ）１９
ａ、１９ｂを開口する。このときのエッチング条件は、
例えば、 ガ ス：Ｃ4 Ｆ8 流量＝５０ｓｃｃｍ 圧 力：２Ｐａ ＲＦ 電力：１２００Ｗ とする（図３参照）。
を塗布した後、リソグラフィ技術を用いてレジストパタ
ーニングを行う。そしてこのパターニングしたレジスト
をマスクとする反応性エッチング法を用いて、層間絶縁
膜１４を選択的にエッチングし、第１配線層１３ａ、１
３ｂに達するヴィアホール（ｖｉａ ｈｏｌｅ）１９
ａ、１９ｂを開口する。このときのエッチング条件は、
例えば、 ガ ス：Ｃ4 Ｆ8 流量＝５０ｓｃｃｍ 圧 力：２Ｐａ ＲＦ 電力：１２００Ｗ とする（図３参照）。
【００４２】次いで、レジストを除去した後、再び基体
全面にレジスト（図示せず）を塗布する。そしてリソグ
ラフィ技術を用いてレジストパターニングを行った後、
このパターニングしたレジストをマスクとする反応性エ
ッチング法を用いて、層間絶縁膜１４を選択的にエッチ
ングし、深さ３００ｎｍの金属蓄積部用の凹み２０ａ、
２０ｂを形成する。このときのエッチング条件は、例え
ば、 ガ ス：Ｃ4 Ｆ8 流量＝５０ｓｃｃｍ 圧 力：２Ｐａ ＲＦ 電力：１２００Ｗ とする（図４参照）。
全面にレジスト（図示せず）を塗布する。そしてリソグ
ラフィ技術を用いてレジストパターニングを行った後、
このパターニングしたレジストをマスクとする反応性エ
ッチング法を用いて、層間絶縁膜１４を選択的にエッチ
ングし、深さ３００ｎｍの金属蓄積部用の凹み２０ａ、
２０ｂを形成する。このときのエッチング条件は、例え
ば、 ガ ス：Ｃ4 Ｆ8 流量＝５０ｓｃｃｍ 圧 力：２Ｐａ ＲＦ 電力：１２００Ｗ とする（図４参照）。
【００４３】次いで、基体全面に、スパッタ法を用い
て、Ｔｉ下層バリアメタル層、Ａｌ−０．５％Ｃｕ層、
ＴｉＮ上層バリアメタル層を順に堆積する。このときの
Ｔｉ下層バリアメタル層の成膜条件は、例えば、 ガ ス：Ａｒ流量＝１００ｓｃｃｍ 圧 力：０．４Ｐａ ＤＣ 電力：５ｋＷ 基板 温度：４７５℃ とする。また、Ａｌ−０．５％Ｃｕ層の成膜条件は、例
えば、 ガ ス：Ａｒ流量＝１００ｓｃｃｍ 圧 力：０．２６Ｐａ ＤＣ 電力：１５ｋＷ 基板 温度：４７５℃ とする。また、ＴｉＮ上層バリアメタル層の成膜条件
は、例えば、 ガ ス：Ａｒ／Ｎ2 流量＝３０／８０ｓｃｃｍ 圧 力：０．４Ｐａ ＤＣ 電力：５ｋＷ 基板 温度：４７５℃ とする。
て、Ｔｉ下層バリアメタル層、Ａｌ−０．５％Ｃｕ層、
ＴｉＮ上層バリアメタル層を順に堆積する。このときの
Ｔｉ下層バリアメタル層の成膜条件は、例えば、 ガ ス：Ａｒ流量＝１００ｓｃｃｍ 圧 力：０．４Ｐａ ＤＣ 電力：５ｋＷ 基板 温度：４７５℃ とする。また、Ａｌ−０．５％Ｃｕ層の成膜条件は、例
えば、 ガ ス：Ａｒ流量＝１００ｓｃｃｍ 圧 力：０．２６Ｐａ ＤＣ 電力：１５ｋＷ 基板 温度：４７５℃ とする。また、ＴｉＮ上層バリアメタル層の成膜条件
は、例えば、 ガ ス：Ａｒ／Ｎ2 流量＝３０／８０ｓｃｃｍ 圧 力：０．４Ｐａ ＤＣ 電力：５ｋＷ 基板 温度：４７５℃ とする。
【００４４】こうして成膜されたＴｉ下層バリアメタル
層／Ａｌ−０．５％Ｃｕ層／ＴｉＮ上層バリアメタル層
からなる金属膜は、層間絶縁膜１４に開口されたヴィア
ホール１９ａ、１９ｂを充填すると共に、凹み２０ａ、
２０ｂが形成された層間絶縁膜１４上に堆積されるが、
その成膜の際の基板温度が４７５℃と、４５０℃以上５
５０℃以下の高温リフロースパッタ条件において形成さ
れるため、下地に凹凸形状がある場合には一定の流動性
が生じて、成膜された金属膜の表面が平坦化される。こ
のため、層間絶縁膜１４の平坦な部分においては、Ｔｉ
下層バリアメタル層／Ａｌ−０．５％Ｃｕ層／ＴｉＮ上
層バリアメタル層の各膜厚が３０ｎｍ／６００ｎｍ／３
０ｎｍであるのに対して、層間絶縁膜１４の凹み２０
ａ、２０ｂ上のＴｉ下層バリアメタル層／Ａｌ−０．５
％Ｃｕ層／ＴｉＮ上層バリアメタル層の各膜厚は、３０
ｎｍ／９００ｎｍ／３０ｎｍとなる。
層／Ａｌ−０．５％Ｃｕ層／ＴｉＮ上層バリアメタル層
からなる金属膜は、層間絶縁膜１４に開口されたヴィア
ホール１９ａ、１９ｂを充填すると共に、凹み２０ａ、
２０ｂが形成された層間絶縁膜１４上に堆積されるが、
その成膜の際の基板温度が４７５℃と、４５０℃以上５
５０℃以下の高温リフロースパッタ条件において形成さ
れるため、下地に凹凸形状がある場合には一定の流動性
が生じて、成膜された金属膜の表面が平坦化される。こ
のため、層間絶縁膜１４の平坦な部分においては、Ｔｉ
下層バリアメタル層／Ａｌ−０．５％Ｃｕ層／ＴｉＮ上
層バリアメタル層の各膜厚が３０ｎｍ／６００ｎｍ／３
０ｎｍであるのに対して、層間絶縁膜１４の凹み２０
ａ、２０ｂ上のＴｉ下層バリアメタル層／Ａｌ−０．５
％Ｃｕ層／ＴｉＮ上層バリアメタル層の各膜厚は、３０
ｎｍ／９００ｎｍ／３０ｎｍとなる。
【００４５】続いて、基体全面にレジスト（図示せず）
を塗布した後、リソグラフィ技術を用いてレジストパタ
ーニングを行う。そしてこのパターニングしたレジスト
をマスクとする反応性エッチング法を用いて、積層した
Ｔｉ下層バリアメタル層／Ａｌ−０．５％Ｃｕ層／Ｔｉ
Ｎ上層バリアメタル層からなる金属膜を選択的にエッチ
ングすることにより加工する。このときのエッチング条
件は、例えば、 ガス ：ＢＣｌ3 ／Ｃｌ2 流量＝６０／９０ｓｃｃｍ 圧力 ：２Ｐａ ＲＦ電力：１２００Ｗ とする。そしてヴィアホール１９ａ、１９ｂを充填する
金属膜からなるコンタクト部１５ａ、１５ｂを形成する
と共に、これらコンタクト部１５ａ、１５ｂ間の層間絶
縁膜１４上の厚さ６６０ｎｍの金属膜からなる電流経路
部１７及びコンタクト部１５ａ、１５ｂに対して電流経
路部１７の反対側に位置する凹み２０ａ、２０ｂ上の厚
さ９６０ｎｍの金属膜からなる金属蓄積部１８ａ、１８
ｂを有する第２配線層１６を形成する。このようにして
図１に示す半導体装置を作製する（図５参照）。
を塗布した後、リソグラフィ技術を用いてレジストパタ
ーニングを行う。そしてこのパターニングしたレジスト
をマスクとする反応性エッチング法を用いて、積層した
Ｔｉ下層バリアメタル層／Ａｌ−０．５％Ｃｕ層／Ｔｉ
Ｎ上層バリアメタル層からなる金属膜を選択的にエッチ
ングすることにより加工する。このときのエッチング条
件は、例えば、 ガス ：ＢＣｌ3 ／Ｃｌ2 流量＝６０／９０ｓｃｃｍ 圧力 ：２Ｐａ ＲＦ電力：１２００Ｗ とする。そしてヴィアホール１９ａ、１９ｂを充填する
金属膜からなるコンタクト部１５ａ、１５ｂを形成する
と共に、これらコンタクト部１５ａ、１５ｂ間の層間絶
縁膜１４上の厚さ６６０ｎｍの金属膜からなる電流経路
部１７及びコンタクト部１５ａ、１５ｂに対して電流経
路部１７の反対側に位置する凹み２０ａ、２０ｂ上の厚
さ９６０ｎｍの金属膜からなる金属蓄積部１８ａ、１８
ｂを有する第２配線層１６を形成する。このようにして
図１に示す半導体装置を作製する（図５参照）。
【００４６】次に、図１に示す半導体装置の第２の製造
方法を、図６〜図９を用いて説明する。ここで、図６〜
図９はそれぞれ図１に示す半導体装置の第２の製造方法
を説明するための工程断面図である。なお、上記第１の
製造方法の図２〜図５に示す半導体装置の構成要素と同
一の要素には同一の符号を付して説明を省略する。
方法を、図６〜図９を用いて説明する。ここで、図６〜
図９はそれぞれ図１に示す半導体装置の第２の製造方法
を説明するための工程断面図である。なお、上記第１の
製造方法の図２〜図５に示す半導体装置の構成要素と同
一の要素には同一の符号を付して説明を省略する。
【００４７】Ｓｉ基板１１上に、プラズマＴＥＯＳ法を
用いて、厚さ５００ｎｍのプラズマＴＥＯＳ ＳｉＯ2
膜１２を形成する。このプラズマＴＥＯＳ ＳｉＯ2 膜
１２の成膜条件は、上記第１の製造方法の図２に示す工
程の場合と同様とする。
用いて、厚さ５００ｎｍのプラズマＴＥＯＳ ＳｉＯ2
膜１２を形成する。このプラズマＴＥＯＳ ＳｉＯ2 膜
１２の成膜条件は、上記第１の製造方法の図２に示す工
程の場合と同様とする。
【００４８】続いて、このプラズマＴＥＯＳ ＳｉＯ2
膜１２上に、スパッタ法を用いて、厚さ３０ｎｍのＴｉ
下層バリアメタル層、厚さ６００ｎｍのＡｌ−０．５％
Ｃｕ層、厚さ３０ｎｍのＴｉＮ上層バリアメタル層を順
に堆積する。このときのＴｉ下層バリアメタル層Ａｌ−
０．５％Ｃｕ層、ＴｉＮ上層バリアメタル層の各成膜条
件は、上記第１の製造方法の図２に示す工程の場合と同
様とする。
膜１２上に、スパッタ法を用いて、厚さ３０ｎｍのＴｉ
下層バリアメタル層、厚さ６００ｎｍのＡｌ−０．５％
Ｃｕ層、厚さ３０ｎｍのＴｉＮ上層バリアメタル層を順
に堆積する。このときのＴｉ下層バリアメタル層Ａｌ−
０．５％Ｃｕ層、ＴｉＮ上層バリアメタル層の各成膜条
件は、上記第１の製造方法の図２に示す工程の場合と同
様とする。
【００４９】続いて、リソグラフィ技術及び反応性エッ
チング法を用いて、積層したＴｉ下層バリアメタル層／
Ａｌ−０．５％Ｃｕ層／ＴｉＮ上層バリアメタル層から
なる金属膜を選択的にエッチングすることにより加工
し、第１配線層１３ａ、１３ｂ、１３ｃを形成する。こ
のときのエッチング条件は、上記第１の製造方法の図２
に示す工程の場合と同様とする。
チング法を用いて、積層したＴｉ下層バリアメタル層／
Ａｌ−０．５％Ｃｕ層／ＴｉＮ上層バリアメタル層から
なる金属膜を選択的にエッチングすることにより加工
し、第１配線層１３ａ、１３ｂ、１３ｃを形成する。こ
のときのエッチング条件は、上記第１の製造方法の図２
に示す工程の場合と同様とする。
【００５０】続いて、プラズマＴＥＯＳ法を用いて、基
体全面に厚さ２００ｎｍのプラズマＴＥＯＳ ＳｉＯ2
膜を形成し、更にこのプラズマＴＥＯＳ ＳｉＯ2 膜上
に、Ｏ3 −ＴＥＯＳ法を用いて、厚さ６００ｎｍのＯ3
−ＴＥＯＳ ＮＳＧ膜を形成する。このときのプラズマ
ＴＥＯＳ ＳｉＯ2 膜及びＯ3 −ＴＥＯＳ ＮＳＧ膜の
各成膜条件は、上記第１の製造方法の図２に示す工程の
場合と同様とする。こうしてプラズマＴＥＯＳ ＳｉＯ
2 膜及びＯ3 −ＴＥＯＳ ＮＳＧ膜が順に積層された厚
さ８００ｎｍの層間絶縁膜１４を形成する（図６参
照）。
体全面に厚さ２００ｎｍのプラズマＴＥＯＳ ＳｉＯ2
膜を形成し、更にこのプラズマＴＥＯＳ ＳｉＯ2 膜上
に、Ｏ3 −ＴＥＯＳ法を用いて、厚さ６００ｎｍのＯ3
−ＴＥＯＳ ＮＳＧ膜を形成する。このときのプラズマ
ＴＥＯＳ ＳｉＯ2 膜及びＯ3 −ＴＥＯＳ ＮＳＧ膜の
各成膜条件は、上記第１の製造方法の図２に示す工程の
場合と同様とする。こうしてプラズマＴＥＯＳ ＳｉＯ
2 膜及びＯ3 −ＴＥＯＳ ＮＳＧ膜が順に積層された厚
さ８００ｎｍの層間絶縁膜１４を形成する（図６参
照）。
【００５１】次いで、リソグラフィ技術及び反応性エッ
チング法を用いて、層間絶縁膜１４を選択的にエッチン
グし、深さ３００ｎｍの金属蓄積部用の凹み２０ａ、２
０ｂを形成する。このときのエッチング条件は、上記第
１の製造方法の図４に示す工程の場合と同様とする（図
７参照）。
チング法を用いて、層間絶縁膜１４を選択的にエッチン
グし、深さ３００ｎｍの金属蓄積部用の凹み２０ａ、２
０ｂを形成する。このときのエッチング条件は、上記第
１の製造方法の図４に示す工程の場合と同様とする（図
７参照）。
【００５２】次いで、再びリソグラフィ技術及び反応性
エッチング法を用いて、層間絶縁膜１４を選択的にエッ
チングし、第１配線層１３ａ、１３ｂに達するヴィアホ
ール１９ａ、１９ｂを開口する。このときのエッチング
条件は、上記第１の製造方法の図３に示す工程の場合と
同様とする（図８参照）。
エッチング法を用いて、層間絶縁膜１４を選択的にエッ
チングし、第１配線層１３ａ、１３ｂに達するヴィアホ
ール１９ａ、１９ｂを開口する。このときのエッチング
条件は、上記第１の製造方法の図３に示す工程の場合と
同様とする（図８参照）。
【００５３】次いで、基体全面に、スパッタ法を用い
て、Ｔｉ下層バリアメタル層、Ａｌ−０．５％Ｃｕ層、
ＴｉＮ上層バリアメタル層を順に堆積する。このときの
Ｔｉ下層バリアメタル層、Ａｌ−０．５％Ｃｕ層、Ｔｉ
Ｎ上層バリアメタル層の各成膜条件は、上記第１の製造
方法の図５に示す工程の場合と同様とする。
て、Ｔｉ下層バリアメタル層、Ａｌ−０．５％Ｃｕ層、
ＴｉＮ上層バリアメタル層を順に堆積する。このときの
Ｔｉ下層バリアメタル層、Ａｌ−０．５％Ｃｕ層、Ｔｉ
Ｎ上層バリアメタル層の各成膜条件は、上記第１の製造
方法の図５に示す工程の場合と同様とする。
【００５４】こうして成膜されたＴｉ下層バリアメタル
層／Ａｌ−０．５％Ｃｕ層／ＴｉＮ上層バリアメタル層
からなる金属膜は、層間絶縁膜１４に開口されたヴィア
ホール１９ａ、１９ｂを充填すると共に、凹み２０ａ、
２０ｂが形成された層間絶縁膜１４上に堆積されるが、
この場合も、その成膜の際の基板温度が４７５℃と、４
５０℃以上５５０℃以下の高温リフロースパッタ条件に
おいて形成されるため、下地に凹凸形状がある場合には
一定の流動性が生じて、成膜された金属膜の表面が平坦
化される。従って、層間絶縁膜１４の平坦な部分におい
ては、Ｔｉ下層バリアメタル層／Ａｌ−０．５％Ｃｕ層
／ＴｉＮ上層バリアメタル層の各膜厚が３０ｎｍ／６０
０ｎｍ／３０ｎｍであるのに対して、層間絶縁膜１４の
凹み２０ａ、２０ｂ上におけるＴｉ下層バリアメタル層
／Ａｌ−０．５％Ｃｕ層／ＴｉＮ上層バリアメタル層の
各膜厚は、３０ｎｍ／９００ｎｍ／３０ｎｍとなる。
層／Ａｌ−０．５％Ｃｕ層／ＴｉＮ上層バリアメタル層
からなる金属膜は、層間絶縁膜１４に開口されたヴィア
ホール１９ａ、１９ｂを充填すると共に、凹み２０ａ、
２０ｂが形成された層間絶縁膜１４上に堆積されるが、
この場合も、その成膜の際の基板温度が４７５℃と、４
５０℃以上５５０℃以下の高温リフロースパッタ条件に
おいて形成されるため、下地に凹凸形状がある場合には
一定の流動性が生じて、成膜された金属膜の表面が平坦
化される。従って、層間絶縁膜１４の平坦な部分におい
ては、Ｔｉ下層バリアメタル層／Ａｌ−０．５％Ｃｕ層
／ＴｉＮ上層バリアメタル層の各膜厚が３０ｎｍ／６０
０ｎｍ／３０ｎｍであるのに対して、層間絶縁膜１４の
凹み２０ａ、２０ｂ上におけるＴｉ下層バリアメタル層
／Ａｌ−０．５％Ｃｕ層／ＴｉＮ上層バリアメタル層の
各膜厚は、３０ｎｍ／９００ｎｍ／３０ｎｍとなる。
【００５５】続いて、リソグラフィ技術及び反応性エッ
チング法を用いて、積層したＴｉ下層バリアメタル層／
Ａｌ−０．５％Ｃｕ層／ＴｉＮ上層バリアメタル層から
なる金属膜を選択的にエッチングする。このときのエッ
チング条件は、上記第１の製造方法の図５に示す工程の
場合と同様とする。そしてヴィアホール１９ａ、１９ｂ
を充填する金属膜からなるコンタクト部１５ａ、１５ｂ
を形成すると共に、これらコンタクト部１５ａ、１５ｂ
間の層間絶縁膜１４上の厚さ６６０ｎｍの金属膜からな
る電流経路部１７及びコンタクト部１５ａ、１５ｂより
外側に位置する凹み２０ａ、２０ｂ上の厚さ９６０ｎｍ
の金属膜からなる金属蓄積部１８ａ、１８ｂを有する第
２配線層１６を形成する。このようにして図１に示す半
導体装置を作製する（図９参照）。
チング法を用いて、積層したＴｉ下層バリアメタル層／
Ａｌ−０．５％Ｃｕ層／ＴｉＮ上層バリアメタル層から
なる金属膜を選択的にエッチングする。このときのエッ
チング条件は、上記第１の製造方法の図５に示す工程の
場合と同様とする。そしてヴィアホール１９ａ、１９ｂ
を充填する金属膜からなるコンタクト部１５ａ、１５ｂ
を形成すると共に、これらコンタクト部１５ａ、１５ｂ
間の層間絶縁膜１４上の厚さ６６０ｎｍの金属膜からな
る電流経路部１７及びコンタクト部１５ａ、１５ｂより
外側に位置する凹み２０ａ、２０ｂ上の厚さ９６０ｎｍ
の金属膜からなる金属蓄積部１８ａ、１８ｂを有する第
２配線層１６を形成する。このようにして図１に示す半
導体装置を作製する（図９参照）。
【００５６】以上のように本実施形態に係る半導体装置
によれば、Ｔｉ下層バリアメタル層／Ａｌ−０．５％Ｃ
ｕ層／ＴｉＮ上層バリアメタル層が順に積層された金属
膜からなる第２配線層１６の金属蓄積部１８ａ、１８ｂ
の厚さが第２配線層１６の電流経路部１７の厚さよりも
３００ｎｍ程度厚くなっていることにより、エレクトロ
マイグレーションによってコンタクト部１５ａ、１５ｂ
近傍の第２配線層１６に生じた空孔に対して、その厚さ
が十分に厚い金属蓄積部１８ａ、１８ｂから十分な量の
Ａｌ原子を供給することが可能となるため、金属蓄積部
１８ａ、１８ｂの占有面積を小さくして第２配線層１６
全体の寸法パターンを微細化しても、エレクトロマイグ
レーション耐性の劣化を防止することができる。従っ
て、第２配線層１６の寸法パターンの微細化による半導
体装置の高集積化と第２配線層１６のエレクトロマイグ
レーション耐性の向上による信頼性の向上とを同時に実
現することが可能になる。
によれば、Ｔｉ下層バリアメタル層／Ａｌ−０．５％Ｃ
ｕ層／ＴｉＮ上層バリアメタル層が順に積層された金属
膜からなる第２配線層１６の金属蓄積部１８ａ、１８ｂ
の厚さが第２配線層１６の電流経路部１７の厚さよりも
３００ｎｍ程度厚くなっていることにより、エレクトロ
マイグレーションによってコンタクト部１５ａ、１５ｂ
近傍の第２配線層１６に生じた空孔に対して、その厚さ
が十分に厚い金属蓄積部１８ａ、１８ｂから十分な量の
Ａｌ原子を供給することが可能となるため、金属蓄積部
１８ａ、１８ｂの占有面積を小さくして第２配線層１６
全体の寸法パターンを微細化しても、エレクトロマイグ
レーション耐性の劣化を防止することができる。従っ
て、第２配線層１６の寸法パターンの微細化による半導
体装置の高集積化と第２配線層１６のエレクトロマイグ
レーション耐性の向上による信頼性の向上とを同時に実
現することが可能になる。
【００５７】なお、本実施形態に係る半導体装置におい
ては、コンタクト部１５ａ、１５ｂを介して接続された
第１配線層１３ａ、１３ｂと第２配線層１６とを有する
２層配線構造となっているが、本発明はこうした２層配
線構造に限定されるものではない。例えば層間絶縁膜を
貫通するコンタクト部を介してＳｉ基板１１表面の不純
物層に直接に接続している配線層が形成されている１層
配線構造の場合であっても、また層間絶縁膜を介して形
成されている配線層が３層以上の多層配線構造の場合で
あっても、本発明を適用することが可能である。
ては、コンタクト部１５ａ、１５ｂを介して接続された
第１配線層１３ａ、１３ｂと第２配線層１６とを有する
２層配線構造となっているが、本発明はこうした２層配
線構造に限定されるものではない。例えば層間絶縁膜を
貫通するコンタクト部を介してＳｉ基板１１表面の不純
物層に直接に接続している配線層が形成されている１層
配線構造の場合であっても、また層間絶縁膜を介して形
成されている配線層が３層以上の多層配線構造の場合で
あっても、本発明を適用することが可能である。
【００５８】また、第２配線層１６として、Ａｌ−０．
５％Ｃｕ層を主体とする場合について述べているが、本
発明はこれに限定されるものではなく、例えばエレクト
ロマイグレーションがより発生し易いＡｌ単体層を主体
とする場合であっても、またＡｌ系金属膜に限定される
ことなく、他の金属膜からなる場合であっても、その金
属膜にエレクトロマイグレーションが発生する限り、本
発明を適用することが可能である。
５％Ｃｕ層を主体とする場合について述べているが、本
発明はこれに限定されるものではなく、例えばエレクト
ロマイグレーションがより発生し易いＡｌ単体層を主体
とする場合であっても、またＡｌ系金属膜に限定される
ことなく、他の金属膜からなる場合であっても、その金
属膜にエレクトロマイグレーションが発生する限り、本
発明を適用することが可能である。
【００５９】また、本実施形態に係る半導体装置の製造
方法によれば、厚さ８００ｎｍの層間絶縁膜１４に深さ
３００ｎｍの金属蓄積部用の凹み２０ａ、２０ｂを形成
した後、基板温度４７５℃の高温リフロースパッタ法を
用いて、基体全面にＴｉ下層バリアメタル層／Ａｌ−
０．５％Ｃｕ層／ＴｉＮ上層バリアメタル層が順に積層
された金属膜を堆積すると共に、層間絶縁膜１４の凹み
２０ａ、２０ｂ上の金属膜からなる金属蓄積部１８ａ、
１８ｂ表面と層間絶縁膜１４の平坦部分上の金属膜から
なる電流経路部１７表面とがほぼ平坦面となるようにす
ることにより、金属蓄積部１８ａ、１８ｂの厚さが、電
流経路部１７の厚さよりも３００ｎｍ程度厚くなり、図
１に示す半導体装置を容易に製造することができる。
方法によれば、厚さ８００ｎｍの層間絶縁膜１４に深さ
３００ｎｍの金属蓄積部用の凹み２０ａ、２０ｂを形成
した後、基板温度４７５℃の高温リフロースパッタ法を
用いて、基体全面にＴｉ下層バリアメタル層／Ａｌ−
０．５％Ｃｕ層／ＴｉＮ上層バリアメタル層が順に積層
された金属膜を堆積すると共に、層間絶縁膜１４の凹み
２０ａ、２０ｂ上の金属膜からなる金属蓄積部１８ａ、
１８ｂ表面と層間絶縁膜１４の平坦部分上の金属膜から
なる電流経路部１７表面とがほぼ平坦面となるようにす
ることにより、金属蓄積部１８ａ、１８ｂの厚さが、電
流経路部１７の厚さよりも３００ｎｍ程度厚くなり、図
１に示す半導体装置を容易に製造することができる。
【００６０】なお、本実施形態に係る半導体装置の製造
方法においては、図２〜図５を用いて説明した第１の製
造方法のように、層間絶縁膜１４を選択的にエッチング
して第１配線層１３ａ、１３ｂに達するヴィアホール１
９ａ、１９ｂを開口した後、再び層間絶縁膜１４を選択
的にエッチングして金属蓄積部用の凹み２０ａ、２０ｂ
を形成してもよいし、或いはまた、図６〜図９を用いて
説明した第２の製造方法のように、層間絶縁膜１４を選
択的にエッチングして金属蓄積部用の凹み２０ａ、２０
ｂを形成した後、再び層間絶縁膜１４を選択的にエッチ
ングして第１配線層１３ａ、１３ｂに達するヴィアホー
ル１９ａ、１９ｂを開口してもよい。
方法においては、図２〜図５を用いて説明した第１の製
造方法のように、層間絶縁膜１４を選択的にエッチング
して第１配線層１３ａ、１３ｂに達するヴィアホール１
９ａ、１９ｂを開口した後、再び層間絶縁膜１４を選択
的にエッチングして金属蓄積部用の凹み２０ａ、２０ｂ
を形成してもよいし、或いはまた、図６〜図９を用いて
説明した第２の製造方法のように、層間絶縁膜１４を選
択的にエッチングして金属蓄積部用の凹み２０ａ、２０
ｂを形成した後、再び層間絶縁膜１４を選択的にエッチ
ングして第１配線層１３ａ、１３ｂに達するヴィアホー
ル１９ａ、１９ｂを開口してもよい。
【００６１】また、コンタクト部１５ａ、１５ｂ並びに
電流経路部１７及び金属蓄積部１８ａ、１８ｂを有する
第２配線層１６を構成するＡｌ−０．５％Ｃｕ層を形成
する際に、基板温度４７５℃の高温リフロースパッタ法
を用いているが、この高温リフロースパッタ法を用いる
代わりに、例えば有機金属ソースであるＤＭＡＨ（dime
thylaluminum hydride）やＴＩＢＡ（triisobutylalumi
num ）を用いたＭＯＣＶＤ（Metal Organics CVD；有機
金属気相成長）法を用いてＡｌ−０．５％Ｃｕ層を堆積
してもよい。この場合も、上記高温リフロースパッタ法
を用いる場合と同様の作用を奏し、層間絶縁膜１４の凹
み２０ａ、２０ｂ上の金属膜からなる金属蓄積部１８
ａ、１８ｂ表面と層間絶縁膜１４の平坦部分上の金属膜
からなる電流経路部１７表面とがほぼ平坦面をなすよう
にして、金属蓄積部１８ａ、１８ｂの厚さを電流経路部
１７の厚さよりも厚くすることができる。
電流経路部１７及び金属蓄積部１８ａ、１８ｂを有する
第２配線層１６を構成するＡｌ−０．５％Ｃｕ層を形成
する際に、基板温度４７５℃の高温リフロースパッタ法
を用いているが、この高温リフロースパッタ法を用いる
代わりに、例えば有機金属ソースであるＤＭＡＨ（dime
thylaluminum hydride）やＴＩＢＡ（triisobutylalumi
num ）を用いたＭＯＣＶＤ（Metal Organics CVD；有機
金属気相成長）法を用いてＡｌ−０．５％Ｃｕ層を堆積
してもよい。この場合も、上記高温リフロースパッタ法
を用いる場合と同様の作用を奏し、層間絶縁膜１４の凹
み２０ａ、２０ｂ上の金属膜からなる金属蓄積部１８
ａ、１８ｂ表面と層間絶縁膜１４の平坦部分上の金属膜
からなる電流経路部１７表面とがほぼ平坦面をなすよう
にして、金属蓄積部１８ａ、１８ｂの厚さを電流経路部
１７の厚さよりも厚くすることができる。
【００６２】（第２の実施形態）図１０（ａ）は本発明
の第２の実施形態に係る半導体装置を示す断面図であ
り、図１０（ｂ）はその平面断面図である。なお、上記
第１の実施形態の図１に示す半導体装置の構成要素と同
一の要素には同一の符号を付して説明を省略する。例え
ばＳｉ基板１１上に、厚さ５００ｎｍのプラズマＴＥＯ
Ｓ ＳｉＯ2 膜１２を介して、第１配線層１３ａ、１３
ｂ、１３ｃが形成されている。そしてこれらの第１配線
層１３ａ、１３ｂ、１３ｃは、それぞれ厚さ３０ｎｍの
Ｔｉ下層バリアメタル層と厚さ６００ｎｍのＡｌ−０．
５％Ｃｕ層と厚さ３０ｎｍのＴｉＮ上層バリアメタル層
が順に積層された金属膜から構成されている。
の第２の実施形態に係る半導体装置を示す断面図であ
り、図１０（ｂ）はその平面断面図である。なお、上記
第１の実施形態の図１に示す半導体装置の構成要素と同
一の要素には同一の符号を付して説明を省略する。例え
ばＳｉ基板１１上に、厚さ５００ｎｍのプラズマＴＥＯ
Ｓ ＳｉＯ2 膜１２を介して、第１配線層１３ａ、１３
ｂ、１３ｃが形成されている。そしてこれらの第１配線
層１３ａ、１３ｂ、１３ｃは、それぞれ厚さ３０ｎｍの
Ｔｉ下層バリアメタル層と厚さ６００ｎｍのＡｌ−０．
５％Ｃｕ層と厚さ３０ｎｍのＴｉＮ上層バリアメタル層
が順に積層された金属膜から構成されている。
【００６３】また、プラズマＴＥＯＳ ＳｉＯ2 膜１２
上及び第１配線層１３ａ、１３ｂ、１３ｃ上には、厚さ
１４００ｎｍの層間絶縁膜２１が形成されている。ま
た、この層間絶縁膜２１上には、層間絶縁膜２１を貫通
するコンタクト部２２ａ、２２ｂを介して第１配線層１
３ａ、１３ｂに接続している第２配線層２３が形成され
ている。これらの第２配線層２２及びコンタクト部２２
ａ、２２ｂも、それぞれＴｉ下層バリアメタル層／Ａｌ
−０．５％Ｃｕ層が順に積層された金属膜から構成され
ている。
上及び第１配線層１３ａ、１３ｂ、１３ｃ上には、厚さ
１４００ｎｍの層間絶縁膜２１が形成されている。ま
た、この層間絶縁膜２１上には、層間絶縁膜２１を貫通
するコンタクト部２２ａ、２２ｂを介して第１配線層１
３ａ、１３ｂに接続している第２配線層２３が形成され
ている。これらの第２配線層２２及びコンタクト部２２
ａ、２２ｂも、それぞれＴｉ下層バリアメタル層／Ａｌ
−０．５％Ｃｕ層が順に積層された金属膜から構成され
ている。
【００６４】そして第２配線層２３直下の層間絶縁膜２
１には深さ６００ｎｍの溝が形成されているため、第２
配線層２３はこの層間絶縁膜２１の溝内に埋め込まれて
おり、層間絶縁膜２１表面と第２配線層２３表面とが平
坦面をなしている点に本実施形態の特徴がある。また、
この第２配線層２３は、コンタクト部２２ａ、２２ｂに
挟まれた電流経路部２４及びコンタクト部２２ａ、２２
ｂより外側に位置する金属蓄積部２５ａ、２５ｂを有し
ている。そして金属蓄積部２５ａ、２５ｂ直下の層間絶
縁膜２１には深さ３００ｎｍの凹みが形成されているた
め、金属蓄積部２５ａ、２５ｂは下方に突き出した形状
となり、金属蓄積部２５ａ、２５ｂの厚さが電流経路部
２４の厚さよりも３００ｎｍ程度厚くなっている点にも
本実施形態の特徴がある。
１には深さ６００ｎｍの溝が形成されているため、第２
配線層２３はこの層間絶縁膜２１の溝内に埋め込まれて
おり、層間絶縁膜２１表面と第２配線層２３表面とが平
坦面をなしている点に本実施形態の特徴がある。また、
この第２配線層２３は、コンタクト部２２ａ、２２ｂに
挟まれた電流経路部２４及びコンタクト部２２ａ、２２
ｂより外側に位置する金属蓄積部２５ａ、２５ｂを有し
ている。そして金属蓄積部２５ａ、２５ｂ直下の層間絶
縁膜２１には深さ３００ｎｍの凹みが形成されているた
め、金属蓄積部２５ａ、２５ｂは下方に突き出した形状
となり、金属蓄積部２５ａ、２５ｂの厚さが電流経路部
２４の厚さよりも３００ｎｍ程度厚くなっている点にも
本実施形態の特徴がある。
【００６５】即ち、第２配線層２２の電流経路部２４が
厚さ３０ｎｍのＴｉ下層バリアメタル層と厚さ６００ｎ
ｍのＡｌ−０．５％Ｃｕ層が順に積層された金属膜から
構成されているのに対して、第２配線層２２の金属蓄積
部２５ａ、２５ｂは厚さ３０ｎｍのＴｉ下層バリアメタ
ル層と厚さ９００ｎｍのＡｌ−０．５％Ｃｕ層が順に積
層された金属膜から構成されている。
厚さ３０ｎｍのＴｉ下層バリアメタル層と厚さ６００ｎ
ｍのＡｌ−０．５％Ｃｕ層が順に積層された金属膜から
構成されているのに対して、第２配線層２２の金属蓄積
部２５ａ、２５ｂは厚さ３０ｎｍのＴｉ下層バリアメタ
ル層と厚さ９００ｎｍのＡｌ−０．５％Ｃｕ層が順に積
層された金属膜から構成されている。
【００６６】次に、図１０に示す半導体装置の第１の製
造方法を、図１１〜図１５を用いて説明する。ここで、
図１１〜図１５は、それぞれ図１０に示す半導体装置の
第１の製造方法を説明するための工程断面図である。Ｓ
ｉ基板１１上に、プラズマＴＥＯＳ法を用いて、厚さ５
００ｎｍのプラズマＴＥＯＳ ＳｉＯ2 膜１２を形成す
る。このときのプラズマＴＥＯＳ ＳｉＯ2膜１２の成
膜条件は、例えば、 ガ ス：ＴＥＯＳ／Ｏ2 流量＝８００／６００ｓｃｃｍ 圧 力：１１３３．２Ｐａ 基板 温度：４００℃ ＲＦパワー：７００Ｗ とする。
造方法を、図１１〜図１５を用いて説明する。ここで、
図１１〜図１５は、それぞれ図１０に示す半導体装置の
第１の製造方法を説明するための工程断面図である。Ｓ
ｉ基板１１上に、プラズマＴＥＯＳ法を用いて、厚さ５
００ｎｍのプラズマＴＥＯＳ ＳｉＯ2 膜１２を形成す
る。このときのプラズマＴＥＯＳ ＳｉＯ2膜１２の成
膜条件は、例えば、 ガ ス：ＴＥＯＳ／Ｏ2 流量＝８００／６００ｓｃｃｍ 圧 力：１１３３．２Ｐａ 基板 温度：４００℃ ＲＦパワー：７００Ｗ とする。
【００６７】続いて、このプラズマＴＥＯＳ ＳｉＯ2
膜１２上に、スパッタ法を用いて、厚さ３０ｎｍのＴｉ
下層バリアメタル層、厚さ６００ｎｍのＡｌ−０．５％
Ｃｕ層、厚さ３０ｎｍのＴｉＮ上層バリアメタル層を順
に堆積する。このときのＴｉ下層バリアメタル層の成膜
条件は、例えば、 ガ ス：Ａｒ流量＝１００ｓｃｃｍ 圧 力：０．４Ｐａ ＤＣ 電力：５ｋＷ 基板 温度：４７５℃ とする。また、Ａｌ−０．５％Ｃｕ層の成膜条件は、例
えば、 ガ ス：Ａｒ流量＝１００ｓｃｃｍ 圧 力：０．２６Ｐａ ＤＣ 電力：１５ｋＷ 基板 温度：４７５℃ とする。また、ＴｉＮ上層バリアメタル層の成膜条件
は、例えば、 ガ ス：Ａｒ／Ｎ2 流量＝３０／８０ｓｃｃｍ 圧 力：０．４Ｐａ ＤＣ 電力：５ｋＷ 基板 温度：４７５℃ とする。
膜１２上に、スパッタ法を用いて、厚さ３０ｎｍのＴｉ
下層バリアメタル層、厚さ６００ｎｍのＡｌ−０．５％
Ｃｕ層、厚さ３０ｎｍのＴｉＮ上層バリアメタル層を順
に堆積する。このときのＴｉ下層バリアメタル層の成膜
条件は、例えば、 ガ ス：Ａｒ流量＝１００ｓｃｃｍ 圧 力：０．４Ｐａ ＤＣ 電力：５ｋＷ 基板 温度：４７５℃ とする。また、Ａｌ−０．５％Ｃｕ層の成膜条件は、例
えば、 ガ ス：Ａｒ流量＝１００ｓｃｃｍ 圧 力：０．２６Ｐａ ＤＣ 電力：１５ｋＷ 基板 温度：４７５℃ とする。また、ＴｉＮ上層バリアメタル層の成膜条件
は、例えば、 ガ ス：Ａｒ／Ｎ2 流量＝３０／８０ｓｃｃｍ 圧 力：０．４Ｐａ ＤＣ 電力：５ｋＷ 基板 温度：４７５℃ とする。
【００６８】続いて、基体全面にレジスト（図示せず）
を塗布した後、リソグラフィ技術を用いてレジストパタ
ーニングを行う。そしてこのパターニングしたレジスト
をマスクとする反応性エッチング法を用いて、積層した
Ｔｉ下層バリアメタル層／Ａｌ−０．５％Ｃｕ層／Ｔｉ
Ｎ上層バリアメタル層からなる金属膜を選択的にエッチ
ングすることにより加工し、第１配線層１３ａ、１３
ｂ、１３ｃを形成する。このときのエッチング条件は、
例えば、 ガ ス：ＢＣｌ3 ／Ｃｌ2 流量＝６０／９０ｓｃｃｍ 圧 力：２Ｐａ ＲＦ 電力：１２００Ｗ とする。
を塗布した後、リソグラフィ技術を用いてレジストパタ
ーニングを行う。そしてこのパターニングしたレジスト
をマスクとする反応性エッチング法を用いて、積層した
Ｔｉ下層バリアメタル層／Ａｌ−０．５％Ｃｕ層／Ｔｉ
Ｎ上層バリアメタル層からなる金属膜を選択的にエッチ
ングすることにより加工し、第１配線層１３ａ、１３
ｂ、１３ｃを形成する。このときのエッチング条件は、
例えば、 ガ ス：ＢＣｌ3 ／Ｃｌ2 流量＝６０／９０ｓｃｃｍ 圧 力：２Ｐａ ＲＦ 電力：１２００Ｗ とする。
【００６９】続いて、レジストを除去した後、プラズマ
ＴＥＯＳ法を用いて、基体全面に厚さ２００ｎｍのＳｉ
Ｏ2 膜を形成する。このときのプラズマＴＥＯＳ Ｓｉ
Ｏ2膜の成膜条件は、例えば、 ガ ス：ＴＥＯＳ／Ｏ2 流量＝８００／６００ｓｃｃｍ 圧 力：１１３３．２Ｐａ 基板 温度：４００℃ ＲＦパワー：７００Ｗ とする。更にこのプラズマＴＥＯＳ ＳｉＯ2 膜上に、
Ｏ3 −ＴＥＯＳ法を用いて、厚さ１２００ｎｍのＯ3 −
ＴＥＯＳ ＮＳＧ膜を形成する。このときのＯ3−ＴＥ
ＯＳ ＮＳＧ膜の成膜条件は、例えば、 ガ ス：ＴＥＯＳ流量＝１０ｓｃｃｍ Ｏ3 流量＝７５０ｍｇ／分 圧 力：常圧 基板 温度：３８０℃ とする。こうして厚さ２００ｎｍのプラズマＴＥＯＳ
ＳｉＯ2 膜及び厚さ１２００ｎｍのＯ3 −ＴＥＯＳ Ｎ
ＳＧ膜が順に積層された厚さ１４００ｎｍの層間絶縁膜
２１を形成する（図１１参照）。
ＴＥＯＳ法を用いて、基体全面に厚さ２００ｎｍのＳｉ
Ｏ2 膜を形成する。このときのプラズマＴＥＯＳ Ｓｉ
Ｏ2膜の成膜条件は、例えば、 ガ ス：ＴＥＯＳ／Ｏ2 流量＝８００／６００ｓｃｃｍ 圧 力：１１３３．２Ｐａ 基板 温度：４００℃ ＲＦパワー：７００Ｗ とする。更にこのプラズマＴＥＯＳ ＳｉＯ2 膜上に、
Ｏ3 −ＴＥＯＳ法を用いて、厚さ１２００ｎｍのＯ3 −
ＴＥＯＳ ＮＳＧ膜を形成する。このときのＯ3−ＴＥ
ＯＳ ＮＳＧ膜の成膜条件は、例えば、 ガ ス：ＴＥＯＳ流量＝１０ｓｃｃｍ Ｏ3 流量＝７５０ｍｇ／分 圧 力：常圧 基板 温度：３８０℃ とする。こうして厚さ２００ｎｍのプラズマＴＥＯＳ
ＳｉＯ2 膜及び厚さ１２００ｎｍのＯ3 −ＴＥＯＳ Ｎ
ＳＧ膜が順に積層された厚さ１４００ｎｍの層間絶縁膜
２１を形成する（図１１参照）。
【００７０】次いで、基体全面にレジスト（図示せず）
を塗布した後、リソグラフィ技術を用いてレジストパタ
ーニングを行う。そしてこのパターニングしたレジスト
をマスクとする反応性エッチング法を用いて、層間絶縁
膜２１を選択的にエッチングし、深さ６００ｎｍの第２
配線層用の溝２６を形成する。このときのエッチング条
件は、例えば、 ガ ス：Ｃ4 Ｆ8 流量＝５０ｓｃｃｍ 圧 力：２Ｐａ ＲＦ 電力：１２００Ｗ とする（図１２参照）。
を塗布した後、リソグラフィ技術を用いてレジストパタ
ーニングを行う。そしてこのパターニングしたレジスト
をマスクとする反応性エッチング法を用いて、層間絶縁
膜２１を選択的にエッチングし、深さ６００ｎｍの第２
配線層用の溝２６を形成する。このときのエッチング条
件は、例えば、 ガ ス：Ｃ4 Ｆ8 流量＝５０ｓｃｃｍ 圧 力：２Ｐａ ＲＦ 電力：１２００Ｗ とする（図１２参照）。
【００７１】次いで、レジストを除去した後、再び基体
全面にレジスト（図示せず）を塗布する。そしてリソグ
ラフィ技術を用いてレジストパターニングを行った後、
このパターニングしたレジストをマスクとする反応性エ
ッチング法を用いて、溝２６内の層間絶縁膜２１を選択
的にエッチングし、第１配線層１３ａ、１３ｂに達する
ヴィアホール２７ａ、２７ｂを開口する。このときのエ
ッチング条件は、例えば、 ガ ス：Ｃ4 Ｆ8 流量＝５０ｓｃｃｍ 圧 力：２Ｐａ ＲＦ 電力：１２００Ｗ とする（図１３参照）。
全面にレジスト（図示せず）を塗布する。そしてリソグ
ラフィ技術を用いてレジストパターニングを行った後、
このパターニングしたレジストをマスクとする反応性エ
ッチング法を用いて、溝２６内の層間絶縁膜２１を選択
的にエッチングし、第１配線層１３ａ、１３ｂに達する
ヴィアホール２７ａ、２７ｂを開口する。このときのエ
ッチング条件は、例えば、 ガ ス：Ｃ4 Ｆ8 流量＝５０ｓｃｃｍ 圧 力：２Ｐａ ＲＦ 電力：１２００Ｗ とする（図１３参照）。
【００７２】次いで、レジストを除去した後、再び基体
全面にレジスト（図示せず）を塗布する。そしてリソグ
ラフィ技術を用いてレジストパターニングを行った後、
このパターニングしたレジストをマスクとする反応性エ
ッチング法を用いて、溝２６内の層間絶縁膜２１を選択
的にエッチングし、溝２６の底面から更に深さ３００ｎ
ｍの金属蓄積部用の凹み２８ａ、２８ｂを形成する。こ
のときのエッチング条件は、例えば、 ガ ス：Ｃ4 Ｆ8 流量＝５０ｓｃｃｍ 圧 力：２Ｐａ ＲＦ 電力：１２８０Ｗ とする（図１４参照）。
全面にレジスト（図示せず）を塗布する。そしてリソグ
ラフィ技術を用いてレジストパターニングを行った後、
このパターニングしたレジストをマスクとする反応性エ
ッチング法を用いて、溝２６内の層間絶縁膜２１を選択
的にエッチングし、溝２６の底面から更に深さ３００ｎ
ｍの金属蓄積部用の凹み２８ａ、２８ｂを形成する。こ
のときのエッチング条件は、例えば、 ガ ス：Ｃ4 Ｆ8 流量＝５０ｓｃｃｍ 圧 力：２Ｐａ ＲＦ 電力：１２８０Ｗ とする（図１４参照）。
【００７３】次いで、基体全面に、スパッタ法を用い
て、厚さ３０ｎｍのＴｉ下層バリアメタル層、厚さ１０
００ｎｍのＡｌ−０．５％Ｃｕ層を順に堆積する。この
ときのＴｉ下層バリアメタル層の成膜条件は、例えば、 ガ ス：Ａｒ流量＝１００ｓｃｃｍ 圧 力：０．４Ｐａ ＤＣ 電力：５ｋＷ 基板 温度：４７５℃ とする。また、Ａｌ−０．５％Ｃｕ層の成膜条件は、例
えば、 ガ ス：Ａｒ流量＝１００ｓｃｃｍ 圧 力：０．２６Ｐａ ＤＣ 電力：１５ｋＷ 基板 温度：４７５℃ とする。こうして堆積されたＴｉ下層バリアメタル層／
Ａｌ−０．５％Ｃｕ層からなる金属膜は、層間絶縁膜２
１表面に形成された溝２６、この溝２６内に開口された
ヴィアホール２７ａ、２７ｂ、及び溝２６内に形成され
た凹み２８ａ、２８ｂを埋め尽くす。
て、厚さ３０ｎｍのＴｉ下層バリアメタル層、厚さ１０
００ｎｍのＡｌ−０．５％Ｃｕ層を順に堆積する。この
ときのＴｉ下層バリアメタル層の成膜条件は、例えば、 ガ ス：Ａｒ流量＝１００ｓｃｃｍ 圧 力：０．４Ｐａ ＤＣ 電力：５ｋＷ 基板 温度：４７５℃ とする。また、Ａｌ−０．５％Ｃｕ層の成膜条件は、例
えば、 ガ ス：Ａｒ流量＝１００ｓｃｃｍ 圧 力：０．２６Ｐａ ＤＣ 電力：１５ｋＷ 基板 温度：４７５℃ とする。こうして堆積されたＴｉ下層バリアメタル層／
Ａｌ−０．５％Ｃｕ層からなる金属膜は、層間絶縁膜２
１表面に形成された溝２６、この溝２６内に開口された
ヴィアホール２７ａ、２７ｂ、及び溝２６内に形成され
た凹み２８ａ、２８ｂを埋め尽くす。
【００７４】続いて、積層したＴｉ下層バリアメタル層
／Ａｌ−０．５％Ｃｕ層からなる金属膜を、ＣＭＰ（Ch
emical Mechanical Polishing ：化学的機械研磨）法を
用いて、層間絶縁膜２１表面が露出するまで研磨する。
このときのＣＭＰ条件は、例えば、 研磨ブレート回転数：３７ｒｐｍ ウェーハ保持試料台回転数：１７ｒｐｍ 研磨圧力：５．５×１０8 Ｐａ 研磨液：１ｗｔ％Ｈ2 Ｏ2 ＋１ｗｔ％アミン（Ａｍｉｎ
ｅ）＋Ｈ2 Ｏ 研磨液流量：２２５ｍｌ／分 パッド温度：４０℃ とする。
／Ａｌ−０．５％Ｃｕ層からなる金属膜を、ＣＭＰ（Ch
emical Mechanical Polishing ：化学的機械研磨）法を
用いて、層間絶縁膜２１表面が露出するまで研磨する。
このときのＣＭＰ条件は、例えば、 研磨ブレート回転数：３７ｒｐｍ ウェーハ保持試料台回転数：１７ｒｐｍ 研磨圧力：５．５×１０8 Ｐａ 研磨液：１ｗｔ％Ｈ2 Ｏ2 ＋１ｗｔ％アミン（Ａｍｉｎ
ｅ）＋Ｈ2 Ｏ 研磨液流量：２２５ｍｌ／分 パッド温度：４０℃ とする。
【００７５】こうしていわゆるデュアルダマシン配線プ
ロセスにより、ヴィアホール２７ａ、２７ｂを充填する
金属膜からなるコンタクト部２２ａ、２２ｂを形成する
と同時に、層間絶縁膜２１の溝２６内の金属膜からなる
第２配線層２３を形成する。そしてこの第２配線層２３
は、コンタクト部２２ａ、２２ｂ間の溝２６内の厚さ６
００ｎｍの金属膜からなるの電流経路部２４及びコンタ
クト部２２ａ、２２ｂより外側に位置する溝２６内の凹
み２８ａ、２８ｂ上の厚さ９００ｎｍの金属膜からなる
金属蓄積部２５ａ、２５ｂを有することになる。このよ
うにして図１０に示す半導体装置を作製する（図１５参
照）。
ロセスにより、ヴィアホール２７ａ、２７ｂを充填する
金属膜からなるコンタクト部２２ａ、２２ｂを形成する
と同時に、層間絶縁膜２１の溝２６内の金属膜からなる
第２配線層２３を形成する。そしてこの第２配線層２３
は、コンタクト部２２ａ、２２ｂ間の溝２６内の厚さ６
００ｎｍの金属膜からなるの電流経路部２４及びコンタ
クト部２２ａ、２２ｂより外側に位置する溝２６内の凹
み２８ａ、２８ｂ上の厚さ９００ｎｍの金属膜からなる
金属蓄積部２５ａ、２５ｂを有することになる。このよ
うにして図１０に示す半導体装置を作製する（図１５参
照）。
【００７６】次に、図１０に示す半導体装置の第２の製
造方法を、図１６〜図１９を用いて説明する。ここで、
図１６〜図１９はそれぞれ図１０に示す半導体装置の第
２の製造方法を説明するための工程断面図である。な
お、上記図１１〜図１５に示す半導体装置の構成要素と
同一の要素には同一の符号を付して説明を省略する。
造方法を、図１６〜図１９を用いて説明する。ここで、
図１６〜図１９はそれぞれ図１０に示す半導体装置の第
２の製造方法を説明するための工程断面図である。な
お、上記図１１〜図１５に示す半導体装置の構成要素と
同一の要素には同一の符号を付して説明を省略する。
【００７７】Ｓｉ基板１１上に、プラズマＴＥＯＳ法を
用いて、厚さ５００ｎｍのプラズマＴＥＯＳ ＳｉＯ2
膜１２を形成する。このときのプラズマＴＥＯＳ Ｓｉ
Ｏ2膜１２の成膜条件は、上記第１の製造方法の図１１
に示す工程の場合と同様とする。
用いて、厚さ５００ｎｍのプラズマＴＥＯＳ ＳｉＯ2
膜１２を形成する。このときのプラズマＴＥＯＳ Ｓｉ
Ｏ2膜１２の成膜条件は、上記第１の製造方法の図１１
に示す工程の場合と同様とする。
【００７８】続いて、このプラズマＴＥＯＳ ＳｉＯ2
膜１２上に、スパッタ法を用いて、厚さ３０ｎｍのＴｉ
下層バリアメタル層、厚さ６００ｎｍのＡｌ−０．５％
Ｃｕ層、厚さ３０ｎｍのＴｉＮ上層バリアメタル層を順
に堆積する。このときのＴｉ下層バリアメタル層Ａｌ−
０．５％Ｃｕ層、ＴｉＮ上層バリアメタル層の各成膜条
件は、上記第１の製造方法の図１１に示す工程の場合と
同様とする。
膜１２上に、スパッタ法を用いて、厚さ３０ｎｍのＴｉ
下層バリアメタル層、厚さ６００ｎｍのＡｌ−０．５％
Ｃｕ層、厚さ３０ｎｍのＴｉＮ上層バリアメタル層を順
に堆積する。このときのＴｉ下層バリアメタル層Ａｌ−
０．５％Ｃｕ層、ＴｉＮ上層バリアメタル層の各成膜条
件は、上記第１の製造方法の図１１に示す工程の場合と
同様とする。
【００７９】続いて、リソグラフィ技術及び反応性エッ
チング法を用いて、積層したＴｉ下層バリアメタル層／
Ａｌ−０．５％Ｃｕ層／ＴｉＮ上層バリアメタル層から
なる金属膜を選択的にエッチングすることにより加工
し、第１配線層１３ａ、１３ｂ、１３ｃを形成する。こ
のときのエッチング条件は、上記第１の製造方法の図１
１に示す工程の場合と同様とする。
チング法を用いて、積層したＴｉ下層バリアメタル層／
Ａｌ−０．５％Ｃｕ層／ＴｉＮ上層バリアメタル層から
なる金属膜を選択的にエッチングすることにより加工
し、第１配線層１３ａ、１３ｂ、１３ｃを形成する。こ
のときのエッチング条件は、上記第１の製造方法の図１
１に示す工程の場合と同様とする。
【００８０】続いて、プラズマＴＥＯＳ法を用いて、基
体全面に厚さ２００ｎｍのプラズマＴＥＯＳ ＳｉＯ2
膜を形成する。更に、このプラズマＴＥＯＳ ＳｉＯ2
膜上に、Ｏ3 −ＴＥＯＳ法を用いて、厚さ１２００ｎｍ
のＯ3 −ＴＥＯＳ ＮＳＧ膜を形成する。このときのプ
ラズマＴＥＯＳ ＳｉＯ2 膜及びＯ3 −ＴＥＯＳ ＮＳ
Ｇ膜の成膜条件は、上記第１の製造方法の図１１に示す
工程の場合と同様とする。こうしてプラズマＴＥＯＳ
ＳｉＯ2 膜及びＯ3 −ＴＥＯＳ ＮＳＧ膜が順に積層さ
れた厚さ１４００ｎｍの層間絶縁膜２１を形成する。
体全面に厚さ２００ｎｍのプラズマＴＥＯＳ ＳｉＯ2
膜を形成する。更に、このプラズマＴＥＯＳ ＳｉＯ2
膜上に、Ｏ3 −ＴＥＯＳ法を用いて、厚さ１２００ｎｍ
のＯ3 −ＴＥＯＳ ＮＳＧ膜を形成する。このときのプ
ラズマＴＥＯＳ ＳｉＯ2 膜及びＯ3 −ＴＥＯＳ ＮＳ
Ｇ膜の成膜条件は、上記第１の製造方法の図１１に示す
工程の場合と同様とする。こうしてプラズマＴＥＯＳ
ＳｉＯ2 膜及びＯ3 −ＴＥＯＳ ＮＳＧ膜が順に積層さ
れた厚さ１４００ｎｍの層間絶縁膜２１を形成する。
【００８１】続いて、リソグラフィ技術及び反応性エッ
チング法を用いて、層間絶縁膜２１を選択的にエッチン
グし、第２配線層用の深さ６００ｎｍの溝２６を形成す
る。このときのエッチング条件は、上記第１の製造方法
の図１１に示す工程の場合と同様とする（図１６参
照）。
チング法を用いて、層間絶縁膜２１を選択的にエッチン
グし、第２配線層用の深さ６００ｎｍの溝２６を形成す
る。このときのエッチング条件は、上記第１の製造方法
の図１１に示す工程の場合と同様とする（図１６参
照）。
【００８２】次いで、再びリソグラフィ技術及び反応性
エッチング法を用いて、溝２６内の層間絶縁膜２１を選
択的にエッチングし、溝２６底面から更に深さ３００ｎ
ｍの金属蓄積部用の凹み２８ａ、２８ｂを形成する。こ
のときのエッチング条件は、上記第１の製造方法の図１
４に示す工程の場合と同様とする（図１７参照）。
エッチング法を用いて、溝２６内の層間絶縁膜２１を選
択的にエッチングし、溝２６底面から更に深さ３００ｎ
ｍの金属蓄積部用の凹み２８ａ、２８ｂを形成する。こ
のときのエッチング条件は、上記第１の製造方法の図１
４に示す工程の場合と同様とする（図１７参照）。
【００８３】次いで、再びリソグラフィ技術及び反応性
エッチング法を用いて、溝２６内の層間絶縁膜２１を選
択的にエッチングし、第１配線層１３ａ、１３ｂに達す
るヴィアホール２７ａ、２７ｂを開口する。このときの
エッチング条件は、上記第１の製造方法の図１３に示す
工程の場合と同様とする（図１８参照）。
エッチング法を用いて、溝２６内の層間絶縁膜２１を選
択的にエッチングし、第１配線層１３ａ、１３ｂに達す
るヴィアホール２７ａ、２７ｂを開口する。このときの
エッチング条件は、上記第１の製造方法の図１３に示す
工程の場合と同様とする（図１８参照）。
【００８４】次いで、基体全面に、スパッタ法を用い
て、厚さ３０ｎｍのＴｉ下層バリアメタル層、厚さ１０
００ｎｍのＡｌ−０．５％Ｃｕ層を順に堆積する。この
ときのＴｉ下層バリアメタル層、Ａｌ−０．５％Ｃｕ層
の各成膜条件は、上記第１の製造方法の図１５に示す工
程の場合と同様とする。こうして堆積されたＴｉ下層バ
リアメタル層／Ａｌ−０．５％Ｃｕ層からなる金属膜
は、層間絶縁膜２１表面に形成された溝２６、この溝２
６内に開口されたヴィアホール２７ａ、２７ｂ、及び溝
２６内に形成された凹み２８ａ、２８ｂを埋め尽くす。
て、厚さ３０ｎｍのＴｉ下層バリアメタル層、厚さ１０
００ｎｍのＡｌ−０．５％Ｃｕ層を順に堆積する。この
ときのＴｉ下層バリアメタル層、Ａｌ−０．５％Ｃｕ層
の各成膜条件は、上記第１の製造方法の図１５に示す工
程の場合と同様とする。こうして堆積されたＴｉ下層バ
リアメタル層／Ａｌ−０．５％Ｃｕ層からなる金属膜
は、層間絶縁膜２１表面に形成された溝２６、この溝２
６内に開口されたヴィアホール２７ａ、２７ｂ、及び溝
２６内に形成された凹み２８ａ、２８ｂを埋め尽くす。
【００８５】続いて、積層したＴｉ下層バリアメタル層
／Ａｌ−０．５％Ｃｕ層からなる金属膜を、ＣＭＰ法を
用いて、層間絶縁膜２１表面が露出するまで研磨する。
このときのＣＭＰ条件は、上記第１の製造方法の図１５
に示す工程の場合と同様とする。
／Ａｌ−０．５％Ｃｕ層からなる金属膜を、ＣＭＰ法を
用いて、層間絶縁膜２１表面が露出するまで研磨する。
このときのＣＭＰ条件は、上記第１の製造方法の図１５
に示す工程の場合と同様とする。
【００８６】こうしてデュアルダマシン配線プロセスに
より、ヴィアホール２７ａ、２７ｂを充填する金属膜か
らなるコンタクト部２２ａ、２２ｂを形成すると同時
に、層間絶縁膜２１の溝２６内の金属膜からなる第２配
線層２３を形成する。そしてこの第２配線層２３は、コ
ンタクト部２２ａ、２２ｂ間の溝２６内の厚さ６００ｎ
ｍの金属膜からなるの電流経路部２４及びコンタクト部
２２ａ、２２ｂより外側に位置する溝２６内の凹み２８
ａ、２８ｂ上の厚さ９００ｎｍの金属膜からなる金属蓄
積部２５ａ、２５ｂを有することになる。このようにし
て図１０に示す半導体装置を作製する（図１８参照）。
より、ヴィアホール２７ａ、２７ｂを充填する金属膜か
らなるコンタクト部２２ａ、２２ｂを形成すると同時
に、層間絶縁膜２１の溝２６内の金属膜からなる第２配
線層２３を形成する。そしてこの第２配線層２３は、コ
ンタクト部２２ａ、２２ｂ間の溝２６内の厚さ６００ｎ
ｍの金属膜からなるの電流経路部２４及びコンタクト部
２２ａ、２２ｂより外側に位置する溝２６内の凹み２８
ａ、２８ｂ上の厚さ９００ｎｍの金属膜からなる金属蓄
積部２５ａ、２５ｂを有することになる。このようにし
て図１０に示す半導体装置を作製する（図１８参照）。
【００８７】以上のように本実施形態に係る半導体装置
によれば、Ｔｉ下層バリアメタル層／Ａｌ−０．５％Ｃ
ｕ層が順に積層された金属膜からなる第２配線層２３の
金属蓄積部２５ａ、２５ｂの厚さが、第２配線層２３の
電流経路部２４の厚さよりも３００ｎｍ程度厚くなって
いることにより、エレクトロマイグレーションによって
コンタクト部２２ａ、２２ｂ近傍の第２配線層２３に生
じた空孔に対して、その厚さが十分に厚い金属蓄積部２
５ａ、２５ｂから十分な量のＡｌ原子を供給することが
可能となるため、上記第１の実施形態に係る半導体装置
の場合と同様の効果を奏することができる。
によれば、Ｔｉ下層バリアメタル層／Ａｌ−０．５％Ｃ
ｕ層が順に積層された金属膜からなる第２配線層２３の
金属蓄積部２５ａ、２５ｂの厚さが、第２配線層２３の
電流経路部２４の厚さよりも３００ｎｍ程度厚くなって
いることにより、エレクトロマイグレーションによって
コンタクト部２２ａ、２２ｂ近傍の第２配線層２３に生
じた空孔に対して、その厚さが十分に厚い金属蓄積部２
５ａ、２５ｂから十分な量のＡｌ原子を供給することが
可能となるため、上記第１の実施形態に係る半導体装置
の場合と同様の効果を奏することができる。
【００８８】なお、本実施形態に係る半導体装置におい
ては、コンタクト部２２ａ、２２ｂを介して接続された
第１配線層１３ａ、１３ｂ、１３ｃと第２配線層２３と
を有する２層配線構造となっているが、上記第１の実施
形態に係る半導体装置の場合と同様に、こうした２層配
線構造に限定されるものではなく、例えば層間絶縁膜を
貫通するコンタクト部を介してＳｉ基板１１表面の不純
物層に直接に接続している配線層が形成されている１層
配線構造の場合であっても、また層間絶縁膜を介して形
成されている配線層が３層以上の多層配線構造の場合で
あっても、本発明を適用することが可能である。
ては、コンタクト部２２ａ、２２ｂを介して接続された
第１配線層１３ａ、１３ｂ、１３ｃと第２配線層２３と
を有する２層配線構造となっているが、上記第１の実施
形態に係る半導体装置の場合と同様に、こうした２層配
線構造に限定されるものではなく、例えば層間絶縁膜を
貫通するコンタクト部を介してＳｉ基板１１表面の不純
物層に直接に接続している配線層が形成されている１層
配線構造の場合であっても、また層間絶縁膜を介して形
成されている配線層が３層以上の多層配線構造の場合で
あっても、本発明を適用することが可能である。
【００８９】そして本実施形態に係る半導体装置の場
合、第２配線層２３が層間絶縁膜２１表面に形成された
溝内に埋め込まれており、層間絶縁膜２１表面と第２配
線層２３表面とが平坦面をなしているため、更にこの第
２配線層２３上方に別の層間絶縁膜を介して別の配線層
を形成して３層以上の多層配線構造とするのに適した構
造となっている。
合、第２配線層２３が層間絶縁膜２１表面に形成された
溝内に埋め込まれており、層間絶縁膜２１表面と第２配
線層２３表面とが平坦面をなしているため、更にこの第
２配線層２３上方に別の層間絶縁膜を介して別の配線層
を形成して３層以上の多層配線構造とするのに適した構
造となっている。
【００９０】また、第２配線層２３として、Ａｌ−０．
５％Ｃｕ層を主体とする場合について述べているが、本
発明はこれに限定されるものではなく、例えばエレクト
ロマイグレーションがより発生し易いＡｌ単体層を主体
とする場合であっても、またＡｌ系金属膜に限定される
ことなく、他の金属膜からなる場合であっても、その金
属膜にエレクトロマイグレーションが発生する限り、本
発明を適用することが可能である。
５％Ｃｕ層を主体とする場合について述べているが、本
発明はこれに限定されるものではなく、例えばエレクト
ロマイグレーションがより発生し易いＡｌ単体層を主体
とする場合であっても、またＡｌ系金属膜に限定される
ことなく、他の金属膜からなる場合であっても、その金
属膜にエレクトロマイグレーションが発生する限り、本
発明を適用することが可能である。
【００９１】また、本実施形態に係る半導体装置の製造
方法によれば、厚さ１４００ｎｍの層間絶縁膜２１に深
さ６００ｎｍの第２配線層用の溝２６を形成し、更にこ
の溝２６内の層間絶縁膜２１に深さ３００ｎｍの金属蓄
積部用の凹み２６ａ、２６ｂを形成した後、基板温度４
７５℃の高温リフロースパッタ法を用いて基体全面にＴ
ｉ下層バリアメタル層／Ａｌ−０．５％Ｃｕ層が順に積
層された金属膜を堆積し、更にこの金属膜をＣＭＰ法を
用いて層間絶縁膜２１表面が露出するまで研磨し、層間
絶縁膜２１の溝２６内に埋め込まれた金属膜からなる第
２配線層２３を形成すると共に、この溝２６内の凹み２
６ａ、２６ｂ上の第２配線層２３の金属蓄積部２５ａ、
２５ｂ表面と溝２６内の第２配線層２３の電流経路部２
４表面とが平坦面をなすようにすることにより、金属蓄
積部２５ａ、２５ｂの厚さが電流経路部２４の厚さより
も３００ｎｍ程度厚くなり、図１０に示す半導体装置を
容易に製造することができる。
方法によれば、厚さ１４００ｎｍの層間絶縁膜２１に深
さ６００ｎｍの第２配線層用の溝２６を形成し、更にこ
の溝２６内の層間絶縁膜２１に深さ３００ｎｍの金属蓄
積部用の凹み２６ａ、２６ｂを形成した後、基板温度４
７５℃の高温リフロースパッタ法を用いて基体全面にＴ
ｉ下層バリアメタル層／Ａｌ−０．５％Ｃｕ層が順に積
層された金属膜を堆積し、更にこの金属膜をＣＭＰ法を
用いて層間絶縁膜２１表面が露出するまで研磨し、層間
絶縁膜２１の溝２６内に埋め込まれた金属膜からなる第
２配線層２３を形成すると共に、この溝２６内の凹み２
６ａ、２６ｂ上の第２配線層２３の金属蓄積部２５ａ、
２５ｂ表面と溝２６内の第２配線層２３の電流経路部２
４表面とが平坦面をなすようにすることにより、金属蓄
積部２５ａ、２５ｂの厚さが電流経路部２４の厚さより
も３００ｎｍ程度厚くなり、図１０に示す半導体装置を
容易に製造することができる。
【００９２】なお、本実施形態に係る半導体装置の製造
方法においては、図１１〜図１５を用いて説明した第１
の製造方法のように、第２配線層用の溝２６内の層間絶
縁膜２１を選択的にエッチングして第１配線層１３ａ、
１３ｂに達するヴィアホール２７ａ、２７ｂを開口した
後、再び溝２６内の層間絶縁膜２１を選択的にエッチン
グして金属蓄積部用の凹み２８ａ、２８ｂを形成しても
よいし、或いはまた、図１６〜図１９を用いて説明した
第２の製造方法のように、溝２６内の層間絶縁膜２１を
選択的にエッチングして金属蓄積部用の凹み２８ａ、２
８ｂを形成した後、再び溝２６内の層間絶縁膜２１を選
択的にエッチングして第１配線層１３ａ、１３ｂに達す
るヴィアホール２７ａ、２７ｂを開口してもよい。
方法においては、図１１〜図１５を用いて説明した第１
の製造方法のように、第２配線層用の溝２６内の層間絶
縁膜２１を選択的にエッチングして第１配線層１３ａ、
１３ｂに達するヴィアホール２７ａ、２７ｂを開口した
後、再び溝２６内の層間絶縁膜２１を選択的にエッチン
グして金属蓄積部用の凹み２８ａ、２８ｂを形成しても
よいし、或いはまた、図１６〜図１９を用いて説明した
第２の製造方法のように、溝２６内の層間絶縁膜２１を
選択的にエッチングして金属蓄積部用の凹み２８ａ、２
８ｂを形成した後、再び溝２６内の層間絶縁膜２１を選
択的にエッチングして第１配線層１３ａ、１３ｂに達す
るヴィアホール２７ａ、２７ｂを開口してもよい。
【００９３】或いはまた、層間絶縁膜２１を選択的にエ
ッチングして金属蓄積部用の凹み２６ａ、２６ｂ又は第
１配線層１３ａ、１３ｂに達するヴィアホール２７ａ、
２７ｂを形成した後、層間絶縁膜２１を選択的にエッチ
ングして第２配線層用の溝２６を形成してもよい。
ッチングして金属蓄積部用の凹み２６ａ、２６ｂ又は第
１配線層１３ａ、１３ｂに達するヴィアホール２７ａ、
２７ｂを形成した後、層間絶縁膜２１を選択的にエッチ
ングして第２配線層用の溝２６を形成してもよい。
【００９４】また、コンタクト部２２ａ、２２ｂ及び第
２配線層２３を形成するためのＡｌ−０．５％Ｃｕ層を
形成するために、基板温度４７５℃の高温リフロースパ
ッタ法を用いているが、上記第１の実施形態に係る半導
体装置の製造方法の場合と同様に、この高温リフロース
パッタ法を用いる代わりに、例えば有機金属ソースであ
るＤＭＡＨやＴＩＢＡを用いたＭＯＣＶＤ法を用いてＡ
ｌ−０．５％Ｃｕ層を堆積してもよい。
２配線層２３を形成するためのＡｌ−０．５％Ｃｕ層を
形成するために、基板温度４７５℃の高温リフロースパ
ッタ法を用いているが、上記第１の実施形態に係る半導
体装置の製造方法の場合と同様に、この高温リフロース
パッタ法を用いる代わりに、例えば有機金属ソースであ
るＤＭＡＨやＴＩＢＡを用いたＭＯＣＶＤ法を用いてＡ
ｌ−０．５％Ｃｕ層を堆積してもよい。
【００９５】また、基体全面に積層したＴｉ下層バリア
メタル層／Ａｌ−０．５％Ｃｕ層からなる金属膜を、Ｃ
ＭＰ法を用いて層間絶縁膜２１表面が露出するまで研磨
し、ヴィアホール２７ａ、２７ｂを充填する金属膜から
なるコンタクト部２２ａ、２２ｂ及び層間絶縁膜２１の
溝２６内の金属膜からなる第２配線層２３を同時に形成
しているが、このＣＭＰ法を用いて研磨する方法の代わ
りに、エッチバック法を用い、層間絶縁膜２１表面が露
出するまで金属膜をエッチングする方法を採用してもよ
い。
メタル層／Ａｌ−０．５％Ｃｕ層からなる金属膜を、Ｃ
ＭＰ法を用いて層間絶縁膜２１表面が露出するまで研磨
し、ヴィアホール２７ａ、２７ｂを充填する金属膜から
なるコンタクト部２２ａ、２２ｂ及び層間絶縁膜２１の
溝２６内の金属膜からなる第２配線層２３を同時に形成
しているが、このＣＭＰ法を用いて研磨する方法の代わ
りに、エッチバック法を用い、層間絶縁膜２１表面が露
出するまで金属膜をエッチングする方法を採用してもよ
い。
【００９６】
【発明の効果】以上、詳細に説明した通り、本発明に係
る半導体装置及びその製造方法によれば、次のような効
果を奏することができる。即ち、請求項１に係る半導体
装置によれば、配線層の端部の金属蓄積部の厚さが配線
層の電流経路部の厚さよりも厚くなっていることによ
り、エレクトロマイグレーションによってコンタクト部
近傍の配線層に生じた空孔に対して、厚さの厚い金属蓄
積部から十分な量の金属原子を供給することが可能とな
るため、金属蓄積部の占有面積を小さくして配線層全体
の寸法パターンを微細化しても、エレクトロマイグレー
ション耐性の劣化を防止することができる。従って、配
線層の寸法パターンの微細化による半導体装置の高集積
化と配線層のエレクトロマイグレーション耐性の向上に
よる信頼性の向上とを同時に実現することが可能にな
る。
る半導体装置及びその製造方法によれば、次のような効
果を奏することができる。即ち、請求項１に係る半導体
装置によれば、配線層の端部の金属蓄積部の厚さが配線
層の電流経路部の厚さよりも厚くなっていることによ
り、エレクトロマイグレーションによってコンタクト部
近傍の配線層に生じた空孔に対して、厚さの厚い金属蓄
積部から十分な量の金属原子を供給することが可能とな
るため、金属蓄積部の占有面積を小さくして配線層全体
の寸法パターンを微細化しても、エレクトロマイグレー
ション耐性の劣化を防止することができる。従って、配
線層の寸法パターンの微細化による半導体装置の高集積
化と配線層のエレクトロマイグレーション耐性の向上に
よる信頼性の向上とを同時に実現することが可能にな
る。
【００９７】また、請求項３に係る半導体装置によれ
ば、上記の請求項１に係る半導体装置において、前記配
線層が層間絶縁膜に埋め込まれており、配線層の表面と
層間絶縁膜の表面とが平坦面をなしている構成とするこ
とにより、この配線層上方に別の層間絶縁膜を介して別
の配線層を形成して多層配線構造をするのに適した構造
とすることができる。そして、このような多層配線構造
にした場合にも、上記の請求項１に係る場合と同様の効
果を奏することができる。
ば、上記の請求項１に係る半導体装置において、前記配
線層が層間絶縁膜に埋め込まれており、配線層の表面と
層間絶縁膜の表面とが平坦面をなしている構成とするこ
とにより、この配線層上方に別の層間絶縁膜を介して別
の配線層を形成して多層配線構造をするのに適した構造
とすることができる。そして、このような多層配線構造
にした場合にも、上記の請求項１に係る場合と同様の効
果を奏することができる。
【００９８】また、請求項５に係る半導体装置の製造方
法によれば、層間絶縁膜に凹みを形成した後、基体全面
に金属膜を堆積することにより、層間絶縁膜の凹み上に
形成された金属膜からなる配線層の端部の金属蓄積部の
厚さを、層間絶縁膜の平坦な部分上に形成された金属膜
からなる配線層の電流経路部の厚さよりも厚くすること
が可能となり、上記の請求項１に係る半導体装置を容易
に製造することが可能になる。また、上記の請求項５に
係る半導体装置の製造方法において、凹みが形成されて
いる層間絶縁膜上に配線層を構成する金属膜を堆積する
際に、温度４５０℃以上５５０℃以下の条件によるスパ
ッタ法又はＣＶＤ法を用いて基体全面にＡｌ膜又はＡｌ
合金膜を堆積することにより、下地の層間絶縁膜に凹み
が形成されていても、一定の流動性が生じて成膜された
Ａｌ膜又はＡｌ合金膜の表面が平坦化されるため、層間
絶縁膜の凹み上に形成されたＡｌ膜又はＡｌ合金膜を含
んでいる配線層の金属蓄積部の厚さを、層間絶縁膜の平
坦な部分上に形成されたＡｌ膜又はＡｌ合金膜を含んで
いる配線層の電流経路部の厚さよりも厚くすることが容
易に可能となる。
法によれば、層間絶縁膜に凹みを形成した後、基体全面
に金属膜を堆積することにより、層間絶縁膜の凹み上に
形成された金属膜からなる配線層の端部の金属蓄積部の
厚さを、層間絶縁膜の平坦な部分上に形成された金属膜
からなる配線層の電流経路部の厚さよりも厚くすること
が可能となり、上記の請求項１に係る半導体装置を容易
に製造することが可能になる。また、上記の請求項５に
係る半導体装置の製造方法において、凹みが形成されて
いる層間絶縁膜上に配線層を構成する金属膜を堆積する
際に、温度４５０℃以上５５０℃以下の条件によるスパ
ッタ法又はＣＶＤ法を用いて基体全面にＡｌ膜又はＡｌ
合金膜を堆積することにより、下地の層間絶縁膜に凹み
が形成されていても、一定の流動性が生じて成膜された
Ａｌ膜又はＡｌ合金膜の表面が平坦化されるため、層間
絶縁膜の凹み上に形成されたＡｌ膜又はＡｌ合金膜を含
んでいる配線層の金属蓄積部の厚さを、層間絶縁膜の平
坦な部分上に形成されたＡｌ膜又はＡｌ合金膜を含んで
いる配線層の電流経路部の厚さよりも厚くすることが容
易に可能となる。
【００９９】また、請求項１０に係る半導体装置の製造
方法によれば、配線層形成予定領域の層間絶縁膜に溝を
形成した後、基体全面に堆積した金属膜を層間絶縁膜表
面が露出するまで除去することにより、溝内の金属膜か
らなる配線層を形成するダマシン配線プロセスを用いる
と共に、この溝内の層間絶縁膜に凹みを形成しておくこ
とにより、層間絶縁膜の溝内の凹み上に形成された配線
層の金属蓄積部の厚さを、層間絶縁膜の溝内に形成され
た配線層の電流経路部の厚さよりも厚くすることが可能
となり、上記の請求項３に係る半導体装置を容易に製造
することができる。
方法によれば、配線層形成予定領域の層間絶縁膜に溝を
形成した後、基体全面に堆積した金属膜を層間絶縁膜表
面が露出するまで除去することにより、溝内の金属膜か
らなる配線層を形成するダマシン配線プロセスを用いる
と共に、この溝内の層間絶縁膜に凹みを形成しておくこ
とにより、層間絶縁膜の溝内の凹み上に形成された配線
層の金属蓄積部の厚さを、層間絶縁膜の溝内に形成され
た配線層の電流経路部の厚さよりも厚くすることが可能
となり、上記の請求項３に係る半導体装置を容易に製造
することができる。
【図１】（ａ）は本発明の第１の実施形態に係る半導体
装置を示す断面図、（ｂ）はその平面断面図である。
装置を示す断面図、（ｂ）はその平面断面図である。
【図２】図１の半導体装置の第１の製造方法を説明する
ための工程断面図（その１）である。
ための工程断面図（その１）である。
【図３】図１の半導体装置の第１の製造方法を説明する
ための工程断面図（その２）である。
ための工程断面図（その２）である。
【図４】図１の半導体装置の第１の製造方法を説明する
ための工程断面図（その３）である。
ための工程断面図（その３）である。
【図５】図１の半導体装置の第１の製造方法を説明する
ための工程断面図（その４）である。
ための工程断面図（その４）である。
【図６】図１の半導体装置の第２の製造方法を説明する
ための工程断面図（その１）である。
ための工程断面図（その１）である。
【図７】図１の半導体装置の第２の製造方法を説明する
ための工程断面図（その２）である。
ための工程断面図（その２）である。
【図８】図１の半導体装置の第２の製造方法を説明する
ための工程断面図（その３）である。
ための工程断面図（その３）である。
【図９】図１の半導体装置の第２の製造方法を説明する
ための工程断面図（その４）である。
ための工程断面図（その４）である。
【図１０】（ａ）は本発明の第２の実施形態に係る半導
体装置を示す断面図、（ｂ）はその平面断面図である。
体装置を示す断面図、（ｂ）はその平面断面図である。
【図１１】図１０の半導体装置の第１の製造方法を説明
するための工程断面図（その１）である。
するための工程断面図（その１）である。
【図１２】図１０の半導体装置の第１の製造方法を説明
するための工程断面図（その２）である。
するための工程断面図（その２）である。
【図１３】図１０の半導体装置の第１の製造方法を説明
するための工程断面図（その３）である。
するための工程断面図（その３）である。
【図１４】図１０の半導体装置の第１の製造方法を説明
するための工程断面図（その４）である。
するための工程断面図（その４）である。
【図１５】図１０の半導体装置の第１の製造方法を説明
するための工程断面図（その５）である。
するための工程断面図（その５）である。
【図１６】図１０の半導体装置の第２の製造方法を説明
するための工程断面図（その１）である。
するための工程断面図（その１）である。
【図１７】図１０の半導体装置の第２の製造方法を説明
するための工程断面図（その２）である。
するための工程断面図（その２）である。
【図１８】図１０の半導体装置の第２の製造方法を説明
するための工程断面図（その３）である。
するための工程断面図（その３）である。
【図１９】図１０の半導体装置の第２の製造方法を説明
するための工程断面図（その４）である。
するための工程断面図（その４）である。
【図２０】従来の金属蓄積部を有する配線構造の半導体
装置を示す断面図である。
装置を示す断面図である。
【図２１】図２０の半導体装置のエレクトロマイグレー
ション耐性と金属蓄積部の長さとの関係を示すグラフで
ある。
ション耐性と金属蓄積部の長さとの関係を示すグラフで
ある。
１１……Ｓｉ基板、１２……プラズマＴＥＯＳ ＳｉＯ
2 膜、１３ａ、１３ｂ、１３ｃ……第１配線層、１４…
…層間絶縁膜、１５ａ、１５ｂ……コンタクト部、１６
……第２配線層、１７……電流経路部、１８ａ、１８ｂ
……金属蓄積部、１９ａ、１９ｂ……ヴィアホール、２
０ａ、２０ｂ……凹み、２１……層間絶縁膜、２２ａ、
２２ｂ……コンタクト部、２３……第２配線層、２４…
…電流経路部、２５ａ、２５ｂ……金属蓄積部、２６…
…溝、２７ａ、２７ｂ……ヴィアホール、２８ａ、２８
ｂ……凹み、５１ａ、５１ｂ……下層配線層、５２ａ、
５２ｂ……コンタクト部、５３……上層配線層、５４…
…電流経路部、５５ａ、５５ｂ……金属蓄積部。
2 膜、１３ａ、１３ｂ、１３ｃ……第１配線層、１４…
…層間絶縁膜、１５ａ、１５ｂ……コンタクト部、１６
……第２配線層、１７……電流経路部、１８ａ、１８ｂ
……金属蓄積部、１９ａ、１９ｂ……ヴィアホール、２
０ａ、２０ｂ……凹み、２１……層間絶縁膜、２２ａ、
２２ｂ……コンタクト部、２３……第２配線層、２４…
…電流経路部、２５ａ、２５ｂ……金属蓄積部、２６…
…溝、２７ａ、２７ｂ……ヴィアホール、２８ａ、２８
ｂ……凹み、５１ａ、５１ｂ……下層配線層、５２ａ、
５２ｂ……コンタクト部、５３……上層配線層、５４…
…電流経路部、５５ａ、５５ｂ……金属蓄積部。
Claims (16)
- 【請求項１】 下部導電部と、前記下部導電部上に層間
絶縁膜を介して形成された配線層と、前記下部導電部と
前記配線層とを接続するコンタクト部とを有する半導体
装置であって、 前記配線層の前記コンタクト部との接触部における電流
経路と反対側に位置する端部に金属蓄積部を有し、 前記配線層の前記金属蓄積部の厚さが、前記コンタクト
部に対して前記金属蓄積部の反対側に位置する前記配線
層の電流経路部の厚さよりも厚くなっていることを特徴
する半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 前記下部導電部が、半導体基板表面の不純物層又は下層
配線層であることを特徴する半導体装置。 - 【請求項３】 請求項１記載の半導体装置において、 前記配線層が、前記層間絶縁膜に埋め込まれており、前
記配線層の表面と前記層間絶縁膜の表面とが平坦面をな
していることを特徴する半導体装置。 - 【請求項４】 請求項１記載の半導体装置において、 前記配線層が、アルミニウム膜又はアルミニウム合金膜
を有していることを特徴する半導体装置。 - 【請求項５】 下部導電部と、前記下部導電部上に層間
絶縁膜を介して形成された配線層と、前記下部導電部と
前記配線層とを接続するコンタクト部とを有する半導体
装置の製造方法であって、 下部導電部上に層間絶縁膜を形成する第１の工程と、 コンタクト部形成予定領域の前記層間絶縁膜に前記下部
導電部に達する開口部を形成すると共に、配線層の端部
に位置する金属蓄積部形成予定領域の前記層間絶縁膜に
凹みを形成する第２の工程と、 基体全面に金属膜を堆積する第３の工程と、 前記金属膜を所定の形状にパターニングして、前記層間
絶縁膜の前記開口部を充填する前記金属膜からなるコン
タクト部と形成すると共に、前記層間絶縁膜の前記凹み
上の前記金属膜からなる金属蓄積部及び前記層間絶縁膜
上の前記金属膜からなる電流経路部を有する前記配線層
を形成する第４の工程とを具備し、 前記層間絶縁膜の前記凹み上に形成された前記配線層の
端部の前記金属蓄積部の厚さを、前記配線層の前記電流
経路部の厚さよりも厚くすることを特徴する半導体装置
の製造方法。 - 【請求項６】 請求項５記載の半導体装置の製造方法に
おいて、 前記第２の工程が、コンタクト部形成予定領域の前記層
間絶縁膜に前記下部導電部に達する開口部を形成した
後、配線層の端部に位置する金属蓄積部形成予定領域の
前記層間絶縁膜に凹みを形成する工程であることを特徴
する半導体装置の製造方法。 - 【請求項７】 請求項５記載の半導体装置の製造方法に
おいて、 前記第２の工程が、配線層の端部に位置する金属蓄積部
形成予定領域の前記層間絶縁膜に凹みを形成した後、コ
ンタクト部形成予定領域の前記層間絶縁膜に前記下部導
電部に達する開口部を形成する工程であることを特徴す
る半導体装置の製造方法。 - 【請求項８】 請求項５記載の半導体装置の製造方法に
おいて、 前記第３の工程が、スパッタ法を用いて、温度４５０℃
以上５５０℃以下の条件により、基体全面にアルミニウ
ム膜又はアルミニウム合金膜を堆積する工程を有してい
ることを特徴する半導体装置の製造方法。 - 【請求項９】 請求項５記載の半導体装置の製造方法に
おいて、 前記第３の工程が、化学的気相成長法を用いて、基体全
面にアルミニウム膜又はアルミニウム合金膜を堆積する
工程を有していることを特徴する半導体装置の製造方
法。 - 【請求項１０】 下部導電部と、前記下部導電部上に層
間絶縁膜を介して形成された配線層と、前記下部導電部
と前記配線層とを接続するコンタクト部とを有する半導
体装置の製造方法であって、 下部導電部上に層間絶縁膜を形成する第１の工程と、 配線層形成予定領域の前記層間絶縁膜に溝を形成する第
２の工程と、 前記溝内のコンタクト部形成予定領域の前記層間絶縁膜
に前記下部導電部に達する開口部を形成すると共に、前
記溝内の配線層の端部に位置する金属蓄積部形成予定領
域の前記層間絶縁膜に凹みを形成する第３の工程と、 基体全面に金属膜を堆積する第４の工程と、 前記金属膜を前記層間絶縁膜表面が露出するまで除去し
て、前記溝内の前記開口部を充填する前記金属膜からな
るコンタクト部と形成すると共に、前記溝内の前記凹み
上の前記金属膜からなる金属蓄積部及び前記溝内の前記
金属膜からなる電流経路部を有する配線層を形成する第
５の工程とを具備し、 前記層間絶縁膜の前記溝内の前記凹み上に形成された前
記配線層の端部の前記金属蓄積部の厚さを、前記層間絶
縁膜の前記溝内に形成された前記配線層の前記電流経路
部の厚さよりも厚くすることを特徴する半導体装置の製
造方法。 - 【請求項１１】 請求項１０記載の半導体装置の製造方
法において、 前記第３の工程が、前記溝内のコンタクト部形成予定領
域の前記層間絶縁膜に前記下部導電部に達する開口部を
形成した後、前記溝内の配線層の端部に位置する金属蓄
積部形成予定領域の前記層間絶縁膜に凹みを形成する工
程であることを特徴する半導体装置の製造方法。 - 【請求項１２】 請求項１０記載の半導体装置の製造方
法において、 前記第３の工程が、前記溝内の配線層の端部に位置する
金属蓄積部形成予定領域の前記層間絶縁膜に凹みを形成
した後、前記溝内のコンタクト部形成予定領域の前記層
間絶縁膜に前記下部導電部に達する開口部を形成する工
程であることを特徴する半導体装置の製造方法。 - 【請求項１３】 請求項１０記載の半導体装置の製造方
法において、 前記第４の工程が、スパッタ法を用いて、温度４５０℃
以上５５０℃以下の条件により基体全面にアルミニウム
膜又はアルミニウム合金膜を堆積する工程を有している
ことを特徴する半導体装置の製造方法。 - 【請求項１４】 請求項１０記載の半導体装置の製造方
法において、 前記第４の工程が、化学的気相成長法を用いて、基体全
面にアルミニウム膜又はアルミニウム合金膜を堆積する
工程を有していることを特徴する半導体装置の製造方
法。 - 【請求項１５】 請求項１０記載の半導体装置の製造方
法において、 前記第５の工程が、研磨法を用いて、前記金属膜を前記
層間絶縁膜表面が露出するまで研磨し、前記溝内の前記
開口部を充填する前記金属膜からなるコンタクト部と形
成すると共に、前記溝内の前記凹み上の前記金属膜から
なる金属蓄積部及び前記溝内の前記金属膜からなる電流
経路部を有する配線層を形成する工程であることを特徴
する半導体装置の製造方法。 - 【請求項１６】 請求項１０記載の半導体装置の製造方
法において、 前記第５の工程が、エッチバック法を用いて、前記金属
膜を前記層間絶縁膜表面が露出するまでエッチングし、
前記溝内の前記開口部を充填する前記金属膜からなるコ
ンタクト部と形成すると共に、前記溝内の前記凹み上の
前記金属膜からなる金属蓄積部及び前記溝内の前記金属
膜からなる電流経路部を有する配線層を形成する工程で
あることを特徴する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3402997A JPH10233442A (ja) | 1997-02-18 | 1997-02-18 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3402997A JPH10233442A (ja) | 1997-02-18 | 1997-02-18 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10233442A true JPH10233442A (ja) | 1998-09-02 |
Family
ID=12402942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3402997A Pending JPH10233442A (ja) | 1997-02-18 | 1997-02-18 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10233442A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7067919B2 (en) | 2001-12-21 | 2006-06-27 | Fujitsu Limited | Semiconductor device |
| US7247553B2 (en) | 2002-05-09 | 2007-07-24 | Renesas Technology Corp. | Method of manufacturing a semiconductor device |
-
1997
- 1997-02-18 JP JP3402997A patent/JPH10233442A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7067919B2 (en) | 2001-12-21 | 2006-06-27 | Fujitsu Limited | Semiconductor device |
| US7173337B2 (en) | 2001-12-21 | 2007-02-06 | Fujitsu Limited | Semiconductor device manufactured by the damascene process having improved stress migration resistance |
| US7247553B2 (en) | 2002-05-09 | 2007-07-24 | Renesas Technology Corp. | Method of manufacturing a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7553756B2 (en) | Process for producing semiconductor integrated circuit device | |
| US6951809B2 (en) | Method for manufacturing semiconductor device | |
| US8034710B2 (en) | Bilayer metal capping layer for interconnect applications | |
| CN101390204B (zh) | 用于金属集成的新颖结构和方法 | |
| US7671470B2 (en) | Enhanced mechanical strength via contacts | |
| US7867895B2 (en) | Method of fabricating improved interconnect structure with a via gouging feature absent profile damage to the interconnect dielectric | |
| US7514354B2 (en) | Methods for forming damascene wiring structures having line and plug conductors formed from different materials | |
| US7241696B2 (en) | Method for depositing a metal layer on a semiconductor interconnect structure having a capping layer | |
| US20080128907A1 (en) | Semiconductor structure with liner | |
| US6130157A (en) | Method to form an encapsulation layer over copper interconnects | |
| JP2011014904A (ja) | ビアがガウジングされた相互接続構造体及びその製造方法 | |
| JP2001516153A (ja) | Ｃｖｄバリア層を有するボーダーレスバイア | |
| JP2000150647A (ja) | 配線構造およびその製造方法 | |
| US8889546B2 (en) | Discontinuous/non-uniform metal cap structure and process for interconnect integration | |
| JPH11135506A (ja) | 半導体装置の製造方法 | |
| JP2009026989A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20090093115A1 (en) | Method for forming metal line of semiconductor device by annealing aluminum and copper layers together | |
| JP2002299436A (ja) | 半導体装置およびその製造方法 | |
| US6545358B2 (en) | Integrated circuits having plugs in conductive layers therein and related methods | |
| US5948705A (en) | Method of forming interconnection line | |
| JP2002064139A (ja) | 半導体装置の製造方法 | |
| JPH10284598A (ja) | 半導体装置の多層配線構造 | |
| JP2000323568A (ja) | 半導体装置およびその製造方法 | |
| JP2004356315A (ja) | 半導体装置及びその製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20041028 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070821 |