JPH10233687A - 信号伝送装置 - Google Patents
信号伝送装置Info
- Publication number
- JPH10233687A JPH10233687A JP3674997A JP3674997A JPH10233687A JP H10233687 A JPH10233687 A JP H10233687A JP 3674997 A JP3674997 A JP 3674997A JP 3674997 A JP3674997 A JP 3674997A JP H10233687 A JPH10233687 A JP H10233687A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital signal
- transmission
- clock
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【課題】 信号伝送装置全体の構成を簡易にし、経済性
を向上させる。 【解決手段】 送信装置１４側では、複数系統のアナロ
グ信号Ａ１、Ａ２をΔΣ変調回路１１にてそれぞれ１ビ
ットデジタル信号Ｄ１１、Ｄ１２に変換し、多重回路１
３にて同期信号用のクロックＣ１１と時分割多重して送
信する。受信装置２７側では、受信した多重化デジタル
信号Ｄ２１から同期信号検出回路２１にて検出した上記
同期信号に基づき、多重化デジタル信号Ｄ２１を、上記
各系統に応じたタイミングで１ビット復調回路２５にて
それぞれ復調する。復調された各信号をローパスフィル
タ２６でアナログ信号Ａ１１、Ａ１２に変換する。
を向上させる。 【解決手段】 送信装置１４側では、複数系統のアナロ
グ信号Ａ１、Ａ２をΔΣ変調回路１１にてそれぞれ１ビ
ットデジタル信号Ｄ１１、Ｄ１２に変換し、多重回路１
３にて同期信号用のクロックＣ１１と時分割多重して送
信する。受信装置２７側では、受信した多重化デジタル
信号Ｄ２１から同期信号検出回路２１にて検出した上記
同期信号に基づき、多重化デジタル信号Ｄ２１を、上記
各系統に応じたタイミングで１ビット復調回路２５にて
それぞれ復調する。復調された各信号をローパスフィル
タ２６でアナログ信号Ａ１１、Ａ１２に変換する。
Description
【０００１】
【発明の属する技術分野】本発明は、デルタシグマ変調
等によって得られる１ビット符号化方式によるデジタル
信号を、効率的に伝送する信号伝送装置に関するもので
ある。
等によって得られる１ビット符号化方式によるデジタル
信号を、効率的に伝送する信号伝送装置に関するもので
ある。
【０００２】
【従来の技術】従来より、デジタル機器間でデジタル信
号を伝送する際には、様々な伝送方法が用いられてい
る。広く使われている伝送方法としては、例えば、各系
統のデジタル信号を、それぞれ別の伝送系で伝送するパ
ラレル伝送方法や、１つの伝送系を時分割することによ
り複数系統のデジタル信号を伝送するシリアル伝送方法
が挙げられる。
号を伝送する際には、様々な伝送方法が用いられてい
る。広く使われている伝送方法としては、例えば、各系
統のデジタル信号を、それぞれ別の伝送系で伝送するパ
ラレル伝送方法や、１つの伝送系を時分割することによ
り複数系統のデジタル信号を伝送するシリアル伝送方法
が挙げられる。
【０００３】前記シリアル伝送方法は、１つの伝送系を
時分割し、分割された時間毎に対応する系統のデジタル
信号を伝送する方法である。この方法においては、伝送
系を伝送されるデジタル信号がどの系統のデジタル信号
に対応しているかを受信部が判断する必要があり、その
ための特別なフォーマットを行う。そのため、送信部お
よび受信部における処理が複雑になる。さらに、当該判
断に必要な情報を前記伝送系で伝送する場合は、該情報
とデジタル信号とを区別する必要があるため、送信部お
よび受信部における処理が更に複雑になる。
時分割し、分割された時間毎に対応する系統のデジタル
信号を伝送する方法である。この方法においては、伝送
系を伝送されるデジタル信号がどの系統のデジタル信号
に対応しているかを受信部が判断する必要があり、その
ための特別なフォーマットを行う。そのため、送信部お
よび受信部における処理が複雑になる。さらに、当該判
断に必要な情報を前記伝送系で伝送する場合は、該情報
とデジタル信号とを区別する必要があるため、送信部お
よび受信部における処理が更に複雑になる。
【０００４】したがって、送信部および受信部の構成を
簡略化したい場合には、各系統のデジタル信号にそれぞ
れ専用の伝送系を割り当て、そのまま伝送するパラレル
伝送方法が用いられることが多い。また、複数系統のデ
ジタル信号を数ビットに符号化したそのビット数分の伝
送系でパラレルに伝送するデジタル信号伝送方法も行わ
れている。
簡略化したい場合には、各系統のデジタル信号にそれぞ
れ専用の伝送系を割り当て、そのまま伝送するパラレル
伝送方法が用いられることが多い。また、複数系統のデ
ジタル信号を数ビットに符号化したそのビット数分の伝
送系でパラレルに伝送するデジタル信号伝送方法も行わ
れている。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
パラレル伝送方法によるデジタル信号伝送方法において
は、デジタル信号の系統の数だけの伝送系、あるいは、
符号化したビット数分の伝送系を必要とする。さらに、
各系統のデジタル信号がデータクロックに同期している
場合には、当該データクロックを別の伝送系で伝送する
必要がある。したがって、伝送系の数を減らすことが困
難である。各伝送系は、送信部、受信部、および伝送線
などを備えているため、このような伝送系の増加は、伝
送手段全体の構成の複雑化や大型化を招来するという問
題点を有している。
パラレル伝送方法によるデジタル信号伝送方法において
は、デジタル信号の系統の数だけの伝送系、あるいは、
符号化したビット数分の伝送系を必要とする。さらに、
各系統のデジタル信号がデータクロックに同期している
場合には、当該データクロックを別の伝送系で伝送する
必要がある。したがって、伝送系の数を減らすことが困
難である。各伝送系は、送信部、受信部、および伝送線
などを備えているため、このような伝送系の増加は、伝
送手段全体の構成の複雑化や大型化を招来するという問
題点を有している。
【０００６】一方、シリアル伝送系においては、時分割
されたデジタル信号がそれぞれどの系統のデジタル信号
かを受信部で判断するために、該デジタル信号に対して
特別なフォーマットを行う必要があり、送信部および受
信部の構成が複雑になるという問題点を有している。
されたデジタル信号がそれぞれどの系統のデジタル信号
かを受信部で判断するために、該デジタル信号に対して
特別なフォーマットを行う必要があり、送信部および受
信部の構成が複雑になるという問題点を有している。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
め、請求項１記載の信号伝送装置は、複数系統のデジタ
ル信号を送受信する信号伝送装置において、送信側で
は、複数系統の入力信号を１ビットデジタル信号に変換
する信号変換部と、同期信号を生成する同期信号生成部
と、上記１ビットデジタル信号と上記同期信号とを、１
系統の伝送用デジタル信号に多重して送信する多重部と
を有し、受信側では、受信した上記伝送用デジタル信号
から上記同期信号を検出する同期信号検出部と、上記同
期信号から、上記伝送用デジタル信号に同期したクロッ
クを生成するクロック生成部と、上記クロックに基づ
き、上記伝送用デジタル信号を、上記入力信号の各系統
に応じたタイミングでそれぞれ復調する１ビット復調部
とを有することを特徴としている。
め、請求項１記載の信号伝送装置は、複数系統のデジタ
ル信号を送受信する信号伝送装置において、送信側で
は、複数系統の入力信号を１ビットデジタル信号に変換
する信号変換部と、同期信号を生成する同期信号生成部
と、上記１ビットデジタル信号と上記同期信号とを、１
系統の伝送用デジタル信号に多重して送信する多重部と
を有し、受信側では、受信した上記伝送用デジタル信号
から上記同期信号を検出する同期信号検出部と、上記同
期信号から、上記伝送用デジタル信号に同期したクロッ
クを生成するクロック生成部と、上記クロックに基づ
き、上記伝送用デジタル信号を、上記入力信号の各系統
に応じたタイミングでそれぞれ復調する１ビット復調部
とを有することを特徴としている。
【０００８】上記の構成により、送信側に、複数系統の
アナログ信号が入力された場合、ΔΣ変調回路のような
信号変換部により、それぞれ１ビットデジタル信号に変
換される。そして、その複数系統の１ビットデジタル信
号は、簡易な回路で生成される同期信号と時分割多重さ
れて、１系統の伝送用デジタル信号として送信される。
アナログ信号が入力された場合、ΔΣ変調回路のような
信号変換部により、それぞれ１ビットデジタル信号に変
換される。そして、その複数系統の１ビットデジタル信
号は、簡易な回路で生成される同期信号と時分割多重さ
れて、１系統の伝送用デジタル信号として送信される。
【０００９】受信側では、上記伝送用デジタル信号から
上記同期信号を簡易な回路で検出し、検出した上記同期
信号に基づき、上記伝送用デジタル信号を、上記各系統
に応じたタイミングでそれぞれ復調する。
上記同期信号を簡易な回路で検出し、検出した上記同期
信号に基づき、上記伝送用デジタル信号を、上記各系統
に応じたタイミングでそれぞれ復調する。
【００１０】すなわち例えば、上記同期信号をもとに、
伝送用デジタル信号に同期するとともに伝送用デジタル
信号と同一の周波数を持つデータクロックを生成する。
そして、そのデータクロックの整数倍の周波数の高速ク
ロックを生成する。この高速クロックに基づき、上記伝
送用デジタル信号を、上記各系統に応じたタイミングで
それぞれ復調する。
伝送用デジタル信号に同期するとともに伝送用デジタル
信号と同一の周波数を持つデータクロックを生成する。
そして、そのデータクロックの整数倍の周波数の高速ク
ロックを生成する。この高速クロックに基づき、上記伝
送用デジタル信号を、上記各系統に応じたタイミングで
それぞれ復調する。
【００１１】復調された信号をローパスフィルタでアナ
ログ信号に変換することにより、受信側でアナログ出力
信号が取り出せる。
ログ信号に変換することにより、受信側でアナログ出力
信号が取り出せる。
【００１２】送信側に、複数系統のマルチビットのデジ
タル信号が入力された場合にも同様に、上記信号変換部
によりそれぞれ１ビットデジタル信号に変換される。
タル信号が入力された場合にも同様に、上記信号変換部
によりそれぞれ１ビットデジタル信号に変換される。
【００１３】そのため、従来のパラレル伝送方法による
デジタル信号伝送方法と異なり、伝送系は１系統でよ
く、デジタル信号の系統の数だけの伝送系あるいは符号
化したビット数分の伝送系が不要である。また、データ
クロックを別の伝送系で伝送する必要もない。したがっ
て、伝送系の数を減らすことが可能である。各伝送系
は、送信部、受信部、および伝送線などを備えているた
め、このような伝送系の増加を抑制することにより、伝
送手段全体の構成を簡素化し、大型化を防止することが
できる。
デジタル信号伝送方法と異なり、伝送系は１系統でよ
く、デジタル信号の系統の数だけの伝送系あるいは符号
化したビット数分の伝送系が不要である。また、データ
クロックを別の伝送系で伝送する必要もない。したがっ
て、伝送系の数を減らすことが可能である。各伝送系
は、送信部、受信部、および伝送線などを備えているた
め、このような伝送系の増加を抑制することにより、伝
送手段全体の構成を簡素化し、大型化を防止することが
できる。
【００１４】一方、従来のシリアル伝送系と異なり、時
分割されたデジタル信号がそれぞれどの系統のデジタル
信号かを受信側で判断するうえで、そのデジタル信号に
対して特別なフォーマットを行う必要がなく、簡易な構
成で送受信ができる。
分割されたデジタル信号がそれぞれどの系統のデジタル
信号かを受信側で判断するうえで、そのデジタル信号に
対して特別なフォーマットを行う必要がなく、簡易な構
成で送受信ができる。
【００１５】したがって、１系統のデジタル信号を用い
て、しかも簡易な回路構成で複数系統の信号を伝送する
ことができる。それゆえ、信号伝送装置全体の構成を簡
易にし、経済性を向上させることができる。
て、しかも簡易な回路構成で複数系統の信号を伝送する
ことができる。それゆえ、信号伝送装置全体の構成を簡
易にし、経済性を向上させることができる。
【００１６】請求項２記載の信号伝送装置は、請求項１
の構成に加えて、受信側で、受信した上記伝送用デジタ
ル信号から上記入力信号の各系統のデジタル信号を分離
せずに、上記伝送用デジタル信号がそのまま入力される
ローパスフィルタを有することを特徴としている。
の構成に加えて、受信側で、受信した上記伝送用デジタ
ル信号から上記入力信号の各系統のデジタル信号を分離
せずに、上記伝送用デジタル信号がそのまま入力される
ローパスフィルタを有することを特徴としている。
【００１７】上記の構成により、上記伝送用デジタル信
号に上記ローパスフィルタを通過させると、同期信号は
“Ｌ”の区間と“Ｈ”の区間とが同じであるため、０ボ
ルトの電位を持つものとされる。したがって、同期信号
以外の１ビットデジタル信号と平均化される。それゆ
え、モノラル信号の出力を得ることができる。
号に上記ローパスフィルタを通過させると、同期信号は
“Ｌ”の区間と“Ｈ”の区間とが同じであるため、０ボ
ルトの電位を持つものとされる。したがって、同期信号
以外の１ビットデジタル信号と平均化される。それゆ
え、モノラル信号の出力を得ることができる。
【００１８】
【発明の実施の形態】本発明の実施の一形態について図
１および図２に基づいて説明すれば、以下の通りであ
る。ここでは２系統のアナログ信号を伝送する。本実施
の形態に係る信号伝送装置は、図１に示すように、送信
装置１４および受信装置２７を有している。
１および図２に基づいて説明すれば、以下の通りであ
る。ここでは２系統のアナログ信号を伝送する。本実施
の形態に係る信号伝送装置は、図１に示すように、送信
装置１４および受信装置２７を有している。
【００１９】送信装置１４は、ΔΣ（デルタシグマ）変
調回路（信号変換部）１１、同期信号生成回路（同期信
号生成部）１２および多重回路（多重部）１３を有す
る。ΔΣ変調回路１１は、アナログ信号を１ビットデジ
タル信号に変換して出力するものである。同期信号生成
回路１２はこの１ビットデジタル信号のデータクロック
の３倍のクロックＣ１１を生成するものである。多重回
路１３は、１ビットデジタル信号とクロックＣ１１とを
多重するものである。
調回路（信号変換部）１１、同期信号生成回路（同期信
号生成部）１２および多重回路（多重部）１３を有す
る。ΔΣ変調回路１１は、アナログ信号を１ビットデジ
タル信号に変換して出力するものである。同期信号生成
回路１２はこの１ビットデジタル信号のデータクロック
の３倍のクロックＣ１１を生成するものである。多重回
路１３は、１ビットデジタル信号とクロックＣ１１とを
多重するものである。
【００２０】受信装置２７は、同期信号検出回路（同期
信号検出部）２１、ＰＬＬ回路（クロック生成部）２
４、１ビット復調回路（１ビット復調部）２５、ローパ
スフィルタ２６を有する。同期信号検出回路２１は、入
力信号から後述のように同期信号を検出するものであ
る。ＰＬＬ回路２４は、入力されるクロックの整数倍
（ここでは８倍）の高速なクロックＣ２２を発振させる
ＰＬＬ発振部２２と、入力されるクロックＣ２２の立ち
下がりでカウントするカウンタ２３とを有し、カウンタ
２３からクロックＣ２４を出力するものである。１ビッ
ト復調回路２５は、入力されるクロックＣ２４の立ち上
がりまたは立ち下がりで入力デジタル信号から１ビット
デジタル信号を復調して出力するものである。
信号検出部）２１、ＰＬＬ回路（クロック生成部）２
４、１ビット復調回路（１ビット復調部）２５、ローパ
スフィルタ２６を有する。同期信号検出回路２１は、入
力信号から後述のように同期信号を検出するものであ
る。ＰＬＬ回路２４は、入力されるクロックの整数倍
（ここでは８倍）の高速なクロックＣ２２を発振させる
ＰＬＬ発振部２２と、入力されるクロックＣ２２の立ち
下がりでカウントするカウンタ２３とを有し、カウンタ
２３からクロックＣ２４を出力するものである。１ビッ
ト復調回路２５は、入力されるクロックＣ２４の立ち上
がりまたは立ち下がりで入力デジタル信号から１ビット
デジタル信号を復調して出力するものである。
【００２１】まず、送信装置１４に、２系統のアナログ
信号すなわちＡ１、Ａ２をそれぞれ入力する。すると、
アナログ信号がΔΣ変調回路１１で１ビットデジタル信
号Ｄ１１、Ｄ１２に変換され、多重回路１３に入力され
る。ここで、伝送後に受信装置２７で１ビットデジタル
信号Ｄ１１、Ｄ１２が入れ代わって出力されることのな
いように、同期信号生成回路１２で、１ビットデジタル
信号のデータクロックの３倍のクロックＣ１１を生成
し、多重回路１３で１ビットデジタル信号Ｄ１１、Ｄ１
２と多重されることによって、同期信号となる。このよ
うにして、多重化デジタル信号Ｄ２１（伝送用デジタル
信号）を得る。
信号すなわちＡ１、Ａ２をそれぞれ入力する。すると、
アナログ信号がΔΣ変調回路１１で１ビットデジタル信
号Ｄ１１、Ｄ１２に変換され、多重回路１３に入力され
る。ここで、伝送後に受信装置２７で１ビットデジタル
信号Ｄ１１、Ｄ１２が入れ代わって出力されることのな
いように、同期信号生成回路１２で、１ビットデジタル
信号のデータクロックの３倍のクロックＣ１１を生成
し、多重回路１３で１ビットデジタル信号Ｄ１１、Ｄ１
２と多重されることによって、同期信号となる。このよ
うにして、多重化デジタル信号Ｄ２１（伝送用デジタル
信号）を得る。
【００２２】多重化デジタル信号Ｄ２１は、受信装置２
７に入力され、同期信号検出回路２１で、最小“Ｈ”区
間、つまり同期信号の“Ｈ”区間を検出して、同期信号
の立ち下がり毎に異なる２値をとる、クロックＣ２１を
生成する。
７に入力され、同期信号検出回路２１で、最小“Ｈ”区
間、つまり同期信号の“Ｈ”区間を検出して、同期信号
の立ち下がり毎に異なる２値をとる、クロックＣ２１を
生成する。
【００２３】ＰＬＬ回路２４は、ＰＬＬ発振部２２によ
りクロックＣ２１の８倍のクロックＣ２２を発振させ
る。そして、入力クロックの立ち下がりでカウントする
カウンタ２３でクロックＣ２４を得る。このクロックＣ
２４と多重化デジタル信号Ｄ２１とを１ビット復調回路
２５に入力し、クロックＣ２４の立ち上がりで多重化デ
ジタル信号Ｄ２１を読み取り、１ビットデジタル信号Ｄ
１１’を出力する。出力されたＤ１１’をクロックＣ２
４の立ち下がりでもう一度読み取り、１ビットデジタル
信号Ｄ１１”を出力する。
りクロックＣ２１の８倍のクロックＣ２２を発振させ
る。そして、入力クロックの立ち下がりでカウントする
カウンタ２３でクロックＣ２４を得る。このクロックＣ
２４と多重化デジタル信号Ｄ２１とを１ビット復調回路
２５に入力し、クロックＣ２４の立ち上がりで多重化デ
ジタル信号Ｄ２１を読み取り、１ビットデジタル信号Ｄ
１１’を出力する。出力されたＤ１１’をクロックＣ２
４の立ち下がりでもう一度読み取り、１ビットデジタル
信号Ｄ１１”を出力する。
【００２４】また、多重化デジタル信号Ｄ２１を、クロ
ックＣ２４の立ち下がりで読み取り、１ビットデジタル
信号Ｄ１２”を出力する。
ックＣ２４の立ち下がりで読み取り、１ビットデジタル
信号Ｄ１２”を出力する。
【００２５】したがって、前記１ビット復調回路２５に
よって、送信装置１４のΔΣ変調回路１１の出力Ｄ１
１、Ｄ１２とほぼ同等の１ビットデジタル信号Ｄ１
１”、Ｄ１２”を復調することができる。
よって、送信装置１４のΔΣ変調回路１１の出力Ｄ１
１、Ｄ１２とほぼ同等の１ビットデジタル信号Ｄ１
１”、Ｄ１２”を復調することができる。
【００２６】そして、１ビット復調回路２５によって得
られる１ビットデジタル信号Ｄ１１”、Ｄ１２”を、ロ
ーパスフィルタ２６に通過させ、アナログ信号Ａ１１、
Ａ１２を復調する。
られる１ビットデジタル信号Ｄ１１”、Ｄ１２”を、ロ
ーパスフィルタ２６に通過させ、アナログ信号Ａ１１、
Ａ１２を復調する。
【００２７】本発明の伝送信号として扱う多重化デジタ
ル信号Ｄ２１は、そのままローパスフィルタ２６に入力
すると、同期信号は“Ｌ”の区間と“Ｈ”の区間とが同
じであるため、０ボルトの電位を持つものとされ、同期
信号以外の１ビットデジタル信号と平均化されて、モノ
ラル信号として出力される（ａ２１）。
ル信号Ｄ２１は、そのままローパスフィルタ２６に入力
すると、同期信号は“Ｌ”の区間と“Ｈ”の区間とが同
じであるため、０ボルトの電位を持つものとされ、同期
信号以外の１ビットデジタル信号と平均化されて、モノ
ラル信号として出力される（ａ２１）。
【００２８】なお、特開平６−６６１３８号公報、特開
平６−８５６８３号公報に開示された技術はいずれも１
ビット信号の多重の方法について述べているが、伝送後
の処理方法については述べていない。本発明は、多重し
て伝送した後に、どの系統の入力信号（例えば、ステレ
オオーディオ信号Ｌｃｈ、Ｒｃｈ）かを判断し、復調す
る際に、この判断が簡易な回路でできるようにするた
め、同期信号を以上述べたように多重している。
平６−８５６８３号公報に開示された技術はいずれも１
ビット信号の多重の方法について述べているが、伝送後
の処理方法については述べていない。本発明は、多重し
て伝送した後に、どの系統の入力信号（例えば、ステレ
オオーディオ信号Ｌｃｈ、Ｒｃｈ）かを判断し、復調す
る際に、この判断が簡易な回路でできるようにするた
め、同期信号を以上述べたように多重している。
【００２９】
【発明の効果】以上のように、本発明の請求項１記載の
信号伝送装置は、複数系統のデジタル信号を送受信する
信号伝送装置において、送信側では、複数系統の入力信
号を１ビットデジタル信号に変換する信号変換部と、同
期信号を生成する同期信号生成部と、上記１ビットデジ
タル信号と上記同期信号とを、１系統の伝送用デジタル
信号に多重して送信する多重部とを有し、受信側では、
受信した上記伝送用デジタル信号から上記同期信号を検
出する同期信号検出部と、上記同期信号から、上記伝送
用デジタル信号に同期したクロックを生成するクロック
生成部と、上記クロックに基づき、上記伝送用デジタル
信号を、上記入力信号の各系統に応じたタイミングでそ
れぞれ復調する１ビット復調部とを有する構成である。
信号伝送装置は、複数系統のデジタル信号を送受信する
信号伝送装置において、送信側では、複数系統の入力信
号を１ビットデジタル信号に変換する信号変換部と、同
期信号を生成する同期信号生成部と、上記１ビットデジ
タル信号と上記同期信号とを、１系統の伝送用デジタル
信号に多重して送信する多重部とを有し、受信側では、
受信した上記伝送用デジタル信号から上記同期信号を検
出する同期信号検出部と、上記同期信号から、上記伝送
用デジタル信号に同期したクロックを生成するクロック
生成部と、上記クロックに基づき、上記伝送用デジタル
信号を、上記入力信号の各系統に応じたタイミングでそ
れぞれ復調する１ビット復調部とを有する構成である。
【００３０】それゆえ、信号伝送装置全体の構成を簡易
にし、経済性を向上させることができるという効果を奏
する。
にし、経済性を向上させることができるという効果を奏
する。
【００３１】本発明の請求項２記載の信号伝送装置は、
請求項１の構成に加えて、受信側で、受信した上記伝送
用デジタル信号から上記入力信号の各系統のデジタル信
号を分離せずに、上記伝送用デジタル信号がそのまま入
力されるローパスフィルタを有する構成である。
請求項１の構成に加えて、受信側で、受信した上記伝送
用デジタル信号から上記入力信号の各系統のデジタル信
号を分離せずに、上記伝送用デジタル信号がそのまま入
力されるローパスフィルタを有する構成である。
【００３２】それゆえ、請求項１の構成による効果に加
えて、モノラル信号の出力を得ることができるという効
果を奏する。
えて、モノラル信号の出力を得ることができるという効
果を奏する。
【図１】本発明に係る信号伝送装置の一構成例を示すブ
ロック図である。
ロック図である。
【図２】図１の構成で扱われる信号のタイミング図であ
る。
る。
１１ ΔΣ変調回路（信号変換部） １２ 同期信号生成回路（同期信号生成部） １３ 多重回路（多重部） １４ 送信装置 ２１ 同期信号検出回路（同期信号検出部） ２２ ＰＬＬ発振部 ２３ カウンタ ２４ ＰＬＬ回路（クロック生成部） ２５ １ビット復調回路（１ビット復調部） ２６ ローパスフィルタ ２７ 受信装置 Ａ１、Ａ２、Ａ１１、Ａ１２、ａ２１ アナログ信号 Ｃ１１、Ｃ２１、Ｃ２２、Ｃ２４ クロック Ｄ１１、Ｄ１２、Ｄ１１”、Ｄ１１’、Ｄ１２” １
ビットデジタル信号 Ｄ２１ 多重化デジタル信号（伝送用デジタル信号）
ビットデジタル信号 Ｄ２１ 多重化デジタル信号（伝送用デジタル信号）
Claims (2)
- 【請求項１】複数系統のデジタル信号を送受信する信号
伝送装置において、 送信側では、複数系統の入力信号を１ビットデジタル信
号に変換する信号変換部と、 同期信号を生成する同期信号生成部と、 上記１ビットデジタル信号と上記同期信号とを、１系統
の伝送用デジタル信号に多重して送信する多重部とを有
し、 受信側では、受信した上記伝送用デジタル信号から上記
同期信号を検出する同期信号検出部と、 上記同期信号から、上記伝送用デジタル信号に同期した
クロックを生成するクロック生成部と、 上記クロックに基づき、上記伝送用デジタル信号を、上
記入力信号の各系統に応じたタイミングでそれぞれ復調
する１ビット復調部とを有することを特徴とする信号伝
送装置。 - 【請求項２】受信側で、受信した上記伝送用デジタル信
号から上記入力信号の各系統のデジタル信号を分離せず
に、上記伝送用デジタル信号がそのまま入力されるロー
パスフィルタを有することを特徴とする請求項１記載の
信号伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03674997A JP3399768B2 (ja) | 1997-02-20 | 1997-02-20 | 信号伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03674997A JP3399768B2 (ja) | 1997-02-20 | 1997-02-20 | 信号伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10233687A true JPH10233687A (ja) | 1998-09-02 |
| JP3399768B2 JP3399768B2 (ja) | 2003-04-21 |
Family
ID=12478391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03674997A Expired - Fee Related JP3399768B2 (ja) | 1997-02-20 | 1997-02-20 | 信号伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3399768B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002007321A1 (fr) * | 2000-07-19 | 2002-01-24 | Sony Corporation | Appareil et procede de codage de signal numerique, appareil et procede de decodage de signal numerique, systeme d'emission de signal numerique |
| WO2002047296A1 (fr) * | 2000-12-07 | 2002-06-13 | Sakai, Yasue | Filtre analogique |
| WO2003069783A1 (fr) * | 2002-02-14 | 2003-08-21 | Sharp Kabushiki Kaisha | Appareil de reception, systeme de communication utilisant ledit appareil de reception et systeme de conversion de vitesse d'echantillonnage |
| US7085799B2 (en) | 2000-12-07 | 2006-08-01 | Yasue Sakai | Analog filter suitable for smoothing a ΔΣ-modulated signal |
| US7528755B2 (en) | 2007-09-06 | 2009-05-05 | Infineon Technologies Ag | Sigma-delta modulator for operating sensors |
| JP2010273307A (ja) * | 2009-05-25 | 2010-12-02 | Canon Inc | 信号伝送装置 |
| US11329743B2 (en) | 2019-05-23 | 2022-05-10 | Asahi Kasei Microdevices Corporation | Transmission system, transmitting apparatus, receiving apparatus, and program |
-
1997
- 1997-02-20 JP JP03674997A patent/JP3399768B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002007321A1 (fr) * | 2000-07-19 | 2002-01-24 | Sony Corporation | Appareil et procede de codage de signal numerique, appareil et procede de decodage de signal numerique, systeme d'emission de signal numerique |
| EP1304809A4 (en) * | 2000-07-19 | 2004-08-18 | Sony Corp | METHOD AND DEVICE FOR CODING AND DECODING A DIGITAL SIGNAL, AND DIGITAL TRANSMISSION SYSTEM |
| US7113118B2 (en) | 2000-07-19 | 2006-09-26 | Sony Corporation | Digital signal encoding apparatus and method, digital signal decoding apparatus and method, and digital signal transmission system |
| KR100780268B1 (ko) * | 2000-07-19 | 2007-11-28 | 소니 가부시끼 가이샤 | 디지털신호 부호화장치 및 방법, 디지털신호 복호장치 및방법과 디지털신호 전송시스템 |
| WO2002047296A1 (fr) * | 2000-12-07 | 2002-06-13 | Sakai, Yasue | Filtre analogique |
| US7085799B2 (en) | 2000-12-07 | 2006-08-01 | Yasue Sakai | Analog filter suitable for smoothing a ΔΣ-modulated signal |
| KR100789892B1 (ko) * | 2000-12-07 | 2007-12-28 | 고야나기 야스에 | 아날로그 필터 |
| WO2003069783A1 (fr) * | 2002-02-14 | 2003-08-21 | Sharp Kabushiki Kaisha | Appareil de reception, systeme de communication utilisant ledit appareil de reception et systeme de conversion de vitesse d'echantillonnage |
| US7528755B2 (en) | 2007-09-06 | 2009-05-05 | Infineon Technologies Ag | Sigma-delta modulator for operating sensors |
| JP2010273307A (ja) * | 2009-05-25 | 2010-12-02 | Canon Inc | 信号伝送装置 |
| US8670490B2 (en) | 2009-05-25 | 2014-03-11 | Canon Kabushiki Kaisha | Signal transmission apparatus |
| US11329743B2 (en) | 2019-05-23 | 2022-05-10 | Asahi Kasei Microdevices Corporation | Transmission system, transmitting apparatus, receiving apparatus, and program |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3399768B2 (ja) | 2003-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08205105A (ja) | ディジタル信号伝送システム | |
| JP3399768B2 (ja) | 信号伝送装置 | |
| JP2001197049A (ja) | クロック再生回路及びこれを用いた光信号受信器 | |
| EP0677815B1 (en) | Radio-card communications system | |
| KR100558899B1 (ko) | 오디오 및 데이터 다중화된 무선 오디오 시스템 | |
| JPH027229B2 (ja) | ||
| CN100394786C (zh) | 音频信号延迟装置和方法 | |
| JPH0235498B2 (ja) | ||
| JPH08154084A (ja) | ディジタル送受信方法とその装置 | |
| JPH0758721A (ja) | 多重伝送方式 | |
| JP2848229B2 (ja) | 受信回路 | |
| JP7416753B2 (ja) | 復調回路、復調方法、送信装置 | |
| JPS63136835A (ja) | 同時送受話装置 | |
| JPH05344091A (ja) | デジタルデータ伝送システム | |
| JPH11513851A (ja) | Ｆｍデータ放送用システムおよびそのデータ信号処理方法 | |
| JPH0522638A (ja) | Ｓｔｌ装置 | |
| JP2005311847A (ja) | データ通信方法、データ送信装置およびデータ受信装置、ならびにデータ送信プログラム | |
| EP1732280A1 (en) | Network system | |
| JPH02112342A (ja) | フレーム重畳クロック分配装置 | |
| JPH07177103A (ja) | オーディオ信号処理装置 | |
| JPH0750691A (ja) | データ通信方法およびデータ通信装置 | |
| JPH05176307A (ja) | 映像信号送受信装置 | |
| JPH0629945A (ja) | データ送信装置とデータ受信装置 | |
| JPH0537514A (ja) | ２進ベースバンド伝送装置 | |
| JPH0394547A (ja) | 同期検出システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100221 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110221 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120221 |
|
| LAPS | Cancellation because of no payment of annual fees |