JPH10233981A - ディスプレイ装置及びディスプレイ走査方法 - Google Patents
ディスプレイ装置及びディスプレイ走査方法Info
- Publication number
- JPH10233981A JPH10233981A JP9092695A JP9269597A JPH10233981A JP H10233981 A JPH10233981 A JP H10233981A JP 9092695 A JP9092695 A JP 9092695A JP 9269597 A JP9269597 A JP 9269597A JP H10233981 A JPH10233981 A JP H10233981A
- Authority
- JP
- Japan
- Prior art keywords
- row
- field
- voltage
- selection
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0205—Simultaneous scanning of several lines in flat panels
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】 従来の走査方法で薄膜トランジスタ液晶ディ
スプレイを走査すると、アレイ内の寄生その他のキャパ
シタンスに起因して画素の輝度に揺らぎが発生する。 【解決手段】 本発明の方法は、寄生キャパシタンスに
起因するディスプレイの望ましくない輝度の揺らぎを排
除する薄膜トランジスタ液晶ディスプレイの走査方法を
提供する。本方法は、ディスプレイの複数の行を同時に
走査して画素の輝度の揺らぎを排除する。
スプレイを走査すると、アレイ内の寄生その他のキャパ
シタンスに起因して画素の輝度に揺らぎが発生する。 【解決手段】 本発明の方法は、寄生キャパシタンスに
起因するディスプレイの望ましくない輝度の揺らぎを排
除する薄膜トランジスタ液晶ディスプレイの走査方法を
提供する。本方法は、ディスプレイの複数の行を同時に
走査して画素の輝度の揺らぎを排除する。
Description
【０００１】
【発明の属する技術分野】本発明は、高密度テレビジョ
ンシステムのための薄膜トランジスタ液晶ディスプレイ
に関する。薄膜トランジスタ液晶内の寄生その他のキャ
パシタンスは、従来の方法で走査した時にディスプレイ
の輝度に揺らぎをもたらす。本発明は、輝度の揺らぎを
排除するようにディスプレイを走査する方法にも関す
る。
ンシステムのための薄膜トランジスタ液晶ディスプレイ
に関する。薄膜トランジスタ液晶内の寄生その他のキャ
パシタンスは、従来の方法で走査した時にディスプレイ
の輝度に揺らぎをもたらす。本発明は、輝度の揺らぎを
排除するようにディスプレイを走査する方法にも関す
る。
【０００２】
【従来の技術】一時に２行を走査し、ディスプレイイメ
ージの各フレーム中に２度ディスプレイを走査する従来
のライン対走査手段を使用して薄膜トランジスタ液晶デ
ィスプレイを走査すると、画素に望ましくない輝度の揺
らぎが発生する。この輝度の揺らぎは薄膜トランジスタ
液晶ディスプレイ内の寄生キャパシタンスによってもた
らされる。 SID 94 Digest, paper 8.2 の 79-82頁に所
載の F. Okumura らの論文 " A 76-mm ( 3- in.) DRIVE
R INTEGRATED POLY-SI TFT-LCD LAIGHT VALVE "は輝度
の揺らぎの問題を検討し、輝度の揺らぎを大幅に減少さ
せるアレイの駆動方法を示唆している。Kim の米国特許
第 5,331,252号及び Kimの米国特許第 4,332,949号はデ
ィスプレイパネルの構造及び駆動方法を開示している。
ージの各フレーム中に２度ディスプレイを走査する従来
のライン対走査手段を使用して薄膜トランジスタ液晶デ
ィスプレイを走査すると、画素に望ましくない輝度の揺
らぎが発生する。この輝度の揺らぎは薄膜トランジスタ
液晶ディスプレイ内の寄生キャパシタンスによってもた
らされる。 SID 94 Digest, paper 8.2 の 79-82頁に所
載の F. Okumura らの論文 " A 76-mm ( 3- in.) DRIVE
R INTEGRATED POLY-SI TFT-LCD LAIGHT VALVE "は輝度
の揺らぎの問題を検討し、輝度の揺らぎを大幅に減少さ
せるアレイの駆動方法を示唆している。Kim の米国特許
第 5,331,252号及び Kimの米国特許第 4,332,949号はデ
ィスプレイパネルの構造及び駆動方法を開示している。
【０００３】
【発明の概要】図１及び２は、従来の薄膜トランジスタ
液晶ディスプレイの概要図であり、ディスプレイを構成
しているセルのＮ行×Ｍ列のアレイを示している（但
し、Ｎ及びＭは正の整数である）。図１では、アレイの
奇数行を１つのゲート走査ドライバ３３によって駆動
し、アレイの偶数行を別のゲート走査ドライバ３４によ
って駆動するようになっている。図２では、アレイの全
ての行を１つのゲート走査ドライバ３５によって駆動す
るようになっている。図３は、アレイの行ｎのセルの１
つの等価回路図である。図３に示すように、各セルは、
キャパシタＣn ２８によって表されている画素に接続さ
れた薄膜トランジスタ２２スイッチング素子を有してい
る。各セル内にはストレージキャパシタＣsn２４及びゲ
ート・ソース寄生キャパシタンスＣgn２６が存在してい
る。列選択ラインキャパシタンスはＣd ４２によって表
されている。行電極２０は、行ｎのための行選択ライン
３０に接続され、この行選択ライン３０は行ｎ内の残余
のセルの行電極にも接続されている。図３に示すよう
に、行電極は薄膜トランジスタのゲートである。列電極
は、列選択ライン７０に接続され、この列選択ライン７
０はその列内の残余のセルの列電極にも接続されてい
る。行選択ラインｎ（ｎは１からＮまでの正の整数）上
の電圧レベルはＶＧ(n) であり、ゲート走査ドライバか
ら印加される。列データラインｍ（ｍは１からＭまでの
正の整数）上の電圧レベルはＶＤ(m) であり、ゲート走
査ドライバから印加され、その画素のためのビデオ情報
を含んでいる。行選択ライン電圧ＶＧ(n) がＶCMにある
場合にはその行が選択され、行選択ライン電圧がＶCLに
ある場合にはその行は選択されない。
液晶ディスプレイの概要図であり、ディスプレイを構成
しているセルのＮ行×Ｍ列のアレイを示している（但
し、Ｎ及びＭは正の整数である）。図１では、アレイの
奇数行を１つのゲート走査ドライバ３３によって駆動
し、アレイの偶数行を別のゲート走査ドライバ３４によ
って駆動するようになっている。図２では、アレイの全
ての行を１つのゲート走査ドライバ３５によって駆動す
るようになっている。図３は、アレイの行ｎのセルの１
つの等価回路図である。図３に示すように、各セルは、
キャパシタＣn ２８によって表されている画素に接続さ
れた薄膜トランジスタ２２スイッチング素子を有してい
る。各セル内にはストレージキャパシタＣsn２４及びゲ
ート・ソース寄生キャパシタンスＣgn２６が存在してい
る。列選択ラインキャパシタンスはＣd ４２によって表
されている。行電極２０は、行ｎのための行選択ライン
３０に接続され、この行選択ライン３０は行ｎ内の残余
のセルの行電極にも接続されている。図３に示すよう
に、行電極は薄膜トランジスタのゲートである。列電極
は、列選択ライン７０に接続され、この列選択ライン７
０はその列内の残余のセルの列電極にも接続されてい
る。行選択ラインｎ（ｎは１からＮまでの正の整数）上
の電圧レベルはＶＧ(n) であり、ゲート走査ドライバか
ら印加される。列データラインｍ（ｍは１からＭまでの
正の整数）上の電圧レベルはＶＤ(m) であり、ゲート走
査ドライバから印加され、その画素のためのビデオ情報
を含んでいる。行選択ライン電圧ＶＧ(n) がＶCMにある
場合にはその行が選択され、行選択ライン電圧がＶCLに
ある場合にはその行は選択されない。
【０００４】ディスプレイ内のセルの行を選択するため
の従来のライン対走査方法においては、電圧レベルＶCM
の電圧パルスが一時に２行分の行選択ラインに印加さ
れ、残余の行選択ラインには電圧レベルＶCLが印加され
る。各行選択ラインは、１走査サイクルに１回選択され
る。この従来のライン対走査方法は、セルの薄膜トラン
ジスタのゲートと、同一列及び次の行内のセルの画素と
の間の寄生キャパシタンスによって、画素間に輝度の差
をもたらす。また、漸進（プログレッシブ）走査モード
（例えば、ＶＧＡシステム）及び飛び越し走査モードで
は、走査線の数が増加すると掃引期間が短くなる。デュ
ーティ比が低くなり、薄膜トランジスタを充電する時間
が十分ではなくなる。図４は、ディスプレイの同一列の
連続する行内の２つのセルの等価回路図である。セルの
行選択ラインに印加される電圧は、ＶＧ(n) 及びＶＧ(n
+1) である。セルの画素電圧はＶＰ(n) 及びＶＰ(n+1)
である。図５に示す２つの隣接する行を選択する従来の
ライン対走査方法においては、２つの同一選択用パルス
が２つの隣接する行に印加される。この手法で行が選択
される場合には、行選択ライン電圧ＶＧ(n) 及びＶＧ(n
+1) がＶCM６０、６１からＶCL６２、６３へ降下する
と、各セル内のキャパシタンスに起因してセルの画素電
圧ＶＰ(n) 及びＶＰ(n+1)がかなり変化する。画素電圧
のこの変化が、ディスプレイイメージに望ましくない強
度変化またはフリッカをもたらす。
の従来のライン対走査方法においては、電圧レベルＶCM
の電圧パルスが一時に２行分の行選択ラインに印加さ
れ、残余の行選択ラインには電圧レベルＶCLが印加され
る。各行選択ラインは、１走査サイクルに１回選択され
る。この従来のライン対走査方法は、セルの薄膜トラン
ジスタのゲートと、同一列及び次の行内のセルの画素と
の間の寄生キャパシタンスによって、画素間に輝度の差
をもたらす。また、漸進（プログレッシブ）走査モード
（例えば、ＶＧＡシステム）及び飛び越し走査モードで
は、走査線の数が増加すると掃引期間が短くなる。デュ
ーティ比が低くなり、薄膜トランジスタを充電する時間
が十分ではなくなる。図４は、ディスプレイの同一列の
連続する行内の２つのセルの等価回路図である。セルの
行選択ラインに印加される電圧は、ＶＧ(n) 及びＶＧ(n
+1) である。セルの画素電圧はＶＰ(n) 及びＶＰ(n+1)
である。図５に示す２つの隣接する行を選択する従来の
ライン対走査方法においては、２つの同一選択用パルス
が２つの隣接する行に印加される。この手法で行が選択
される場合には、行選択ライン電圧ＶＧ(n) 及びＶＧ(n
+1) がＶCM６０、６１からＶCL６２、６３へ降下する
と、各セル内のキャパシタンスに起因してセルの画素電
圧ＶＰ(n) 及びＶＰ(n+1)がかなり変化する。画素電圧
のこの変化が、ディスプレイイメージに望ましくない強
度変化またはフリッカをもたらす。
【０００５】図６に示すように、もし、行選択ラインｎ
電圧ＶＧ(n) がＶCM６０からＶCL６２へ降下してから十
分な時間間隔５４の後に、行選択ラインｎ＋１の電圧Ｖ
Ｇ(n+1) がＶCM６１からＶCL６３へ降下させれば、画素
電圧の変化を大幅に排除することができる。ＶＧＡシス
テムにおける薄膜トランジスタ液晶ディスプレイの場合
には、この時間間隔は約 2.47 マイクロ秒またはそれよ
り大きくしなければならない。画素における変化を排除
すると、ディスプレイイメージの望ましくないフリッカ
が排除される。本発明の主目的は、セルキャパシタンス
によってもたらされる画素の輝度の差が排除されるよう
に、薄膜トランジスタ液晶ディスプレイの複数の隣接す
る行を同時に駆動する手段を提供することである。
電圧ＶＧ(n) がＶCM６０からＶCL６２へ降下してから十
分な時間間隔５４の後に、行選択ラインｎ＋１の電圧Ｖ
Ｇ(n+1) がＶCM６１からＶCL６３へ降下させれば、画素
電圧の変化を大幅に排除することができる。ＶＧＡシス
テムにおける薄膜トランジスタ液晶ディスプレイの場合
には、この時間間隔は約 2.47 マイクロ秒またはそれよ
り大きくしなければならない。画素における変化を排除
すると、ディスプレイイメージの望ましくないフリッカ
が排除される。本発明の主目的は、セルキャパシタンス
によってもたらされる画素の輝度の差が排除されるよう
に、薄膜トランジスタ液晶ディスプレイの複数の隣接す
る行を同時に駆動する手段を提供することである。
【０００６】本発明のさらなる目的は、デューティ比及
び薄膜トランジスタの充電時間を増加させるように、複
数の隣接する行を同時に選択する薄膜トランジスタ液晶
ディスプレイを提供することである。これらの目的は、
各掃引期間中に１または複数の走査線よりも多数の行選
択ラインを選択し、選択された行選択ラインの電圧レベ
ルを各掃引期間の最後のブロック期間中にＶCLへ戻すこ
とによって達成される。各掃引期間は、整数のブロック
期間を含む。もしある行が選択されれば、その行選択ラ
インに印加される電圧は、掃引の最後のブロック期間を
除く全掃引期間の間ＶCMである。もしその行が選択され
なければ、その行選択ラインに印加される電圧は全掃引
期間の間ＶCLである。行選択ラインの数は、各掃引期間
中の走査線の数より多いのであるから、若干の行選択ラ
インは２度走査される。ライン走査方法を超えたこの手
法は、列反転システムに適用可能である。
び薄膜トランジスタの充電時間を増加させるように、複
数の隣接する行を同時に選択する薄膜トランジスタ液晶
ディスプレイを提供することである。これらの目的は、
各掃引期間中に１または複数の走査線よりも多数の行選
択ラインを選択し、選択された行選択ラインの電圧レベ
ルを各掃引期間の最後のブロック期間中にＶCLへ戻すこ
とによって達成される。各掃引期間は、整数のブロック
期間を含む。もしある行が選択されれば、その行選択ラ
インに印加される電圧は、掃引の最後のブロック期間を
除く全掃引期間の間ＶCMである。もしその行が選択され
なければ、その行選択ラインに印加される電圧は全掃引
期間の間ＶCLである。行選択ラインの数は、各掃引期間
中の走査線の数より多いのであるから、若干の行選択ラ
インは２度走査される。ライン走査方法を超えたこの手
法は、列反転システムに適用可能である。
【０００７】
【発明の実施の形態】図１、図２及び図３を参照して薄
膜トランジスタ液晶ディスプレイの従来の駆動方法を説
明する。図１及び図２は、アレイを構成しているセル３
７のＮ行×Ｍ列アレイを示している。ここに、Ｎは 480
のような正の整数であり、Ｍは 640のような正の整数で
ある。図１においては、アレイの奇数行が１つのゲート
走査ドライバ３３によって駆動され、アレイの偶数行が
別のゲート走査ドライバ３４によって駆動される。図２
においては、アレイの全ての行が１つのゲート走査ドラ
イバ３５によって駆動される。図３は、ディスプレイを
構成しているセルの１つの等価回路図である。図３に示
すように、各セルは、キャパシタＣn ２８によって表さ
れている画素に接続された薄膜トランジスタ２２スイッ
チング素子を有している。薄膜トランジスタのゲートは
行選択ライン３０に接続され、この行選択ライン３０は
その行を選択するゲート走査ドライバに接続されてい
る。薄膜トランジスタのドレインは列選択ライン７０に
接続され、列選択ライン７０はディスプレイにビデオ情
報を供給するデータドライバに接続されている。
膜トランジスタ液晶ディスプレイの従来の駆動方法を説
明する。図１及び図２は、アレイを構成しているセル３
７のＮ行×Ｍ列アレイを示している。ここに、Ｎは 480
のような正の整数であり、Ｍは 640のような正の整数で
ある。図１においては、アレイの奇数行が１つのゲート
走査ドライバ３３によって駆動され、アレイの偶数行が
別のゲート走査ドライバ３４によって駆動される。図２
においては、アレイの全ての行が１つのゲート走査ドラ
イバ３５によって駆動される。図３は、ディスプレイを
構成しているセルの１つの等価回路図である。図３に示
すように、各セルは、キャパシタＣn ２８によって表さ
れている画素に接続された薄膜トランジスタ２２スイッ
チング素子を有している。薄膜トランジスタのゲートは
行選択ライン３０に接続され、この行選択ライン３０は
その行を選択するゲート走査ドライバに接続されてい
る。薄膜トランジスタのドレインは列選択ライン７０に
接続され、列選択ライン７０はディスプレイにビデオ情
報を供給するデータドライバに接続されている。
【０００８】図７乃至図１０に示すように、行選択ライ
ン電圧は、その行が選択される場合のＶCM６０と、その
行が選択されない場合のＶCL６２との間で変化する。Ｖ
CMは約３乃至 16 Ｖであり、ＶCLは約−10Ｖ乃至−６Ｖ
である。ＶＧＳシステムでは約 31.78マイクロ秒、また
ＮＴＳＣシステムでは約 63.5 マイクロ秒の各掃引期間
５２中、１組の行が選択される。各掃引期間は、ブロッ
ク幅５４とパルス幅５３とからなり、各ブロック幅はＮ
ＴＳＣシステムにおいては 4.5マイクロ秒またはそれ以
上である。各掃引期間中、各行選択ラインは選択される
か、または選択されないかの何れかである。もし掃引期
間５２中にあるラインが選択されなければ、その行選択
ライン電圧は非選択モードにあり、全掃引期間５２中Ｖ
CLにされる。強度の揺らぎを排除するために、もし掃引
期間中にあるラインが選択されれば、その行選択ライン
電圧は選択モードとなり、掃引期間５２のブロック幅５
４中のＶCL６２を除いて全掃引期間の間ＶCM６０にされ
る。
ン電圧は、その行が選択される場合のＶCM６０と、その
行が選択されない場合のＶCL６２との間で変化する。Ｖ
CMは約３乃至 16 Ｖであり、ＶCLは約−10Ｖ乃至−６Ｖ
である。ＶＧＳシステムでは約 31.78マイクロ秒、また
ＮＴＳＣシステムでは約 63.5 マイクロ秒の各掃引期間
５２中、１組の行が選択される。各掃引期間は、ブロッ
ク幅５４とパルス幅５３とからなり、各ブロック幅はＮ
ＴＳＣシステムにおいては 4.5マイクロ秒またはそれ以
上である。各掃引期間中、各行選択ラインは選択される
か、または選択されないかの何れかである。もし掃引期
間５２中にあるラインが選択されなければ、その行選択
ライン電圧は非選択モードにあり、全掃引期間５２中Ｖ
CLにされる。強度の揺らぎを排除するために、もし掃引
期間中にあるラインが選択されれば、その行選択ライン
電圧は選択モードとなり、掃引期間５２のブロック幅５
４中のＶCL６２を除いて全掃引期間の間ＶCM６０にされ
る。
【０００９】図７及び図８を参照する。これらの図は、
ライン対走査における薄膜トランジスタ液晶ディスプレ
イの駆動方法の実施形態を示している。この実施形態で
は、一時に３本の行選択ラインが選択される。図７及び
図８はそれぞれ、第１のフィールド及び第２のフィール
ドのための行選択ラインパルス列を示している。図７に
示すように、第１のフィールドにおいては、選択モード
電圧が行選択ライン１；１、２、及び３；３、４、及び
５；５、６、及び７；７、８、及び９；・・・；及び 4
78、479 、及び 480に順次に印加される。図８に示すよ
うに、選択モード電圧は１つの行選択ライン分ずれてい
る。図９及び図１０に示すライン対走査モードにおける
本発明の別の実施形態では、一時に４本の行選択ライン
が選択される。図９及び図１０はそれぞれ、第１のフィ
ールド及び第２のフィールドのための行選択ラインパル
ス列を示している。図９に示すように、第１のフィール
ドにおいては、選択モード電圧が行選択ライン１、２；
１、２、３、及び４；３、４、５、及び６；５、６、
７、及び８；７、８、９、及び１０；・・・；及び 47
7、478 、479 、及び 480に順次に印加される。また図
１０に示すように、選択モード電圧は１つの行選択ライ
ン分ずれている。第１及び第２の両フィールドにおい
て、選択ラインが選択モード電圧にない場合には、それ
らは非選択モード電圧にある。一時に４つのラインを選
択する実施形態は、図１に示すような２ゲート走査ドラ
イバを使用する薄膜トランジスタ液晶ディスプレイに特
に有用である。
ライン対走査における薄膜トランジスタ液晶ディスプレ
イの駆動方法の実施形態を示している。この実施形態で
は、一時に３本の行選択ラインが選択される。図７及び
図８はそれぞれ、第１のフィールド及び第２のフィール
ドのための行選択ラインパルス列を示している。図７に
示すように、第１のフィールドにおいては、選択モード
電圧が行選択ライン１；１、２、及び３；３、４、及び
５；５、６、及び７；７、８、及び９；・・・；及び 4
78、479 、及び 480に順次に印加される。図８に示すよ
うに、選択モード電圧は１つの行選択ライン分ずれてい
る。図９及び図１０に示すライン対走査モードにおける
本発明の別の実施形態では、一時に４本の行選択ライン
が選択される。図９及び図１０はそれぞれ、第１のフィ
ールド及び第２のフィールドのための行選択ラインパル
ス列を示している。図９に示すように、第１のフィール
ドにおいては、選択モード電圧が行選択ライン１、２；
１、２、３、及び４；３、４、５、及び６；５、６、
７、及び８；７、８、９、及び１０；・・・；及び 47
7、478 、479 、及び 480に順次に印加される。また図
１０に示すように、選択モード電圧は１つの行選択ライ
ン分ずれている。第１及び第２の両フィールドにおい
て、選択ラインが選択モード電圧にない場合には、それ
らは非選択モード電圧にある。一時に４つのラインを選
択する実施形態は、図１に示すような２ゲート走査ドラ
イバを使用する薄膜トランジスタ液晶ディスプレイに特
に有用である。
【００１０】図１１及び１２は、漸進（非飛び越し）モ
ードにおいて薄膜トランジスタ液晶ディスプレイを駆動
する方法の別の２つの実施形態を示している。図１１で
は、第１のフィールド及び第２のフィールド内の第１の
掃引期間を除いて、一時に２本の行選択ラインが選択さ
れる。図１２では、第２のフィールド内の第１及び第２
の掃引期間を除いて、一時に３本の行選択ラインが選択
される。図１１に示すように、選択モード電圧が行選択
ライン１；１及び２；２及び３；３及び４；４及び５；
５及び６；６及び７；・・・；476 及び 478；478 及び
479；及び 479及び 480に順次に印加される。図１２に
示すように、選択モード電圧は、行選択ライン１；１及
び２；１、２、及び３；２、３、及び４；３、４、及び
５；４、５、及び６；５、６、及び７；６、７、及び
８；・・・；475 、476 、及び 477；476 、477 、及び
478；477 、478 、及び 479；及び 478、479 、及び 4
80に順次に印加される。両実施形態共、選択ラインが選
択モード電圧にない場合には、それらは非選択モード電
圧にある。一時に２つのラインを選択する実施形態は、
図１に示すような２ゲート走査ドライバを使用する薄膜
トランジスタ液晶ディスプレイに特に有用である。
ードにおいて薄膜トランジスタ液晶ディスプレイを駆動
する方法の別の２つの実施形態を示している。図１１で
は、第１のフィールド及び第２のフィールド内の第１の
掃引期間を除いて、一時に２本の行選択ラインが選択さ
れる。図１２では、第２のフィールド内の第１及び第２
の掃引期間を除いて、一時に３本の行選択ラインが選択
される。図１１に示すように、選択モード電圧が行選択
ライン１；１及び２；２及び３；３及び４；４及び５；
５及び６；６及び７；・・・；476 及び 478；478 及び
479；及び 479及び 480に順次に印加される。図１２に
示すように、選択モード電圧は、行選択ライン１；１及
び２；１、２、及び３；２、３、及び４；３、４、及び
５；４、５、及び６；５、６、及び７；６、７、及び
８；・・・；475 、476 、及び 477；476 、477 、及び
478；477 、478 、及び 479；及び 478、479 、及び 4
80に順次に印加される。両実施形態共、選択ラインが選
択モード電圧にない場合には、それらは非選択モード電
圧にある。一時に２つのラインを選択する実施形態は、
図１に示すような２ゲート走査ドライバを使用する薄膜
トランジスタ液晶ディスプレイに特に有用である。
【００１１】以上に本発明を好ましい実施形態に関して
説明したが、当業者ならば本発明の思想及び範囲から逸
脱することなく形状及び細部の種々の変更は理解されよ
う。
説明したが、当業者ならば本発明の思想及び範囲から逸
脱することなく形状及び細部の種々の変更は理解されよ
う。
【図１】２ゲート走査ドライバを使用する従来の薄膜ト
ランジスタ液晶ディスプレイを示す図である。
ランジスタ液晶ディスプレイを示す図である。
【図２】単一ゲート走査ドライバを使用する従来の薄膜
トランジスタ液晶ディスプレイを示す図である。
トランジスタ液晶ディスプレイを示す図である。
【図３】従来の薄膜トランジスタ液晶ディスプレイのセ
ルの１つの等価回路図である。
ルの１つの等価回路図である。
【図４】従来の薄膜トランジスタ液晶ディスプレイの２
つの隣接する行内のセルの等価回路図である。
つの隣接する行内のセルの等価回路図である。
【図５】薄膜トランジスタ液晶ディスプレイの２つの隣
接する行のための従来の選択電圧パルスを示す図であ
る。
接する行のための従来の選択電圧パルスを示す図であ
る。
【図６】イメージフリッカリングに及ぼすセルキャパシ
タンスの効果を補償した薄膜トランジスタ液晶ディスプ
レイの２つの隣接する行のための選択電圧パルスを示す
図である。
タンスの効果を補償した薄膜トランジスタ液晶ディスプ
レイの２つの隣接する行のための選択電圧パルスを示す
図である。
【図７】飛び越し走査モードにおける本発明の一実施形
態の第１のフィールドの行選択ラインパルス列を示す図
である。
態の第１のフィールドの行選択ラインパルス列を示す図
である。
【図８】図７の実施形態の第２のフィールドの行選択ラ
インパルス列を示す図である。
インパルス列を示す図である。
【図９】飛び越し走査モードにおける本発明の別の実施
形態の第１のフィールドの行選択ラインパルス列を示す
図である。
形態の第１のフィールドの行選択ラインパルス列を示す
図である。
【図１０】図９の実施形態の第２のフィールドの行選択
ラインのパルス列を示す図である。
ラインのパルス列を示す図である。
【図１１】漸進モードにおける本発明の一実施形態の行
選択ラインパルス列を示す図である。
選択ラインパルス列を示す図である。
【図１２】漸進モードにおける本発明の別の実施形態の
行選択ラインパルス列を示す図である。
行選択ラインパルス列を示す図である。
２０ 行電極 ２２ 薄膜トランジスタ ２４ ストレージキャパシタ ２６ ゲート・ソース寄生キャパシタンス ２８ キャパシタ（画素） ３０ 行選択ライン ３３，３４，３５ ゲート走査ドライバ ３７ セル ４２ 列選択ラインキャパシタンス ５２ 掃引期間 ５３ パルス幅 ５４ ブロック幅 ７０ 列選択ライン
Claims (20)
- 【請求項１】 ディスプレイを駆動する方法であって、 Ｎ行×Ｍ列に形成されたセルのマトリクスアレイを有す
るディスプレイ装置を準備する段階を備え、 上記Ｎ及びＭは正の整数であり、上記各セルはスイッチ
ング要素に接続された画素を備え、上記各スイッチング
要素は行電極及び列電極を有し、上記各セルは上記行電
極に選択電圧を印加することによって選択され、また上
記行電極に非選択電圧を印加することによって選択され
ないようになっており、 上記Ｎ行の各セル内の上記行電極を行選択ラインに接続
して行選択ライン１乃至Ｎを形成する段階と、 上記Ｍ列の各セル内の上記列電極を列データラインに接
続して列データライン１乃至Ｍを形成する段階と、 Ｎ個の周期的電圧を準備する段階と、を更に備え、 上記各周期的電圧は走査期間を有し、上記各走査期間は
整数の掃引期間を含み、上記掃引期間は整数のブロック
幅を含み、上記各掃引期間中の上記各周期的電圧は選択
モード、または非選択モードにあり、上記選択モードに
おいては、上記掃引期間の最後の上記ブロック幅の間は
上記非選択電圧を、また上記掃引期間の残余の間は上記
選択電圧を有し、上記非選択モードにおいては、上記全
掃引期間にわたって上記非選択電圧を有しており、 上記Ｎ個の周期的選択電圧を上記Ｎ行選択ラインに印加
することによって上記セルの行１乃至Ｎを選択する手段
を準備する段階と、 ビデオ信号１乃至Ｍを準備する段階と、 上記ビデオ信号１乃至Ｍを上記列データライン１乃至Ｍ
に印加する段階と、をも更に備えていることを特徴とす
る方法。 - 【請求項２】 上記走査期間は、第１のフィールドと、
それに続く第２のフィールドとを含んでいる請求項１に
記載の方法。 - 【請求項３】 上記行選択ラインは、上記第１のフィー
ルド中に３つのグループで選択され、上記第２のフィー
ルド中に４つのグループで選択されるようになっている
請求項２に記載の方法。 - 【請求項４】 上記第１のフィールドの順次掃引期間中
に上記選択モードにある上記周期的電圧を行選択ライン
１；１、２、及び３；３、４、及び５；５、６、及び
７；７、８、及び９；・・・；Ｎ−２、Ｎ−１、及びＮ
に順次に印加し、上記第２のフィールドの順次掃引期間
中に上記選択モードにある上記周期的電圧を行選択ライ
ン１及び２；１、２、３、及び４；３、４、５、及び
６；５、６、７、及び８；７、８、９、及び１０；・・
・；Ｎ−３、Ｎ−２、Ｎ−１、及びＮに順次に印加し、
残余の全ての行選択ラインには、上記第１のフィールド
及び上記第２のフィールドの各掃引期間中に上記非選択
モードにある上記周期的電圧を印加するようになってい
る請求項２に記載の方法。 - 【請求項５】 上記行選択ラインは、上記第１のフィー
ルド中に２つのグループで選択され、上記第２のフィー
ルド中に３つのグループで選択されるようになっている
請求項２に記載の方法。 - 【請求項６】 上記第１のフィールドの順次掃引期間中
に上記選択モードにある上記周期的電圧を行選択ライン
１；１及び２；２及び３；３及び４；４及び５；５及び
６；６及び７；・・・；Ｎ−１及びＮに順次に印加し、
上記第２のフィールドの順次掃引期間中に上記選択モー
ドにある上記周期的電圧を行選択ライン１；１及び２；
１、２、及び３；２、３、及び４；３、４、及び５；
４、５、及び６；５、６、及び７；・・・；Ｎ−２、Ｎ
−１、及びＮに順次に印加し、残余の全ての行選択ライ
ンには、上記第１のフィールド及び上記第２のフィール
ドの各掃引期間中に上記非選択モードにある上記周期的
電圧を印加するようになっている請求項２に記載の方
法。 - 【請求項７】 上記ディスプレイ装置は薄膜トランジス
タ液晶ディスプレイ装置である請求項１に記載の方法。 - 【請求項８】 上記スイッチング要素は薄膜トランジス
タである請求項１に記載の方法。 - 【請求項９】 上記ブロック幅は 4.5マイクロ秒または
それより大きい請求項１に記載の方法。 - 【請求項１０】 上記掃引期間は 31.78マイクロ秒また
はそれより大きい請求項１に記載の方法。 - 【請求項１１】 ディスプレイ装置であって、Ｎ行×Ｍ
列に形成されたセルのマトリクスアレイを有するディス
プレイ装置を備え、 上記Ｎ及びＭは正の整数であり、上記各セルはスイッチ
ング要素に接続された画素を備え、上記各スイッチング
要素は行電極及び列電極を有し、上記各セルは上記行電
極に選択電圧を印加することによって選択され、また上
記行電極に非選択電圧を印加することによって選択され
ないようになっており、 上記Ｎ行内のセルの１つの上記行電極がそれぞれ接続さ
れている行選択ライン１乃至Ｎと、 上記Ｍ列内の各セルの上記列電極がそれぞれ接続されて
いる列データライン１乃至Ｍと、 Ｎ個の周期的電圧と、を更に備え、 上記各周期的電圧は走査期間を有し、上記各走査期間は
整数の掃引期間を含み、上記掃引期間は整数のブロック
幅を含み、上記各掃引期間中の上記各周期的電圧は選択
モード、または非選択モードにあり、上記選択モードに
おいては、上記掃引期間の最後の上記ブロック幅の間は
上記非選択電圧を、また上記掃引期間の残余の間は上記
選択電圧を有し、上記非選択モードにおいては、上記全
掃引期間にわたって上記非選択電圧を有しており、 上記Ｎ個の周期的選択電圧を上記Ｎ行選択ラインに印加
することによって上記セルの行１乃至Ｎを選択する手段
と、 ビデオ信号１乃至Ｍと、 上記ビデオ信号１乃至Ｍを上記列データライン１乃至Ｍ
に印加する手段と、を更に備えていることを特徴とする
ディスプレイ装置。 - 【請求項１２】 上記走査期間は、第１のフィールド
と、それに続く第２のフィールドとを含んでいる請求項
１１に記載のディスプレイ装置。 - 【請求項１３】 上記行選択ラインは、上記第１のフィ
ールド中に３つのグループで選択され、上記第２のフィ
ールド中に４つのグループで選択されるようになってい
る請求項１２に記載のディスプレイ装置。 - 【請求項１４】 上記第１のフィールドの順次掃引期間
中に上記選択モードにある上記周期的電圧を行選択ライ
ン１；１、２、及び３；３、４、及び５；５、６、及び
７；７、８、及び９；・・・；Ｎ−２、Ｎ−１、及びＮ
に順次に印加し、上記第２のフィールドの順次掃引期間
中に上記選択モードにある上記周期的電圧を行選択ライ
ン１及び２；１、２、３、及び４；３、４、５、及び
６；５、６、７、及び８；７、８、９、及び１０；・・
・；Ｎ−３、Ｎ−２、Ｎ−１、及びＮに順次に印加し、
残余の全ての行選択ラインには、上記第１のフィールド
及び上記第２のフィールドの各掃引期間中に上記非選択
モードにある上記周期的電圧を印加するようになってい
る請求項１２に記載のディスプレイ装置。 - 【請求項１５】 上記行選択ラインは、上記第１のフィ
ールド中に２つのグループで選択され、上記第２のフィ
ールド中に３つのグループで選択されるようになってい
る請求項１２に記載のディスプレイ装置。 - 【請求項１６】 上記第１のフィールドの順次掃引期間
中に上記選択モードにある上記周期的電圧を行選択ライ
ン１；１及び２；２及び３；３及び４；４及び５；５及
び６；６及び７；・・・；Ｎ−１及びＮに順次に印加
し、上記第２のフィールドの順次掃引期間中に上記選択
モードにある上記周期的電圧を行選択ライン１；１及び
２；１、２、及び３；２、３、及び４；３、４、及び
５；４、５、及び６；５、６、及び７；・・・；Ｎ−
２、Ｎ−１、及びＮに順次に印加し、残余の全ての行選
択ラインには、上記第１のフィールド及び上記第２のフ
ィールドの各掃引期間中、上記非選択モードにある上記
周期的電圧を印加するようになっている請求項１２に記
載のディスプレイ装置。 - 【請求項１７】 上記ディスプレイ装置は薄膜トランジ
スタ液晶ディスプレイ装置である請求項１１に記載のデ
ィスプレイ装置。 - 【請求項１８】 上記スイッチング要素は薄膜トランジ
スタである請求項１１に記載のディスプレイ装置。 - 【請求項１９】 上記ブロック幅は 4.5マイクロ秒また
はそれより大きい請求項１１に記載のディスプレイ装
置。 - 【請求項２０】 上記掃引期間は 31.78マイクロ秒また
はそれより大きい請求項１１に記載のディスプレイ装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/612619 | 1996-03-06 | ||
| US08/612,619 US5742270A (en) | 1996-03-06 | 1996-03-06 | Over line scan method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10233981A true JPH10233981A (ja) | 1998-09-02 |
Family
ID=24453934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9092695A Pending JPH10233981A (ja) | 1996-03-06 | 1997-03-06 | ディスプレイ装置及びディスプレイ走査方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5742270A (ja) |
| JP (1) | JPH10233981A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004272259A (ja) * | 2003-03-06 | 2004-09-30 | Samsung Electronics Co Ltd | 液晶表示装置 |
| JP2006309020A (ja) * | 2005-04-28 | 2006-11-09 | Toshiba Microelectronics Corp | 走査線駆動回路 |
| US7227521B2 (en) | 2002-10-09 | 2007-06-05 | Canon Kabushiki Kaisha | Image display apparatus |
| JP2008076432A (ja) * | 2006-09-19 | 2008-04-03 | Hitachi Displays Ltd | 表示装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6703996B2 (en) * | 2001-06-08 | 2004-03-09 | Koninklijke Philips Electronics N.V. | Device and method for addressing LCD pixels |
| US6636196B2 (en) * | 2001-06-08 | 2003-10-21 | Koninklijke Philips Electronics N.V. | Electro-optic display device using a multi-row addressing scheme |
| JP4656870B2 (ja) * | 2004-06-25 | 2011-03-23 | 株式会社半導体エネルギー研究所 | 半導体表示装置及び電子機器 |
| EP1739650A1 (fr) * | 2005-06-30 | 2007-01-03 | Thomson Licensing | Procédé de pilotage d'un dispositif d'affichage d'images à matrice passive par sélection multilignes |
| JP2008164952A (ja) * | 2006-12-28 | 2008-07-17 | Hitachi Displays Ltd | 液晶表示装置 |
| JP5782874B2 (ja) * | 2011-07-08 | 2015-09-24 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| CN107507586B (zh) * | 2017-08-25 | 2019-11-29 | 惠科股份有限公司 | 驱动装置及显示面板 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8608876D0 (en) * | 1986-04-11 | 1986-05-14 | Rca Corp | Television display system |
| DE69027136T2 (de) * | 1989-02-10 | 1996-10-24 | Sharp Kk | Flüssigkristallanzeigeeinheit und Steuerverfahren dafür |
| US5489919A (en) * | 1991-07-08 | 1996-02-06 | Asashi Glass Company Ltd. | Driving method of driving a liquid crystal display element |
| US5488389A (en) * | 1991-09-25 | 1996-01-30 | Sharp Kabushiki Kaisha | Display device |
| KR940007501B1 (ko) * | 1992-03-04 | 1994-08-18 | 삼성전관 주식회사 | 플라즈마 디스플레이 판넬의 구조 및 구동방법 |
| KR940007502B1 (ko) * | 1992-03-04 | 1994-08-18 | 삼성전관 주식회사 | 플라즈마 디스플레이 판넬의 구조 및 구동방법 |
| TW349218B (en) * | 1992-11-20 | 1999-01-01 | Toshiba Corp | Display control device and display control method |
| JP2671772B2 (ja) * | 1993-09-06 | 1997-10-29 | 日本電気株式会社 | 液晶ディスプレイとその駆動方法 |
-
1996
- 1996-03-06 US US08/612,619 patent/US5742270A/en not_active Expired - Lifetime
-
1997
- 1997-03-06 JP JP9092695A patent/JPH10233981A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7227521B2 (en) | 2002-10-09 | 2007-06-05 | Canon Kabushiki Kaisha | Image display apparatus |
| US7889168B2 (en) | 2002-10-09 | 2011-02-15 | Canon Kabushiki Kaisha | Image display apparatus |
| JP2004272259A (ja) * | 2003-03-06 | 2004-09-30 | Samsung Electronics Co Ltd | 液晶表示装置 |
| US7965345B2 (en) | 2003-03-06 | 2011-06-21 | Samsung Electronics Co., Ltd. | Liquid crystal display |
| US9110344B2 (en) | 2003-03-06 | 2015-08-18 | Samsung Display Co., Ltd. | Liquid crystal display |
| JP2006309020A (ja) * | 2005-04-28 | 2006-11-09 | Toshiba Microelectronics Corp | 走査線駆動回路 |
| JP2008076432A (ja) * | 2006-09-19 | 2008-04-03 | Hitachi Displays Ltd | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5742270A (en) | 1998-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7148885B2 (en) | Display device and method for driving the same | |
| US7193601B2 (en) | Active matrix liquid crystal display | |
| CN1124586C (zh) | 有源矩阵型电－光器件及其驱动方法 | |
| US5648793A (en) | Driving system for active matrix liquid crystal display | |
| EP0362974B1 (en) | Driving circuit for a matrix type display device | |
| JP3297986B2 (ja) | アクティブマトリクス表示装置及びその駆動方法 | |
| US20060028463A1 (en) | Gate line driving circuit | |
| JP4390469B2 (ja) | 画像表示装置、該画像表示装置に用いられる信号線駆動回路及び駆動方法 | |
| KR100561946B1 (ko) | 액정표시장치 및 그 구동방법 | |
| EP0489459B1 (en) | Method of driving a matrix display device and a matrix display device operable by such a method | |
| KR100627762B1 (ko) | 평면 표시 패널의 구동 방법 및 평면 표시 장치 | |
| EP0656615A1 (en) | Active matrix liquid crystal display with improvements to the connection of the last line | |
| US5796380A (en) | Liquid crystal apparatus and method of driving same | |
| US20060033696A1 (en) | Gate line driving circuit | |
| JP2003084716A (ja) | 液晶表示装置のゲート駆動方法 | |
| US5742270A (en) | Over line scan method | |
| US20060170639A1 (en) | Display control circuit, display control method, and liquid crystal display device | |
| JPH09171168A (ja) | 液晶表示装置のための走査線対非重畳走査方法 | |
| US20030107544A1 (en) | Display devices and driving method therefor | |
| JP2950949B2 (ja) | 液晶表示装置の駆動方法 | |
| JP3638737B2 (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
| US20060028421A1 (en) | Gate line driving circuit | |
| KR20010023722A (ko) | 다른 비디오 표준들로부터의 비디오 신호들을디스플레이하도록 적합된 매트릭스 디스플레이 장치 | |
| JPH09325348A (ja) | 液晶表示装置 | |
| JPH06148676A (ja) | アクティブマトリクス基板 |