JPH09325348A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH09325348A JPH09325348A JP16244696A JP16244696A JPH09325348A JP H09325348 A JPH09325348 A JP H09325348A JP 16244696 A JP16244696 A JP 16244696A JP 16244696 A JP16244696 A JP 16244696A JP H09325348 A JPH09325348 A JP H09325348A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display device
- electrodes
- comb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 アクティブマトリクス型の液晶表示装置にお
いて、フリッカを防止し、高い開口率と小型化を図る。 【解決手段】 アクティブマトリクス型の液晶表示装置
において、アクティブマトリクス基板に対向する基板上
の対向電極１１を、画素電極行に対応するＡ1 〜Ａ3 及
びＢ1 〜Ｂ3 の電極をそれぞれ一端で接続してなる櫛歯
形電極１１ａ、１１ｂで構成し、該櫛歯形電極１１ａ、
１１ｂにそれぞれＶ1 又はＶ2 の電圧を印加し、対応す
る画素電極行には対向する櫛歯形電極に印加されたＶ1
又はＶ2 に対応する極性の信号を印加し、櫛歯形電極１
１ａ、１１ｂに印加するＶ1 又はＶ2 と、画素電極に印
加する信号電圧極性を、それぞれ周期的に反転させる。
いて、フリッカを防止し、高い開口率と小型化を図る。 【解決手段】 アクティブマトリクス型の液晶表示装置
において、アクティブマトリクス基板に対向する基板上
の対向電極１１を、画素電極行に対応するＡ1 〜Ａ3 及
びＢ1 〜Ｂ3 の電極をそれぞれ一端で接続してなる櫛歯
形電極１１ａ、１１ｂで構成し、該櫛歯形電極１１ａ、
１１ｂにそれぞれＶ1 又はＶ2 の電圧を印加し、対応す
る画素電極行には対向する櫛歯形電極に印加されたＶ1
又はＶ2 に対応する極性の信号を印加し、櫛歯形電極１
１ａ、１１ｂに印加するＶ1 又はＶ2 と、画素電極に印
加する信号電圧極性を、それぞれ周期的に反転させる。
Description
【０００１】
【発明の属する技術分野】本発明は、画素電極に対向す
る対向電極に特徴を持たせた液晶表示装置に関する。
る対向電極に特徴を持たせた液晶表示装置に関する。
【０００２】
【従来の技術】近年、大きく重いブラウン管に変わるデ
ィスプレイとしていわゆるフラットディスプレイが着目
されている。その中でも液晶表示装置については、消費
電力が少なくて済むこと、コンパクトであること等の理
由から現在盛んに研究開発がなされており、そのうちい
くつかのものについては既に製品化がなされている。
ィスプレイとしていわゆるフラットディスプレイが着目
されている。その中でも液晶表示装置については、消費
電力が少なくて済むこと、コンパクトであること等の理
由から現在盛んに研究開発がなされており、そのうちい
くつかのものについては既に製品化がなされている。
【０００３】液晶表示装置の中で、現在主流になってい
るのは、高精細な画像を表示し得るいわゆるアクティブ
マトリクス型のものである。アクティブマトリクス型の
液晶表示装置は、行列状に配され、アクティブスイッチ
ング素子に接続された画素電極と、これに対向する対向
電極との間に液晶を配し、両電極間に電圧を印加するこ
とで液晶の配向状態を制御して表示を行なうものであ
る。このような液晶表示装置にあっては、一般的に、一
水平走査期間毎に画素電極行に信号電圧を印加するが、
画素電極と、これに対向する対向電極への電圧印加には
いくつかの手法がある。
るのは、高精細な画像を表示し得るいわゆるアクティブ
マトリクス型のものである。アクティブマトリクス型の
液晶表示装置は、行列状に配され、アクティブスイッチ
ング素子に接続された画素電極と、これに対向する対向
電極との間に液晶を配し、両電極間に電圧を印加するこ
とで液晶の配向状態を制御して表示を行なうものであ
る。このような液晶表示装置にあっては、一般的に、一
水平走査期間毎に画素電極行に信号電圧を印加するが、
画素電極と、これに対向する対向電極への電圧印加には
いくつかの手法がある。
【０００４】例えば、特開平１−１３８５９０号公報に
は、対向電極に印加する電位をフィールド周期と同期さ
せて２値で反転（以下、「コモンフィールド反転」とい
う）させる方法が提案されている。この方法では、入力
画像信号の振幅を小さくすることができる。また、特開
昭５５−１２００９５号公報には、対向電極を分割し、
一水平走査期間毎に分割された対向電極を順次２値の電
圧で反転（以下、「分割コモン１Ｈ反転」という）させ
る駆動方法が開示されている。以下、この特開昭５５−
１２００９５号公報に開示された方法について説明す
る。
は、対向電極に印加する電位をフィールド周期と同期さ
せて２値で反転（以下、「コモンフィールド反転」とい
う）させる方法が提案されている。この方法では、入力
画像信号の振幅を小さくすることができる。また、特開
昭５５−１２００９５号公報には、対向電極を分割し、
一水平走査期間毎に分割された対向電極を順次２値の電
圧で反転（以下、「分割コモン１Ｈ反転」という）させ
る駆動方法が開示されている。以下、この特開昭５５−
１２００９５号公報に開示された方法について説明す
る。
【０００５】図９は、特開昭５５−１２００９５号公報
に開示された液晶表示装置の１がその断面模式図であ
る。同図において、９１はアクティブマトリクス基板で
あり、同基板上にはソース９２、ドレイン９３、ゲート
９５を有するトランジスタが形成されている。９６は画
素電極であり、該画素電極９６の反対側には液晶９９を
介して対向基板９４上に設けられた対向電極９７が配さ
れている。各ゲートは画素電極行毎に走査線に接続さ
れ、ソースは画素電極列毎に共通に信号線に接続されて
いる。対向電極９７は透明電極で構成され、上記走査線
と同方向には接続されているが、上記信号線と同方向に
は絶縁されて、帯状に分割されている。
に開示された液晶表示装置の１がその断面模式図であ
る。同図において、９１はアクティブマトリクス基板で
あり、同基板上にはソース９２、ドレイン９３、ゲート
９５を有するトランジスタが形成されている。９６は画
素電極であり、該画素電極９６の反対側には液晶９９を
介して対向基板９４上に設けられた対向電極９７が配さ
れている。各ゲートは画素電極行毎に走査線に接続さ
れ、ソースは画素電極列毎に共通に信号線に接続されて
いる。対向電極９７は透明電極で構成され、上記走査線
と同方向には接続されているが、上記信号線と同方向に
は絶縁されて、帯状に分割されている。
【０００６】図１０は図９に示した液晶表示装置の等価
回路図である。同図において、１０１はトランジスタで
あり、１０２は信号蓄積用コンデンサ（付加容量）、１
０３は液晶（容量）である。Ｘi は走査線、Ｙi は信号
線であり、Ｚi が対向電極（図９における９７に相当）
である。そしてここに示された液晶表示装置において
は、走査線Ｘi と同期して対向電極を線順次走査させ、
対向電極に２値の電圧を印加して交流駆動させている。
回路図である。同図において、１０１はトランジスタで
あり、１０２は信号蓄積用コンデンサ（付加容量）、１
０３は液晶（容量）である。Ｘi は走査線、Ｙi は信号
線であり、Ｚi が対向電極（図９における９７に相当）
である。そしてここに示された液晶表示装置において
は、走査線Ｘi と同期して対向電極を線順次走査させ、
対向電極に２値の電圧を印加して交流駆動させている。
【０００７】この特開昭５５−１２００９５号公報に開
示された駆動方法を用いると、クロストークが減少し、
画像のニジミが少なくなるとされている。
示された駆動方法を用いると、クロストークが減少し、
画像のニジミが少なくなるとされている。
【０００８】一方、現在主流となっている駆動方法は、
対向電極を一定電位に固定し、この電位を中間電位とし
て、映像信号電圧を反転させる（以下、「コモン定電
圧」という）というものである。
対向電極を一定電位に固定し、この電位を中間電位とし
て、映像信号電圧を反転させる（以下、「コモン定電
圧」という）というものである。
【０００９】このような分割コモン１Ｈ反転駆動法や、
コモン定電圧駆動法を用いると、フリッカを極めて少な
くすることができる。
コモン定電圧駆動法を用いると、フリッカを極めて少な
くすることができる。
【００１０】
【発明が解決しようとする課題】しかしながら、上述し
た駆動法を用いた液晶表示装置においては、下述する解
決すべき技術的課題のあることが発明者等の検討により
明らかとなった。
た駆動法を用いた液晶表示装置においては、下述する解
決すべき技術的課題のあることが発明者等の検討により
明らかとなった。
【００１１】即ち、コモンフィールド反転駆動法におい
ては、フィールド周期の１／２、つまりフレーム周期の
フリッカが大きく、トランジスタ（ＴＦＴ）の耐圧も信
号振幅の３倍以上が実質的に必要となる。また、分割コ
モン１Ｈ反転駆動法を用いた場合には、分割された対向
電極の数が、略水平或いは垂直画素数と等しくなるため
に、電極配線と外部駆動回路との接続が非常に複雑なも
のとなり、必ずしも実用的ではなかった。さらに、コモ
ン定電圧駆動法については、データ信号電圧の振幅が大
きなものとなることから画素数が増してくると、高速駆
動は困難なものとなる。そして、画素数が増え、画素の
間隔が狭くなると、隣接する画素電極に印加される反転
信号に起因する横電界により、輝線領域（ＴＮ液晶の場
合には白い輝線、分散型のＰＤＬＣ、ＰＮＬＣ、ＮＣＡ
Ｐの場合には黒い輝線）が発生し、開口率を下げてしま
う。
ては、フィールド周期の１／２、つまりフレーム周期の
フリッカが大きく、トランジスタ（ＴＦＴ）の耐圧も信
号振幅の３倍以上が実質的に必要となる。また、分割コ
モン１Ｈ反転駆動法を用いた場合には、分割された対向
電極の数が、略水平或いは垂直画素数と等しくなるため
に、電極配線と外部駆動回路との接続が非常に複雑なも
のとなり、必ずしも実用的ではなかった。さらに、コモ
ン定電圧駆動法については、データ信号電圧の振幅が大
きなものとなることから画素数が増してくると、高速駆
動は困難なものとなる。そして、画素数が増え、画素の
間隔が狭くなると、隣接する画素電極に印加される反転
信号に起因する横電界により、輝線領域（ＴＮ液晶の場
合には白い輝線、分散型のＰＤＬＣ、ＰＮＬＣ、ＮＣＡ
Ｐの場合には黒い輝線）が発生し、開口率を下げてしま
う。
【００１２】本発明の目的は、上述した技術的課題を解
決した液晶表示装置を提供することにある。本発明の別
の目的は、実質的にフリッカを生ずることなく、大きな
開口率が得られるとともに、コンパクトで実用的な液晶
表示装置を提供することにある。
決した液晶表示装置を提供することにある。本発明の別
の目的は、実質的にフリッカを生ずることなく、大きな
開口率が得られるとともに、コンパクトで実用的な液晶
表示装置を提供することにある。
【００１３】
【課題を解決するための手段】上述した技術的課題を解
決し、上述した目的を達成する本発明の液晶表示装置は
下術する構成のものである。
決し、上述した目的を達成する本発明の液晶表示装置は
下術する構成のものである。
【００１４】即ち、本発明の液晶表示装置は、行列状に
配された複数の画素電極と該画素電極に対応して設けら
れた複数のスイッチング素子を有するアクティブマトリ
クス基板と、前記画素電極に対応する対向電極を有する
対向基板と、の間に液晶を配して構成した液晶表示装置
において、前記対向電極を、前記画素電極の行に対応し
た長尺の電極を一端を共通に接続してなる櫛歯形電極を
複数個組み合わせて構成したことを特徴とするものであ
る。
配された複数の画素電極と該画素電極に対応して設けら
れた複数のスイッチング素子を有するアクティブマトリ
クス基板と、前記画素電極に対応する対向電極を有する
対向基板と、の間に液晶を配して構成した液晶表示装置
において、前記対向電極を、前記画素電極の行に対応し
た長尺の電極を一端を共通に接続してなる櫛歯形電極を
複数個組み合わせて構成したことを特徴とするものであ
る。
【００１５】
［実施形態１］本発明第１の実施形態の反射型液晶表示
装置に用いられる対向電極の平面図を図１に示す。図１
中、１１はＩＴＯ等からなる透明な対向電極であり、画
素電極行に対応するＡ1 〜Ａ3 を一端で接続してなる櫛
歯形電極１１ａとＢ1 〜Ｂ3 を一端で接続してなる１１
ｂとを互い違いに対向配置させて構成されており、それ
ぞれＶ1 及びＶ2 の電位が印加されるように配線されて
いる。
装置に用いられる対向電極の平面図を図１に示す。図１
中、１１はＩＴＯ等からなる透明な対向電極であり、画
素電極行に対応するＡ1 〜Ａ3 を一端で接続してなる櫛
歯形電極１１ａとＢ1 〜Ｂ3 を一端で接続してなる１１
ｂとを互い違いに対向配置させて構成されており、それ
ぞれＶ1 及びＶ2 の電位が印加されるように配線されて
いる。
【００１６】図２は本実施形態の液晶表示装置の表示部
の概略断面図であり、画素電極列に平行な方向の断面で
ある。本実施形態においては、スイッチング素子として
薄膜トランジスタ（ＴＦＴ）を用い、画素行毎にＴＦＴ
のゲートを、列毎にソースをそれぞれ共通に接続してア
クティブマトリクス回路を構成している。
の概略断面図であり、画素電極列に平行な方向の断面で
ある。本実施形態においては、スイッチング素子として
薄膜トランジスタ（ＴＦＴ）を用い、画素行毎にＴＦＴ
のゲートを、列毎にソースをそれぞれ共通に接続してア
クティブマトリクス回路を構成している。
【００１７】図中、２１はアクティブマトリクス基板で
あり、本実施形態においては、ガラス基板上に多結晶シ
リコンＴＦＴを、或いは半導体基板上に多結晶シリコン
ＴＦＴ或いは単結晶シリコンＴＦＴを作り込んで構成す
ることができる。該アクティブマトリクス基板２１上に
は、各画素を構成する反射型の画素電極２２があり、Ｔ
ＦＴのドレインに接続されている。アクティブマトリク
ス基板２１に対向して、ガラス等透明素材からなる対向
基板２３があり、該対向基板２３上には図１に示した櫛
歯形電極１１ａ、１１ｂからなる対向電極１１が画素電
極に対向して形成されている。
あり、本実施形態においては、ガラス基板上に多結晶シ
リコンＴＦＴを、或いは半導体基板上に多結晶シリコン
ＴＦＴ或いは単結晶シリコンＴＦＴを作り込んで構成す
ることができる。該アクティブマトリクス基板２１上に
は、各画素を構成する反射型の画素電極２２があり、Ｔ
ＦＴのドレインに接続されている。アクティブマトリク
ス基板２１に対向して、ガラス等透明素材からなる対向
基板２３があり、該対向基板２３上には図１に示した櫛
歯形電極１１ａ、１１ｂからなる対向電極１１が画素電
極に対向して形成されている。
【００１８】アクティブマトリクス基板２１と対向基板
２３との間には、対向電極１１と画素電極２２間が一定
になるように封止材２５を挟んで液晶２４が注入されて
いる。
２３との間には、対向電極１１と画素電極２２間が一定
になるように封止材２５を挟んで液晶２４が注入されて
いる。
【００１９】本実施形態において、光源光は対向基板２
３側から入射し、駆動電圧に依存して配向した液晶によ
って散乱・非散乱され、非散乱光は画素電極２２表面で
反射されて対向基板２３側へ出射する。
３側から入射し、駆動電圧に依存して配向した液晶によ
って散乱・非散乱され、非散乱光は画素電極２２表面で
反射されて対向基板２３側へ出射する。
【００２０】図３に本実施形態の液晶表示装置の表示部
の等価回路を示す。図中、３０は表示画素部、３１は垂
直走査回路、３２は水平走査回路、３３は水平走査回路
からのパルス信号（Ｈ11、Ｈ12…）により入力画像信号
Ｖinをサンプリングするサンプリング回路である。図３
の回路においては、垂直走査回路３１で選択された画素
電極行に、サンプリング回路３３でサンプリングされた
画像信号が転送され書き込まれる。
の等価回路を示す。図中、３０は表示画素部、３１は垂
直走査回路、３２は水平走査回路、３３は水平走査回路
からのパルス信号（Ｈ11、Ｈ12…）により入力画像信号
Ｖinをサンプリングするサンプリング回路である。図３
の回路においては、垂直走査回路３１で選択された画素
電極行に、サンプリング回路３３でサンプリングされた
画像信号が転送され書き込まれる。
【００２１】各画素は、第１スイッチ回路４０、メモリ
容量４１、第２スイッチ回路４２、付加容量４３、液晶
（容量）４４、クリアスイッチ回路４５からなる。第１
スイッチ回路４０のトランジスタは、ゲートが画素電極
行毎に共通に走査線に接続され、垂直走査回路３１から
のパルス（Ｖ1 、Ｖ2 …）により制御される。メモリ容
量４１と付加容量４３、クリアスイッチ回路４５の他端
４６は分割された対向電極である。クリアスイッチ回路
４５のゲートは画面内全て共通に接続され、一括クリア
が可能である。また、第２スイッチ回路４２のゲートも
画面内全てで共通接続され、メモリ信号を液晶画素に一
括転送が可能である。各スイッチは、単素子で構成して
も、複数素子で構成しても良く、複数素子をシリーズに
接続すると非導通時の抵抗を大きくすることができ、リ
ーク電流が小さくまた欠陥の少ないスイッチを構成する
ことができる。
容量４１、第２スイッチ回路４２、付加容量４３、液晶
（容量）４４、クリアスイッチ回路４５からなる。第１
スイッチ回路４０のトランジスタは、ゲートが画素電極
行毎に共通に走査線に接続され、垂直走査回路３１から
のパルス（Ｖ1 、Ｖ2 …）により制御される。メモリ容
量４１と付加容量４３、クリアスイッチ回路４５の他端
４６は分割された対向電極である。クリアスイッチ回路
４５のゲートは画面内全て共通に接続され、一括クリア
が可能である。また、第２スイッチ回路４２のゲートも
画面内全てで共通接続され、メモリ信号を液晶画素に一
括転送が可能である。各スイッチは、単素子で構成して
も、複数素子で構成しても良く、複数素子をシリーズに
接続すると非導通時の抵抗を大きくすることができ、リ
ーク電流が小さくまた欠陥の少ないスイッチを構成する
ことができる。
【００２２】図４は図３に示した回路の駆動タイミング
図である。尚、図４においては簡略化のため、３×３画
素の場合のタイミングを例示している。
図である。尚、図４においては簡略化のため、３×３画
素の場合のタイミングを例示している。
【００２３】先ず、φＣで各画素の保持電圧を一括クリ
アする。その後、対向電極の電位を反転させ、次にφＴ
で各画素のメモリ容量４１からメモリ信号を各画素へ一
括転送する。本実施形態ではクリア後に対向電極の電位
を変化させるため、画素電圧の変化範囲はほぼ信号の振
幅分となり、ＴＦＴの耐圧は小さくても良い。これで全
画面表示が開始される。
アする。その後、対向電極の電位を反転させ、次にφＴ
で各画素のメモリ容量４１からメモリ信号を各画素へ一
括転送する。本実施形態ではクリア後に対向電極の電位
を変化させるため、画素電圧の変化範囲はほぼ信号の振
幅分となり、ＴＦＴの耐圧は小さくても良い。これで全
画面表示が開始される。
【００２４】メモリ容量４１へは次の１垂直走査期間で
画像信号が蓄積される。φＶs により垂直走査回路３１
が走査を開始し、１水平走査期間毎に走査パルスＶ1 、
Ｖ2…が出力される。水平走査回路３２は、φＨs によ
り走査を開始し、１水平走査期間内で走査パルスＨ11、
Ｈ12…が出力され、該走査パルスにより選択された画素
電極行の各メモリ容量４１へ順次画像信号Ｖinがサンプ
リングされて転送される。１垂直走査期間終了後、画像
信号が全ての画素のメモリ容量に蓄積される。
画像信号が蓄積される。φＶs により垂直走査回路３１
が走査を開始し、１水平走査期間毎に走査パルスＶ1 、
Ｖ2…が出力される。水平走査回路３２は、φＨs によ
り走査を開始し、１水平走査期間内で走査パルスＨ11、
Ｈ12…が出力され、該走査パルスにより選択された画素
電極行の各メモリ容量４１へ順次画像信号Ｖinがサンプ
リングされて転送される。１垂直走査期間終了後、画像
信号が全ての画素のメモリ容量に蓄積される。
【００２５】以上の動作が１垂直走査期間毎に繰り返さ
れる。
れる。
【００２６】図５に全体回路構成を示す。信号処理回路
５４でγ処理などが行なわれた画像信号は、反転回路５
２でφＨパルスにより１水平走査期間毎に反転される。
反転信号はサンプリング回路３３に入力され、１水平走
査期間毎に各画素行のメモリ容量に転送される。
５４でγ処理などが行なわれた画像信号は、反転回路５
２でφＨパルスにより１水平走査期間毎に反転される。
反転信号はサンプリング回路３３に入力され、１水平走
査期間毎に各画素行のメモリ容量に転送される。
【００２７】櫛歯形電極には、電圧Ｖ1 、Ｖ2 が印加さ
れる。Ｖ1 、Ｖ2 は制御回路５３から電圧切換回路５１
にパルスφＦv が供給され、１垂直走査期間毎にＶ1 →
Ｖ2→Ｖ1 と切り換わる。制御回路５３からはアクティ
ブマトリクス基板の垂直走査回路３１にφＶs 、水平走
査回路３２にφＨs 、画素のリセットパルスφＣ、メモ
リ転送パルスφＴが供給される。
れる。Ｖ1 、Ｖ2 は制御回路５３から電圧切換回路５１
にパルスφＦv が供給され、１垂直走査期間毎にＶ1 →
Ｖ2→Ｖ1 と切り換わる。制御回路５３からはアクティ
ブマトリクス基板の垂直走査回路３１にφＶs 、水平走
査回路３２にφＨs 、画素のリセットパルスφＣ、メモ
リ転送パルスφＴが供給される。
【００２８】図６に各電極に印加される信号波形図を示
す。図中（Ａ）は櫛歯形電極に印加される電圧波形、
（Ｂ）は画素電極に印加される画像信号波形である。ま
たＦ１、Ｆ２…は各垂直走査期間、Ｈ１、Ｈ２…は各水
平走査期間である。各垂直走査期間毎に、櫛歯形電極に
はそれぞれ電圧ＶA 、ＶB が印加される。ＶA 、ＶB は
それぞれ１垂直走査期間毎にＶ1 、Ｖ2 の値に切り換わ
るが、仮にＶ1 がＧＮＤ、Ｖ2 が１０Ｖとすれば、黒信
号は１Ｖ（９Ｖ）、白信号は９Ｖ（１Ｖ）である。
（ ）内は反転信号である。
す。図中（Ａ）は櫛歯形電極に印加される電圧波形、
（Ｂ）は画素電極に印加される画像信号波形である。ま
たＦ１、Ｆ２…は各垂直走査期間、Ｈ１、Ｈ２…は各水
平走査期間である。各垂直走査期間毎に、櫛歯形電極に
はそれぞれ電圧ＶA 、ＶB が印加される。ＶA 、ＶB は
それぞれ１垂直走査期間毎にＶ1 、Ｖ2 の値に切り換わ
るが、仮にＶ1 がＧＮＤ、Ｖ2 が１０Ｖとすれば、黒信
号は１Ｖ（９Ｖ）、白信号は９Ｖ（１Ｖ）である。
（ ）内は反転信号である。
【００２９】一方、画像信号は、（Ｂ）に示すように水
平走査期間毎に信号の極性が反転する。Ｈ１、Ｈ３…に
おいて信号が印加される画素行に対応する櫛歯形電極の
電位はＶA であり、Ｈ２、Ｈ４…においてはＶB であ
る。
平走査期間毎に信号の極性が反転する。Ｈ１、Ｈ３…に
おいて信号が印加される画素行に対応する櫛歯形電極の
電位はＶA であり、Ｈ２、Ｈ４…においてはＶB であ
る。
【００３０】本実施形態において画素電極に印加される
信号の振幅は約８Ｖであり、前記したコモン定電圧法に
対し約１／２で駆動することができる。
信号の振幅は約８Ｖであり、前記したコモン定電圧法に
対し約１／２で駆動することができる。
【００３１】［実施形態２］図７に本発明第２の実施形
態の液晶表示装置に印加する画像信号波形を示す。本実
施形態は、画素電極行２行分毎に異なる櫛歯形電極を対
応させた例であり、よって、画像信号波形は図７に示す
如く、２水平走査期間毎に極性を反転させる。
態の液晶表示装置に印加する画像信号波形を示す。本実
施形態は、画素電極行２行分毎に異なる櫛歯形電極を対
応させた例であり、よって、画像信号波形は図７に示す
如く、２水平走査期間毎に極性を反転させる。
【００３２】［実施形態３］図８に本発明第３の実施形
態の部分模式図を示す。本実施形態では、画素電極行毎
に異なる櫛歯形電極に対応し、スイッチング素子のソー
スを画素電極行毎に共通に接続し、ゲートを画素電極列
毎に共通に接続している。従って、本実施形態では画素
電極列毎に順次水平走査していくことになり、各水平走
査期間内において、反転回路８１により画素電極行毎に
入力される画像信号の極性が反転される。
態の部分模式図を示す。本実施形態では、画素電極行毎
に異なる櫛歯形電極に対応し、スイッチング素子のソー
スを画素電極行毎に共通に接続し、ゲートを画素電極列
毎に共通に接続している。従って、本実施形態では画素
電極列毎に順次水平走査していくことになり、各水平走
査期間内において、反転回路８１により画素電極行毎に
入力される画像信号の極性が反転される。
【００３３】
【発明の効果】本発明によると、対向電極を複数の櫛歯
形状の電極で構成したことにより、外部端子はコモン定
電圧法に対して最低一つ増えただけであり、接続が簡単
である。また、対向電極を分割したことにより、画像電
極に印加するデータ信号の振幅を小さく抑えることがで
き、多画素化しても周辺回路は高速、低コスト、低諸費
電力に構成することができる。また、信号振幅が小さい
ことで、画素電極行間の横電界も小さく抑えることがで
き、前記輝線領域の発生が防止され開口率を高めること
ができる。さらに、画素のスイッチング素子であるＴＦ
Ｔも耐圧の小さいものを用いることができる。
形状の電極で構成したことにより、外部端子はコモン定
電圧法に対して最低一つ増えただけであり、接続が簡単
である。また、対向電極を分割したことにより、画像電
極に印加するデータ信号の振幅を小さく抑えることがで
き、多画素化しても周辺回路は高速、低コスト、低諸費
電力に構成することができる。また、信号振幅が小さい
ことで、画素電極行間の横電界も小さく抑えることがで
き、前記輝線領域の発生が防止され開口率を高めること
ができる。さらに、画素のスイッチング素子であるＴＦ
Ｔも耐圧の小さいものを用いることができる。
【００３４】また本発明において、画素電極行毎に印加
される画像信号の極性が反転するように構成することに
より、フリッカを検知限以下に抑えて画質の向上を図る
ことができる。
される画像信号の極性が反転するように構成することに
より、フリッカを検知限以下に抑えて画質の向上を図る
ことができる。
【図１】本発明の実施形態１の液晶表示装置に用いられ
る対向電極の平面図である。
る対向電極の平面図である。
【図２】本発明の実施形態１の液晶表示装置の表示部の
概略断面図である。
概略断面図である。
【図３】本発明の実施形態１の液晶表示装置の表示部の
等価回路図である。
等価回路図である。
【図４】図３に示した回路の駆動タイミング図である。
【図５】本発明の実施形態１の液晶表示装置の全体回路
構成図である。
構成図である。
【図６】本発明の実施形態１の液晶表示装置の各電極に
印加される信号波形図である。
印加される信号波形図である。
【図７】本発明第２の実施形態の液晶表示装置の信号線
に印加するデータ信号波形図である。
に印加するデータ信号波形図である。
【図８】本発明第３の実施形態の液晶表示装置の部分模
式図である。
式図である。
【図９】従来の液晶表示装置の１画素の断面模式図であ
る。
る。
【図１０】図９に示した液晶表示装置の等価回路図であ
る。
る。
１１ 対向電極 １１ａ，１１ｂ 櫛歯形電極 ２１ ＴＦＴ基板 ２２ 画素電極 ２３ カバーガラス ２４ 液晶 ２５ 封止材 ３０ 表示画素部 ３１ 垂直走査回路 ３２ 水平走査回路 ３３ サンプリング回路 ４０ 第１スイッチ回路 ４１ メモリ容量 ４２ 第２スイッチ回路 ４３ 付加容量 ４４ 液晶（容量） ４５ クリアスイッチ回路 ４６ 対向電極 ５１ 電圧切換回路 ５２ 反転回路 ５３ 制御回路 ５４ 信号処理回路 ８１ 反転回路 ９１ アクティブマトリクス基板 ９２ ソース ９３ ドレイン ９４ 対向基板 ９５ ゲート ９６ 画素電極 ９７ 対向電極 ９９ 液晶 １０１ トランジスタ １０２ 信号蓄積用コンデンサ（付加容量） １０３ 液晶（容量）
Claims (9)
- 【請求項１】 行列状に配された複数の画素電極と該画
素電極に対応して設けられた複数のスイッチング素子を
有するアクティブマトリクス基板と、前記画素電極に対
応する対向電極を有する対向基板と、の間に液晶を配し
て構成した液晶表示装置において、前記対向電極を、前
記画素電極の行に対応した長尺の電極を一端において接
続してなる櫛歯形電極を複数個組み合わせて構成したこ
とを特徴とする液晶表示装置。 - 【請求項２】 前記対向電極は、前記複数の櫛歯形電極
を互い違いに対向配置して構成させた請求項１に記載の
液晶表示装置。 - 【請求項３】 隣接する前記画素電極行にそれぞれ対応
する前記櫛歯形電極が異なる請求項２に記載の液晶表示
装置。 - 【請求項４】 前記櫛歯形電極に印加する電位と、該櫛
歯形電極に対応する画素電極行に印加する信号電圧の極
性が異なる請求項１に記載の液晶表示装置。 - 【請求項５】 前記対向電極を構成する個々の櫛歯形電
極に互いに異なる電位を印加する請求項４に記載の液晶
表示装置。 - 【請求項６】 前記櫛歯形電極に印加する電位と前記信
号電圧の極性を周期的に反転させる請求項５に記載の液
晶表示装置。 - 【請求項７】 前記スイッチング素子は、トランジスタ
である請求項１に記載の液晶表示装置。 - 【請求項８】 前記トランジスタのゲートが画素電極行
毎に共通に走査線に接続され、ソースが画素電極列毎に
接続されている請求項８記載の液晶表示装置。 - 【請求項９】 前記トランジスタのゲートが画素電極列
毎に共通に走査線に接続され、ソースが画素電極行毎に
接続されている請求項８記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16244696A JPH09325348A (ja) | 1996-06-04 | 1996-06-04 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16244696A JPH09325348A (ja) | 1996-06-04 | 1996-06-04 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09325348A true JPH09325348A (ja) | 1997-12-16 |
Family
ID=15754773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16244696A Pending JPH09325348A (ja) | 1996-06-04 | 1996-06-04 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09325348A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003255303A (ja) * | 2002-02-27 | 2003-09-10 | Victor Co Of Japan Ltd | 液晶表示装置 |
| KR100920378B1 (ko) * | 2002-11-01 | 2009-10-07 | 엘지디스플레이 주식회사 | 액정표시장치 |
| WO2009129275A1 (en) * | 2008-04-15 | 2009-10-22 | University Of Florida Research Foundation, Inc. | Interdigitated electrode dual electroemissive/electrochromic devices |
| CN101441377B (zh) | 2007-11-19 | 2011-06-15 | 株式会社日立显示器 | 液晶显示装置 |
| CN104503160A (zh) * | 2014-12-18 | 2015-04-08 | 深圳市华星光电技术有限公司 | 一种液晶显示面板及液晶显示装置 |
-
1996
- 1996-06-04 JP JP16244696A patent/JPH09325348A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003255303A (ja) * | 2002-02-27 | 2003-09-10 | Victor Co Of Japan Ltd | 液晶表示装置 |
| KR100920378B1 (ko) * | 2002-11-01 | 2009-10-07 | 엘지디스플레이 주식회사 | 액정표시장치 |
| CN101441377B (zh) | 2007-11-19 | 2011-06-15 | 株式会社日立显示器 | 液晶显示装置 |
| WO2009129275A1 (en) * | 2008-04-15 | 2009-10-22 | University Of Florida Research Foundation, Inc. | Interdigitated electrode dual electroemissive/electrochromic devices |
| US8120245B2 (en) | 2008-04-15 | 2012-02-21 | University Of Florida Research Foundation, Inc. | Interdigitated electrode dual electroemissive/electrochromic devices |
| CN104503160A (zh) * | 2014-12-18 | 2015-04-08 | 深圳市华星光电技术有限公司 | 一种液晶显示面板及液晶显示装置 |
| WO2016095250A1 (zh) * | 2014-12-18 | 2016-06-23 | 深圳市华星光电技术有限公司 | 一种液晶显示面板及液晶显示装置 |
| US20160180784A1 (en) * | 2014-12-18 | 2016-06-23 | Shenzhen China Star Optoelectronics Technology Co. Ltd. | Liquid crystal display panel and liquid crystal display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4804951A (en) | Display apparatus and driving method therefor | |
| US8922470B2 (en) | Liquid crystal display apparatus with row counter electrodes and driving method therefor | |
| US5193018A (en) | Active matrix liquid crystal display system using complementary thin film transistors | |
| EP0362974A2 (en) | Driving circuit for a matrix type display device | |
| KR100241035B1 (ko) | 액정표시장치 및 그 구동방법 | |
| JP2982877B2 (ja) | アクティブマトリックス液晶表示装置 | |
| KR960003590B1 (ko) | 액티브매트릭스형 액정표시장치의 구동장치 및 방법 | |
| JPH10206869A (ja) | 液晶表示装置 | |
| CN1333529A (zh) | 显示装置和其驱动方法 | |
| JPH052208B2 (ja) | ||
| KR100350726B1 (ko) | 액정표시장치의 게이트 구동방법 | |
| GB2458957A (en) | LCD with a common connection comprising a plurality of strips | |
| JPH11119193A (ja) | 液晶表示装置 | |
| JPH0543118B2 (ja) | ||
| JPH09171168A (ja) | 液晶表示装置のための走査線対非重畳走査方法 | |
| JP3055620B2 (ja) | 液晶表示装置およびその駆動方法 | |
| JP3128965B2 (ja) | アクティブマトリクス液晶表示装置 | |
| KR20030033050A (ko) | 디스플레이 디바이스 및 이를 위한 구동 방법 | |
| JPH10233981A (ja) | ディスプレイ装置及びディスプレイ走査方法 | |
| JP3638737B2 (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
| JPH02210985A (ja) | マトリクス型液晶表示装置の駆動回路 | |
| JPH0422486B2 (ja) | ||
| JPS6126074B2 (ja) | ||
| JPH0244189B2 (ja) | ||
| JPS61275824A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020226 |