JPH1023496A - 選択呼出信号受信方法および受信機 - Google Patents

Abstract

(57)【要約】 【課題】 電力節減を促進する。 【解決手段】 プリアンブルと複数のバッチを有し該各
バッチが１個のＳＣと８個のフレームとからなる信号列
のうち、プリアンブルでビット同期をとった後、ＳＣで
フレーム同期をとり、自己フレームを選択受信してそこ
に自己アドレスが存在するとき、自己の受信機が選択さ
れたことを認識する選択呼出信号受信方法において、Ｓ
Ｃを一旦受信した後は、それを受信するタイミングがそ
の後に到来しても、予め決めた到来回数が経過するまで
受信動作を停止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基地局等から発信
される選択呼出信号を受信することにより複数の内から
特定の１又は２以上の受信機が選択される選択呼出信号
受信方法およびその受信機に関し、特にその節電効果を
高めたものである。

【０００２】

【従来の技術】例えば、ポケットベル等を呼び出す選択
呼出信号は、通常ＰＯＣＳＡＧ（PostOffice Code stan
dardization Advisory Group）と呼ばれるデジタル信号
プロトコルに沿って送受信される。この選択呼出信号
は、文献「ＰＯＣＳＡＧ方式無線呼出システム ＲＣＲ
ＳＴＤ−４２」（電波システム開発センター・平成６
年１１月１０日策定）に示されている。

【０００３】図８にＰＯＣＳＡＧ方式の伝送信号のフォ
ーマットを示す。このＰＯＣＳＡＧ方式では、情報信号
を送信する前に、ビット同期のために、送信ビットレー
トで最低５７６ビットの“０”、“１”の繰り返しデー
タを送信する。これはプリアンブルと呼ばれる。このプ
リアンブルに続いて情報信号として複数のバッチが送信
される。１つのバッチは５４４ビットからなり、先頭の
３２ビットの同期コードワードＳＣ（Synchronization
Codeword）と、それに続く各６４ビットの第０〜第７の
８つのフレームからなる。

【０００４】同期コードワードＳＣは、フレーム同期を
とるためのものであり、例えば図９の（ａ）に示すよう
にＭＳＢからＬＳＢにかけて順に伝送されるデータであ
る。また、６４ビットの各フレームは、さらに前後に３
２ビット（コードワードと称される。）に分けられてい
る。８フレームの合計で、５１２ビットとなる。

【０００５】前記した８つのフレームは情報を担持する
フレームであり、いずれか１又は２以上のフレームにア
ドレス情報が載せられ、他の部分には他の情報（メッセ
ージ等）が載せられている。アドレス情報は、情報を伝
送すべき受信機を特定するためのものであって、図９の
（ｂ）に示すように、先頭の１ビット（ＭＳＢ）がアド
レス情報であることを示すフラグビット（“０”）であ
り、それに続くビット番号２〜１９が実際のアドレスビ
ットとなる。２ビット分のファンクションビットは任意
の情報を載せる部分、１０ビット分のＢＨＣチェックビ
ットは誤り訂正用であり、後端の１ビット（ＬＳＢ）は
偶数パリティビットである。この図９の（ｂ）に示した
コードワードは、アドレスコードワードと呼ばれる。

【０００６】一方、選択呼出信号受信機側では、２１ビ
ットの自己アドレスを有するが、その自己アドレスの下
位３ビットは、前記した送信信号のフレームの番号で表
されている。例えば、その自己アドレスの下位３ビット
が「０１０＝２」のときは、受信機は前記した受信信号
列の第２フレームの区間で受信したアドレスコードワー
ドをデコードする。そして、それがその自己アドレスで
あると検出されたとき、自己の受信機が選択されたと認
識する。

【０００７】そして、呼出以外の情報を送信する必要が
ある場合には、アドレスコードワードに続いて図９の
（ｃ）示すような内容のコードワードを送信する。これ
はメッセージコードワードと呼ばれ、先頭の１ビット
（ＭＳＢ）はメッセージであることを示すフラグビット
（“１”）であり、それに続くビット番号２〜２１が実
際のメッセージビットである。その後に誤り訂正用のＢ
ＣＨチェックビットと偶数パリティビットが続く。

【０００８】以上のメッセージコードワードは、次のア
ドレスコードワードが送信されるまで、或いは図９の
（ｄ）に示すようなアイドルコードワード（空白領域）
が送信されるまで、続く。

【０００９】図１０は従来の選択呼出信号受信機の構成
を示すブロック図である。この受信機では、アンテナ１
を通じて電波受信回路２が受信した信号を、デジタル信
号としてデコーダ３に送る。このデコーダは前記したＰ
ＯＣＳＡＧ方式のプロトコルに準じて受け取った信号を
デコードする。ＣＰＵ４はデコーダ３の種々の設定を行
うと共にデコーダ３がデコードした信号を受け取り、そ
の内容によって適当な処理を行う。例えば、当該受信機
のアドレスデータを受信したときは、呼出情報の場合に
はブザーを鳴らすなどの方法により、呼出があったこと
を報知し、また、その他にメッセージ情報がある場合に
は、液晶表示器等にその情報を表示する等の処理を行
う。５は電波受信回路２に対して、その機能をオン／ス
リープさせるための制御信号ａを送る電力制御回路であ
る。６はデコーダ３のシステムクロックを発生するクリ
スタルである。

【００１０】図１０に示した選択呼出信号受信機は、受
信された前記フォーマットの信号と同期がとれていない
状態では、電力消費を抑えるために、図１１に示すよう
に、電力制御回路５から電波受信回路２に対して間欠的
にその電波受信回路２を受信動作させる制御信号ａ
（“１”が受信、“０”がスリープ）を出力し、前記し
たフォーマットの送信信号を間欠的に受信している。こ
れは、通常、電力消費の最も大きな電波受信回路２に対
して、受信機が信号を受信・処理すべき区間を制御信号
ａで知らせて、それ以外の区間では送信されてきた信号
を受信させないことにより、電力消費低減を図るためで
ある。通常では、５１２ビット間隔で３２ビット間だけ
信号を受信することが行われる。

【００１１】デコーダ３では、この３２ビットの受信期
間でプリアンブルを検出するとビット同期をとり、電力
制御回路５を制御し受信期間を延長して同期コードワー
ドＳＣを探し、これが検出されるとフレーム同期をと
り、その後は同期コードワードＳＣと自己アドレスのデ
ータが存在する可能性のある特定フレーム（以下、自己
フレームと呼ぶ。）のみの間欠受信を行なわせ、電力節
減が図られる。これは、前記のように受信機の各々に固
有の自己アドレスが定められているため、同期コードワ
ードＳＣを検出してフレーム同期が取れた後は、自己フ
レームの受信だけを行なうように受信機内で受信タイミ
ングを定めることができるからである。以上のようにし
て、受信機は自己フレームの区間とフレーム同期監視の
ための同期コードワードＳＣの区間のみで受信を行なう
間欠受信を実行し、節電を図っている。

【００１２】

【発明が解決しようとする課題】ところが、前記した受
信機では、同期コードワードＳＣの受信によって受信機
内部のフレーム同期が取れた後においても、各バッチに
おいて自己フレームの受信以外に、同期監視のために同
期コードワードＳＣの受信も必ず行わなければならな
い。このため、このＳＣの受信区間だけ電波受信回路２
の動作時間が長くなり、電力消費節約効果が悪かった。

【００１３】また、自己フレーム区間では、そのフレー
ム区間の全部を受信しなければならなかった。このフレ
ーム区間に自己アドレスがあるか否かの判断は、受信信
号を受信した順に自己アドレスデータと逐次比較すれば
最初の数ビットでその受信信号が自己アドレスと異なる
ことが判定できる場合がある。ＰＯＣＳＡＧ方式のプロ
トコルでは、２ビットまでの誤りを許容しているので、
自己アドレスと受信信号とが３ビット誤った時点で受信
信号が自己アドレスではないことが判明できるにも拘ら
ず、自己フレームの全区間において電波受信回路２を動
作させているので、その分だけ無駄な電力消費が行なわ
れることなる。

【００１４】本発明の目的は、前記した無駄な電力消費
を行なわないようにして、より節電効果を強化すること
にある。

【００１５】

【課題を解決するための手段】第１の発明は、周期的に
送信されるフレーム同期信号および複数のフレーム信号
からなる信号列を受信し、前記フレーム同期信号の受信
に基づいて前記複数のフレーム信号のうちから１又は複
数の自己フレーム信号を選択的に受信し、該自己フレー
ム信号に自己アドレスが存在するとき、自己の受信機が
選択されたことを認識する選択呼出信号受信方法におい
て、前記フレーム同期信号を一旦受信して同期が取られ
た後は、前記フレーム同期信号の受信タイミングが到来
しても、当該受信タイミングの到来回数が予め設定した
回数を越えるまでの期間は前記フレーム同期信号を受信
しないよう受信機を制御し、および／又は、前記自己フ
レーム信号の受信中に前記自己フレーム信号のデータと
自己アドレスのデータとを逐次比較し、該比較結果の不
一致の合計数が予め設定した許容値を越えたとき、当該
比較を行った前記自己フレーム信号の受信をその時点で
停止するよう前記受信機を制御することを特徴とする選
択信号呼出受信方法として構成した。

【００１６】第２の発明は、受信信号のフレーム同期信
号を受信して該フレーム同期信号を受信するための第１
タイミング信号および１又は２以上の自己フレーム信号
を選択的に受信するための第２タイミング信号を発生す
るタイミング発生手段と、前記第２タイミング信号に基
づき受信した自己フレーム信号のデータと前記自己アド
レスのデータと比較する第１比較手段とを具備し、該第
１比較手段により自己フレーム信号のデータと自己アド
レスのデータとが合致することが検出されることにより
自己の受信機が選択されたことを認識する選択呼出信号
受信機において、前記第１タイミング信号をカウントす
るカウント手段と、該カウント手段のカウント値が予め
設定した所定値に達するまで前記フレーム同期信号の選
択受信を行わないように制御する第１制御手段とを具備
させ、および／又は、前記第１比較手段により前記自己
フレームのデータと前記自己アドレスのデータとを逐次
比較した結果の不一致の累積数を更新記憶する記憶手段
と、該記憶手段に記憶した前記累積数と予め設定した値
とを比較し前者が後者を越えたとき検出信号を出力する
第２比較手段と、該第２比較手段から前記検出信号が出
力することにより当該比較を行った前記自己フレームの
受信をその時点で停止させる第２制御手段とを具備させ
たことを特徴とする選択呼出信号受信機として構成し
た。

【００１７】第３の発明は、第２の発明において、前記
第１比較手段による逐次比較を、１ビット単位、又は複
数ビット単位で行うことを特徴とする選択呼出信号受信
機として構成した。

【００１８】

【発明の実施の形態】

［第１の実施の形態］図１は本発明の第１の実施の形態
の受信機の電力制御回路５の内部構成を示すブロック図
である。１１は電源投入時に初期リセットされ、デコー
ダ２からの信号で制御されるタイミング信号（パルス）
ｂ〜ｄを発生するタイミング発生器、１２はそのタイミ
ング信号ｂによって同期前間欠受信用の信号ｂ’を発生
する信号発生器、１３はタイミング信号ｃによって自己
フレーム区間を受信するための信号ｃ’を発生する信号
発生器、１４はタイミング信号ｄによって同期コードワ
ードＳＣを受信するための信号ｄ’を発生する信号発生
器、１５はＳＣ信号を無視する回数を予め設定する回数
設定器、１６のその設定器１５による設定値をロードし
て、タイミング信号ｄが入力する毎にその設定値を減少
させるするダウンカウンタ、１７はのダウンカウンタ１
６のカウント内容が全部零になったとき出力を“０”→
“１”にするオールゼロ検出器、１８、１９はオアゲー
ト、２０はナンドゲートである。

【００１９】次に、本実施の形態の電力制御回路２の動
作を図２を参照して説明する。初期リセット信号
（“１”）が入力すると、その信号がオアゲート１８を
介してダウンカウンタ１６に入力し、設定回路１５の設
定値がそのカウンタ１６にロードされる。また、タイミ
ング発生器１１からは、タイミング信号ｂのみが同期前
間欠受信用信号発生器１２に出力し、その信号発生器１
２から間欠受信信号ｂ’がオアゲート１９を介して電波
受信回路２に出力され、その信号ｂ’が（“１”）のと
きのみ電波受信回路２が受信を行なう。このように初期
リセット信号が入力した直後の初期状態は、デコーダ２
は受信信号と同期がとれていなので、プリアンブルが検
出されるまで間欠受信を行なう。

【００２０】この後の間欠受信中において、“０”、
“１”の繰り返しが３２ビット期間検出されるとプリア
ンブルが検出されたと判断して、ビット同期がとられ、
これに基づき同期前間欠受信用信号発生器１２の出力信
号ｂ’が“１”に固定されてＳＣ期間まで延長される。
そして、この後にＳＣが検出されると、デコーダ３内で
フレーム同期が確立し、同期前間欠受信用信号発生器１
２へのタイミング信号ｂに代わって、自己フレーム用信
号発生器１３へのタイミング信号ｃとＳＣ用信号発生器
１４のタイミング信号ｄが発生する。

【００２１】このとき、自己フレームが例えば「２」で
ある場合には、受信信号のフレームが「２」（第２フレ
ーム）となるタイミングで自己フレーム用信号発生器１
３から“１”の信号ｃ’がその第２フレームの期間中出
力し、その期間において自己アドレスと第２フレーム内
のアドレスビットが１ビットづつ合致するか否かが判定
される。また、ＳＣ用信号発生器１４からＳＣの期間中
だけ“１”となる信号ｄ’が発生するが、このときはア
ンドゲート２０が閉じている（オールゼロ検出器１７の
出力が“０”）ので、アンドゲート２０の出力信号は
“０”のままである。

【００２２】前記したＳＣ用信号発生器１４のタイミン
グ信号ｄは、ダウンカウンタ１６にも入力し、設定器１
５で設定された設定値を１つづ減少させる。したがっ
て、この設定器１５で例えば「１５」を設定しておいた
場合には、前記したフレーム同期が確立した後に発生し
たタイミング信号ｄの数が１５回に達したとき、そのカ
ウンタ１６の値がゼロとなるので、オールゼロ検出器１
７がそれを検出して、出力を“１”としてアンドゲート
２０を開き、そのとき発生しているＳＣ用信号発生器１
４からＳＣ用信号ｄ’をアンドゲート２０、オアゲート
１９を介して電波受信回路２に送信する。よって、これ
に基づき受信信号中のＳＣが取り込まれてフレーム同期
が行われる。また、このときオールゼロ検出器１７の
“１”の出力信号はオアゲート１４を介してダウンカウ
ンタ１６に入力し、設定器１５の設定値をロードさせ
る。

【００２３】このように、本実施の形態は、受信機にお
いてフレーム同期が確立すると、その後しばらくの間は
同期監視のための動作を省略できるというＰＯＣＳＡＧ
方式の特性を利用して、受信機が一旦受信信号中のＳＣ
を受信してフレーム同期が確立した後は、ダウンカウン
タ１５にロードされた設定回数だけ、入力信号中のＳＣ
信号の検出を無視する動作が行うものである。したがっ
て、そのＳＣ信号無視の回数分だけ電波受信回路２を動
作させる電力が不要となり、節電効果が大きくなる。

【００２４】なお、ＳＣ信号を無視するための構成は、
これに限定されるものではなく、例えば、ダウンカウン
タに代えてアップカウンタを使用し、設定回数とタイミ
ング信号ｄの発生回数とを比較し、それが一致するまで
はＳＣ用の信号を発生させないようにしてもよい。ま
た、上記実施の形態では、同期前間欠受信用信号発生器
１２、自己フレーム用信号発生器１３、およびＳＣ用信
号発生器１４を個別に設けているが、１つの信号発生器
により同期前間欠受信用信号、自己フレーム用信号、お
よびＳＣ用信号を発生させるように構成してもよい。ま
た、このようなＳＣ信号を無視する手法は、周期的に送
信されるフレーム同期信号および選択呼出信号を含む複
数の区間に分けられる複数の情報信号を有する送信信号
を備えた信号のすべて（例えば、ＦＲＥＸ−ＴＤ方式）
に適用できる。

【００２５】［第２の実施の形態］図３は第２の実施の
形態を示す図で、前記した自己フレーム用信号発生器１
３を制御して、自己フレームの全期間中必ずしも信号
ｃ’を出力しなくても済むようにした逐次比較器２１を
示す図である。

【００２６】２２は自己アドレスを設定する設定器、２
３はその設定器２２で得られる自己アドレスの並列デー
タを直列データに変換する並列／直列変換器、２４はそ
の変換器２３の出力と受信データとを比較し、不一致を
検出（出力“１”）する排他的論理和ゲート、２５は排
他的論理和ゲート２４が検出した不一致パルスをカウン
トするカウンタ、２６は誤り許容数を設定した設定器、
２７はカウンタ２５のカウント値と誤り許容数設定器２
６の設定値とを比較し前者が後者を越えたとき検出信号
を発生する比較器である。

【００２７】次に動作を説明する。前記の図１について
説明したようにタイミング発生器１１からのタイミング
信号ｃを入力することにより自己フレーム用信号発生器
１３が自己フレーム用の信号ｃ’を発生する。また、こ
のとき自己フレームのデータが入力するタイミングに合
わせたタイミング信号発生器１１からの信号ｅによっ
て、並列／直列変換器２３も自己アドレスデータの並列
／直列変換を開始する。さらに、カウンタ２５はタイミ
ング発生器１１からのリセット信号ｆによって自己フレ
ームの各コードワードの先頭で一旦リセットされる。

【００２８】この後、自己フレーム用信号発生器１３か
ら出力する信号ｃ’により、電波受信回路２が受信動作
を行って、受信信号中の自己フレームを受信しデコーダ
３に送る。この自己フレームの受信データは排他的論理
和ゲート２４に入力され、その先頭ビット（ＭＳＢ）か
ら自己アドレス設定器２２で設定したデータと１ビット
単位で逐次比較される。この逐次比較の結果が不一致で
あるときには、その度にゲート２４からパルス“１”が
出力してカウンタ２５が１つずつカウントアップする
（不一致の累積値を更新記憶する）。このカウンタ２５
のカウント内容は、比較器２７において、誤り許容数設
定器２６に設定された誤り許容数と比較される。そし
て、誤り許容数よりも不一致カウント数が多くなったと
き、比較器２７が自己フレーム用信号発生器１３に対し
て、信号ｃ’を“１”→“０”に落すための信号を出力
する。

【００２９】例えば、図４に示すように、ＰＯＣＳＡＧ
方式のプロトコルの例においては、自己フレームの受信
データが「０ｂ６ｂ００ｂｅ」で自己アドレスが「２５
ａ５ａ」（いずれも１６進数）であったとき、図示のよ
うに最初から１８ビット目でＰＯＣＳＡＧ方式の誤り許
容数の「２」を越えて自己アドレスとの違いが「３」に
なり、自己フレーム用信号発生器１３に対して、電波受
信回路２への出力信号ｃ’をこの時点で“１”→“０”
にするよう制御する。すなわち、これ以降は新たにタイ
ミング信号ｃが発生するまでの期間は、自己フレーム用
信号発生器１３の出力信号ｃ’は“０”に設定される。
つまり、自己フレーム期間が残っていても、電波受信回
路２が動作を停止するようになる。

【００３０】したがって、誤り許容数を越えた誤りが発
生した時点で電波受信回路２が電波受信動作を停止する
ので、従来のように自己フレームの全期間で電波受信回
路２を動作させていた場合に比較して、消費電力低減効
果が大きくなる。なお、ここでは自己フレームのデータ
と自己アドレスのデータを１ビット単位で比較している
が、複数ビット単位で比較することもできる。

【００３１】図５はこの実施の形態の変形例を示す図で
ある。上記の例では自己アドレスが１つの場合について
説明したが、受信機は複数個の自己アドレスをもつ場合
がある。この場合は、図５に示すように、図３に示した
逐次比較器２１と同一構成の複数の逐次比較器２１１、
２１２、・・・・を設けて、それらの出力をオアゲート
２８１、２８２、・・・・、アンドゲート２９を介して
自己フレーム用信号発生器１３に接続する。この変形例
では、逐次比較器２１１、２１２、・・・・の全てにお
いて受信信号の自己フレームのデータと自己アドレスと
の誤りが許容数を越えたときに自己フレーム用信号発生
器１３からの出力信号ｃ’が“０”に設定される。オア
ゲート２８１、２８２、・・・・を設けたのは、参照を
必要としない自己アドレスがある場合に、この自己アド
レスを設定した逐次比較器２１の出力経路を常時“１”
として、動作に関係なくするためである。３０１、３０
２、・・・・はインバータである。

【００３２】図６はこの実施の形態の別の変形例を示す
図である。図３に示した構成では、自己アドレスのデー
タを並列／直列変換器２３で直列データに変換してビッ
ト毎に逐次比較していたが、この変換器２３を使用せ
ず、図６に示すように、自己アドレス設定器２の各ビッ
ト出力を、タイミング信号ｇ１、ｇ２、・・・・で逐次
１個ずつゲートがオンされるアンドゲート３１１、・・
・・によりマルチプレックスして、オアゲート３２を介
して排他的論理和ゲート２４に出力させるよう構成する
こともできる。

【００３３】ところで、前述のようにＰＯＣＳＡＧ方式
では、１フレームが２つのコードワードからなり、自己
フレームの前後どちらかのコードワードに自己アドレス
があれば、自己認識ができる。したがって、自己フレー
ムの前半のコードワードで自己アドレスが発見できなく
ても、後半のコードワードで自己アドレスの探索が行わ
れる。これは、前述したように、コードワード毎に、そ
の先頭で逐次比較器２１のカウンタ２５をリセット信号
ｆによりリセットすることにより実現される。また、フ
レームの後半のコードワードに実質的な自己フレームが
割り当てられ、且つ他のフレームにも自己フレームが割
り当てられている場合には、連続するフレームが自己フ
レームである場合がある。この場合も、自己フレーム用
信号発生器１３により電波受信回路２は動作をフレーム
間で継続するので、続けて自己アドレスの探索が行われ
る。

【００３４】以上の第２実施の形態のみならず、第１の
実施の形態においても、受信機は受信信号の処理の開始
タイミングよりも、ある程度早めに電波受信回路２の受
信動作を開始させる必要がある。したがって、自己フレ
ーム用信号発生器１３から出力する信号ｃ’は、ＳＣの
検出により行われるフレーム同期に基づいて、実際に入
力する自己フレームの開始点よりも早めに“１”に立ち
上げておく。

【００３５】図７はこの関係を示す図であって、「第１
例」に示すように、自己フレームの中のコードワードに
自己アドレスがないと判明した時点でこの信号ｃ’は
“１”→“０”に立ち下げられるが、次のコードワード
も自己フレーム内にある場合には、それを受信する必要
があるのでその直後に（コードワードの開始点より早め
に）再度信号ｃ’は“０”→“１”に立ち上げられる。
また、自己アドレスがないと判明した時点が遅い場合に
は、「第２例」に示すように、信号ｃ’を“０”立ち下
げることを行わない場合もある。

【００３６】［その他の実施の形態］なお、上記説明し
た実施の形態では、ビット同期用としてプリアンブルを
使用しているが、ビット同期のための信号は必ずしも独
立して設ける必要はない。すなわち、受信信号の立上り
又は立下りのエッジを検出することにより、予め判明し
ているビットレートとの関係からビット同期をとること
ができる。よって、同期信号はフレーム同期信号のみで
あっても良い。

【００３７】

【発明の効果】以上のように、本発明によれば、フレー
ム同期信号を所定回数受信しないようにしたので、より
電力節減を促進することができる。また、これに加えあ
るいは単独に、自己フレームの受信中に送信データと自
己アドレスのデータとの不一致の合計数が所定数に達す
るとその時点でその自己フレームの受信を停止するの
で、これによってもより電力節減を促進することができ
る。

【図面の簡単な説明】

【図１】 本発明の第１の実施の形態の構成を示すブロ
ック図である。

【図２】 第１の実施の形態の動作を説明するためのタ
イムチャートである。

【図３】 本発明の第２の実施の形態の構成を示すブロ
ック図である。

【図４】 第２の実施の形態の逐次比較の動作を説明す
るためのタイムチャートである。

【図５】 第２の実施の形態の第１の変形例の構成を示
すブロック図てある。

【図６】 第２の実施の形態の第２の変形例の構成を示
すブロック図である。

【図７】 第２の実施の実施の形態の自己フレーム用信
号発生器の出力の立ち上げタイミングの説明のためのタ
イムチャートである。

【図８】 ＰＯＣＳＡＧ方式のプロトコルの送信信号の
フォーマットの説明図である。

【図９】 同プロトコルの各コードワードのフォーマッ
トの説明図である。

【図１０】 従来の選択呼出信号受信機の構成を示すブ
ロック図である。

【図１１】 同受信機の動作の説明のためのタイムチャ
ートである。

Claims (3)

【特許請求の範囲】
1. 【請求項１】周期的に送信されるフレーム同期信号およ
   び複数のフレーム信号からなる信号列を受信し、前記フ
   レーム同期信号の受信に基づいて前記複数のフレーム信
   号のうちから１又は複数の自己フレーム信号を選択的に
   受信し、該自己フレーム信号に自己アドレスが存在する
   とき、自己の受信機が選択されたことを認識する選択呼
   出信号受信方法において、 前記フレーム同期信号を一旦受信して同期が取られた後
   は、前記フレーム同期信号の受信タイミングが到来して
   も、当該受信タイミングの到来回数が予め設定した回数
   を越えるまでの期間は前記フレーム同期信号を受信しな
   いよう受信機を制御し、 および／又は、 前記自己フレーム信号の受信中に前記自己フレーム信号
   のデータと自己アドレスのデータとを逐次比較し、該比
   較結果の不一致の合計数が予め設定した許容値を越えた
   とき、当該比較を行った前記自己フレーム信号の受信を
   その時点で停止するよう前記受信機を制御することを特
   徴とする選択信号呼出受信方法。
2. 【請求項２】受信信号のフレーム同期信号を受信して該
   フレーム同期信号を受信するための第１タイミング信号
   および１又は２以上の自己フレーム信号を選択的に受信
   するための第２タイミング信号を発生するタイミング発
   生手段と、前記第２タイミング信号に基づき受信した自
   己フレーム信号のデータと前記自己アドレスのデータと
   比較する第１比較手段とを具備し、該第１比較手段によ
   り自己フレーム信号のデータと自己アドレスのデータと
   が合致することが検出されることにより自己の受信機が
   選択されたことを認識する選択呼出信号受信機におい
   て、 前記第１タイミング信号をカウントするカウント手段
   と、該カウント手段のカウント値が予め設定した所定値
   に達するまで前記フレーム同期信号の選択受信を行わな
   いように制御する第１制御手段とを具備させ、 および／又は、 前記第１比較手段により前記自己フレームのデータと前
   記自己アドレスのデータとを逐次比較した結果の不一致
   の累積数を更新記憶する記憶手段と、該記憶手段に記憶
   した前記累積数と予め設定した値とを比較し前者が後者
   を越えたとき検出信号を出力する第２比較手段と、該第
   ２比較手段から前記検出信号が出力することにより当該
   比較を行った前記自己フレームの受信をその時点で停止
   させる第２制御手段とを具備させたことを特徴とする選
   択呼出信号受信機。
3. 【請求項３】前記第１比較手段による逐次比較を、１ビ
   ット単位、又は複数ビット単位で行うことを特徴とする
   請求項２に記載の選択呼出信号受信機。